[go: up one dir, main page]

JP2009176833A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009176833A
JP2009176833A JP2008011877A JP2008011877A JP2009176833A JP 2009176833 A JP2009176833 A JP 2009176833A JP 2008011877 A JP2008011877 A JP 2008011877A JP 2008011877 A JP2008011877 A JP 2008011877A JP 2009176833 A JP2009176833 A JP 2009176833A
Authority
JP
Japan
Prior art keywords
metal
pad
insulating film
protective film
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008011877A
Other languages
English (en)
Inventor
▲濱▼谷　　毅
Takeshi Hamaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008011877A priority Critical patent/JP2009176833A/ja
Priority to US12/349,951 priority patent/US20090184428A1/en
Publication of JP2009176833A publication Critical patent/JP2009176833A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】接合性の低下をすることなく、パッド間の絶縁性を保つことができ、パッド周辺の保護膜のクラックも防止することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成された層間絶縁膜１と、層間絶縁膜１上に形成されたメタル層５と、メタル層５と同じ層に形成された配線間絶縁膜２と、メタル層５および配線間絶縁膜２の上に形成され、メタル層５を露出する開口部を有する第１保護膜８と、前記開口部に露出したメタル層５と接続したパッドメタル７とを備え、パッドメタル７の周辺に対応した部分に、溝部１１が形成されており、溝部１１はパッドメタル７で覆われている。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体組立工程であるワイヤーボンドに用いる外部接続電極（以下「パッド」という。）の周辺の構造に関する。
従来、半導体素子には、ワイヤーボンド等を介して外部へ接続するためにパッドを設けている。半導体装置の組立工程において、各パッド内にワイヤーボンドされ、ワイヤーボンドのパッドからのはみ出しは防止できていた。
近年の微細化技術の進展に伴い、回路素子が縮小され、これに伴ってパッドサイズも縮小し、ワイヤーボンド等の接合技術も狭ピッチ化が進み、もはや各パッド内に収まるように接合することが困難になってきた。
これに対し、各パッドを覆う保護膜は厚く、強度は保持されているため、たとえワイヤーボンドが各パッドをはみ出しても、保護膜のクラック発生は防止できていた。
一方、パッド周辺は、拡散プロセスの更なる微細化技術により、配線間遅延の問題が顕著になってきている。この配線間遅延を縮小するため、配線間に挟まれている絶縁膜に誘電率の低い絶縁膜（低誘電率膜）を採用してきてしている。
しかしながら、誘電率が３．０以下を実現する低誘電率膜は、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下する。これは半導体の回路形成を担う拡散工程が完了した後の半導体素子のパッケージングを担う組立工程、特にワイヤーボンド工程で大きな問題となる。具体的には次のようなことである。
層間絶縁膜の機械的強度が十分でなければ、半導体素子に形成されているパッド上にワイヤーボンドを行うと、ワイヤーボンドの衝撃荷重が層間絶縁膜や保護膜を大きく変形させることになる。その変形が層間絶縁膜や保護膜にクラックを発生させ、パッド剥がれや層間膜剥離による信頼性不良の原因となる。
そこで、例えばパッド直下に層間絶縁膜を挟んでメタルを形成し、そのメタルとパッドを多数のビアで接続した半導体装置が提案されていた（例えば特許文献１参照）。この構成によれば、ワイヤーボンドにより層間絶縁膜へ与えられる衝撃をメタルが受け止め、さらに衝撃でメタルが衝撃の印加方向へ変形しようとするのを、ビアが支えるようになる。このため、パッド直下に成膜された層間絶縁膜の機械的強度の低下を補うことができる。
また、パッド間に矩形状の保護膜を形成し、パッドが隣接するパッドに伸びていくのを遮断するようにした構成も提案されている（特許文献２参照）。
これに対し、拡散プロセスは更なる微細化が進み、これに伴って平坦化技術が実現し、平坦化するため機械的化学研磨（ＣＭＰ）により、保護膜の薄膜化が可能となってきた。逆にこの保護膜が従来より更に厚くなると、保護膜は材質が他の絶縁膜やシリコン基板より堅く、膨張係数も異なるため、保護膜を厚くすればするほどウェハー状態で反りが大きくなる。そして、これに伴って発生する応力も大きくなる。この応力は微細プロセスに対して与える影響度が大きい。したがって、保護膜の薄膜化は、微細プロセスにおいて非常に有効である。このことから前記の従来のパッド構造では、保護膜のクラックを防止すことが困難になってきたが、パッド上の保護膜を形成しないことにより、保護膜のクラックを回避できる。
特開２０００−１１４３０９号公報 特開２００５−２９４６７６号公報
しかしながら、アナログ等では、インダクタンスを形成する品種もあり、インダクタンスを大きくするため、パッドに使用する最上層メタルを大幅に厚く形成しなければならない。この場合、パッド上の保護膜を形成しないことにより、保護膜のクラックを回避できても、パッドに使用する最上層メタルが厚いため、ワイヤ−ボンド等の衝撃で最上層メタルがはみ出し、隣接するパッドとショートする可能性が高くなる。前記特許文献２の構成は、このようなショートを防止するものではあるが、最上層メタルのはみ出しを抑えるというものではなかった。
また、パッドピッチを広げることは、チップサイズを拡大することになり、パッドピッチも広げることは適当ではない。したがって、保護膜のクラック回避は困難であった。また、狭パッドピッチ化に伴い、接合性の向上も同時に要求されてきている。
本発明は前記のような従来の問題を解決するものであり、接合性の低下をすることなく、パッド間の絶縁性を保つことができ、パッド周辺の保護膜のクラックも防止できる半導体装置を提供することを目的とする。
前記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に形成されたメタル層と、前記メタル層と同じ層に形成された配線間絶縁膜と、前記メタル層および前記配線間絶縁膜の上に形成され、前記メタル層を露出する開口部を有する第１保護膜と、前記開口部に露出した前記メタル層と接続したパッドメタルとを備え、前記パッドメタルの周辺に対応した部分に、溝部が形成されており、前記溝部は前記パッドメタルで覆われていることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線間絶縁膜及びメタル層を形成する工程と、前記メタル層の上に第１保護膜を形成する工程と、前記第１保護膜に開口を形成する工程と、前記開口の位置にパッドメタルを形成する工程とを備え、前記開口を形成する工程において、前記パッドメタルの周辺に対応した部分に、溝部を形成し、前記パッドメタルを形成する工程において、前記溝部を前記パッドメタルで覆うことを特徴とする。
本発明によれば、接合性の低下をすることなく、パッド間の絶縁性を保つことができ、パッド周辺の保護膜のクラックも防止することができる。
本発明の半導体装置及び半導体装置の製造方法によれば、パッドメタルは溝部において、必要な膜厚を確保しつつ、第１保護膜の表面から見た凸部分の膜厚は薄くなる。すなわち、パッドメタルの周辺部においては、実質的な膜厚を確保しつつ、第１保護膜の表面から見た見かけ上の膜厚は薄くなる。このことにより、ワイヤーボンドの衝撃によるパッドメタルの横方向へのはみ出しを抑制することができ、パッド間の絶縁性を保つことができる。その結果、半導体の特性を向上することが可能となる。
また、本発明の半導体装置の製造方法は、特別なプロセスを追加することなく、又は最小限の追加に抑えつつ、マスクのみの変更により、従来と同様の拡散期間で本発明の半導体装置を製造可能である。
前記本発明の半導体装置においては、前記溝部は、少なくとも隣接する前記パッドメタル間に形成されていることが好ましい。この構成は、パッド列が一列の場合に適している。
また、前記溝部は、前記パッドメタルの全周にわたって形成されていることが好ましい。この構成によれば、パッド列が複数の場合においても、隣接するパッド間の絶縁性を保つことができる。
また、前記パッドメタルの上に、前記第１保護膜と同じ又は異なる誘電率の第２保護膜を形成し、前記第２保護膜は、前記パッドメタルを露出させる開口を形成していることが好ましい。この構成によれば、パッドメタルの横方向へのはみ出しを抑制する効果をより高めることができる。また、第２保護膜を追加しても、溝部の形成によるパッドメタルのはみ出し抑制の効果により、第２保護膜が割れることも抑制することができる。
また、前記配線間絶縁膜は、誘電率の異なる２層で形成していることが好ましい。
また、前記溝部の一部が前記パッドメタルで覆われていることが好ましい。
また、前記溝部のうち、前記パッドメタルで覆われていない部分に、前記配線間絶縁膜と同じ又は異なる誘電率の絶縁膜が形成されていることが好ましい。
次に、本発明の各実施の形態の理解を容易にするために、まず比較例について説明する。図１１は、従来の半導体装置の一例を示す図であり、図１１（ａ）は平面図であり、図１１（ｂ）は図１１（ａ）のＸＹ線における断面図である。
図１１において、１０１は層間絶縁膜、１０２は第１配線間絶縁膜、１０５は下層メタル、１０６はバリアメタル、１０７は最上層メタル、１０８は第１保護膜、１０９は第２保護膜である。
平坦な第１保護膜１０８上に、最上層メタル１０７の周辺部を形成している。この構成では、最上層メタル１０７が厚くなると、ワイヤーボンドの衝撃により、最上層メタル１０７が横方向へ大幅にはみ出してくるおそれがある。
また、第２保護膜１０９を形成しても、最上層メタル１０７の厚膜に対して第２保護膜９の膜厚を応力の関係から厚膜化できないため、第２保護膜９がワイヤーボンドの衝撃により割れる恐れがあった。
以下、本発明の一実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置を示す図であり、拡散プロセスの配線工程が完了した後の半導体ウェハーの構造を示している。図１は、パッド構造を複数個並べた図であり、実際にこのように並べられることが多い。図２は、図１のパッド構造の１個分を示す図である。図１、２共に、（ａ）図は平面図であり、（ｂ）図は（ａ）図のＸＹ線における断面図である。
図１において、１は層間絶縁膜、２は第１配線間絶縁膜、５は下層メタル、６はバリアメタル、７は最上層メタル（パッドメタル）、８は第１保護膜、１１は溝部を示している。
図１、２に示した半導体装置について、製造方法を説明しながら説明する。図１（ｂ）に示すように、半導体基板（図示せず）上に層間絶縁膜１を形成し、その上に第１配線間絶縁膜２を形成する。その後、エッチングによって、パッドを構成する下層メタル５の部分を開口し、この開口に、下層メタル５を埋め込み、ダマシン配線形成を行う。
次に、第１保護膜８を形成する。この第１保護膜８に、エッチングにより開口を形成すると同時に、パッドを構成する最上層メタル７の周辺部に対応する位置に、溝部１１を形成する。本実施の形態では、図１（ａ）に示したように、最上層メタル７の全周のうち、２辺が隣接する最上層メタル７に対向している。溝１１はこの２辺に対応する部分に形成している。溝部１１の幅は、最上層メタル７の膜厚や拡散プロセスによって異なるが、１−１０μｍ程度であり、下層メタル５からの距離は、０−３０μｍ程度である。
そして、前記の開口及び溝部１１に、パッドを構成するバリアメタル６と最上層メタル７を形成する。このことにより、最上層メタル７の全周のうち、隣接する最上層メタル７に対向する２辺に対応した部分が溝部１１を覆っていることになる。
図１１に示した従来の構成では、図１のような最上層メタル７で覆われている溝部１１が無く、図１１の構成では第１保護膜１０８（図１１）は平坦であったため、最上層メタル１０７が厚くなると、ワイヤーボンドの衝撃により、最上層メタル１０７が横方向に大幅にはみ出してくるおそれがあった。
また、図１１のように、第２保護膜１０９を形成した場合においても、最上層メタル１０７の厚膜に対して、第２保護膜１０９の膜厚を応力の関係から厚膜化できないため、第２保護膜１０９がワイヤーボンドの衝撃により割れるおそれがあった。
本実施の形態の構成では、前記の通り、最上層メタル７の周辺部に対応する位置に溝部１１を設け、この溝部１１に最上層メタル７を沈み込ませている。この構成によれば、溝部１１においては、必要な膜厚を確保しつつ、第１保護膜８の表面から見た凸部分の膜厚は薄くなる。すなわち、最上層メタル７の周辺部においては、実質的な膜厚を確保しつつ、第１保護膜８の表面から見た見かけ上の膜厚は薄くなる。このことにより、ワイヤーボンドの衝撃による最上層メタル７の横方向へのはみ出しを抑制することができ、パッド間の絶縁性を保つことができる。
（実施の形態２）
図３は、実施の形態２に係る半導体装置を示す図である。図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）のＡ部の拡大図であり、図３（ｃ）は図３（ｂ）のＸＹ線における断面図である。図４は、図３のパッド構造の１個分を示す図である。図４（ａ）は平面図であり、図４（ｂ）は図４（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
本実施の形態の構成が、実施の形態１の構成と異なっているのは、溝部１１が最上層メタル７の全周に対応する部分に形成されている点である。この構成は、図３（ａ）に示したように、パッドが複数列に配置されている場合に適している。本実施の形態によれば、複数列のパッド構造において、同一列の電極パッドの方向のみならず、隣接する列におけるパッドの方向に対しても、ワイヤーボンドの衝撃による最上層メタル７の横方向へのはみ出しを抑制することができる。すなわち、パッドの全周において、パッド間の絶縁性確保に有利になる。
（実施の形態３）
図５は、実施の形態３に係る半導体装置において、パッド構造の１個分を示す図である。図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
最上層メタル７の上に、第２保護膜９を形成している。第２保護膜９には、最上層メタル７を露出するために、開口部１０を形成している。第２保護膜９は、第１保護膜８と同じ又は異なる誘電率の保護膜である。
本実施の形態は、実施の形態１と同様に、溝部１１の形成による最上層メタル７の横方向へのはみ出しを抑制する効果が得られる。この効果は、第２保護膜９を形成していることにより、より高まることになる。一方、第２保護膜９を追加しても、前記の溝部１１の形成による最上層メタル７のはみ出し抑制の効果により、第２保護膜９が割れることも抑制することができる。
（実施の形態４）
図６は、実施の形態４に係る半導体装置において、パッド構造の１個分を示す図である。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
図６の構成では、下層メタル５の側面が溝部１１の内周面にもなっている。すなわち、下層メタル５と溝部１１との間には、第１保護膜８及び第１配線間絶縁膜２のいずれも介在していない。この構成によれば、最上層メタル７を平坦化でき、前記各実施の形態１と同等以上に、溝部１１の形成による最上層メタル７のはみ出し抑制の効果が得られる。
（実施の形態５）
図７は、実施の形態５に係る半導体装置において、パッド構造の１個分を示す図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
図７の構成は、図６の構成において、最上層メタル７の上に、第２保護膜９を形成したものである。図７の構成は、第２保護膜９を形成していることにより、図６の構成に比べ、最上層メタル７のはみ出し抑制の効果がより高まることになる。一方、第２保護膜９を追加しても、溝部１１の形成による最上層メタル７のはみ出し抑制の効果により、第２保護膜９が割れることも抑制することができる。
（実施の形態６）
図８は、実施の形態６に係る半導体装置において、パッド構造の１個分を示す図である。図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
図７の構成では、溝部１１の全体が最上層メタル７で覆われている。これに対し、図８の構成では、溝部１１を最上層メタル７に加えて、第３配線間絶縁膜４で覆い、最上層メタル７と第１保護膜８との間に、第３配線間絶縁膜４を介在させている。第３配線間絶縁膜４は、第１配線間絶縁膜２と同じ又は異なった誘電率の絶縁膜である。
この構成によれば、図７の構成と同等以上に、溝部１１の形成による最上層メタル７のはみ出し抑制の効果が得られる。
（実施の形態７）
図９は、実施の形態７に係る半導体装置において、パッド構造の１個分を示す図である。図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
図９の構成は、図６の構成において、第１配線間絶縁膜２の１層を２層にしたものである。すなわち、層間絶縁膜１と第１保護膜８との間には、第１配線間絶縁膜２及び第２配線間絶縁膜３の２層の絶縁膜が形成されている。
この構成は、図６の構成と同様に、溝部１１の形成による最上層メタル７の横方向へのはみ出しを抑制する効果を得つつ、信頼性向上を図るようにしたものである。
（実施の形態８）
図１０は、実施の形態８に係る半導体装置において、パッド構造の１個分を示す図である。図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）のＸＹ線における断面図である。実施の形態１と同一構成のものは、同一符号を付して重複した説明は省略する。
図１０の構成は、図９の構成において、溝部１１の幅を大きくし、かつ溝部１１と最上層メタル７との間の隙間を拡大させたものである。絶縁膜を２層にすることにより高信頼性を維持できることは実施の形態７と同様である。また、前記各実施の形態と同様に、溝部１１を最上層メタル７で覆っているので、最上層メタル７のはみ出し抑制の効果も得られる。
本実施の形態は、溝部１１と最上層メタル７との間の隙間を拡大させているので、最上層メタル７が横方向にはみ出しても、この隙間に最上層メタル７が収まっていれば、パッド間の絶縁性を確保することができる。
以上、本発明の実施の形態について説明したが、本発明の実施の形態は、前記各実施の形態に限られるにものではなく、各実施の形態の構成の一部を他の実施の形態の構成の一部と置換えたものであってもよい。例えば、図２の構成において、図８の構成のように、最上層メタル７と第１保護膜８との間に、第３配線間絶縁膜４を介在させてもよい。また、図７の構成において、第１配線間絶縁膜２及び第２配線間絶縁膜３の２層の絶縁膜を一層としてもよい。
さらに、実施の形態３−８において、溝部１１を最上層メタル７の全周に対応する部分に形成するのではなく、実施の形態１のように、最上層メタル７の対向する２辺部分に形成したものでもよい。
本発明は、組立の衝撃によるパッド間ショートやパッド周辺領域の保護膜クラックを防止することができるので、パッドを備えた半導体装置に有用である。
本発明の実施の形態１に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 図１のパッド構造の１個分を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 実施の形態２に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＡ部の拡大図であり、（ｃ）は（ｂ）図のＸＹ線における断面図。 図３のパッド構造の１個分を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 実施の形態３に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＡ部の拡大図。 実施の形態４に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 実施の形態５に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 実施の形態６に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 実施の形態７に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 実施の形態８に係る半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。 従来の半導体装置の一例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）図のＸＹ線における断面図。
符号の説明
１ 層間絶縁膜
２ 第1配線間絶縁膜
３ 第２配線間絶縁膜
４ 第３配線間絶縁膜
５ 下層メタル
６ バリアメタル
７ 最上層メタル
８ 第１保護膜
９ 第２保護膜
１０ 第２保護膜の開口部
１１ 溝部

Claims (8)

  1. 半導体基板と、
    前記半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成されたメタル層と、
    前記メタル層と同じ層に形成された配線間絶縁膜と、
    前記メタル層および前記配線間絶縁膜の上に形成され、前記メタル層を露出する開口部を有する第１保護膜と、
    前記開口部に露出した前記メタル層と接続したパッドメタルとを備え、
    前記パッドメタルの周辺に対応した部分に、溝部が形成されており、
    前記溝部は前記パッドメタルで覆われていることを特徴とする半導体装置。
  2. 前記溝部は、少なくとも隣接する前記パッドメタル間に形成されている請求項１に記載の半導体装置。
  3. 前記溝部は、前記パッドメタルの全周にわたって形成されている請求項２に記載の半導体装置。
  4. 前記パッドメタルの上に、前記第１保護膜と同じ又は異なる誘電率の第２保護膜を形成し、前記第２保護膜は、前記パッドメタルを露出させる開口を形成している請求項１から３のいずれかに記載の半導体装置。
  5. 前記配線間絶縁膜は、誘電率の異なる２層で形成している請求項１から４のいずれかに記載の半導体装置。
  6. 前記溝部の一部が前記パッドメタルで覆われている請求項１から５のいずれかに記載の半導体装置。
  7. 前記溝部のうち、前記パッドメタルで覆われていない部分に、前記配線間絶縁膜と同じ又は異なる誘電率の絶縁膜が形成されている請求項６に記載の半導体装置。
  8. 半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に配線間絶縁膜及びメタル層を形成する工程と、
    前記メタル層の上に第１保護膜を形成する工程と、
    前記第１保護膜に開口を形成する工程と、
    前記開口の位置にパッドメタルを形成する工程とを備え、
    前記開口を形成する工程において、前記パッドメタルの周辺に対応した部分に、溝部を形成し、
    前記パッドメタルを形成する工程において、前記溝部を前記パッドメタルで覆うことを特徴とする半導体装置の製造方法。
JP2008011877A 2008-01-22 2008-01-22 半導体装置とその製造方法 Withdrawn JP2009176833A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008011877A JP2009176833A (ja) 2008-01-22 2008-01-22 半導体装置とその製造方法
US12/349,951 US20090184428A1 (en) 2008-01-22 2009-01-07 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008011877A JP2009176833A (ja) 2008-01-22 2008-01-22 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009176833A true JP2009176833A (ja) 2009-08-06

Family

ID=40875819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008011877A Withdrawn JP2009176833A (ja) 2008-01-22 2008-01-22 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US20090184428A1 (ja)
JP (1) JP2009176833A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233035A (ja) * 2014-06-09 2015-12-24 トヨタ自動車株式会社 半導体装置
JP2018182196A (ja) * 2017-04-19 2018-11-15 トヨタ自動車株式会社 半導体装置
JP2020194875A (ja) * 2019-05-28 2020-12-03 京セラ株式会社 配線基板およびそれを用いた電子部品実装構造体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5379527B2 (ja) * 2009-03-19 2013-12-25 パナソニック株式会社 半導体装置
IT202100014180A1 (it) * 2021-05-31 2022-12-01 St Microelectronics Srl Circuito elettronico integrato includente una piastra di campo per la riduzione locale del campo elettrico e relativo processo di fabbricazione

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352360B2 (ja) * 1996-07-19 2002-12-03 シャープ株式会社 電力制御素子
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100343284B1 (ko) * 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법
JP3434793B2 (ja) * 2000-09-29 2003-08-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とその製造方法
JP3511172B2 (ja) * 2001-03-30 2004-03-29 富士通カンタムデバイス株式会社 高周波半導体装置
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233035A (ja) * 2014-06-09 2015-12-24 トヨタ自動車株式会社 半導体装置
JP2018182196A (ja) * 2017-04-19 2018-11-15 トヨタ自動車株式会社 半導体装置
JP2020194875A (ja) * 2019-05-28 2020-12-03 京セラ株式会社 配線基板およびそれを用いた電子部品実装構造体

Also Published As

Publication number Publication date
US20090184428A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5205066B2 (ja) 半導体装置およびその製造方法
JP2916326B2 (ja) 半導体装置のパッド構造
JP2012069585A (ja) 半導体装置およびその製造方法
JP2009105160A (ja) 半導体装置
JP2011139103A (ja) 半導体装置
JP4671814B2 (ja) 半導体装置
JP2011146563A (ja) 半導体装置
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP2009176833A (ja) 半導体装置とその製造方法
KR100933685B1 (ko) 필링 방지를 위한 본딩패드 및 그 형성 방법
JP2007214349A (ja) 半導体装置
JP4938983B2 (ja) 半導体集積回路
US9978723B2 (en) Semiconductor device
JP4777899B2 (ja) 半導体装置
JP4645398B2 (ja) 半導体装置およびその製造方法
JP4675147B2 (ja) 半導体装置
JP2012160547A (ja) 半導体装置及びその製造方法
JP4627632B2 (ja) 半導体装置
JP2007059867A (ja) 半導体装置
JP4021376B2 (ja) パッド構造
JP2006148021A (ja) 半導体回路装置及びその製造方法
JP4675146B2 (ja) 半導体装置
JP4814694B2 (ja) 半導体装置
JP4525143B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110922