JP2009176263A

JP2009176263A - 電源装置及び電源装置におけるタイミング制御回路

Info

Publication number: JP2009176263A
Application number: JP2008061449A
Authority: JP
Inventors: Yuzo Murai; 雄三村井; Keiji Sato; 啓二佐藤; Saburo Nagaoka; 三郎長岡
Original assignee: NIPPON MAKISEN KOGYO KK
Current assignee: NIPPON MAKISEN KOGYO KK
Priority date: 2007-12-26
Filing date: 2008-03-11
Publication date: 2009-08-06
Anticipated expiration: 2028-03-11
Also published as: JP4723606B2

Abstract

【課題】電源投入時に流れる突入電流を削減すること。
【解決手段】商用電源２から電気機器３に電力を供給する電源装置１において、ＯＮ／ＯＦＦスイッチ２２をＯＮするとタイミング制御回路７で制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を開始し、かつ、ＯＮ／ＯＦＦスイッチ２２をＯＦＦするとタイミング制御回路７Ａで制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を終了するようにした。
【選択図】図１

Description

本発明は、商用電源から電気機器へと電力を供給する電源装置と、電源装置におけるタイミング制御回路に関する。

従来、各種の電気機器の電源回路には、いわゆるコンデンサインプット型の整流回路が多く利用されている。図２４は従来の電源回路の一例を示す回路図であり、同図の電源回路は、電気機器に内蔵された電源トランスと整流平滑回路により構成されている。電源トランスには例えばトロイダルトランスが使用され、商用電源から供給される交流電源電圧を定格電圧に変換して出力する一方、整流平滑回路はブリッジ形整流回路と平滑コンデンサからなり、電源トランスから出力された定格電圧を整流平滑化するようになっている。

ところが、従来の電源機器の電源回路において、電源トランスに使用されるトロイダルトランスは特に、電源を投入した瞬間に流れる突入電流（インラッシュ電流）が非常に大きいことが欠点である。また、一般にゲームセンターやパチンコ店等においては、図２５に示すように商用電源に対してゲーム機や遊技機等の電気機器を複数台並べて並列接続している（例えば特許文献１を参照）。この場合、電源回路に内蔵されたトロイダルトランスが商用電源に対して並列接続されているので、トランスの出力がオープンでも電源投入時の突入電流は約１１０Ａと非常に大きくなってしまう。このため、電源投入時において、電源電圧の不安定化や、電源スイッチ接点の溶着、ヒューズの溶断、あるいはブレーカの遮断といった各種の悪影響を及ぼすという問題があった。

特開２００６−２４７００８号公報

本発明は上記のような問題を解決するためになされたものであり、商用電源から電気機器に電力を供給する場合において、電源投入時に流れる突入電流を削減することを目的とする。

本発明者は、商用電源から供給される交流電源電圧と突入電流との関係について鋭意研究を重ねた結果、以下の点を見出し、この知見に基づいて本発明を完成するに至った。
１．電源をＯＦＦすると、電源がＯＦＦされる前（切断される瞬間）の磁気の状態を記憶している（残留磁気）。
２．残留磁気の状態は約３０日以上保持される。
３．電源をＯＮした場合に流れる突入電流の大きさは残留磁気の状態に左右される。
４．実験の結果、最後に電源をＯＦＦした時と同じ状態で電源をＯＮすると突入電流は小さくなる。
５．上記４．をトランスに加える電圧で考えた場合、
１）電源をＯＦＦした時の電圧と同じ状態の電圧で電源をＯＮすると突入電流は小さくなる。
２）電圧は同じでも電圧が減少する場合にＯＦＦしたか、電圧が増加する場合にＯＦＦしたかにより異なる。
ａ）減少する場合…ＯＮ／ＯＦＦ共に減少する場合には突入電流は小さい。
ｂ）増加する場合…ＯＮ／ＯＦＦ共に増加する場合には突入電流は小さい。

突入電流を小さくする方法としては、ゼロクロス機能を有する無接点リレー（いわゆるゼロクロススイッチ）を使用する場合と、電源を直接ＯＮ／ＯＦＦする場合に分けて考えることができる。前者のゼロクロススイッチを使用するメリットとしては、検出結果が安定していること、検出が簡単であること、市販のゼロクロススイッチが入手可能であることが挙げられる。一方、後者の場合には、電源が切断された時の交流電源電圧の状態（電圧の正負、増減）を記憶しておき、電源をＯＮする際にその切断時の状態と同じ状態の時にＯＮすれば良い。

すなわち、請求項１に係る発明は、図１、８、１６、２３に示すように、商用電源２から電気機器３に電力を供給する電源装置１であって、上記商用電源２からの交流電源電圧の供給の開始と終了を切り換えるリレー６と、上記商用電源２の電源投入時に、前回の電源切断時に供給を終了した時の交流電源電圧の状態と同じ状態で交流電源電圧の供給を開始するように上記リレー６の切換タイミングを制御するタイミング制御回路７と、を備えたことを特徴とする。

また、請求項１０に係る発明は、商用電源２から電気機器３に電力を供給する電源装置１において、商用電源２からの交流電源電圧の供給の開始と終了を切り換えるリレー６に接続されたタイミング制御回路７であって、上記商用電源２の電源投入時に、前回の電源切断時に供給を終了した時の交流電源電圧の状態と同じ状態で交流電源電圧の供給を開始するように上記リレー６の切換タイミングを制御することを特徴とする。

また、請求項２に係る発明は、図２に示すように、上記リレー６が上記商用電源２からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路７に上記リレー６を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ２２が設けられており、上記タイミング制御回路７が、上記ＯＮ／ＯＦＦスイッチ２２からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路３４と、上記交流電源電圧のプラスを検出して極性信号を出力する電源極性検出回路３２と、上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路３３と、上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ２２をＯＦＦした時に交流電源電圧のプラスピークで上記リレー６にＯＦＦ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ２２をＯＮした時には交流電源電圧のプラスピークで上記リレー６にＯＮ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路３５と、から構成されていることを特徴とする。

また、請求項１１に係る発明は、上記リレー６が上記商用電源２からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路７に上記リレー６を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ２２が設けられた電源装置１におけるタイミング制御回路７であって、上記ＯＮ／ＯＦＦスイッチ２２からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路３４と、上記交流電源電圧のプラスを検出して極性信号を出力する電源極性検出回路３２と、上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路３３と、上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ２２をＯＦＦした時に交流電源電圧のプラスピークで上記リレー６にＯＦＦ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ２２をＯＮした時には交流電源電圧のプラスピークで上記リレー６にＯＮ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路３５と、から構成されていることを特徴とする。

また、請求項３に係る発明は、図９に示すように、上記リレー６が上記商用電源２からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路７に上記リレー６を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ２２が設けられており、上記タイミング制御回路７が、上記ＯＮ／ＯＦＦスイッチ２２からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路３４と、上記交流電源電圧のマイナスを検出して極性信号を出力する電源極性検出回路３２と、上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路３３と、上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ２２をＯＦＦした時に交流電源電圧のマイナスピークで上記リレー６にＯＦＦ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ２２をＯＮした時には交流電源電圧のマイナスピークで上記リレー６にＯＮ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路３５と、から構成されていることを特徴とする。

また、請求項１２に係る発明は、上記リレー６が上記商用電源２からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路７に上記リレー６を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ２２が設けられた電源装置１におけるタイミング制御回路７であって、上記ＯＮ／ＯＦＦスイッチ２２からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路３４と、上記交流電源電圧のマイナスを検出して極性信号を出力する電源極性検出回路３２と、上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路３３と、上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ２２をＯＦＦした時に交流電源電圧のマイナスピークで上記リレー６にＯＦＦ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ２２をＯＮした時には交流電源電圧のマイナスピークで上記リレー６にＯＮ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路３５と、から構成されていることを特徴とする。

また、請求項４に係る発明は、図３に示すように、上記タイミング制御回路７が、上記ＯＮ／ＯＦＦスイッチ２２のＯＮ端子とＯＦＦ端子にＳ端子とＲ端子が接続された第１のＲＳフリップフロップ５３と、上記商用電源２にトランス２１を介して発光素子が接続され、ＮＯＴ回路４７の入力端子に受光素子が接続されたフォトカプラ４６と、上記トランス２１にブリッジダイオード４１を介してカソードが接続され、バッファ回路５１の入力端子にアノードが接続された定電圧ダイオード４９と、上記ＮＯＴ回路４７の出力端子と上記バッファ回路５１の出力端子に接続された２入力ＡＮＤ回路５４と、２入力ＡＮＤ回路５４の出力端子と上記第１のＲＳフリップフロップ５３のＱ端子に接続されたＮＡＮＤ回路５５と、上記２入力ＡＮＤ回路５４の出力端子と上記第１のＲＳフリップフロップ５３の￣Ｑ端子に接続されたＮＡＮＤ回路５６と、これら１組のＮＡＮＤ回路５５，５６の出力端子にＳ端子とＲ端子が接続された第２のＲＳフリップフロップ５７と、上記第２のＲＳフリップフロップ５７のＱ端子にベースが接続され、上記リレー６の入力回路にコレクタが接続されたＮＰＮトランジスタ５８と、を備えたことを特徴とする。

また、請求項１３に係る発明は、上記ＯＮ／ＯＦＦスイッチ２２のＯＮ端子とＯＦＦ端子にＳ端子とＲ端子が接続された第１のＲＳフリップフロップ５３と、上記商用電源２にトランス２１を介して発光素子が接続され、ＮＯＴ回路４７の入力端子に受光素子が接続されたフォトカプラ４６と、上記トランス２１にブリッジダイオード４１を介してカソードが接続され、バッファ回路５１の入力端子にアノードが接続された定電圧ダイオード４９と、上記ＮＯＴ回路４７の出力端子と上記バッファ回路５１の出力端子に接続された２入力ＡＮＤ回路５４と、２入力ＡＮＤ回路５４の出力端子と上記第１のＲＳフリップフロップ５３のＱ端子に接続されたＮＡＮＤ回路５５と、上記２入力ＡＮＤ回路５４の出力端子と上記第１のＲＳフリップフロップ５３の￣Ｑ端子に接続されたＮＡＮＤ回路５６と、これら１組のＮＡＮＤ回路５５，５６の出力端子にＳ端子とＲ端子が接続された第２のＲＳフリップフロップ５７と、上記第２のＲＳフリップフロップ５７のＱ端子にベースが接続され、上記リレー６の入力回路にコレクタが接続されたＮＰＮトランジスタ５８と、を備えたことを特徴とする。

また、請求項５に係る発明は、図１７に示すように、上記商用電源２に電源投入または電源切断を切り換える電源スイッチ２３が設けられており、上記タイミング制御回路７が、上記商用電源２からの交流電源電圧のプラスまたはマイナスを検出して極性信号を出力する電源極性検出回路３２と、上記電源スイッチ２３による電源切断時に交流電源電圧の供給が停止したことを検出して電源ＯＦＦ信号を出力する電源ＯＦＦ検出回路３７と、上記電源スイッチ２３による電源投入時に交流電源電圧の供給が開始したことを検出し、ＣＰＵ初期設定時間が経過した後にリセット信号を出力する電源ＯＮ時リセット回路３８と、上記極性信号、上記電源ＯＦＦ信号及び上記リセット信号に基づいて、上記電源スイッチ２３による電源切断時の交流電源電圧の状態を記憶し、電源投入時には電源切断時に記憶された交流電源電圧の状態を再現するように上記リレー６のＯＮ／ＯＦＦを制御するＣＰＵ回路３９と、上記リセット信号に基づいて、上記ＣＰＵ回路３９の初期設定時間中の誤動作を防止し、上記リレー６がＯＮした後に上記電源極性検出回路３２、上記電源ＯＦＦ検出回路３７及び上記ＣＰＵ回路３９の誤動作により上記リレー６がＯＦＦしないように制御する誤動作防止回路４０と、から構成されていることを特徴とする。

また、請求項１４に係る発明は、上記商用電源２に電源投入または電源切断を切り換える電源スイッチ２３が設けられた電源装置１におけるタイミング制御回路７であって、上記商用電源２からの交流電源電圧のプラスまたはマイナスを検出して極性信号を出力する電源極性検出回路３２と、上記電源スイッチ２３による電源切断時に交流電源電圧の供給が停止したことを検出して電源ＯＦＦ信号を出力する電源ＯＦＦ検出回路３７と、上記電源スイッチ２３による電源投入時に交流電源電圧の供給が開始したことを検出し、ＣＰＵ初期設定時間が経過した後にリセット信号を出力する電源ＯＮ時リセット回路３８と、上記極性信号、上記電源ＯＦＦ信号及び上記リセット信号に基づいて、上記電源スイッチ２３による電源切断時の交流電源電圧の状態を記憶し、電源投入時には電源切断時に記憶された交流電源電圧の状態を再現するように上記リレー６のＯＮ／ＯＦＦを制御するＣＰＵ回路３９と、上記リセット信号に基づいて、上記ＣＰＵ回路３９の初期設定中の誤動作を防止し、上記リレー６がＯＮした後に上記電源極性検出回路３２、上記電源ＯＦＦ検出回路３７及び上記ＣＰＵ回路３９の誤動作により上記リレー６がＯＦＦしないように制御する誤動作防止回路４０と、から構成されていることを特徴とする。

また、請求項６に係る発明は、図１８に示すように、上記タイミング制御回路７が、上記商用電源２にトランス２１を介して発光素子が接続され、第１のＮＯＴ回路４７の入力端子に受光素子が接続されたフォトカプラ４６と、上記商用電源２にトランス２１を介して２個の発光素子が逆並列接続され、第２のＮＯＴ回路６２に受光素子が接続されたＡＣ入力対応フォトカプラ６１と、上記トランス２１にブリッジダイオード４１及び３端子レギュレータ４３を介して接続されたコンデンサ６３と、上記コンデンサ６３に接続されたバッファ回路６４，６７と、上記第１のＮＯＴ回路４７の出力端子、上記第２のＮＯＴ回路６２の出力端子及び上記バッファ回路６４，６７の出力端子に入力端子が接続されたＣＰＵ６６と、上記ＣＰＵ６６の出力端子に接続されたＮＡＮＤ回路６８と、上記ＮＡＮＤ回路６８の出力端子にＳ端子が接続され、上記バッファ回路６４，６７の出力端子にＲ端子が接続されたＲＳフリップフロップ６９と、上記ＲＳフリップフロップ６９のＱ端子にベースが接続され、上記リレー６の入力回路にコレクタが接続されたＮＰＮトランジスタ５８と、を備えたことを特徴とする。

また、請求項１５に係る発明は、上記商用電源２にトランス２１を介して発光素子が接続され、第１のＮＯＴ回路４７の入力端子に受光素子が接続されたフォトカプラ４６と、上記商用電源２にトランス２１を介して２個の発光素子が逆並列接続され、第２のＮＯＴ回路６２に受光素子が接続されたＡＣ入力対応フォトカプラ６１と、上記トランス２１にブリッジダイオード４１及び３端子レギュレータ４３を介して接続されたコンデンサ６３と、上記コンデンサ６３に接続されたバッファ回路６４，６７と、上記第１のＮＯＴ回路４７の出力端子、上記第２のＮＯＴ回路６２の出力端子及び上記バッファ回路６４，６７の出力端子に入力端子が接続されたＣＰＵ６６と、上記ＣＰＵ６６の出力端子に接続されたＮＡＮＤ回路６８と、上記ＮＡＮＤ回路６８の出力端子にＳ端子が接続され、上記バッファ回路６４，６７の出力端子にＲ端子が接続されたＲＳフリップフロップ６９と、上記ＲＳフリップフロップ６９のＱ端子にベースが接続され、上記リレー６の入力回路にコレクタが接続されたＮＰＮトランジスタ５８と、を備えたことを特徴とする。

また、請求項７に係る発明は、図１に示すように、上記電気機器３の内部に、上記商用電源２からの交流電源電圧を定格電圧に変換して出力する電源トランス８と、電源トランス８からの定格電圧を整流平滑化して上記電気機器３に供給する整流平滑回路９とからなる電源回路４が設けられており、上記電源装置１が、上記リレー６と上記電源トランス８との間に直列接続されたチョークコイル１３からなる力率改善回路５を備えたことを特徴とする。

また、請求項８に係る発明は、図１２、１３に示すように、上記力率改善回路５が、上記チョークコイル１３と上記電源トランス８との間に接続され、チョークコイル１３の出力電圧を昇圧して上記電源トランス８に供給する昇圧トランス１４を有することを特徴とする。

また、請求項９に係る発明は、図１４、１５に示すように、上記力率改善回路５が、上記チョークコイル１３または上記昇圧トランス１４に接続され、チョークコイル１３の出力電圧または昇圧トランス１４の出力電圧に応じてチョークコイル１３のインダクタンス値を複数段階のうちの最適段階に切り換えてチョークコイル１３の出力電圧を一定に保持するインダクタンス切換回路１５を有することを特徴とする。

本発明によれば、ＯＮ／ＯＦＦスイッチをＯＦＦするとタイミング制御回路で制御されたゼロクロス機能を有するリレーにより交流波形の立ち下がり（または立ち上がり）のゼロクロス点で交流電源電圧の供給を終了し、ＯＮ／ＯＦＦスイッチをＯＮするとタイミング制御回路で制御された同リレーによりＯＦＦ時と同じゼロクロス点で交流電源電圧の供給を開始する。また、本発明によれば、電源スイッチをＯＦＦするとタイミング制御回路に電源切断時の交流電源電圧の状態が記憶され、次に電源スイッチをＯＮすると、記憶されている電源切断時の交流電源電圧の状態を再現し、交流電源電圧の交流波形が電源切断時の状態と同じ状態で電源投入される。これにより、電源投入時の突入電流が大幅に削減され、電源電圧の不安定化や、電源スイッチ接点の溶着、ヒューズの溶断、あるいはブレーカの遮断といった各種の電源トラブルを解消することができる。また、力率改善回路を設けることにより電源トランスに過大な突入電流が流れ込むのを防ぐとともに、電源効率を向上させて省エネを図ることができる。

以下、本発明の実施形態について、図面を参照しながら説明する。

《第１実施形態》
図１は本発明の電源装置をゲームセンターやパチンコ店等における電力供給システムに適用した実施形態であり、電源のＯＮ/ＯＦＦの切換を電源装置でコントロールできる場合の例を示す。本実施形態において、この電源装置１（１Ａ）は、商用電源２から電源回路４を内蔵した電気機器３（例えばゲーム機や、パチンコ機やスロット機などの遊技機）に電力を供給する装置であって、力率改善回路５と、無接点リレー６と、タイミング制御回路７を備えて構成されている。

電源回路４は、電源トランス８と整流平滑回路９により構成されている。電源トランス８は、商用電源２に対して無接点リレー６と力率改善回路５を介して１次側が接続されたトロイダルトランスからなり、商用電源２から供給される交流電源電圧（ＡＣ１００Ｖ）を電気機器３の定格電圧（遊技機であればＡＣ２４Ｖ）に変換し、変換後の定格電圧を整流平滑回路９に出力する。整流平滑回路９は、電源トランス８の２次側にブリッジ形整流回路１１と電解コンデンサ１２を並列接続したコンデンサインプット型の全波整流回路である。ブリッジ形整流回路１１は電源トランス８から出力された定格電圧を全波整流して出力し、電解コンデンサ１２はブリッジ形整流回路１１から出力された脈流電圧を平滑化し、交流成分が取り除かれた直流電圧を電気機器３に供給する。

力率改善回路５は、無接点リレー６と電源トランス８の１次側との間に直列接続されたチョークコイル１３を備えている。チョークコイル１３は、珪素鋼板やフェライト等の磁性コアに絶縁体を介して銅線を巻き付けたトロイダルコイルであり、商用電源２に含まれる高調波成分を減衰させて除去し、電源回路４の力率を向上させる機能を有するとともに、電源投入時に入力電流に対する制限抵抗となり、電源トランス８に過大な突入電流が流れ込むのを阻止する機能も有している。チョークコイル１３のインダクタンス値Ｌは除去する高調波成分の周波数に対応させて高い値に設定されるが、インダクタンス値Ｌが大きすぎると逆に力率が低下してしまうので好ましくない。目的周波数は５０Ｈｚまたは６０Ｈｚであり、チョークコイル１３のインダクタンス値Ｌは、直流電圧低下が電気機器３（負荷回路）の動作に影響しない範囲で大きく設定することができる。なお、入力電流がピーク値に達した時でも磁気飽和せずに安定したインダクタとして機能させるため、チョークコイル１３の磁性コアは磁路にギャップを形成したカットコアにするのが好ましい。

無接点リレー６（６Ａ）は、本実施形態の場合、ゼロクロス回路を内蔵する交流負荷用のＳＳＲ（ソリッドステートリレー）で構成されたいわゆるゼロクロススイッチであり、商用電源２と力率改善回路５の間に介在し、その入力回路がタイミング制御回路７に接続され、その出力回路が力率改善回路５のチョークコイル１３に接続されている。このスイッチは、内部のフォトトランジスタカプラまたはフォトトライアックカプラ（図示略）によって入力回路と出力回路の間を絶縁した無接点のリレーであって、入力信号をＯＮするとゼロクロス回路により交流電源電圧がゼロ電圧付近でトリガーし、出力回路のトライアックがＯＮして負荷に電流が流れ、逆に入力信号をＯＦＦすると負荷電流はトライアックのラッチング作用により負荷電流のゼロ付近でＯＦＦするようになっている。

タイミング制御回路７は、無接点リレー６Ａの入力回路に接続されるとともに、トランス２１を介して商用電源２に接続されている。トランス２１は商用電源２から供給される交流電源電圧（ＡＣ１００Ｖ）を電源電圧（ＡＣ１２Ｖ）に変換し、変換後の電源電圧をタイミング制御回路７に出力する。また、タイミング制御回路７にはＯＮ／ＯＦＦスイッチ２２が接続されており、ＯＮ／ＯＦＦスイッチ２２の動作によって無接点リレー６ＡのＯＮ／ＯＦＦの切換タイミングを制御する。すなわち、ＯＮ／ＯＦＦスイッチ２２をＯＮにするとタイミング制御回路７から無接点リレー６Ａに対してＯＮ信号が出力され、無接点リレー６Ａによって入力電圧が交流波形のゼロクロス点でＯＮされる。逆にＯＮ／ＯＦＦスイッチ２２をＯＦＦにするとタイミング制御回路７から無接点リレー６Ａに対してＯＦＦ信号が出力され、無接点リレー６Ａによって入力電圧が交流波形のゼロクロス点でＯＦＦされる。

図２はタイミング制御回路の機能ブロック図、図３は同制御回路の回路構成図、図４は同制御回路の各部の状態変化を表したタイミングチャート図である。

図２と図３に示すように、本実施形態のタイミング制御回路７Ａは、安定化電源回路３１と、電源極性検出回路３２と、ピーク検出回路３３と、ＯＮ／ＯＦＦ保持回路３４と、出力制御回路３５と、無接点リレー駆動回路３６を備えて構成されている。

安定化電源回路３１は、トランス２１から出力された交流電源電圧（図４（Ａ）参照）を安定した直流電圧に変換して出力する機能を有する回路であり、本実施形態ではブリッジダイオード４１と電解コンデンサ４２と３端子レギュレータ４３を備えてなる。ブリッジダイオード４１はトランス２１の２次側に接続され、トランス２１から出力された交流電源電圧（ＡＣ１２Ｖ）を全波整流して出力する。電解コンデンサ４２はブリッジダイオード４１から出力された脈流電圧を平滑化し、交流成分が取り除かれた直流電圧（ＤＣ１６Ｖ）を３端子レギュレータ４３に出力する。また、この直流電圧は無接点リレー６Ａの電源としても使用される。さらに、３端子レギュレータ４３は電解コンデンサ４２からの入力電圧を変換して出力し、その出力電圧（ＤＣ５Ｖ）はタイミング制御回路７ＡのＩＣ電源として使用される。なお、ブリッジダイオード４１と３端子レギュレータ４３の間には逆流を防止する整流用ダイオード４４が接続され、３端子レギュレータ４３の入力端子と出力端子にはそれぞれ発振防止用のセラミックコンデンサ４５，４５が接続されている。

電源極性検出回路３２は、交流電源電圧の正負を検出して出力制御回路３５に極性信号を出力する機能を有する回路であり、本実施形態ではフォトカプラ４６とＮＯＴ回路４７を備えてなる。フォトカプラ４６は発光素子（ＬＥＤ）がトランス２１の２次側に電流制限抵抗を介して接続され、受光素子（フォトトランジスタ）がＮＯＴ回路４７に接続されている。フォトカプラ４６では、トランス２１から出力された交流電源電圧の極性がプラスの時には順方向電流によりＬＥＤが発光してフォトトランジスタがＯＮし、極性がマイナスの時には逆方向電流によりＬＥＤが発光せずフォトトランジスタがＯＦＦする。そして、フォトカプラ４６の出力信号（図４（Ｂ）参照）はＮＯＴ回路４７で反転されて、電源極性検出回路３２から交流電源電圧のプラスの極性信号（図４（Ｃ）参照）が出力されるようになっている。なお、トランス２１とフォトカプラ４６の間には逆流防止用のシリコンダイオード４８が並列接続されている。

ピーク検出回路３３は、交流電源電圧のピークを検出して出力制御回路３５にピーク信号を出力する機能を有する回路であり、本実施形態では定電圧ダイオード４９とバッファ回路５１を備えてなる。定電圧ダイオード４９はそのカソードがブリッジダイオード４１に接続されており、ブリッジダイオード４１からの出力電圧が１０Ｖ以上の時に降伏し、１０Ｖ以上のピーク電圧を検出する。したがって、ブリッジダイオード４１の出力電圧が１０Ｖ以上の時、すなわち交流電源電圧のピーク時には定電圧ダイオード４９に逆方向電流が流れ、バッファ回路５１を経てピーク検出回路３３から交流電源電圧のピーク信号（図４（Ｄ）参照）が出力されるようになっている。なお、定電圧ダイオード４９のアノードにはＩＣに５Ｖ以上の電圧がかからないようにするために保護用の定電圧ダイオード５２が接続されている。

ＯＮ／ＯＦＦ保持回路３４は、ＯＮ／ＯＦＦスイッチ２２からのＯＮ／ＯＦＦ信号の出力状態を保持する機能と、チャタリングを防止する機能を有する回路であり、本実施形態ではＲＳフリップフロップ（以下「第１のＲＳフリップフロップ」という）５３を備えてなる。第１のＲＳフリップフロップ５３は、Ｓ端子が電流制限抵抗を介してＯＮ／ＯＦＦスイッチ２２のＯＮ端子に接続され、Ｒ端子が電流制限抵抗を介してＯＮ／ＯＦＦスイッチ２２のＯＦＦ端子に接続されている。また、ＯＮ／ＯＦＦスイッチ２２の共通端子はＧＮＤに接続されている。したがって、ＯＮ／ＯＦＦスイッチ２２をＯＮすると、第１のＲＳフリップフロップ５３のＳ端子に“Ｌ”、Ｒ端子に“Ｈ”が入力され、Ｑ端子からの出力が“Ｌ”になり、ＯＮ信号（図４（Ｅ）参照）が出力される。逆に、ＯＮ／ＯＦＦスイッチ２２をＯＦＦすると、第１のＲＳフリップフロップ５３のＳ端子に“Ｈ”、Ｒ端子に“Ｌ”が入力され、Ｑ端子からの出力が“Ｈ”になり、ＯＦＦ信号（図４（Ｅ）参照）が出力される。なお、ＯＮ／ＯＦＦスイッチ２２をＯＮ／ＯＦＦした後に元の位置に戻しても、ＯＮ／ＯＦＦを切り換えない限り直前の出力状態が保持されるようになっている（図４（Ｅ）のａ期間）。

出力制御回路３５は、ＯＮ／ＯＦＦスイッチ２２をＯＮ／ＯＦＦした時にＯＮ／ＯＦＦ信号、極性信号及びピーク信号に基づいて所定のタイミングで無接点リレー６Ａに対するＯＮ／ＯＦＦ信号の出力を制御する機能を有する回路であり、本実施形態では２入力ＡＮＤ回路５４と１組のＮＡＮＤ回路５５，５６とＲＳフリップフロップ（以下「第２のＲＳフリップフロップ」という）５７を備えてなる。２入力ＡＮＤ回路５４は、入力端子が電源極性検出回路３２の出力端子とピーク検出回路３３の出力端子に接続されており、電源極性検出回路３２からプラスの極性信号が出力され、かつピーク検出回路３３からピーク信号が出力された時、すなわち交流電源電圧がプラスピーク時にのみ“Ｈ”を出力し、それ以外の時には“Ｌ”を出力する。ＮＡＮＤ回路５５は、入力端子がＯＮ／ＯＦＦ保持回路３４のＱ端子と２入力ＡＮＤ回路５４の出力端子に接続され、出力端子が第２のＲＳフリップフロップ５７のＳ端子に接続されており、ＮＡＮＤ回路５６は、入力端子がＯＮ／ＯＦＦ保持回路３４の￣Ｑ端子と２入力ＡＮＤ回路５４の出力端子に接続され、出力端子が第２のＲＳフリップフロップ５７のＲ端子に接続されている。したがって、ＯＮ／ＯＦＦスイッチ２２がＯＮ（Ｑ＝Ｌ、￣Ｑ＝Ｈ）の状態で交流電源電圧がプラスピークになると、第２のＲＳフリップフロップ５７のＳ端子に“Ｈ”、Ｒ端子に“Ｌ”が入力され、Ｑ端子から出力される制御信号が“Ｈ”になる（図４（Ｆ）参照）。一方、ＯＮ／ＯＦＦスイッチ２２をＯＦＦ（Ｑ＝Ｈ、￣Ｑ＝Ｌ）にすると、第２のＲＳフリップフロップ５７のＱ端子から出力される制御信号は、プラスピークになるまで“Ｌ”の状態を維持している（図４（Ｆ）のｂ期間）が、プラスピークになると“Ｈ”が出力されるようになっている。

無接点リレー駆動回路３６は、出力制御回路３５からの制御信号を受けて無接点リレー６Ａを駆動する機能を有する回路であり、本実施形態ではＮＰＮトランジスタ５８を備えてなる。ＮＰＮトランジスタ５８は、ベースが電流制限抵抗を介して出力制御回路３５の出力端子に接続され、コレクタが無接点リレー６Ａの入力回路に接続され、エミッタがＧＮＤに接続されている。したがって、ＯＮ／ＯＦＦスイッチ２２をＯＮして出力制御回路３５から出力される制御信号が“Ｈ”の時には、ＮＰＮトランジスタ５８のエミッタ−ベース間に流れる電流によりエミッタ−コレクタ間に大電流が流れ、ＮＰＮトランジスタ５８がＯＮし、無接点リレー６Ａの入力回路に入力信号がＯＮされる。これにより、無接点リレー６Ａはプラスピーク直後のゼロクロス点でＯＮする（図４（Ｇ）のｃ点）。一方、ＯＮ／ＯＦＦスイッチ２２をＯＦＦすると、プラスピークになった時点で出力制御回路３５から出力される制御信号が“Ｈ”になり、再びＮＰＮトランジスタ５８がＯＮし、無接点リレー６Ａの入力回路に入力信号がＯＮされる。これにより、無接点リレー６Ａはプラスピーク直後のゼロクロス点でＯＦＦする（図４（Ｇ）のｄ点）。

このように本実施形態の電源装置１Ａによれば、ＯＮ／ＯＦＦスイッチ２２をＯＮするとタイミング制御回路７Ａによって交流電源電圧のプラスピーク時に無接点リレー６Ａに制御信号が出力され、その直後の交流波形の立ち下がりのゼロクロス点で無接点リレー６ＡがＯＮし、交流電源電圧の供給を開始する。また、ＯＮ／ＯＦＦスイッチ２２をＯＦＦするとタイミング制御回路７Ａによって交流電源電圧のプラスピークになるまで待って無接点リレー６Ａに制御信号が出力され、その直後の交流波形の立ち下がりのゼロクロス点で無接点リレー６ＡがＯＦＦし、交流電源電圧の供給を終了する。したがって、電源投入時に流れる突入電流が大幅に削減され、突入電流に起因する各種の電源トラブルを解消することができる。本発明者の実験によれば、電源切断時と電源投入時のゼロクロス点を同じ向きにした場合（図５（Ａ）（Ｂ）参照）には、反対向きにした場合（図５（Ｃ）（Ｄ）参照）に比べて約１／５程度に削減できることが判明した。

なお、電源をＯＮした時とＯＦＦした時のゼロクロス点を一致させると突入電流が削減されるのは、次のような理由による。

図６は電源ＯＮ時と電源ＯＦＦ時のゼロクロス点が同じ場合の磁束の状態を示す波形図である。図６において、定常状態の磁束を破線で示し、電圧φで電源ＯＮした時の磁束を一点鎖線で示し、電源を交流波形の立ち上がりのゼロクロス点（Ｂ点）でＯＦＦし、その後同じ立ち上がりのゼロクロス点（Ａ点）でＯＮした時の磁束を実線で示す。

図示したように、電圧φで電源ＯＮした時の磁束は磁気飽和を超えるため、Ｔ_１で示す期間中突入電流が流れる。また、電源をＯＦＦすると電源ＯＦＦの瞬間の磁気の状態（残留磁気）が記憶され、この残留磁気はトロイダルトランスでは約３０日以上保持される。Ｂ点で電源をＯＦＦした時の残留磁気の振幅（φｒ）は、定常状態の磁束の振幅（φｍ）の約７０〜９０％に達する（φｒ＝φｍ×０．８）。Ｂ点で電源をＯＦＦしたトランスにＡ点で電源をＯＮすると、トランスに残留磁気が保持されているため、電源ＯＮ時の磁束の最大振幅はφ＝２φｍ−φｒ＝２φｍ−０．８φｍ＝１．２φｍとなり、磁気飽和に達しないので突入電流は少なくなる。したがって、電源ＯＮ時と電源ＯＦＦ時のゼロクロス点を一致させると突入電流を小さくすることができる（図５の（Ｂ）と同じ状態）。

これに対して、図７は電源ＯＮ時と電源ＯＦＦ時のゼロクロス点が異なる場合の磁束を示す波形図である。図７において、定常状態の磁束を破線で示し、電源を交流波形の立ち下がりのゼロクロス点（Ｂ点）でＯＦＦし、その後これとは逆に交流波形の立ち上がりのゼロクロス点（Ａ点）でＯＮした時の磁束を実線で示す。

図示したように、Ｂ点で電源をＯＦＦしたトランスにＡ点で電源をＯＮすると、トランスに残留磁気（φｒ≒φｍ）が保持されているため、電源ＯＮ時の磁束の最大振幅はφ＝２φｍ＋φｒ≒３φｍとなり、磁気飽和を大幅に超えるので突入電流が多く流れる。したがって、電源ＯＮ時と電源ＯＦＦ時のゼロクロス点が異なると突入電流が大きくなってしまうことが分かる（図５の（Ｃ）と同じ状態）。

なお、本実施形態では、図１に示したようにコンデンサインプット型の電源回路４が内蔵された電気機器３に電力を供給したが、負荷側がコンデンサインプット型の入力電源でない場合には、図８に示すように力率改善回路５を省略し、電源装置１Ｂから電気機器３に直接電力を供給しても良い。また、交流電源電圧のプラスピークを検出して交流波形の立ち下がりのゼロクロス点でＯＮ／ＯＦＦするように設定したが、これに替えて、交流電源電圧のマイナスピークを検出して交流波形の立ち上がりのゼロクロス点でＯＮ／ＯＦＦするように設定することもできる。この場合の回路は、図９に示すようにタイミング制御回路７の電源極性検出回路３２において、フォトカプラ４６の入力端子を図３の例とは反対向きに接続すれば良い。また、図３の回路構成においてフォトカプラ４６の出力端子に接続されているＮＯＴ回路４７を取り除いても良い。

ここで、電源投入時の突入電流について実験データに基づいて説明する。

図１０（ａ）は図１に示す力率改善回路を設けた電源装置において、また図１０（ｂ）は図８に示す力率改善回路を設けていない電源装置において、それぞれ図５（Ｃ）のように交流波形の立ち下がりのゼロクロス点で電源ＯＦＦした後に立ち上がりのゼロクロス点で電源ＯＮした場合の回路に流れる電流を測定した波形図である。なお、使用したチョークコイルのインダクタンス値は１２．６ｍＨ、電源トランスの容量は２５０ＶＡでその出力は２４Ｖである。図示した波形図から明らかなように、電源投入時に図１の電源装置では約２８Ａ、図８の電源装置では約８１Ａの突入電流が発生し、特に力率改善回路を設けていない電源装置にあっては非常に大きな突入電流が流れるという結果が得られた。

これに対して、図１１（ａ）は図１に示す力率改善回路を設けた電源装置において、また図１１（ｂ）は図８に示す力率改善回路を設けていない電源装置において、それぞれ図５（Ｂ）のように交流波形の立ち上がりのゼロクロス点で電源ＯＦＦした後に同じく立ち上がりのゼロクロス点で電源ＯＮした場合の回路に流れる電流を測定した波形図である。なお、使用したチョークコイルと電源トランスは図１０の時と同じである。図示した波形図から明らかなように、電源投入時に図１と図８のどちらの電源装置においてもほとんど突入電流が発生しないという結果が得られた。

以上説明した例はゲームセンターやパチンコ店等において新規に電源装置１Ａを設置する場合の例であるが、既に電源回路４が導入されているシステムについては、以下に説明するいずれかの方法によって電源回路４における突入電流の削減と電源効率の向上を図ることができる。図１２〜１５は、商用電源２から電気機器３に電力を供給する電源回路４が導入された既存のシステムにおいて、新規に力率改善回路５を設置する例を示したものである。力率改善回路５が無接点リレー６Ａと電源回路４の間に設置される点は図１と同様である。

図１２に示す例は、チョークコイル１３による電圧降下が問題であり、絶縁する必要がある場合に好適な力率改善回路５Ａである。この力率改善回路５Ａは、チョークコイル１３と昇圧トランス１４を備えて構成されている。チョークコイル１３は一端が無接点リレー６Ａの出力回路に接続され、他端が昇圧トランス１４に接続されている。一方、昇圧トランス１４は１次巻線をチョークコイル１３に接続し、２次巻線を電源トランス８の入力側に接続した絶縁トランス１４ａである。本例によれば、電源回路４の電圧変動に伴って入力電源ラインの交流電源電圧が降下しても、これを昇圧トランス１４で昇圧することにより安定した交流電源電圧を電源回路４に供給することができる。

図１３に示す例は、チョークコイル１３による電圧降下が問題であり、絶縁する必要がない場合に好適な力率改善回路５Ｂである。この力率改善回路５Ｂは、チョークコイル１３と昇圧トランス１４を備えている点では図９の例と同じであるが、昇圧トランス１４を単巻トランス１４ｂで構成した点が異なっている。すなわち、チョークコイル１３の他端は単巻トランス１４ｂにおける分路巻線の一方側の端子に接続され、単巻トランス１４ｂの出力端子が電源トランス８の入力側に接続されている。本例によれば、図１２の例と同様に安定した交流電源電圧を電源回路４に供給することができるとともに、単巻トランス１４ｂにしたことで絶縁トランス１４ａに比べて回路全体の小型化を図ることができる。

図１４に示す例は、チョークコイル１３の出力電圧の変動を小さくするために、出力電圧に基づいてチョークコイル１３のインダクタンス値Ｌを選択的に切り換えるようにした力率改善回路５Ｃである。この力率改善回路５Ｃは、チョークコイル１３と昇圧トランス１４とインダクタンス切換回路１５を備えて構成されている。より詳しくは、インダクタンス切換回路１５は、チョークコイル１３にそのインダクタンス値Ｌを４段階のうちから最適な段階に切り換えるスイッチ部１６が接続されており、電圧検出部１７で検出されたチョークコイル１３の出力電圧の値に応じて切換制御部１８がスイッチ部１６の接点の切換動作を制御する。本例によれば、チョークコイル１３の出力電圧Ｖ_Lに従ってインダクタンス値Ｌが適正値に切り換わるようになっているため、チョークコイル１３の出力電圧Ｖ_Lを常に一定に保持することができる。なお、昇圧トランス１４は、図１２に示した絶縁トランス１４ａと図１３に示した単巻トランス１４ｂのいずれのものであっても良く、また設けられていなくても良い。

さらに、図１４の例に替えて、図１５に示す力率改善回路５Ｄのように昇圧トランス１４の出力電圧Ｖ_Tの値に応じてチョークコイル１３のインダクタンス値Ｌを選択的に切り換えるインダクタンス切換回路１５を設けるようにしても良い。

《第２実施形態》
図１６は本発明の電源装置をゲームセンターやパチンコ店等における電力供給システムに適用した実施形態であり、電源のＯＮ／ＯＦＦの切換を電源装置でコントロールできない場合の例を示す。本実施形態では、電源装置１（１Ｃ）にＯＮ／ＯＦＦスイッチ２２が設けられておらず、商用電源２に接続された電源スイッチ２３を操作することによって電源装置１Ｃに供給される交流電源電圧のＯＮ／ＯＦＦのタイミングが無作為に切り換えられてしまう。そこで、この電源装置１Ｃではゼロクロス回路を内蔵しない交流負荷用のＳＳＲで構成された無接点リレー６Ｂを使用しており、タイミング制御回路７の構成が第１実施形態の回路と異なっている。その他の構成は第１実施形態の回路と同様であるので詳細な説明は省略する。

図１７はタイミング制御回路の機能ブロック図、図１８は同制御回路の回路構成図、図１９と図２０は同制御回路の各部の状態変化を表したタイミングチャート図である。

図１７と図１８に示すように、本実施形態のタイミング制御回路７Ｂは、安定化電源回路３１と、電源極性検出回路３２と、電源ＯＦＦ検出回路３７と、電源ＯＮ時リセット回路３８と、ＣＰＵ回路３９と、誤動作防止回路４０と、無接点リレー駆動回路３６を備えて構成されている。

安定化電源回路３１は、トランス２１から出力された交流電源電圧を安定した直流電圧に変換して出力する機能を有する回路であり、第１実施形態と同様に、ブリッジダイオード４１と電解コンデンサ４２と３端子レギュレータ４３を備えてなる。なお、３端子レギュレータ４３の入力端子と出力端子には、それぞれ発振防止用のセラミックコンデンサ４５，４５が接続されている。

電源極性検出回路３２は、交流電源電圧の正負を検出してＣＰＵ回路３９に極性信号を出力する機能を有する回路であり、第１実施形態と同様に、フォトカプラ４６とＮＯＴ回路（以下「第１のＮＯＴ回路」という）４７を備えてなる。フォトカプラ４６では、トランス２１から出力された交流電源電圧の極性がプラスの時にはＬＥＤが発光してフォトトランジスタがＯＮし、極性がマイナスの時にはＬＥＤが発光せずフォトトランジスタがＯＦＦする。そして、フォトカプラ４６の出力信号（図１９の（Ａ）参照）は第１のＮＯＴ回路４７で反転されて、電源極性検出回路３２から交流電源電圧のプラスの極性信号（図１９の（Ｂ）参照）が出力されるようになっている。なお、トランス２１とフォトカプラ４６の間にはフォトカプラ４６のＬＥＤに高い逆電圧が印加されるのを防ぐシリコンダイオード４８が接続されている。

電源ＯＦＦ検出回路３７は、電源切断時に交流電源電圧の供給が停止したことを検出してＣＰＵ回路３９に電源ＯＦＦ信号を出力する機能を有する回路であり、本実施形態ではＡＣ入力対応フォトカプラ６１とＮＯＴ回路（以下「第２のＮＯＴ回路」という）６２を備えてなる。ＡＣ入力対応フォトカプラ６１はトランス２１の２次側に電流制限抵抗を介して２個の発光素子（ＬＥＤ１、ＬＥＤ２）が逆並列に接続され、受光素子（フォトトランジスタ）が第２のＮＯＴ回路６２に接続されている。ＡＣ入力対応フォトカプラ６１では、トランス２１から出力された交流電源電圧の極性がプラスの時には一方のＬＥＤ１が発光してフォトトランジスタがＯＮし、極性がマイナスの時には他方のＬＥＤ２が発光してフォトトランジスタがＯＮするが、電源スイッチ２３により交流電源電圧の供給が切断されるとＬＥＤ１とＬＥＤ２が共に発光せずフォトトランジスタがＯＦＦする。そして、ＡＣ入力対応フォトカプラ６１の出力信号（図１９の（Ｃ）参照）は第２のＮＯＴ回路６２で反転され、電源ＯＦＦ検出回路３７から交流電源電圧の電源ＯＦＦ信号（図１９の（Ｄ）参照）が出力されるようになっている。

電源ＯＮ時リセット回路３８は、電源投入時に交流電源電圧の供給が開始したことを検出する機能と、電源投入時にＣＰＵ回路３９が正常動作するまでの間充電してＣＰＵ回路３９にリセット信号を出力する機能とを有する回路であり、本実施形態ではセラミックコンデンサ６３とＮＯＴ回路（以下「第３のＮＯＴ回路」という）６４を備えてなる。電源スイッチ２３によって電源が投入されるとトランス２１からの交流電源電圧の供給が始まり、安定化電源回路３１から出力された直流電圧がセラミックコンデンサ６３に充電される（図２０の（Ａ）参照）。そして、セラミックコンデンサ６３の充電が完了してＣＰＵ回路３９の初期設定時間を経過すると、第３のＮＯＴ回路６４からＣＰＵ回路３９に対してリセット信号が出力される（図２０の（Ｂ）参照）。なお、セラミックコンデンサ６３には電源ＯＦＦ時に充電電圧を急速に放電するためのシリコンダイオード６５が接続されている。

ＣＰＵ回路３９は、電源切断時に電源ＯＦＦのタイミングを記憶する機能と、電源投入時に電源切断時と同一のタイミングで無接点リレー６ＢをＯＮする制御機能を有する回路であり、本実施形態ではカウンタとメモリを有するＣＰＵ６６を備えてなる。電源ＯＮ時に交流電源電圧が供給されると、安定化電源回路３１から出力された直流電圧によってＣＰＵ６６が起動し、ＣＰＵ回路３９の初期設定時間を経過した後、電源ＯＮ時リセット回路３８から出力されたリセット信号がＣＰＵ６６の入力端子に入力される。ここで、ＣＰＵ６６は電源極性検出回路３２から出力された極性信号と電源ＯＦＦ検出回路３７から出力された電源ＯＦＦ信号に基づいて、交流電源電圧の状態（電圧の正負、増減）のデータとリセット信号の入力時からの経過時間のデータをカウンタでカウントしていき、電源ＯＦＦ時のカウントデータをメモリに記憶する。そして、電源スイッチ２３により新たに電源が投入された時には、記憶されているカウントデータを読み出すことによって前回の電源ＯＦＦ時の交流電源電圧の状態を再現する。この時、ＣＰＵ６６の出力端子から誤動作防止回路４０に対してＣＰＵ−ＯＵＴ信号が出力される。なお、ＣＰＵ６６やその他ＩＣの電源は電池によりバックアップされる。

誤動作防止回路４０は、ＣＰＵ回路３９の初期設定中の誤動作を防止する機能と、無接点リレー６ＢがＯＮした後、電源極性検出回路３２、電源ＯＦＦ検出回路３７、ＣＰＵ回路３９等の誤動作により無接点リレー６ＢをＯＦＦさせないように制御する機能を有する回路であり、本実施形態ではＮＯＴ回路（以下「第４のＮＯＴ回路」という）６７とＮＡＮＤ回路６８とＲＳフリップフロップ６９を備えてなる。第４のＮＯＴ回路６７は、第３のＮＯＴ回路６４に接続されてバッファ回路を構成しており、電源ＯＮ時リセット回路３８から出力されたリセット信号を反転させ、ＣＰＵ回路３９の初期設定時間を経過した後にリセット信号“Ｈ”を出力する（図２０の（Ｃ）参照）。ＮＡＮＤ回路６８は、入力端子がＣＰＵ６６の出力端子と第４のＮＯＴ回路６７の出力端子に接続されており、ＣＰＵ６６からＣＰＵ−ＯＵＴ信号が出力され、かつ第４のＮＯＴ回路６７からリセット信号“Ｈ”が出力された時、つまり電源をＯＮしてＣＰＵ初期設定時間経過後ＣＰＵ−ＯＵＴ信号が出力された時にのみ“Ｌ”を出力し、それ以外の時には“Ｈ”を出力し続ける。ＲＳフリップフロップ６９は、Ｓ端子がＮＡＮＤ回路６８の出力端子に接続され、Ｒ端子が第４のＮＯＴ回路６７の出力端子に接続されているので、電源をＯＮして無接点リレー駆動回路３６に制御信号を出力した後は、ＣＰＵ−ＯＵＴ信号の出力に関係なくＱ端子からの制御信号の出力は常に“Ｌ”となる（図２０の（Ｄ）参照）。

無接点リレー駆動回路３６は、誤動作防止回路４０からの制御信号を受けて無接点リレー６Ｂを駆動する機能を有する回路であり、第１実施形態と同様に、ＮＰＮトランジスタ５８を備えてなる。ＮＰＮトランジスタ５８は、ベースが電流制限抵抗を介して誤動作防止回路４０の出力端子に接続され、コレクタが無接点リレー６Ｂの入力回路に接続され、エミッタがＧＮＤに接続されている。したがって、誤動作防止回路４０から出力される制御信号が“Ｈ”の時には、ＮＰＮトランジスタ５８のエミッタ−ベース間に流れる電流によりエミッタ−コレクタ間に大電流が流れ、ＮＰＮトランジスタ５８がＯＮする。これにより、無接点リレー６Ｂの入力回路に入力信号がセットされ、無接点リレー６ＢがＯＮする。なお、無接点リレー６ＢをＯＮした後は、誤動作防止回路４０により電源極性検出回路３２、電源ＯＦＦ検出回路３７、ＣＰＵ回路３９等が誤動作しても無接点リレー６ＢはＯＦＦされないようになっている。

このように本実施形態の電源装置１Ｃによれば、電源スイッチ２３をＯＦＦすると、タイミング制御回路７Ｂによって電源切断時の交流電源電圧の状態が記憶され、次に電源スイッチ２３をＯＮすると、記憶されている電源ＯＦＦ時の交流電源電圧の状態を再現し、交流電源電圧の交流波形が電源切断時の状態と同じ状態で電源投入される。したがって、電源投入時に流れる突入電流が大幅に削減され、突入電流に起因する各種の電源トラブルを解消することができる。

なお、電源をＯＮした時とＯＦＦした時の交流電源電圧の状態を一致させると突入電流が削減されるのは、次のような理由による。

図２１は電源ＯＮ時と電源ＯＦＦ時の交流電源電圧の状態が同じ場合の磁束の状態を示す波形図である。図２１において、定常状態の磁束を破線で示し、電源を交流波形の立ち上がりの途中の点（Ｂ点）でＯＮした場合の磁束を一点鎖線で示し、電源をＢ点でＯＦＦした後にＢ点と同じ状態のＡ点で電源をＯＮした場合の磁束を実線で示す。

図示したように、Ｂ点で電源をＯＮした時の磁束は磁気飽和を超えるため、Ｔ_１で示す期間中突入電流が流れる。Ｂ点で電源をＯＦＦすると電源ＯＦＦの瞬間の磁気の状態（残留磁気）が記憶されるが、その残留磁気の振幅（φｒ）は、定常状態の磁束の振幅（φｍ）の約７０〜９０％に達する（φｒ＝φｍ×０．８）。Ｂ点で電源をＯＦＦした後にＡ点で電源をＯＮすると、電源ＯＮ時の磁束の最大振幅はφ＝２φｍ−（φｒ＋φβ）となり、磁気飽和に達しないので突入電流は少なくなる（なお、φβは変動分である）。したがって、電源ＯＦＦ時の交流電源電圧の状態を記憶しておけば、次の電源ＯＮ時に同じ状態を再現することにより突入電流を小さくすることができる。

これに対して、図２２は電源ＯＮ時と電源ＯＦＦ時の交流電源電圧の状態が異なる場合の磁束を示す波形図である。図２２において、定常状態の磁束を破線で示し、Ｂ点で電源をＯＦＦした後にＡ点で電源をＯＮした場合の磁束の状態を一点鎖線で示し、Ｃ点で電源をＯＦＦした後にＡ点で電源をＯＮした場合の磁束の状態を二点鎖線で示す。

図示したように、Ｂ点で電源をＯＦＦした後に最大電圧のＡ点で電源をＯＮすると、トランスに残留磁気（φｒ＝＋φｍ）が保持されているため、電源ＯＮ時の磁束の最大振幅はφ＝＋２φｍ＋φｍとなり、磁気飽和を大幅に超えるので突入電流が多く流れる。またＣ点で電源をＯＦＦした後にＡ点で電源をＯＮすると、電源ＯＮ時の磁束の最大振幅はφ＝−２φｍ−φｍとなり、これも磁気飽和を大幅に超えるので突入電流が多く流れる。したがって、電源ＯＮ時と電源ＯＦＦ時の交流電源電圧の状態が異なると突入電流が大きくなってしまうことが分かる。

なお、本実施形態では、図１６に示したようにコンデンサインプット型の電源回路４が内蔵された電気機器３に電力を供給したが、負荷側がコンデンサインプット型の入力電源でない場合には、図２３に示すように力率改善回路５を省略し、電源装置１Ｄから電気機器３に直接電力を供給しても良い。

第１実施形態の電源装置を適用した電力供給システムの全体図。同電源装置におけるタイミング制御回路の機能ブロック図。同タイミング制御回路の回路構成図。同タイミング制御回路の各部の状態変化を表したタイミングチャート図。第１実施形態の作用を示す模式図。電源ＯＮ時とＯＦＦ時のゼロクロス点が同じ場合の磁束を示す波形図。電源ＯＮ時とＯＦＦ時のゼロクロス点が異なる場合の磁束を示す波形図。第１実施形態の電源装置の変形例を示す全体図。タイミング制御回路の変形例を示す回路図。交流波形の立ち下がりのゼロクロス点で電源をＯＦＦした後に立ち上がりのゼロクロス点で電源をＯＮした場合の電流を測定した波形図。交流波形の立ち上がりのゼロクロス点で電源をＯＦＦした後に立ち上がりのゼロクロス点で電源をＯＮした場合の電流を測定した波形図。電源装置における力率改善回路の他の構成例を示す回路図。電源装置における力率改善回路の他の構成例を示す回路図。電源装置における力率改善回路の他の構成例を示す回路図。電源装置における力率改善回路の他の構成例を示す回路図。第２実施形態の電源装置を適用した電力供給システムの全体図。同電源装置におけるタイミング制御回路の機能ブロック図。同タイミング制御回路の回路構成図。同タイミング制御回路の各部の状態変化を表したタイミングチャート図。同タイミング制御回路の各部の状態変化を表したタイミングチャート図。電源ＯＮ時とＯＦＦ時の交流電源電圧の状態が同じ場合の磁束示す波形図。電源ＯＮ時とＯＦＦ時の交流電源電圧の状態が異なる場合の磁束を示す波形図。第２実施形態の電源装置の変形例を示す全体図。従来の電源回路の一構成例を示す回路図。従来の電源回路の他の構成例を示す回路図。

符号の説明

１（１Ａ、１Ｂ、１Ｃ、１Ｄ）電源装置
２商用電源
３電気機器
４電源回路
５力率改善回路
６無接点リレー
６Ａ無接点リレー（ゼロクロス回路あり）
６Ｂ無接点リレー（ゼロクロス回路なし）
７タイミング制御回路
７Ａタイミング制御回路（ＯＮ／ＯＦＦスイッチ用）
７Ｂタイミング制御回路（電源スイッチ用）
８電源トランス
９整流平滑回路
１１ブリッジ形整流回路
１２電解コンデンサ
１３チョークコイル
１４昇圧トランス
１４ａ絶縁トランス
１４ｂ単巻トランス
１５インダクタンス切換回路
１６スイッチ部
１７電圧検出部
１８切換制御部
２１トランス
２２ＯＮ／ＯＦＦスイッチ
２３電源スイッチ
３１安定化電源回路
３２電源極性検出回路
３３ピーク検出回路
３４ＯＮ／ＯＦＦ保持回路
３５出力制御回路
３６無接点リレー駆動回路
３７電源ＯＦＦ検出回路
３８電源ＯＮ時リセット回路
３９ＣＰＵ回路
４０誤動作防止回路
４１ブリッジダイオード
４２電解コンデンサ
４３３端子レギュレータ
４４整流用ダイオード
４５セラミックコンデンサ
４６フォトカプラ
４７ＮＯＴ回路
４８シリコンダイオード
４９定電圧ダイオード
５１バッファ回路
５２定電圧ダイオード
５３ＲＳフリップフロップ
５４２入力ＡＮＤ回路
５５ＮＡＮＤ回路
５６ＮＡＮＤ回路
５７ＲＳフリップフロップ
５８ＮＰＮトランジスタ
６１ＡＣ入力対応フォトカプラ
６２ＮＯＴ回路
６３セラミックコンデンサ
６４ＮＯＴ回路
６５シリコンダイオード
６６ＣＰＵ
６７ＮＯＴ回路
６８ＮＡＮＤ回路
６９ＲＳフリップフロップ

Claims

商用電源（２）から電気機器（３）に電力を供給する電源装置（１）であって、
上記商用電源（２）からの交流電源電圧の供給の開始と終了を切り換えるリレー（６）と、
上記商用電源（２）の電源投入時に、前回の電源切断時に供給を終了した時の交流電源電圧の状態と同じ状態で交流電源電圧の供給を開始するように上記リレー（６）の切換タイミングを制御するタイミング制御回路（７）と、を備えた
ことを特徴とする電源装置。
上記リレー（６）が上記商用電源（２）からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路（７）に上記リレー（６）を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ（２２）が設けられており、
上記タイミング制御回路（７）が、
上記ＯＮ／ＯＦＦスイッチ（２２）からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路（３４）と、
上記交流電源電圧のプラスを検出して極性信号を出力する電源極性検出回路（３２）と、
上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路（３３）と、
上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＦＦした時に交流電源電圧のプラスピークで上記リレー（６）にＯＦＦ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＮした時には交流電源電圧のプラスピークで上記リレー（６）にＯＮ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路（３５）と、から構成されている
ことを特徴とする請求項１に記載の電源装置。
上記リレー（６）が上記商用電源（２）からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路（７）に上記リレー（６）を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ（２２）が設けられており、
上記タイミング制御回路（７）が、
上記ＯＮ／ＯＦＦスイッチ（２２）からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路（３４）と、
上記交流電源電圧のマイナスを検出して極性信号を出力する電源極性検出回路（３２）と、
上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路（３３）と、
上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＦＦした時に交流電源電圧のマイナスピークで上記リレー（６）にＯＦＦ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＮした時には交流電源電圧のマイナスピークで上記リレー（６）にＯＮ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路（３５）と、から構成されている
ことを特徴とする請求項１に記載の電源装置。
上記タイミング制御回路（７）が、
上記ＯＮ／ＯＦＦスイッチ（２２）のＯＮ端子とＯＦＦ端子にＳ端子とＲ端子が接続された第１のＲＳフリップフロップ（５３）と、
上記商用電源（２）にトランス（２１）を介して発光素子が接続され、ＮＯＴ回路（４７）の入力端子に受光素子が接続されたフォトカプラ（４６）と、
上記トランス（２１）にブリッジダイオード（４１）を介してカソードが接続され、バッファ回路（５１）の入力端子にアノードが接続された定電圧ダイオード（４９）と、
上記ＮＯＴ回路（４７）の出力端子と上記バッファ回路（５１）の出力端子に接続された２入力ＡＮＤ回路（５４）と、２入力ＡＮＤ回路（５４）の出力端子と上記第１のＲＳフリップフロップ（５３）のＱ端子に接続されたＮＡＮＤ回路（５５）と、上記２入力ＡＮＤ回路（５４）の出力端子と上記第１のＲＳフリップフロップ（５３）の￣Ｑ端子に接続されたＮＡＮＤ回路（５６）と、これら１組のＮＡＮＤ回路（５５，５６）の出力端子にＳ端子とＲ端子が接続された第２のＲＳフリップフロップ（５７）と、
上記第２のＲＳフリップフロップ（５７）のＱ端子にベースが接続され、上記リレー（６）の入力回路にコレクタが接続されたＮＰＮトランジスタ（５８）と、を備えた
ことを特徴とする請求項２または３に記載の電源装置。
上記商用電源（２）に電源投入または電源切断を切り換える電源スイッチ（２３）が設けられており、
上記タイミング制御回路（７）が、
上記商用電源（２）からの交流電源電圧のプラスまたはマイナスを検出して極性信号を出力する電源極性検出回路（３２）と、
上記電源スイッチ（２３）による電源切断時に交流電源電圧の供給が停止したことを検出して電源ＯＦＦ信号を出力する電源ＯＦＦ検出回路（３７）と、
上記電源スイッチ（２３）による電源投入時に交流電源電圧の供給が開始したことを検出し、ＣＰＵ初期設定時間が経過した後にリセット信号を出力する電源ＯＮ時リセット回路（３８）と、
上記極性信号、上記電源ＯＦＦ信号及び上記リセット信号に基づいて、上記電源スイッチ（２３）による電源切断時の交流電源電圧の状態を記憶し、電源投入時には電源切断時に記憶された交流電源電圧の状態を再現するように上記リレー（６）のＯＮ／ＯＦＦを制御するＣＰＵ回路（３９）と、
上記リセット信号に基づいて、上記ＣＰＵ回路（３９）の初期設定時間中の誤動作を防止し、上記リレー（６）がＯＮした後に上記電源極性検出回路（３２）、上記電源ＯＦＦ検出回路（３７）及び上記ＣＰＵ回路（３９）の誤動作により上記リレー（６）がＯＦＦしないように制御する誤動作防止回路（４０）と、から構成されている
ことを特徴とする請求項１に記載の電源装置。
上記タイミング制御回路（７）が、
上記商用電源（２）にトランス（２１）を介して発光素子が接続され、第１のＮＯＴ回路（４７）の入力端子に受光素子が接続されたフォトカプラ（４６）と、
上記商用電源（２）にトランス（２１）を介して２個の発光素子が逆並列接続され、第２のＮＯＴ回路（６２）に受光素子が接続されたＡＣ入力対応フォトカプラ（６１）と、
上記トランス（２１）にブリッジダイオード（４１）及び３端子レギュレータ（４３）を介して接続されたコンデンサ（６３）と、
上記コンデンサ（６３）に接続されたバッファ回路（６４，６７）と、
上記第１のＮＯＴ回路（４７）の出力端子、上記第２のＮＯＴ回路（６２）の出力端子及び上記バッファ回路（６４，６７）の出力端子に入力端子が接続されたＣＰＵ（６６）と、
上記ＣＰＵ（６６）の出力端子に接続されたＮＡＮＤ回路（６８）と、
上記ＮＡＮＤ回路（６８）の出力端子にＳ端子が接続され、上記バッファ回路（６４，６７）の出力端子にＲ端子が接続されたＲＳフリップフロップ（６９）と、
上記ＲＳフリップフロップ（６９）のＱ端子にベースが接続され、上記リレー（６）の入力回路にコレクタが接続されたＮＰＮトランジスタ（５８）と、を備えた
ことを特徴とする請求項５に記載の電源装置。
上記電気機器（３）の内部に、上記商用電源（２）からの交流電源電圧を定格電圧に変換して出力する電源トランス（８）と、電源トランス（８）からの定格電圧を整流平滑化して上記電気機器（３）に供給する整流平滑回路（９）とからなる電源回路（４）が設けられており、
上記電源装置（１）が、
上記リレー（６）と上記電源トランス（８）との間に直列接続されたチョークコイル（１３）からなる力率改善回路（５）を備えた
ことを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
上記力率改善回路（５）が、
上記チョークコイル（１３）と上記電源トランス（８）との間に接続され、チョークコイル（１３）の出力電圧を昇圧して上記電源トランス（８）に供給する昇圧トランス（１４）を有する
ことを特徴とする請求項７に記載の電源装置。
上記力率改善回路（５）が、
上記チョークコイル（１３）または上記昇圧トランス（１４）に接続され、チョークコイル（１３）の出力電圧または昇圧トランス（１４）の出力電圧に応じてチョークコイル（１３）のインダクタンス値を複数段階のうちの最適段階に切り換えてチョークコイル（１３）の出力電圧を一定に保持するインダクタンス切換回路（１５）を有する
ことを特徴とする請求項８に記載の電源装置。
商用電源（２）から電気機器（３）に電力を供給する電源装置（１）において、商用電源（２）からの交流電源電圧の供給の開始と終了を切り換えるリレー（６）に接続されたタイミング制御回路（７）であって、
上記商用電源（２）の電源投入時に、前回の電源切断時に供給を終了した時の交流電源電圧の状態と同じ状態で交流電源電圧の供給を開始するように上記リレー（６）の切換タイミングを制御する
ことを特徴とする電源装置におけるタイミング制御回路。
上記リレー（６）が上記商用電源（２）からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路（７）に上記リレー（６）を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ（２２）が設けられた電源装置（１）におけるタイミング制御回路（７）であって、
上記ＯＮ／ＯＦＦスイッチ（２２）からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路（３４）と、
上記交流電源電圧のプラスを検出して極性信号を出力する電源極性検出回路（３２）と、
上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路（３３）と、
上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＦＦした時に交流電源電圧のプラスピークで上記リレー（６）にＯＦＦ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＮした時には交流電源電圧のプラスピークで上記リレー（６）にＯＮ信号を出力し、立ち下がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路（３５）と、から構成されている
ことを特徴とする請求項１０に記載の電源装置におけるタイミング制御回路。
上記リレー（６）が上記商用電源（２）からの交流電源電圧の供給をゼロクロス点で切り換えるゼロクロス回路を有するとともに、上記タイミング制御回路（７）に上記リレー（６）を切り換えるＯＮ／ＯＦＦ信号を出力するＯＮ／ＯＦＦスイッチ（２２）が設けられた電源装置（１）におけるタイミング制御回路（７）であって、
上記ＯＮ／ＯＦＦスイッチ（２２）からのＯＮ／ＯＦＦ信号の出力状態を保持する保持回路（３４）と、
上記交流電源電圧のマイナスを検出して極性信号を出力する電源極性検出回路（３２）と、
上記交流電源電圧のピークを検出してピーク信号を出力するピーク検出回路（３３）と、
上記ＯＮ／ＯＦＦ信号、上記極性信号及び上記ピーク信号に基づいて、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＦＦした時に交流電源電圧のマイナスピークで上記リレー（６）にＯＦＦ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を終了させ、上記ＯＮ／ＯＦＦスイッチ（２２）をＯＮした時には交流電源電圧のマイナスピークで上記リレー（６）にＯＮ信号を出力し、立ち上がりのゼロクロス点で交流電源電圧の供給を開始させるように上記ＯＮ／ＯＦＦ信号の出力を制御する出力制御回路（３５）と、から構成されている
ことを特徴とする請求項１０に記載の電源装置におけるタイミング制御回路。
上記ＯＮ／ＯＦＦスイッチ（２２）のＯＮ端子とＯＦＦ端子にＳ端子とＲ端子が接続された第１のＲＳフリップフロップ（５３）と、
上記商用電源（２）にトランス（２１）を介して発光素子が接続され、ＮＯＴ回路（４７）の入力端子に受光素子が接続されたフォトカプラ（４６）と、
上記トランス（２１）にブリッジダイオード（４１）を介してカソードが接続され、バッファ回路（５１）の入力端子にアノードが接続された定電圧ダイオード（４９）と、
上記ＮＯＴ回路（４７）の出力端子と上記バッファ回路（５１）の出力端子に接続された２入力ＡＮＤ回路（５４）と、２入力ＡＮＤ回路（５４）の出力端子と上記第１のＲＳフリップフロップ（５３）のＱ端子に接続されたＮＡＮＤ回路（５５）と、上記２入力ＡＮＤ回路（５４）の出力端子と上記第１のＲＳフリップフロップ（５３）の￣Ｑ端子に接続されたＮＡＮＤ回路（５６）と、これら１組のＮＡＮＤ回路（５５，５６）の出力端子にＳ端子とＲ端子が接続された第２のＲＳフリップフロップ（５７）と、
上記第２のＲＳフリップフロップ（５７）のＱ端子にベースが接続され、上記リレー（６）の入力回路にコレクタが接続されたＮＰＮトランジスタ（５８）と、を備えた
ことを特徴とする請求項１１または１２に記載の電源装置におけるタイミング制御回路。
上記商用電源（２）に電源投入または電源切断を切り換える電源スイッチ（２３）が設けられた電源装置（１）におけるタイミング制御回路（７）であって、
上記商用電源（２）からの交流電源電圧のプラスまたはマイナスを検出して極性信号を出力する電源極性検出回路（３２）と、
上記電源スイッチ（２３）による電源切断時に交流電源電圧の供給が停止したことを検出して電源ＯＦＦ信号を出力する電源ＯＦＦ検出回路（３７）と、
上記電源スイッチ（２３）による電源投入時に交流電源電圧の供給が開始したことを検出し、ＣＰＵ初期設定時間が経過した後にリセット信号を出力する電源ＯＮ時リセット回路（３８）と、
上記極性信号、上記電源ＯＦＦ信号及び上記リセット信号に基づいて、上記電源スイッチ（２３）による電源切断時の交流電源電圧の状態を記憶し、電源投入時には電源切断時に記憶された交流電源電圧の状態を再現するように上記リレー（６）のＯＮ／ＯＦＦを制御するＣＰＵ回路（３９）と、
上記リセット信号に基づいて、上記ＣＰＵ回路（３９）の初期設定中の誤動作を防止し、上記リレー（６）がＯＮした後に上記電源極性検出回路（３２）、上記電源ＯＦＦ検出回路（３７）及び上記ＣＰＵ回路（３９）の誤動作により上記リレー（６）がＯＦＦしないように制御する誤動作防止回路（４０）と、から構成されている
ことを特徴とする請求項１０に記載の電源装置におけるタイミング制御回路。
上記商用電源（２）にトランス（２１）を介して発光素子が接続され、第１のＮＯＴ回路（４７）の入力端子に受光素子が接続されたフォトカプラ（４６）と、
上記商用電源（２）にトランス（２１）を介して２個の発光素子が逆並列接続され、第２のＮＯＴ回路（６２）に受光素子が接続されたＡＣ入力対応フォトカプラ（６１）と、
上記トランス（２１）にブリッジダイオード（４１）及び３端子レギュレータ（４３）を介して接続されたコンデンサ（６３）と、
上記コンデンサ（６３）に接続されたバッファ回路（６４，６７）と、
上記第１のＮＯＴ回路（４７）の出力端子、上記第２のＮＯＴ回路（６２）の出力端子及び上記バッファ回路（６４，６７）の出力端子に入力端子が接続されたＣＰＵ（６６）と、
上記ＣＰＵ（６６）の出力端子に接続されたＮＡＮＤ回路（６８）と、
上記ＮＡＮＤ回路（６８）の出力端子にＳ端子が接続され、上記バッファ回路（６４，６７）の出力端子にＲ端子が接続されたＲＳフリップフロップ（６９）と、
上記ＲＳフリップフロップ（６９）のＱ端子にベースが接続され、上記リレー（６）の入力回路にコレクタが接続されたＮＰＮトランジスタ（５８）と、を備えた
ことを特徴とする請求項１４に記載の電源装置におけるタイミング制御回路。