[go: up one dir, main page]

JP2009170631A - Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same - Google Patents

Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same Download PDF

Info

Publication number
JP2009170631A
JP2009170631A JP2008006583A JP2008006583A JP2009170631A JP 2009170631 A JP2009170631 A JP 2009170631A JP 2008006583 A JP2008006583 A JP 2008006583A JP 2008006583 A JP2008006583 A JP 2008006583A JP 2009170631 A JP2009170631 A JP 2009170631A
Authority
JP
Japan
Prior art keywords
dielectric film
piezoelectric element
metal layer
substrate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008006583A
Other languages
Japanese (ja)
Inventor
Soichiro Hiraoka
聡一郎 平岡
Kazuki Komaki
一樹 小牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008006583A priority Critical patent/JP2009170631A/en
Publication of JP2009170631A publication Critical patent/JP2009170631A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Optical Scanning Systems (AREA)
  • Micromachines (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

【課題】印加電圧の極性による変位量の差を低減し、良好な誘電特性を有する圧電素子、およびこれを製造する方法、さらに、これを用いた圧電応用デバイスを提供する。
【解決手段】基板6と、この基板6上に配置された金属層7と、この金属層7上に配置された誘電体膜8と、この誘電体膜8上に接着層9を介して配置された誘電体膜10と、この誘電体膜10上に配置された金属層11を備え、誘電体膜8、10は、接着層9との接合面に近づくにつれて結晶の配向性が高くなるものとした。これにより、圧電素子全体としては、印加電圧の極性による電圧−変位特性の差が低減できる。
【選択図】図1
Disclosed are a piezoelectric element having good dielectric properties by reducing a difference in displacement due to the polarity of an applied voltage, a method of manufacturing the piezoelectric element, and a piezoelectric application device using the piezoelectric element.
A substrate 6, a metal layer 7 disposed on the substrate 6, a dielectric film 8 disposed on the metal layer 7, and an adhesive layer 9 disposed on the dielectric film 8 are provided. The dielectric film 10 and the metal layer 11 disposed on the dielectric film 10 are provided, and the dielectric films 8 and 10 have higher crystal orientation as they approach the bonding surface with the adhesive layer 9. It was. Thereby, as a whole piezoelectric element, the difference of the voltage-displacement characteristic by the polarity of an applied voltage can be reduced.
[Selection] Figure 1

Description

本発明は、良好な誘電特性を有する圧電素子およびこれを製造する方法に関するもので、さらにはこれを用いた圧電応用デバイスに関するものである。   The present invention relates to a piezoelectric element having good dielectric properties and a method of manufacturing the same, and further to a piezoelectric application device using the same.

誘電体は外部電界を加えるとその表面に電荷が現れる(分極を生じる)絶縁体のことをいい、コンデンサなどの一般電子部品に幅広く使用されている。中でも強誘電体は、外部電界を加えなくても電気分極を持ち、この分極(自発分極)の向きを外部から加える電界で反転できるものである。そしてこの強誘電体は、電界が0の状態で二つの状態を取り得ることから、情報記憶(メモリ)媒質として使用されている。またその他、機械−電気、温度−電気、光−電気等の変換素子としても有望な材料である。特に、ペロブスカイト型構造を有する強誘電体は、優れた強誘電性、圧電性、焦電性および電気光学特性を示し、各種センサやアクチュエータなど幅広いデバイスに有効な材料として注目されており、今後その利用範囲は急激に拡大していくと思われる。   A dielectric is an insulator in which a charge appears on its surface when an external electric field is applied (polarization occurs), and is widely used in general electronic components such as capacitors. Among them, a ferroelectric has electric polarization without applying an external electric field, and can reverse the direction of this polarization (spontaneous polarization) with an electric field applied from the outside. This ferroelectric material is used as an information storage (memory) medium because it can take two states when the electric field is zero. In addition, it is a promising material as a conversion element such as mechanical-electrical, temperature-electrical, and optical-electrical. In particular, ferroelectrics having a perovskite structure exhibit excellent ferroelectricity, piezoelectricity, pyroelectricity, and electro-optical properties, and are attracting attention as effective materials for a wide range of devices such as various sensors and actuators. The range of use is expected to expand rapidly.

近年、このような誘電体を用いたデバイスは、市場から小型・低背化また集積化が強く求められており、これを実現するためには強誘電体を薄膜で形成することが有効である。各研究開発機関においても高性能の誘電体薄膜を実現するために、様々な手法・工法を用いて研究・開発が進められている。   In recent years, devices using such dielectrics have been strongly demanded from the market for miniaturization, low profile, and integration. In order to realize this, it is effective to form a ferroelectric thin film. . Each research and development organization is also researching and developing using various methods and methods to realize high performance dielectric thin films.

強誘電体薄膜を応用した一例として、ABO3構造を示すPb(ZrxTi1-x)O3系薄膜は、高い圧電性を有することから、圧電センサや圧電アクチュエータなどの圧電素子の圧電薄膜として利用されている。圧電センサは、強誘電性の圧電効果を利用したものである。強誘電体は内部に自発分極を有しており、その表面に正および負電荷を発生させる。大気中における定常状態では大気中の分子が持つ電荷と結合して中性状態になっている。この圧電体に外圧がかかると圧電体から圧力量に応じた電気信号を取り出すことが出来る。また、圧電アクチュエータも同様の原理を用いたもので、圧電体に電圧を印加するとその電圧に応じて圧電体が伸縮し、伸縮方向あるいはその方向に直交する方向に変位を生じさせることが出来る。 As an example of applying a ferroelectric thin film, a Pb (Zr x Ti 1-x ) O 3 -based thin film having an ABO 3 structure has high piezoelectricity, and therefore, a piezoelectric thin film of a piezoelectric element such as a piezoelectric sensor or a piezoelectric actuator. It is used as. The piezoelectric sensor uses a ferroelectric piezoelectric effect. A ferroelectric has spontaneous polarization inside and generates positive and negative charges on its surface. In the steady state in the atmosphere, it is in a neutral state combined with the charge of the molecules in the atmosphere. When an external pressure is applied to the piezoelectric body, an electrical signal corresponding to the amount of pressure can be extracted from the piezoelectric body. The piezoelectric actuator also uses the same principle, and when a voltage is applied to the piezoelectric body, the piezoelectric body expands and contracts according to the voltage, and displacement can be generated in the expansion / contraction direction or a direction orthogonal to the direction.

このような強誘電体に限らず、誘電体をデバイスとして使用する際には、誘電体を上下の電極膜で挟んだ構成で用いられる事が多い。   Not only such a ferroelectric material but also a dielectric material used as a device is often used in a configuration in which the dielectric material is sandwiched between upper and lower electrode films.

例えば従来の圧電素子は、図8に示すように、シリコン単結晶などからなる基板1と、この基板1上に順次スパッタ等により形成された金属層2(下部電極)、誘電体膜3、および金属層4(上部電極)とからなる。この図9において誘電体膜3内の矢印は結晶の分極方向を示す。   For example, as shown in FIG. 8, a conventional piezoelectric element includes a substrate 1 made of a silicon single crystal or the like, a metal layer 2 (lower electrode) sequentially formed on the substrate 1 by sputtering or the like, a dielectric film 3, and It consists of a metal layer 4 (upper electrode). In FIG. 9, the arrow in the dielectric film 3 indicates the polarization direction of the crystal.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2003−46160号公報
As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP 2003-46160 A

従来の圧電素子は、印加する電圧の極性によって電圧−変位特性が異なり、デバイスの設計自由度が狭まるなどの課題があった。   The conventional piezoelectric element has problems such as voltage-displacement characteristics differing depending on the polarity of the applied voltage, and the degree of freedom in device design is reduced.

その理由は、従来の誘電体膜3においては、基板1に近い初期層側5では、結晶の配向性が低いため、分極方向と逆向きの電界を印加すると分極反転を生じやすいからと考えられる。   The reason is considered that in the conventional dielectric film 3, the initial layer side 5 close to the substrate 1 has low crystal orientation, so that polarization inversion tends to occur when an electric field opposite to the polarization direction is applied. .

そしてその結果、圧電素子全体としては、印加する電圧の極性によって電圧と変位量との関係が異なるのである。   As a result, as a whole, the relationship between the voltage and the amount of displacement differs depending on the polarity of the applied voltage as the entire piezoelectric element.

そこで本発明は、印加電圧の極性による電圧−変位特性の差を低減することを目的とする。   Accordingly, an object of the present invention is to reduce the difference in voltage-displacement characteristics depending on the polarity of the applied voltage.

上記目的を達成するために本発明は、基板と、この基板上に配置された第一の金属層と、この第一の金属層上に配置された第一の誘電体膜と、この第一の誘電体膜上に接着層を介して配置された第二の誘電体膜と、この第二の誘電体膜上に配置された第二の金属層とを備え、第一および第二の誘電体膜は、接着層との接合面に近づくにつれて結晶の配向性が高くなるものとした。   To achieve the above object, the present invention provides a substrate, a first metal layer disposed on the substrate, a first dielectric film disposed on the first metal layer, and the first metal layer. A second dielectric film disposed on the dielectric film via an adhesive layer, and a second metal layer disposed on the second dielectric film, the first and second dielectric films The body film has a higher crystal orientation as it approaches the bonding surface with the adhesive layer.

これにより本発明は、印加電圧の極性による電圧−変位特性の差を低減することができる。   Thereby, this invention can reduce the difference of the voltage-displacement characteristic by the polarity of an applied voltage.

すなわち本発明は、第一の誘電体膜と第二の誘電体膜とは結晶の配向性が面対称となっているため、これらの電圧と変位量との関係は、印加する電圧の極性によって互いに逆の関係を示す。   In other words, according to the present invention, since the first dielectric film and the second dielectric film have a plane of crystal orientation, the relationship between these voltages and the amount of displacement depends on the polarity of the applied voltage. The relationship is opposite to each other.

そしてその結果、圧電素子全体としては、印加電圧の極性による電圧−変位特性の差が低減できる。   As a result, the piezoelectric element as a whole can reduce the difference in voltage-displacement characteristics due to the polarity of the applied voltage.

(実施の形態1)
図1に示すように、本発明の一実施の形態における圧電素子は、基板6と、この基板6上に配置された金属層7と、この金属層7上に配置された誘電体膜8と、この誘電体膜8上に接着層9とを介して配置された誘電体膜10と、この誘電体膜10上に配置された金属層11とを備えている。膜厚はそれぞれ、基板6は400μm〜600μm、金属層7、11が100nm〜500nm、誘電体膜8、10が1μm〜5μm、接着層9が10nm〜500nmとした。
(Embodiment 1)
As shown in FIG. 1, the piezoelectric element according to one embodiment of the present invention includes a substrate 6, a metal layer 7 disposed on the substrate 6, and a dielectric film 8 disposed on the metal layer 7. A dielectric film 10 disposed on the dielectric film 8 via an adhesive layer 9 and a metal layer 11 disposed on the dielectric film 10 are provided. The thicknesses of the substrate 6 were 400 μm to 600 μm, the metal layers 7 and 11 were 100 nm to 500 nm, the dielectric films 8 and 10 were 1 μm to 5 μm, and the adhesive layer 9 was 10 nm to 500 nm.

金属層7、11の膜厚は、前述の範囲とすることにより、これらを電極として用いた時、高い導電性を維持することができ、また誘電体膜8、10の結晶配向性を向上させることが出来る。   By setting the film thickness of the metal layers 7 and 11 within the above-described range, high conductivity can be maintained when these are used as electrodes, and the crystal orientation of the dielectric films 8 and 10 is improved. I can do it.

また誘電体膜8、10の膜厚は、前述の範囲とすることにより、スパッタ法、CVD法、ゾルゲル法などで形成することができる。   Moreover, the film thickness of the dielectric films 8 and 10 can be formed by the sputtering method, the CVD method, the sol-gel method, etc. by setting it as the above-mentioned range.

さらに接着層9の膜厚は、前述の範囲とすることにより、誘電体膜8、10との接着強度を高めることができる。   Furthermore, the adhesive strength with the dielectric films 8 and 10 can be increased by setting the film thickness of the adhesive layer 9 within the above-mentioned range.

そして本実施の形態では、基板6として表面にSiO2が形成された単結晶シリコンを用い、金属層7、11は主成分をPtとした。また接着層9としては金属、樹脂など種々挙げられるが、誘電率低下を抑制するためには金属が好ましく、本実施の形態ではAuを用いた。 In this embodiment, single crystal silicon having SiO 2 formed on the surface is used as the substrate 6, and the metal layers 7 and 11 are mainly composed of Pt. The adhesive layer 9 includes various materials such as metal and resin, but metal is preferable to suppress a decrease in dielectric constant, and Au is used in the present embodiment.

なお、接着層9として樹脂を用いる場合は、薄く(厚み2nm以下)塗布することにより、接着層9における誘電率の低下を低減し、誘電体膜8、10へ印加される電界が弱まるのを防ぐ必要がある。   In the case where a resin is used as the adhesive layer 9, it is possible to reduce the decrease in the dielectric constant in the adhesive layer 9 and to weaken the electric field applied to the dielectric films 8 and 10 by applying thinly (thickness 2 nm or less). It is necessary to prevent.

さらに誘電体膜8、10はいずれも高い圧電特性を示すペロブスカイト構造の結晶構造を有した化合物誘電体であり、本実施の形態ではチタン酸ジルコン酸鉛Pb(ZrxTi1-x)O3とした。またこの誘電体膜8および誘電体膜10は、菱面体晶または正方晶の(001)面に優先配向しているものである。 Furthermore, the dielectric films 8 and 10 are compound dielectrics each having a perovskite structure crystal structure exhibiting high piezoelectric characteristics. In the present embodiment, lead zirconate titanate Pb (Zr x Ti 1-x ) O 3 is used. It was. The dielectric film 8 and the dielectric film 10 are preferentially oriented in the rhombohedral or tetragonal (001) plane.

そしてこの誘電体膜8、10は、接着層9に対して面対称な結晶配向性を有し、それぞれ厚み方向において接着層9との接合面に近づくにつれて徐々に結晶配向性が向上している。また図2の模式図に示すように、本実施の形態では誘電体膜8、10のいずれも、接着層9に対して面対称に組成比率が変化し、本実施の形態では、接着層9から遠ざかるにつれてPbの(Ti+Zr)に対する相対的な組成比率が減少する構造とした。   The dielectric films 8 and 10 have crystal orientation that is plane-symmetric with respect to the adhesive layer 9, and the crystal orientation is gradually improved as it approaches the joint surface with the adhesive layer 9 in the thickness direction. . As shown in the schematic diagram of FIG. 2, in this embodiment, the composition ratios of the dielectric films 8 and 10 change symmetrically with respect to the adhesive layer 9. In this embodiment, the adhesive layer 9 A structure in which the relative composition ratio of Pb to (Ti + Zr) decreases with increasing distance from the distance.

次に、本実施の形態におけるスパッタ法を用いた圧電素子の製造方法について説明する。   Next, a method for manufacturing a piezoelectric element using the sputtering method in the present embodiment will be described.

まず、図3(a)に示す基板6のSiO2膜(図示せず)上に、図3(b)(c)に示すように、金属層7、誘電体膜8を順次スパッタ法によって形成する。 First, as shown in FIGS. 3B and 3C, a metal layer 7 and a dielectric film 8 are sequentially formed on the SiO 2 film (not shown) of the substrate 6 shown in FIG. To do.

また一方で、図3(a)に示す基板12上に、図3(b)(c)に示すように、同様の手順で金属層11、誘電体膜10を順次スパッタ法によって形成する。   On the other hand, as shown in FIGS. 3B and 3C, the metal layer 11 and the dielectric film 10 are sequentially formed on the substrate 12 shown in FIG.

この時、誘電体膜8と誘電体膜10とを同一条件で形成することが望ましい。そして特に図4のスパッタ装置に示すように、基板(図3(c)の6、12)を同一の基板ホルダ13に並べて配置し、同時にそれぞれ同じターゲット14Aをスパッタして金属層(図3(c)の7、11)を積層し、次に同じターゲット14Bを同時にスパッタして誘電体膜(図3(c)の8、10)を堆積させることが好ましい。これにより、誘電体膜8と誘電体膜10との結晶配向性を等しくすることができる。したがって、これらを貼り合わせた時に、誘電体膜8と誘電体膜10とは、接着層9を介して極めて対称的に結晶が配向することになる。   At this time, it is desirable to form the dielectric film 8 and the dielectric film 10 under the same conditions. Then, as shown particularly in the sputtering apparatus of FIG. 4, the substrates (6 and 12 in FIG. 3C) are arranged side by side on the same substrate holder 13, and simultaneously the same target 14A is sputtered to form a metal layer (FIG. 7) and 11) of c) are laminated, and then the same target 14B is simultaneously sputtered to deposit a dielectric film (8, 10 in FIG. 3C). Thereby, the crystal orientation of the dielectric film 8 and the dielectric film 10 can be made equal. Therefore, when these are bonded together, the dielectric film 8 and the dielectric film 10 are crystallized in a very symmetrical manner via the adhesive layer 9.

次に図3(d)に示すように、誘電体膜8、10のそれぞれの表面に金を蒸着し、接着層16、17を形成する。   Next, as shown in FIG. 3D, gold is vapor-deposited on the surfaces of the dielectric films 8 and 10 to form adhesive layers 16 and 17.

その後誘電体膜8、10に直列強電界を印加し、結晶中の分極軸方向を一方向に揃える。この時、図3(d)の誘電体膜8、10中の矢印15に示すように、誘電体膜8、10は、それぞれの上層側よりも初期層側ほど分極軸方向にばらつきが残る。これは、金属層7と誘電体膜8、および金属層11と誘電体膜10との界面で、それぞれの格子定数が完全には一致しない為、結晶中に欠陥や歪みが生ずるからである。なお、このような結晶の配向性は膜厚の増大に伴い向上していく。   Thereafter, a series strong electric field is applied to the dielectric films 8 and 10 to align the polarization axis direction in the crystal in one direction. At this time, as indicated by an arrow 15 in the dielectric films 8 and 10 of FIG. 3D, the dielectric films 8 and 10 have variations in the polarization axis direction from the upper layer side to the initial layer side. This is because the lattice constants at the interfaces between the metal layer 7 and the dielectric film 8 and between the metal layer 11 and the dielectric film 10 do not completely coincide with each other, so that defects and distortions occur in the crystal. Such crystal orientation is improved as the film thickness increases.

そしてその後、図3(e)に示すように接着層16と接着層17とを超音波接合等により接合し、次に図3(f)に示すように、基板12をウエットエッチングあるいはドライエッチング等によって除去する。なお、本実施の形態において図1の接着層9は接着層16と接着層17とが接合した状態を示すものである。   After that, as shown in FIG. 3E, the adhesive layer 16 and the adhesive layer 17 are joined by ultrasonic bonding or the like, and then the substrate 12 is wet-etched or dry-etched as shown in FIG. 3F. To remove. In the present embodiment, the adhesive layer 9 in FIG. 1 shows a state where the adhesive layer 16 and the adhesive layer 17 are joined.

なお本実施の形態では、上述のようにスパッタ法によって誘電体膜を形成したが、その他に化学気相成長法、あるいはゾルゲル法などを用いてもよい。   In this embodiment, the dielectric film is formed by the sputtering method as described above. However, a chemical vapor deposition method, a sol-gel method, or the like may be used.

また上記実施の形態では、それぞれ予め分割された基板6、12上に金属層7、11、誘電体膜8、10を積層したが、ウエハ状の共通基板に金属層、誘電体膜、接着層を順次形成し、その後所望サイズに切断してもよい。この場合は、特に切断後隣接する基板の接着層同士を接合すれば、それぞれの誘電体膜の結晶性が近似するため、これらの誘電体膜は、接着層を介して極めて対称的に結晶が配向することになる。   In the above embodiment, the metal layers 7 and 11 and the dielectric films 8 and 10 are laminated on the substrates 6 and 12 respectively divided in advance. However, the metal layer, the dielectric film, and the adhesive layer are formed on the wafer-like common substrate. May be formed sequentially and then cut to a desired size. In this case, especially when the adhesive layers of adjacent substrates after cutting are joined together, the crystallinity of each dielectric film approximates. Therefore, these dielectric films are crystallized very symmetrically via the adhesive layer. Will be oriented.

以下本実施の形態における圧電素子の効果を説明する。   The effects of the piezoelectric element in the present embodiment will be described below.

本実施の形態では、下部電極としての金属層7あるいは上部電極としての金属層11に印加する電圧の極性による電圧−変位特性の差を低減することができる。すなわち、金属層7、11のいずれに印加する電圧の極性を変えても、あるいはいずれを基準電極としても、圧電素子はほぼ同様の駆動を示す。   In the present embodiment, the difference in voltage-displacement characteristics due to the polarity of the voltage applied to the metal layer 7 as the lower electrode or the metal layer 11 as the upper electrode can be reduced. In other words, the piezoelectric element exhibits substantially the same drive regardless of the polarity of the voltage applied to either of the metal layers 7 and 11 or whichever is used as the reference electrode.

ここで従来は図8に示すように、誘電体膜3の初期層側5ほど結晶の配向性に乱れが多く、分極が小さい。   Conventionally, as shown in FIG. 8, the initial layer side 5 of the dielectric film 3 is more disturbed in the crystal orientation and the polarization is smaller.

そして、例えば下部電極(金属層2)をグランドに接続し、上部電極(金属層4)に負電圧を印加した場合、誘電体膜は膜厚方向に伸びるように変位する。一方で、上部電極(金属層4)に正電圧を印加した場合、膜厚方向に縮むよう変位する。   For example, when the lower electrode (metal layer 2) is connected to the ground and a negative voltage is applied to the upper electrode (metal layer 4), the dielectric film is displaced so as to extend in the film thickness direction. On the other hand, when a positive voltage is applied to the upper electrode (metal layer 4), it is displaced so as to shrink in the film thickness direction.

ここで、図8の圧電素子では、図9に示すように、正電圧を印加した時の縮む方向の変位は、負電圧を印加した時の伸び方向の変位より小さいことが分かった。   Here, in the piezoelectric element of FIG. 8, as shown in FIG. 9, it was found that the displacement in the contracting direction when a positive voltage is applied is smaller than the displacement in the extending direction when a negative voltage is applied.

この理由はまだ詳細は明らかとなっていないが、誘電体膜3の初期層側5は結晶の配向性が低いため、分極方向と逆向きの電界を印加すると、容易に分極反転を起こすからと考えられる。したがって図8の圧電素子では、図9に示すように、正電圧を印加した場合、負電圧を印加した場合と比較して誘電体膜全体の変位量が小さくなり、あるいは電圧と変位量との関係が直線性を示さなくなるという課題があった。   The reason for this is not clear yet, but the initial layer side 5 of the dielectric film 3 has a low crystal orientation, and therefore, when an electric field opposite to the polarization direction is applied, polarization inversion easily occurs. Conceivable. Accordingly, in the piezoelectric element of FIG. 8, as shown in FIG. 9, when a positive voltage is applied, the amount of displacement of the entire dielectric film is smaller than when a negative voltage is applied, or between the voltage and the amount of displacement. There is a problem that the relationship does not show linearity.

そしてこのように電圧の極性によって電圧と変位量との関係に差があると、金属層2、金属層4のいずれを上部電極、下部電極とするか、あるいはいずれを基準電極とするかによってデバイスとしての特性が異なり、また金属層2および金属層4間に正負の電圧を交互に印加する場合に、印加した電圧に比例した変位量が得られず、デバイスの設計自由度が狭まることになる。   If there is a difference in the relationship between the voltage and the amount of displacement depending on the polarity of the voltage in this way, the device depends on whether the metal layer 2 or the metal layer 4 is the upper electrode, the lower electrode, or which is the reference electrode. When the positive and negative voltages are alternately applied between the metal layer 2 and the metal layer 4, the amount of displacement proportional to the applied voltage cannot be obtained, and the degree of freedom in device design is narrowed. .

これに対し本実施の形態では、図1に示すように、誘電体膜8と誘電体膜10とはそれぞれ接着層9との接合面に近づくにつれて結晶の配向性が高くなる構成である。すなわち、誘電体膜8と誘電体膜10とは結晶の配向性が面対称となるように配置されているため、電位ゼロの初期状態では、例えば図1に示すように、誘電体膜8は上向きに、誘電体膜10は下向きに分極方向を示している。また誘電体膜8、10のそれぞれの初期層側は分極が小さい。   In contrast, in the present embodiment, as shown in FIG. 1, the dielectric film 8 and the dielectric film 10 are configured such that the crystal orientation becomes higher as they approach the bonding surface with the adhesive layer 9. In other words, since the dielectric film 8 and the dielectric film 10 are arranged so that the crystal orientation is plane-symmetric, in the initial state of zero potential, for example, as shown in FIG. The dielectric film 10 indicates the polarization direction upward and downward. The initial layer side of each of the dielectric films 8 and 10 has a small polarization.

そして例えば金属層7をグランド電極とし、金属層11にマイナスの電圧を印加すると、誘電体膜10では電界と分極の向きが異なるため、初期層側から容易に分極反転が起こり、変位が小さくなる。また、誘電体膜8では、電界と分極の向きが同方向であるため、比較的大きく変位する(縮む)。   For example, when the metal layer 7 is a ground electrode and a negative voltage is applied to the metal layer 11, the dielectric film 10 has a different electric field and polarization direction. Therefore, polarization inversion easily occurs from the initial layer side, and the displacement is reduced. . Further, the dielectric film 8 is displaced (shrinks) relatively large because the electric field and the polarization direction are the same.

一方で、金属層11にプラスの電圧を印加すると、誘電体膜10は変位が大きく、誘電体膜8は変位が小さくなる。   On the other hand, when a positive voltage is applied to the metal layer 11, the dielectric film 10 has a large displacement and the dielectric film 8 has a small displacement.

すなわち本実施の形態では、誘電体膜8と誘電体膜10とを面対称に貼り合わせることによって、圧電素子全体としては印加電圧の極性を変えても同様の電圧と変位量との関係を示すのである。   That is, in the present embodiment, the dielectric film 8 and the dielectric film 10 are bonded to each other in a plane symmetry, so that the piezoelectric element as a whole shows the same relationship between the voltage and the displacement even if the polarity of the applied voltage is changed. It is.

また本実施の形態では、上述のように結晶の配向性が対称になるのに加え、図2に示すように、誘電体膜8と誘電体膜10とのPb:(Ti+Zr)の組成比率を、接着層9を介して面対称としたことにより、印加電圧の極性による電圧−変位特性の差をさらに低減することができる。そしてこれにより、この圧電素子を用いたデバイスの設計の自由度を高めることができる。   Further, in this embodiment, in addition to the crystal orientation being symmetric as described above, the composition ratio of Pb: (Ti + Zr) between the dielectric film 8 and the dielectric film 10 is set as shown in FIG. By making the plane symmetry via the adhesive layer 9, the difference in voltage-displacement characteristics due to the polarity of the applied voltage can be further reduced. And thereby, the freedom degree of the design of the device using this piezoelectric element can be raised.

また本実施の形態では、金属層7、11を同材料としたため、同条件下で誘電体膜8、10を形成すれば、結晶の配向性は近似する。したがって、印加電圧の極性を変えても、電圧と変位量との関係はほぼ同一の比例関係を示す。   In this embodiment, since the metal layers 7 and 11 are made of the same material, the crystal orientation is approximated if the dielectric films 8 and 10 are formed under the same conditions. Therefore, even if the polarity of the applied voltage is changed, the relationship between the voltage and the displacement amount is almost the same proportional relationship.

さらに本実施の形態では、金属層7、11をPtとしたため、Pb(ZrxTi1-x)O3からなる誘電体膜8、10との格子定数が近似し、初期層の結晶の乱れを比較的低減することができる。したがって、圧電特性に優れた誘電素子を形成することができる。 Further, in this embodiment, since the metal layers 7 and 11 are made of Pt, the lattice constants with the dielectric films 8 and 10 made of Pb (Zr x Ti 1 -x ) O 3 are approximated, and the crystal disorder of the initial layer is disturbed. Can be relatively reduced. Therefore, a dielectric element having excellent piezoelectric characteristics can be formed.

また本実施の形態では、接着層9を金としたため、誘電体膜8、10上に容易に形成することができ、これらの接合強度を高めることが出来る。   In the present embodiment, since the adhesive layer 9 is made of gold, it can be easily formed on the dielectric films 8 and 10, and the bonding strength thereof can be increased.

なお、本実施の形態の圧電素子は、印加する電圧の極性に関わらず良好な圧電特性を実現でき、例えば図5に示すように、圧電素子の基板6上にミラー部18を配置することによって、光源19からの光を反射し走査させるミラーデバイス(圧電アクチュエータ)を形成することができる。   Note that the piezoelectric element of the present embodiment can achieve good piezoelectric characteristics regardless of the polarity of the applied voltage. For example, as shown in FIG. 5, a mirror unit 18 is disposed on the substrate 6 of the piezoelectric element. A mirror device (piezoelectric actuator) that reflects and scans the light from the light source 19 can be formed.

またその他、角速度センサ、加速度センサ、圧力センサ、流量センサなどの圧電センサや、マイクロスイッチ、マイクロポンプ、成分分離デバイス、インクジェットヘッドなどの圧電アクチュエータ、あるいはマイクロスピーカ、マイクロフォンなどの圧電型音響デバイスに用いれば、これらのデバイスの設計の自由度が高まり、種々の駆動態様を実現できる。   In addition, it is used for piezoelectric sensors such as angular velocity sensors, acceleration sensors, pressure sensors, flow sensors, piezoelectric actuators such as microswitches, micropumps, component separation devices, inkjet heads, or piezoelectric acoustic devices such as microspeakers and microphones. Thus, the degree of freedom in designing these devices is increased, and various drive modes can be realized.

なお上記実施の形態では、誘電体膜は二層であるが、図6に示すように、誘電体膜8と金属層7および誘電体膜10と金属層11との間にそれぞれ誘電体膜20と金属層21とが交互に同数層積層された積層体を配置してもよい。なお、図6では誘電体膜20と金属層21とが一枚ずつ積層されている。このように誘電体膜20をさらに積層することによって、圧電素子全体としての変位を大きくすることができる。   In the above embodiment, the dielectric film has two layers. However, as shown in FIG. 6, the dielectric film 20 and the metal layer 7, and the dielectric film 20 and the metal layer 11 are respectively provided with the dielectric film 20. Alternatively, a laminate in which the same number of the metal layers 21 and the metal layers 21 are laminated may be disposed. In FIG. 6, the dielectric film 20 and the metal layer 21 are laminated one by one. By further laminating the dielectric film 20 in this way, the displacement of the entire piezoelectric element can be increased.

また図6の圧電素子は、金属層7と誘電体膜8との間に配置された誘電体膜20と、金属層11と誘電体膜10との間に配置された誘電体膜20とは、接着層9に対して面対称な結晶配向性を有する。これにより上部電極である金属層11と下部電極である金属層7への印加電圧の正負による電圧−変位特性の差を低減することができる。   6 includes a dielectric film 20 disposed between the metal layer 7 and the dielectric film 8, and a dielectric film 20 disposed between the metal layer 11 and the dielectric film 10. The crystal orientation is symmetrical with respect to the adhesive layer 9. Thereby, the difference of the voltage-displacement characteristic by the positive / negative of the voltage applied to the metal layer 11 which is an upper electrode, and the metal layer 7 which is a lower electrode can be reduced.

なお図6のように誘電体膜を積層する方法としては、基板6上にスパッタ法等によって金属層7、誘電体膜8、金属層21、誘電体膜20、接着層9の順で薄膜を積層し、また他の基板上に同様に金属層11、誘電体膜10、金属層21、誘電体膜20、接着層9の順で積層し、接着層9同士を貼り合わせることにより形成できる。   As shown in FIG. 6, a method of laminating a dielectric film is to form a thin film on the substrate 6 in the order of the metal layer 7, the dielectric film 8, the metal layer 21, the dielectric film 20, and the adhesive layer 9 by sputtering or the like. It can be formed by laminating and similarly laminating the metal layer 11, the dielectric film 10, the metal layer 21, the dielectric film 20 and the adhesive layer 9 in this order on another substrate, and bonding the adhesive layers 9 together.

(実施の形態2)
本実施の形態では、図7に示すように基板6上に誘電体膜8、10、22、23の四層の誘電体膜が積層されている。また下部電極は基板6と誘電体膜8との間の金属層7であり、上部電極は誘電体膜23上に形成された金属層24とした。
(Embodiment 2)
In the present embodiment, as shown in FIG. 7, four layers of dielectric films 8, 10, 22, and 23 are laminated on the substrate 6. The lower electrode is a metal layer 7 between the substrate 6 and the dielectric film 8, and the upper electrode is a metal layer 24 formed on the dielectric film 23.

そしてこれらの誘電体膜8から誘電体膜23まではそれぞれ互いに金属からなる接着層25で接合されている。すなわち本実施の形態では、誘電体膜が偶数層あり、初期状態における分極方向を同じくする誘電体膜の層数がそれぞれ同数ずつある。そして誘電体膜8と誘電体膜10、誘電体膜10と誘電体膜22、誘電体膜22と誘電体膜23とは、各接着層25に対して面対称な結晶配向性を有している。   The dielectric film 8 to the dielectric film 23 are joined to each other by an adhesive layer 25 made of metal. That is, in this embodiment, there are an even number of dielectric films, and the number of dielectric films having the same polarization direction in the initial state is the same. The dielectric film 8 and the dielectric film 10, the dielectric film 10 and the dielectric film 22, and the dielectric film 22 and the dielectric film 23 have crystal orientations that are plane-symmetric with respect to the adhesive layers 25. Yes.

これにより本実施の形態では、実施の形態1と同様に、圧電素子全体では、印加する電圧の極性による電圧と変位量との関係の差を低減できる。   Accordingly, in the present embodiment, as in the first embodiment, the difference in the relationship between the voltage and the displacement amount due to the polarity of the applied voltage can be reduced in the entire piezoelectric element.

なお、本実施の形態における圧電素子の製造方法を以下に説明する。   In addition, the manufacturing method of the piezoelectric element in this Embodiment is demonstrated below.

まず、誘電体膜8と誘電体膜10をそれぞれ別個の基板上に形成し、接合して誘電体膜10を形成した基板を除去する。また誘電体膜22と誘電体膜23とをそれぞれ別個の基板上に形成し、接合して、誘電体膜22を形成した基板を除去する。   First, the dielectric film 8 and the dielectric film 10 are formed on separate substrates, and the substrate on which the dielectric film 10 is formed by bonding is removed. Further, the dielectric film 22 and the dielectric film 23 are formed on separate substrates and bonded together, and the substrate on which the dielectric film 22 is formed is removed.

その後誘電体膜10と誘電体膜22とを接合し、誘電体膜23を形成した基板を除去すれば本実施の形態の圧電素子が形成される。   Thereafter, the dielectric film 10 and the dielectric film 22 are bonded together, and the substrate on which the dielectric film 23 is formed is removed, whereby the piezoelectric element of the present embodiment is formed.

その他実施の形態1と同様の構成および効果は説明を省略する。   Description of other configurations and effects similar to those of the first embodiment will be omitted.

本発明は、印加する電圧の極性によって電圧と変位量との関係に生ずる差を低減することができ、この圧電素子を用いた圧電デバイスの設計自由度を高めることができる。   The present invention can reduce the difference in the relationship between the voltage and the amount of displacement depending on the polarity of the applied voltage, and can increase the degree of freedom in designing a piezoelectric device using this piezoelectric element.

本発明の実施の形態1における圧電素子の断面図Sectional drawing of the piezoelectric element in Embodiment 1 of this invention 同圧電素子の組成比率を模式的に示す図A diagram schematically showing the composition ratio of the piezoelectric element (a)〜(f)同圧電素子の製造方法を示す図(A)-(f) The figure which shows the manufacturing method of the same piezoelectric element 同圧電素子を製造するスパッタ装置の模式図Schematic diagram of sputtering equipment for manufacturing the same piezoelectric element 同圧電素子を用いたミラーデバイスの摸式断面図Schematic cross-sectional view of a mirror device using the same piezoelectric element 本発明の実施の形態1における別の例の圧電素子の断面図Sectional drawing of the piezoelectric element of another example in Embodiment 1 of this invention 本発明の実施の形態2における圧電素子の断面図Sectional drawing of the piezoelectric element in Embodiment 2 of this invention 従来の圧電素子の断面図Cross-sectional view of a conventional piezoelectric element 従来の誘電素子における印加電圧と変位量との関係を示す図The figure which shows the relationship between the applied voltage and the amount of displacement in the conventional dielectric element

符号の説明Explanation of symbols

6 基板
7 金属層
8 誘電体膜
9 接着層
10 誘電体膜
11 金属層
12 基板
13 基板ホルダ
14A、14B ターゲット
15 矢印
16 接着層
17 接着層
18 ミラー部
19 光源
20 誘電体膜
21 金属層
22 誘電体膜
23 誘電体膜
24 金属層
25 接着層
6 Substrate 7 Metal layer 8 Dielectric film 9 Adhesive layer 10 Dielectric film 11 Metal layer 12 Substrate 13 Substrate holder 14A, 14B Target 15 Arrow 16 Adhesive layer 17 Adhesive layer 18 Mirror part 19 Light source 20 Dielectric film 21 Metal layer 22 Dielectric Body film 23 Dielectric film 24 Metal layer 25 Adhesive layer

Claims (10)

基板と、
この基板上に配置された第一の金属層と、
この第一の金属層上に配置された第一の誘電体膜と、
この第一の誘電体膜上に接着層を介して配置された第二の誘電体膜と、
この第二の誘電体膜上に配置された第二の金属層とを備え、
前記第一および第二の誘電体膜は、
前記接着層との接合面に近づくにつれて結晶の配向性が高くなる圧電素子。
A substrate,
A first metal layer disposed on the substrate;
A first dielectric film disposed on the first metal layer;
A second dielectric film disposed on the first dielectric film via an adhesive layer;
A second metal layer disposed on the second dielectric film,
The first and second dielectric films are
A piezoelectric element in which crystal orientation becomes higher as it approaches a bonding surface with the adhesive layer.
前記第一および第二の誘電体膜は、
組成比率が前記接着層に対して面対称である請求項1に記載の圧電素子。
The first and second dielectric films are
The piezoelectric element according to claim 1, wherein a composition ratio is plane-symmetric with respect to the adhesive layer.
前記第一および第二の金属層は、Ptを主成分とする請求項1に記載の圧電素子。 The piezoelectric element according to claim 1, wherein the first and second metal layers are mainly composed of Pt. 前記第一および第二の誘電体膜は、ペロブスカイト構造の結晶構造を有する請求項1に記載の圧電素子。 2. The piezoelectric element according to claim 1, wherein the first and second dielectric films have a crystal structure of a perovskite structure. 前記第一の金属層と前記第一の誘電体膜との間および前記第二の金属層と前記第二の誘電体膜との間には、
それぞれ誘電体膜と金属層とが交互に同数層積層された積層体が配置され、
前記第一の金属層と第一の誘電体膜との間に配置された積層体の誘電体膜と、
前記第二の金属層と第二の誘電体膜との間に配置された積層体の誘電体膜とは、
前記第一の誘電体膜と第二の誘電体膜との間の前記接着層に対して面対称な結晶配向性を有する請求項1に記載の圧電素子。
Between the first metal layer and the first dielectric film and between the second metal layer and the second dielectric film,
A laminate in which the same number of dielectric films and metal layers are alternately laminated is disposed,
A laminate dielectric film disposed between the first metal layer and the first dielectric film;
The dielectric film of the laminate disposed between the second metal layer and the second dielectric film,
The piezoelectric element according to claim 1, wherein the piezoelectric element has a crystal orientation that is plane-symmetric with respect to the adhesive layer between the first dielectric film and the second dielectric film.
前記第二の誘電体膜と前記第二の金属層との間には、
前記第二の誘電体膜上に接着層を介して配置された第三の誘電体膜と、
この第三の誘電体膜上に接着層を介して配置された第四の誘電体膜とを備え、
前記第二の誘電体膜と第三の誘電体膜および前記第三の誘電体膜と第四の誘電体膜とは、
それぞれの接合面に対して面対称な結晶配向性を有する請求項1に記載の圧電素子。
Between the second dielectric film and the second metal layer,
A third dielectric film disposed on the second dielectric film via an adhesive layer;
A fourth dielectric film disposed on the third dielectric film via an adhesive layer;
The second dielectric film and the third dielectric film and the third dielectric film and the fourth dielectric film are:
The piezoelectric element according to claim 1, having crystal orientation that is plane-symmetric with respect to each bonding surface.
一方で第一の基板上に金属層、誘電体膜、接着層を順に形成し、
他方で第二の基板上に金属層、誘電体膜、接着層を順に形成し、
次に前記第一の基板と第二の基板上のそれぞれの接着層同士を接合し、
その後前記第二の基板を除去する圧電素子の製造方法。
On the other hand, a metal layer, a dielectric film, and an adhesive layer are sequentially formed on the first substrate.
On the other hand, a metal layer, a dielectric film, and an adhesive layer are sequentially formed on the second substrate,
Next, bonding the respective adhesive layers on the first substrate and the second substrate,
A method for manufacturing a piezoelectric element, after which the second substrate is removed.
基板表面に金属層、誘電体膜、接着層を順に形成し、
次に前記基板を所望サイズに切断して、切断された第一の基板と第二の基板上のそれぞれの接着層同士を接合し、
その後前記第二の基板を除去する圧電素子の製造方法。
A metal layer, a dielectric film, and an adhesive layer are sequentially formed on the substrate surface,
Next, the substrate is cut to a desired size, and the adhesive layers on the cut first substrate and the second substrate are joined together,
A method for manufacturing a piezoelectric element, after which the second substrate is removed.
前記誘電体膜を、スパッタ法、CVD法、ゾルゲル法のいずれか一つにより形成する請求項7または8に記載の圧電素子の製造方法。 The method for manufacturing a piezoelectric element according to claim 7 or 8, wherein the dielectric film is formed by any one of a sputtering method, a CVD method, and a sol-gel method. 請求項1〜6のいずれか一つに記載の圧電素子を用いた圧電アクチュエータ、または圧電センサ、または圧電型音響デバイス。 The piezoelectric actuator using the piezoelectric element as described in any one of Claims 1-6, a piezoelectric sensor, or a piezoelectric acoustic device.
JP2008006583A 2008-01-16 2008-01-16 Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same Pending JP2009170631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006583A JP2009170631A (en) 2008-01-16 2008-01-16 Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006583A JP2009170631A (en) 2008-01-16 2008-01-16 Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same

Publications (1)

Publication Number Publication Date
JP2009170631A true JP2009170631A (en) 2009-07-30

Family

ID=40971489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006583A Pending JP2009170631A (en) 2008-01-16 2008-01-16 Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same

Country Status (1)

Country Link
JP (1) JP2009170631A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031715A1 (en) * 2011-09-01 2013-03-07 北陸電気工業株式会社 Layered piezoelectric element
JP2018041788A (en) * 2016-09-06 2018-03-15 新日本無線株式会社 Piezoelectric device
JP2018133384A (en) * 2017-02-14 2018-08-23 新日本無線株式会社 Piezoelectric element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031715A1 (en) * 2011-09-01 2013-03-07 北陸電気工業株式会社 Layered piezoelectric element
JPWO2013031715A1 (en) * 2011-09-01 2015-03-23 北陸電気工業株式会社 Multilayer piezoelectric body
JP2018041788A (en) * 2016-09-06 2018-03-15 新日本無線株式会社 Piezoelectric device
JP2018133384A (en) * 2017-02-14 2018-08-23 新日本無線株式会社 Piezoelectric element

Similar Documents

Publication Publication Date Title
US11165011B2 (en) Piezoelectric element and method for manufacturing piezoelectric element
CN101355134B (en) Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
US9136459B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
CN102473838B (en) Piezoelectric thin film, ink jet head, method of forming image using ink jet head, angular velocity sensor, method of measuring angular velocity using angular velocity sensor, piezoelectric power generating element, and power generation method using piezoelectric power generating element
US8148878B2 (en) Piezoelectric element and gyroscope
JP6627647B2 (en) Laminated film, electronic device substrate, electronic device, and method of manufacturing laminated film
US20230354713A1 (en) Ferroelectric material, mems component comprising a ferroelectric material, mems device comprising a first mems component, method of producing a mems component, and method of producing a cmos-compatible mems component
US20130032906A1 (en) Ferroelectric device
US9190599B2 (en) Process for fabricating an optimally-actuating piezoelectric membrane
CN101981718A (en) Piezoelectric film and manufacturing method thereof, angular velocity sensor, angular velocity measuring method using angular velocity sensor, piezoelectric power generating element, and power generation method using piezoelectric power generating element
CN103378286A (en) Thin film piezoelectric element and manufacturing method thereof, magnetic head gimbal assembly and magnetic disk drive
US20140035439A1 (en) Piezoelectric device
US20190214543A1 (en) Monolithic pzt actuator, stage, and method for making
JP3104550B2 (en) Piezoelectric actuator and method of manufacturing the same
JP2009170631A (en) Piezoelectric element, manufacturing method thereof, and piezoelectric application device using the same
Kanno Piezoelectric PZT thin films: Deposition, evaluation and their applications
JPH10209517A (en) Piezoelectric element
JP5729065B2 (en) Thin film piezoelectric device
WO2017002341A1 (en) Method for producing multilayer thin film structure, multilayer thin film structure and piezoelectric element provided with same
JP4934924B2 (en) Ferroelectric actuator element and manufacturing method thereof
JP6934746B2 (en) A method for manufacturing a laminated substrate having a piezoelectric film, an element having a piezoelectric film, and a laminated substrate having a piezoelectric film.
JP2013258395A (en) Thin film piezoelectric element, manufacturing method of thin film piezoelectric element, microactuator, head gimbal assembly, and disk driving device including head gimbal assembly
JP2014204214A (en) Thin film device and method of manufacturing thin film device
US20240114797A1 (en) Piezoelectric element and actuator
US20240114793A1 (en) Piezoelectric element and actuator