JP2009135448A - 半導体基板の作製方法及び半導体装置の作製方法 - Google Patents
半導体基板の作製方法及び半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2009135448A JP2009135448A JP2008270681A JP2008270681A JP2009135448A JP 2009135448 A JP2009135448 A JP 2009135448A JP 2008270681 A JP2008270681 A JP 2008270681A JP 2008270681 A JP2008270681 A JP 2008270681A JP 2009135448 A JP2009135448 A JP 2009135448A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- crystal semiconductor
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の作製方法を提供することを目的の一とする。また、そのような半導体基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いる。従って、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
【選択図】図１
【解決手段】単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いる。従って、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
【選択図】図１
Description
本発明は絶縁表面に単結晶半導体層が設けられた半導体基板の作製方法及び半導体装置の作製方法に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ、以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板を作製する方法としては、水素イオン添加剥離法が知られている（例えば、特許文献１参照。）。水素イオン添加剥離法は、シリコンウエハーに水素イオンを添加することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハーに薄いシリコン層を接合する。さらにシリコン層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理にシリコン層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃から１３００℃で熱処理を行って接合強度を高める必要があるとされている。
一方、高耐熱性ガラスなどの絶縁基板にシリコン層を設けた半導体装置が開示されている（例えば、特許文献２参照。）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン添加剥離法により得られるシリコン層を当該絶縁性シリコン膜上に固着する構成を有している。
特開２０００−１２４０９２号公報
特開平１１−１６３３６３号公報
また、上記微小気泡層を形成するために行うイオン添加工程において、シリコン層は添加されるイオンによりダメージを受けてしまう。上記シリコン層と支持基板との接合強度を高める熱処理において、イオン添加工程によるシリコン層へのダメージの回復も行っている。
しかし、支持基板にガラス基板など耐熱温度が低い基板を用いる場合、１０００℃以上の熱処理を行うことができず、上記イオン添加工程によるシリコン層のダメージに対して十分に回復を行うことができなかった。
このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の作製方法を提供することを目的の一とする。また、そのような半導体基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
半導体基板の作製において、単結晶半導体基板より分離され、絶縁表面を有する支持基板に接合された単結晶半導体層の結晶性を回復するために、パルス発振のレーザ光を照射することを要旨とする。パルス発振のレーザ光の照射により単結晶半導体層の照射領域全域を溶融させ、その後の冷却過程において、該照射領域に隣接する単結晶領域を結晶成長の核として用いることで、再単結晶化を行う。
パルス発振のレーザ光の照射により単結晶半導体層の深さ方向も含む照射領域全域を溶融させ、再単結晶化させることで単結晶半導体層中の結晶欠陥を低減させる。パルス発振のレーザ光の照射処理を用いるため、支持基板の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板を支持基板に用いることが可能になる。よって、単結晶半導体層へのイオン添加工程によるダメージを十分回復させることができる。
さらに、単結晶半導体層は溶融し再単結晶化することで表面を平坦化することができる。従って、パルス発振のレーザ光の照射による単結晶半導体層の再単結晶化によって、結晶欠陥が低減され、かつ平坦性も高い単結晶半導体層を有する半導体基板を作製することができる。
単結晶半導体層の再単結晶化に用いるレーザ光は単結晶半導体層に高いエネルギーを与えられるものであればよく、代表的にはパルス発振のレーザ光を用いることができる。レーザ光の波長は１９０ｎｍ〜６００ｎｍとすればよい。
本発明では、単結晶半導体層のレーザ光が照射されている領域の深さ方向も含めて全てを溶融する。従って本発明では、単結晶半導体層においてレーザ光照射領域は全領域（面方向及び深さ方向）において溶融領域となる。本明細書において、単結晶半導体層におけるレーザ光照射領域の全領域とは、単結晶半導体層のレーザ光が照射されている領域の面方向及び深さ方向も含めて全ての領域を指す。また、単結晶半導体層において、レーザ光照射領域の全領域を少なくとも深さ方向に完全に溶融するため、完全溶融するということもできる。
従って、再単結晶化の結晶核（種結晶）は、周囲のレーザ光非照射領域である非溶融領域であり、非溶融領域を結晶核として、溶融領域中央に向かって単結晶半導体層（支持基板）表面と平行方向に結晶成長する。結晶成長は、溶融領域端部において溶融領域と非溶融領域との界面よりそれぞれ溶融領域内部（中央）に向かって生じ、結晶成長による再単結晶領域同士が接することで、レーザ光照射領域全域において単結晶半導体層を再単結晶化する。
本発明では、レーザ光の照射によって生じる結晶成長が、単結晶半導体層（支持基板）表面と平行方向に生じるので、単結晶半導体層（支持基板）表面に対して、深さ方向（膜厚方向）を縦方向とすると、横成長（横方向の成長）の結晶成長であるともいう。
この溶融領域の結晶成長は、レーザ光の照射によって、単結晶半導体層のレーザ光照射領域が融点以上に加熱されて溶融し、照射後の冷却時に融点以下になっても固化せずに溶融状態のままである過冷却状態の時に生じる。過冷却状態の時間は、単結晶半導体層の膜厚、レーザ光の照射条件（エネルギー密度、照射時間（パルス幅）など）などに依存する。過冷却状態の時間が長ければ、結晶成長によって再単結晶化する領域も広くなるため、一回のレーザ光照射領域も広くすることができる。よって処理効率が向上し、スループットも高くなる。また、支持基板を加熱すると過冷却状態の時間の延長に効果的である。
従って、本発明ではその再単結晶化による単結晶領域端（結晶成長端）同士が接する領域の広さにレーザ光照射領域（溶融領域）を設定する。例えば、パルス発振のレーザ光の単結晶半導体層における照射領域の短軸の方向のレーザ光プロファイル（ビームプロファイルともいう）の形状は矩形であり、かつ幅が２０μｍ以下とする。また、パルス発振のレーザ光の単結晶半導体層における照射領域の短軸の方向のレーザ光プロファイルの形状はガウシアンであり、かつ幅が１００μｍ以下とする。レーザ光のパルス幅を長くすると、レーザ光プロファイルの幅も長くすることができる。上記のようにレーザ光プロファイルを設定すると、過冷却状態の時間内で溶融領域全域を結晶成長により形成される再単結晶領域とすることができる。また、パルス発振のレーザ光の前記単結晶半導体層における照射領域の形状は矩形（線状レーザによる矩形長尺状でもよい）を用いることができ、またマスクを用いて複数の矩形を有するレーザ形状を用いてもよい。
ここでは、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリングボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
本明細書において、単結晶半導体基板より単結晶半導体層を分離させ、支持基板に接合して設けることを、単結晶半導体層を単結晶半導体基板より支持基板に転載（転置ともいう）するという。従って、本発明において、トランジスタは支持基板上に単結晶半導体基板より転載された単結晶半導体層を含む。
本発明の半導体基板の作製方法の一形態は、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成する。単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成する。単結晶半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より単結晶半導体層を支持基板上に形成する。単結晶半導体層にパルス発振のレーザ光を照射して単結晶半導体層の深さ方向も含む照射領域全域を溶融して再単結晶化する。
本発明の半導体基板の作製方法の一形態は、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成する。単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成する。単結晶半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より単結晶半導体層を支持基板上に形成する。単結晶半導体層にパルス発振のレーザ光を照射して単結晶半導体層の深さ方向も含む照射領域全域を溶融し、溶融した単結晶半導体層は溶融領域端部より溶融領域中央に向かって支持基板の表面と平行な方向で結晶成長して再単結晶化する。
全領域においてレーザ光により溶融され再単結晶化された単結晶半導体層を用いることによって、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる結晶欠陥が低減され結晶性が高く、かつ平坦性も高い単結晶半導体層を有する半導体基板を作製することができる。
そのような半導体基板に設けられた単結晶半導体層を用いて、高性能及び高信頼性な様々な半導体素子、記憶素子、集積回路などを含む半導体装置を歩留まり良く作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本発明の半導体装置の製造方法について、図１乃至図４を参照して説明する。
本発明の半導体装置の製造方法について、図１乃至図４を参照して説明する。
本実施の形態では、半導体基板の作製において、単結晶半導体基板より分離され、絶縁表面を有する支持基板に接合された単結晶半導体層を再単結晶化するためにパルス発振のレーザ光を照射する。
まず、絶縁表面を有する基板である支持基板上に、単結晶半導体基板より単結晶半導体層を設ける方法を図３（Ａ）乃至（Ｄ）及び図４（Ａ）乃至（Ｃ）を用いて説明する。
図３（Ａ）に示す単結晶半導体基板１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに添加し、脆弱化層１１０を形成する。イオンの添加は支持基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１０８に添加されるようにする。本発明では、単結晶半導体基板へイオンを添加し、イオンにより微小な空洞を有するように脆弱化された領域を脆弱化層という。
単結晶半導体基板１０８には、市販の単結晶半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１０８を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。支持基板上に得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することができる。
また、単結晶半導体基板１０８は、作製する半導体素子（本実施の形態においては電界効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として｛１００｝面、｛１１０｝面など有する単結晶半導体基板を用いることができる。
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン添加剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
例えば、単結晶半導体基板１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板１０８表面を清浄化する。
脆弱化層１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法（ＩＩ法と略記する）によって添加（導入）すればよい。脆弱化層１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成される。ハロゲン元素としてフッ素イオンを添加する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体に添加する方式をいう。
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ＋のみ、（又はＨ２ ＋のみ）を選択的に加速して添加することができる。
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して単結晶半導体基板にドープする。例えば、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含む水素では、ドープされるイオンは、代表的にＨ３ ＋イオンが５０％以上、例えばＨ３ ＋イオンが８０％、他のイオン（Ｈ＋、Ｈ２ ＋イオン）が２０％、が一般的である。Ｈ３ ＋イオンのイオン種のみとして添加することもここではイオンドープとする。
また、一又は複数の同一の原子から成る質量の異なるイオンを添加してもよい。例えば、水素イオンを添加する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。水素イオンを添加する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと添加効率を高めることができ、添加時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法に用いるイオンドーピング装置（ＩＤ装置ともいう）では、プラズマ空間が大きく、大量のイオンを単結晶半導体基板に添加することができる。一方、イオン注入法に用いるイオン注入装置（ＩＩ装置ともいう）は、プラズマから取り出したイオンを質量分析して特定のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャンさせて処理する。
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかし、生成される水素イオン（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）が半導体基板に添加される（打ち込まれる）際の水素イオン種の割合は、イオンドーピング法とイオン注入法で大きく異なる。
以下において、本発明の特徴の一であるイオンの照射方法について考察する。
本発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図２５に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図２５に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋の生成過程）
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
（イオン源による差異）
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図２６は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２６では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２６から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図２６は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２６では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２６から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図３０は、図２６とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２６と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図３０から、プラズマ中のイオンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図３０はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図３０のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋及びＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図２６のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
（Ｈ３ ＋の照射メカニズム）
図２６のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
図２６のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
図３１に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２６の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶの単位であるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
以上より、モデル２乃至モデル４については、以下では考慮しない。図３２乃至図３４に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２６の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図３２は加速電圧を８０ｋＶとした場合を示し、図３３は加速電圧を６０ｋＶとした場合を示し、図３４は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）を考えればＨ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図３５に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋を用いる効果）
図２６に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
図２６に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、本明細書では、Ｈ３ ＋を効率的に照射するために、図２６に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
単結晶シリコン基板にフッ素イオンのようなハロゲンイオンを添加した場合、添加されたフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こり、脆弱化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを添加した後に、水素イオンを添加して空洞内に水素を含ませるようにしても良い。単結晶半導体基板から薄い半導体層を剥離するために形成する脆弱化層は、脆弱化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
本明細書において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導体基板上に形成してもよい。
脆弱化層の形成に当たってはイオンを高ドーズ条件で添加する必要があり、単結晶半導体基板１０８の表面が粗くなってしまう場合がある。そのためイオンが添加される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン添加に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
例えば、単結晶半導体基板１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、単結晶半導体基板１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
また、単結晶半導体基板１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板１０８と形成される酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板１０８と酸化膜との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板１０８の汚染を防止する保護層としての機能を発現させることができる。
脆弱化層１１０を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積した膜の厚さと、目的とする単結晶半導体基板より分離して支持基板上に転置される単結晶半導体層の膜厚と、添加するイオン種によって調整することができる。
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを添加して脆弱化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを添加し脆弱化層を形成した場合、目的とする単結晶半導体基板より分離して支持基板上に転置（転載）される単結晶半導体層として、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオン）の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層として単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、支持基板に転置される単結晶半導体層の膜厚は約１２０ｎｍとなり、単結晶半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、支持基板に転置される単結晶半導体層の膜厚は約７０ｎｍとなる。
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で添加し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ＋イオンを主なイオンとして添加することができる。また、水素を原料ガスとするとＨ３ ＋イオンやＨ２ ＋イオンを主なイオンとして添加することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆弱化層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
支持基板１０１として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を適用する場合、ガラス基板中にナトリウムなどのアルカリ金属が微量に含まれており、この微量の不純物によってトランジスタなど半導体素子の特性に悪影響を及ぼす恐れがある。このような不純物に対して、窒化酸化シリコン膜は支持基板１０１に含まれる金属不純物が単結晶半導体基板側に拡散するのを防止する効果がある。なお、窒化酸化シリコン膜の代わりに、窒化シリコン膜を形成してもよい。単結晶半導体基板と窒化酸化シリコン膜との間に酸化窒化シリコン膜や酸化シリコン膜などの応力緩和層を設けるとよい。窒化酸化シリコン膜と酸化窒化シリコン膜の積層構造を設けることで、単結晶半導体基板への不純物拡散を防止しつつ、応力歪みを緩和する構成とすることもできる。
支持基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。図３（Ｃ）で示すように本実施の形態では、支持基板１０１上にブロッキング層１０９を形成する。
次に、図３（Ｂ）で示すように支持基板と接合を形成する面に絶縁層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆弱化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
絶縁層１０４は平滑面を有し親水性表面を形成する。この絶縁層１０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
また、絶縁層１０４として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。化学気相成長法による成膜では、単結晶半導体基板１０８に形成した脆弱化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
その他、絶縁層１０４として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層１０４として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層１０４を形成してもよい。
上記平滑面を有し親水性表面を形成する絶縁層１０４は５ｎｍ〜５００ｎｍ、望ましくは１０ｎｍ〜２００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、絶縁層１０４を設けることにより、支持基板との接合による単結晶半導体層の歪みを緩和することができる。絶縁層１０４の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｍ２、又は１０μｍ２である。
支持基板１０１にも絶縁層１０４と同様の酸化シリコン膜を設けておいても良い。すなわち、支持基板１０１に単結晶半導体層１０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層１０４設けることで強固な接合を形成することができる。
図３（Ｃ）は支持基板１０１上に設けられたブロッキング層１０９と単結晶半導体基板１０８の絶縁層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。支持基板１０１上に設けられたブロッキング層１０９と単結晶半導体基板１０８の絶縁層１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
支持基板１０１上のブロッキング層１０９と絶縁層１０４とを対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する支持基板１０１上のブロッキング層１０９と絶縁層１０４との間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。例えば、押しつける圧力は、１００ｋＰａ〜５０００ｋＰａ程度とすればよい。また、支持基板と半導体基板とを重ねるように配置し、重ねる基板の重みでも接合を広げることもできる。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
また、支持基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
図３（Ｄ）において、支持基板１０１と単結晶半導体基板１０８を貼り合わせた後、加熱処理を行い脆弱化層１１０を劈開面として単結晶半導体基板１０８を支持基板１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆弱化層１１０に形成された微小な空洞の体積変化が起こり、脆弱化層１１０に沿って劈開することが可能となる。絶縁層１０４はブロッキング層１０９を介して支持基板１０１と接合しているので、支持基板１０１上には単結晶半導体基板１０８と同じ結晶性の単結晶半導体層１０２が残存することとなる。
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
４００℃〜７００℃の温度域での熱処理により、絶縁層と支持基板との接合は水素結合から共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を剥離することができる。熱処理を行った後は支持基板と単結晶半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに支持基板と単結晶半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく支持基板及び単結晶半導体基板の両基板を離すことができる。
なお、図３、図４においては、単結晶半導体基板１０８が支持基板１０１より小さいサイズの例を示すが、本発明はそれに限定されず、単結晶半導体基板１０８と支持基板１０１が同じサイズであってもよいし、単結晶半導体基板１０８が支持基板１０１より大きいサイズであってもよい。
図４は支持基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図４（Ａ）は保護層１２１として酸化シリコン膜が形成された単結晶半導体基板１０８に電界で加速されたイオンを所定の深さに添加し、脆弱化層１１０を形成する工程を示している。イオンの添加は図３（Ａ）の場合と同様である。単結晶半導体基板１０８の表面に保護層１２１を形成しておくことでイオン添加によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１２１によって、単結晶半導体基板１０８から形成される単結晶半導体層１０２に対する不純物の拡散防止効果を発現する。
図４（Ｂ）は、ブロッキング層１０９及び絶縁層１０４が形成された支持基板１０１と単結晶半導体基板１０８の保護層１２１が形成された面を密着させて接合を形成する工程を示している。支持基板１０１上の絶縁層１０４と単結晶半導体基板１０８の保護層１２１を密着させることにより接合が形成される。
その後、図４（Ｃ）で示すように単結晶半導体基板１０８を剥離する。単結晶半導体層を剥離する熱処理は図３（Ｄ）の場合と同様にして行う。このようにして図４（Ｃ）で示す絶縁層を介して支持基板上に単結晶半導体層を有する本発明のＳＯＩ構造の半導体基板を得ることができる。
支持基板１０１としては、絶縁性を有する基板、絶縁表面を有する基板を用いることができ、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができる。例えば、支持基板１００として、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。また、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板などを用いることができる。
以上の工程により、図１（Ａ１）及び（Ａ２）に示すように、絶縁表面を有する基板である支持基板１０１の上にブロッキング層１０９、絶縁層１０４が設けられ、単結晶半導体基板１０８より分離された単結晶半導体層１０２が形成される。
図１（Ａ１）乃至（Ｄ１）及び図２（Ａ１）乃至（Ｃ１）は平面図であり、図１（Ａ２）乃至（Ｄ２）及び図２（Ａ２）乃至（Ｃ２）は、図１（Ａ１）乃至（Ｄ１）及び図２（Ａ１）乃至（Ｃ１）の線Ｙ−Ｚにおける断面図である。
支持基板１０１上の単結晶半導体層１０２は、分離工程およびイオン添加工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されている。単結晶半導体層１０２を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある単結晶半導体層１０２の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、単結晶半導体層１０２に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
本発明ではそのような単結晶半導体層１０２にパルス発振のレーザ光１２４を照射し、単結晶半導体層１０２を深さ方向においても完全に溶融させ、再単結晶化させた結晶欠陥を低減させ結晶性が高く、かつ平坦性も高い単結晶半導体層１３０を得る。
支持基板１０１上に転載された単結晶半導体層１０２にパルス発振のレーザ光１２４を照射し、単結晶半導体層１０２の再単結晶化を行う。単結晶半導体層１０２においてレーザ光１２４の照射領域は少なくとも深さ方向全領域にわたって溶融し、周囲の非照射領域（非溶融領域）を結晶核（種結晶）として照射領域（溶融領域）中央に向かって（図１（Ｂ１）及び（Ｂ２）矢印１２５ａ、１２５ｂ方向に向かって）再単結晶化する。結晶成長は、溶融領域端部において溶融領域と非溶融領域との界面よりそれぞれ溶融領域内部（中央）に向かって生じ、結晶成長による再単結晶領域同士が矢印１２５ａ及び矢印１２５ｂで示すように接することで、レーザ光１２４照射領域全域において単結晶半導体層１０２を再単結晶化する。単結晶半導体層１０２の再単結晶化により、結晶性及び平坦性が高い単結晶半導体領域１２６を形成する（図１（Ｂ１）及び（Ｂ２）参照。）。なお、図１及び図２においては、結晶成長による再単結晶領域同士が接する領域を点線で示している。
次に、レーザ光１２４によって再単結晶化された単結晶半導体領域１２６に隣接する領域をレーザ光１２７によって再単結晶化する。単結晶半導体層１０２においてレーザ光１２７の照射領域は少なくとも深さ方向全領域にわたって溶融し、周囲の非照射領域（非溶融領域）を結晶核（種結晶）として照射領域（溶融領域）中央に向かって（図１（Ｃ１）及び（Ｃ２）矢印１２８ａ、１２８ｂ方向に向かって）再単結晶化する。結晶成長は、溶融領域端部において溶融領域と非溶融領域との界面よりそれぞれ溶融領域内部（中央）に向かって生じ、結晶成長による再単結晶領域同士が矢印１２８ａ及び矢印１２８ｂで示すように接することで、レーザ光１２７照射領域全域において単結晶半導体層１０２を再単結晶化する。単結晶半導体層１０２の再単結晶化により、結晶性及び平坦性が高い単結晶半導体領域１２９を形成する（図１（Ｃ１）及び（Ｃ２）参照。）。
以上のレーザ光の照射による単結晶半導体層の再単結晶化を繰り返すことで、単結晶半導体層は全領域においてレーザ光照射による溶融状態を経て再単結晶化され、結晶性及び平坦性の高い単結晶半導体層１３０を形成することができる（図１（Ｄ１）及び（Ｄ２）参照。）。
本発明では、単結晶半導体層のレーザ光が照射されている領域の深さ方向も含めて全てを溶融する。従って本発明では、単結晶半導体層においてレーザ光照射領域は全領域（面方向及び深さ方向）において溶融領域となる。本明細書において、単結晶半導体層におけるレーザ光照射領域の全領域とは、単結晶半導体層のレーザ光が照射されている領域の面方向及び深さ方向も含めて全ての領域を指す。また、単結晶半導体層において、レーザ光照射領域の全領域を少なくとも深さ方向に完全に溶融するため、完全溶融するともいえる。
従って、再単結晶化の結晶核（種結晶）は、周囲のレーザ光非照射領域である非溶融領域であり、非溶融領域を結晶核として、溶融領域中央に向かって単結晶半導体層（支持基板）表面と平行方向に結晶成長する。結晶成長は、溶融領域端部において溶融領域と非溶融領域との界面よりそれぞれ溶融領域内部（中央）に向かって生じ、結晶成長による再単結晶領域同士が接することで、レーザ光照射領域全域において単結晶半導体層を再単結晶化する。
本発明では、レーザ光の照射によって生じる結晶成長が、単結晶半導体層（支持基板）表面と平行方向に生じるので、単結晶半導体層（支持基板）表面に対して、深さ方向（膜厚方向）を縦方向とすると、横成長（横方向の成長）の結晶成長であるともいう。
この溶融領域の結晶成長は、レーザ光の照射によって、単結晶半導体層のレーザ光照射領域が融点以上に加熱されて溶融し、照射後の冷却時に融点以下になっても固化せずに溶融状態のままである過冷却状態の時に生じる。過冷却状態の時間は、単結晶半導体層の膜厚、レーザ光の照射条件（エネルギー密度、照射時間（パルス幅）など）などに依存する。過冷却状態の時間が長ければ、結晶成長によって再単結晶化する領域も広くなるため、一回のレーザ光照射領域も広くすることができる。よって処理効率が向上し、スループットも高くなる。また、レーザ光照射される単結晶半導体層を加熱しておくと過冷却状態の時間の延長に効果的である。単結晶半導体層の温度は室温から５００℃以下（支持基板の歪み点以下）とすればよく、単結晶半導体層の加熱は支持基板を加熱処理する、又は単結晶半導体層へ加熱した気体等を吹き付けることによって行うことができる。
従って、本発明ではその再単結晶化による単結晶領域端（結晶成長端）同士が接する領域の広さにレーザ光照射領域（溶融領域）を設定する。例えば、パルス発振のレーザ光の単結晶半導体層における照射領域の短軸の方向のレーザ光プロファイル（ビームプロファイルともいう）の形状は矩形であり、かつ幅が２０μｍ以下とする。また、パルス発振のレーザ光の単結晶半導体層における照射領域の短軸の方向のレーザ光プロファイルの形状はガウシアンであり、かつ幅が１００μｍ以下とする。レーザ光のパルス幅を長くすると、レーザ光プロファイルの幅も長くすることができる。上記のようにレーザ光プロファイルを設定すると、過冷却状態の時間内で溶融領域全域を結晶成長により形成される再単結晶領域とすることができる。また、パルス発振のレーザ光の前記単結晶半導体層における照射領域の形状は矩形（線状レーザによる矩形長尺状でもよい）を用いることができ、またマスクを用いて複数の矩形を有するレーザ形状を用いてもよい。
レーザ光の照射領域が広いと、単結晶半導体層の結晶成長が生じる過冷却状態の時間内では照射領域全域を再単結晶化することができず、照射領域の中央部分に微結晶領域が生じてしまう。よって、レーザ光照射領域全域を再単結晶化できるように、単結晶半導体層の過冷却状態の時間内に結晶成長端同士が照射領域（溶融領域）内で接する（ぶつかる）レーザ光照射領域を設定する。わずかな微結晶領域であれば、レーザ光の照射を照射領域が重なるようにスキャンして微結晶領域を再単結晶化することができる。
単結晶半導体層の周辺端部付近のレーザ光の照射による再単結晶半導体領域を形成するための結晶核となったレーザ光の非照射領域（再単結晶化されていない領域）は除去すればよい。
パルス発振のレーザ光の照射処理を用いるため、支持基板の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板を支持基板に用いることが可能になる。よって、単結晶半導体層へのイオン添加工程によるダメージを十分回復させることができる。
さらに、単結晶半導体層は溶融し再単結晶化することで表面を平坦化することができる。従って、パルス発振のレーザ光の照射による単結晶半導体層の再単結晶化によって、結晶欠陥が低減され、かつ平坦性も高い単結晶半導体層を有する半導体基板を作製することができる。
なお、レーザ光の照射前に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
レーザ光は単結晶半導体層に高いエネルギーを与えられるものであればよく、好適にはパルス発振のレーザ光を用いることができる。
レーザ光の波長は、単結晶半導体層に吸収される波長とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、レーザ光の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、レーザ光のエネルギーは、レーザ光の波長、レーザ光の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定することができる。
レーザ光を発振するレーザは、パルス発振レーザを用いることができる。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
レーザ光の形状やレーザ光の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
なお、レーザ光の照射方法は、選択的にレーザ光を照射してもよいし、レーザ光をＸＹ軸方向に走査してレーザ光を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
例えばレーザ光として、波長３０８ｎｍのパルス幅２５ｎｓｅｃのＸｅＣｌエキシマレーザを用い、照射する単結晶半導体層が単結晶シリコン層である場合、該シリコン層の膜厚が９０ｎｍ〜１２０ｎｍにおいては、該シリコン層に与えるエネルギー密度は６００Ｊ／ｃｍ２〜２０００ｍＪ／ｃｍ２の範囲より適宜設定すればよい。
レーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザ光を照射するには、気密性のあるチャンバー内でレーザ光を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザ光の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
酸素を１０ｐｐｍ以下、望ましくは６ｐｐｍ以下とした窒素雰囲気中で、レーザ光照射処理を行うと、単結晶半導体層表面を比較的平坦とすることができる。
さらに、レーザ光照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高めることができる。
研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
また、レーザ光を照射する前にも単結晶半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。エッチング処理はウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせて行うことができる。
レーザ光照射工程の前に、単結晶半導体層に研磨処理を行うと以下のような効果を得ることができる。研磨処理により、単結晶半導体層表面の平坦化と単結晶半導体層の膜厚の制御をすることができる。単結晶半導体層表面を平坦化することによって、レーザ光の照射工程において単結晶半導体層の熱容量を均一化でき、均一な加熱冷却過程、又は溶融及び凝固過程を経ることによって、一様な結晶を形成することができる。また、研磨処理（又は研磨処理ではなく、エッチング処理においても）単結晶半導体層の膜厚を、レーザ光のエネルギーを吸収する適切な値にすることによって、効率よく単結晶半導体層にエネルギーを与えることができる。さらに、単結晶半導体層表面は結晶欠陥が多いため、結晶欠陥の多い表面を除去することによって、レーザ光照射後の単結晶半導体層中の結晶欠陥を低減することができる。
また、レーザ光の照射領域（単結晶半導体層の再単結晶化領域）は、図１のように重ならなくてもよいし、重なるようにレーザ光をスキャンしてレーザ光照射を行ってもよい。レーザ光の照射領域（単結晶半導体層の再単結晶化領域）を重なるように（オーバーラップするように）して半導体基板を作製する例を図２に示す。
図２（Ａ１）及び（Ａ２）は図１（Ｂ１）及び（Ｂ２）に対応しており、レーザ光１２４によって単結晶半導体層１０２において、再単結晶化された単結晶半導体領域１２６が形成されている。
図２（Ｂ１）及び（Ｂ２）、（Ｃ１）及び（Ｃ２）においては、レーザ光１２７をレーザ光１２４の照射領域である単結晶半導体領域１２６に一部重なるように照射し、単結晶半導体領域１２６の一部も再度溶融して再単結晶化している。
レーザ光１２４の照射領域である単結晶半導体領域１２６の端部はリッジ（凸部）が生じやすいために、再度レーザ光１２７によって再溶融し再単結晶化されると、リッジを軽減し、より平坦性を高めるのに効果的である。さらに、図２（Ｃ１）及び（Ｃ２）のように、単結晶半導体領域１２６において、結晶成長端部が接する領域（図２において点線で示す）まで重なるようにレーザ光１２７を照射して、再度溶融し再単結晶化してもよい。
また、レーザ光をマスクによって加工し、選択的に複数の領域を同時に溶融し再単結晶化処理を行ってもよい。単結晶半導体層におけるレーザ光の照射パターンの例を図２３に示す。図２３において、支持基板に転載された単結晶半導体層４５０に対して、まず図２３（Ａ）のようにレーザ光は複数の矩形の照射パターン４５１で照射される。それぞれの矩形のレーザ光照射領域において、単結晶半導体層４５０は溶融し、矢印４５２ａ、４５２ｂのように中央部４５３で再単結晶領域が接するまで結晶成長し、再単結晶化する。
次に図２３（Ｂ）に示すように、レーザ光のマスクをずらして、レーザ光を複数の矩形の照射パターン４５４で照射する。同様にそれぞれの矩形のレーザ光照射領域において、単結晶半導体層４５０は溶融し、矢印４５６ａ、４５６ｂのように中央部４５７で再単結晶領域が接するまで結晶成長し、再単結晶化する。このように選択的に複数の領域を同時に溶融し再単結晶化処理を行うことによって、処理速度を向上させることができるため生産性が向上する。
以上のように、単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を作製することができ、該半導体基板の単結晶半導体層１３０は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
半導体基板に設けられた単結晶半導体層１３０からトランジスタなどの半導体素子を作製することで、ゲート絶縁層の薄膜化およびゲート絶縁層の局在界面準位密度の低減が可能になる。また単結晶半導体層１３０の膜厚を薄くすることで、支持基板上に、単結晶半導体層で完全空乏型のトランジスタを作製することができる。
また、本実施の形態において、単結晶半導体基板１０８として単結晶シリコン基板を適用した場合は、単結晶半導体層１３０として単結晶シリコン層を得ることが可能である。また、本実施の形態に係る半導体基板の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を単結晶半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の支持基板上に作製することができる。
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とトランジスタとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子（液晶表示素子）を表示素子として用いる半導体装置（液晶表示装置）などがある。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。
このように、高性能及び高信頼性な半導体基板及び半導体装置を歩留まり良く作製することができる。
（実施の形態２）
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
本実施の形態では、実施の形態１において、単結晶半導体基板より支持基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
本実施の形態は、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的にエッチング（溝加工ともいう）し、形状を加工された複数の単結晶半導体層を、支持基板に転載する。従って、支持基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受けない。そのために大型の支持基板への単結晶半導体層の転載がより効率よく行うことができる。
さらに、支持基板上に形成された半導体層に対して、エッチングを行い、半導体層の形状を加工、修正し精密に制御する。これにより、半導体素子の単結晶半導体層の形状に加工でき、またレジストマスク形成時の露光の回り込みなどによるパターンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位置の誤差や形状不良を修正することができる。
従って、支持基板に所望の形状の複数の単結晶半導体層を、歩留まりよく形成することができる。よって、大面積基板により精密な高性能の半導体素子及び集積回路を有する半導体装置を高スループットで生産性よく作製することができる。
図５（Ａ）において、単結晶半導体基板１５８上に保護層１５４と窒化シリコン膜１５２が形成された状態を示している。窒化シリコン膜１５２は、単結晶半導体基板１５８を溝加工する際のハードマスクとして用いる。窒化シリコン膜１５２は、シランとアンモニアを用いて気相成長法により堆積させることで形成すれば良い。
次に、イオンを添加し、単結晶半導体基板１５８の全面に脆弱化層１５０を形成する（図５（Ｂ）参照。）。イオンの添加は支持基板に転載する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１５８の深部に添加されるようにする。この処理によって単結晶半導体基板１５８の表面から一定の深さの領域に脆弱化層１５０が形成される。
溝加工は、半導体素子の単結晶半導体層の形状を考慮して行われる。すなわち半導体素子の単結晶半導体層が支持基板に転載できるように、その部位が凸状部として残存するように単結晶半導体基板１５８に対して溝加工を行う。
フォトレジストでマスク１５３を形成する。マスク１５３を用いて、窒化シリコン膜１５２及び保護層１５４をエッチングし、保護層１６２、及び窒化シリコン層１６３を形成する（図５（Ｃ）参照。）。
次いで、窒化シリコン層１６３をハードマスクとして単結晶半導体基板１５８のエッチングを行い、脆弱化層１６５、単結晶半導体層１６６を有する単結晶半導体基板１５８を形成する（図５（Ｄ）参照。）。本発明では、脆弱化層及び溝加工によって凸状に加工された単結晶半導体基板の一部である半導体領域を図５（Ｄ）のように単結晶半導体層１６６という。
単結晶半導体基板１５８をエッチングする深さは、支持基板に転載する単結晶半導体層の厚さを考慮して適宜設定される。当該単結晶半導体層の厚さは水素イオンを添加する深さで設定することが可能である。単結晶半導体基板１５８に形成する溝の深さは、脆弱化層よりも深くなるように形成することが好ましい。この溝加工において、溝の深さを脆弱化層よりも深く加工することで、脆弱化層を剥離すべき単結晶半導体層の領域のみに残すことができる。
表面の窒化シリコン層１６３を除去する（図５（Ｅ）参照。）。そして、単結晶半導体基板１５８における保護層１６２の表面と支持基板１５１を接合させる（図６（Ａ）参照。）。
支持基板１５１の表面には、ブロッキング層１５９及び絶縁層１５７が形成されている。ブロッキング層１５９は支持基板１５１からナトリウムイオンなどの不純物が拡散して単結晶半導体層を汚染しないために設けられている。もっとも、支持基板１５１から単結晶半導体層に悪影響を与える不純物の拡散を心配する必要のない場合には、ブロッキング層１５９を省略することも可能である。一方、絶縁層１５７は、保護層１６２と接合を形成するために設けられている。
接合は、表面が清浄化された単結晶半導体基板１５８側の保護層１６２と、支持基板側の絶縁層１５７が密接することにより形成される。接合の形成は室温で行うことが可能である。この接合は原子レベルで行われ、ファン・デル・ワールス力が作用して室温で強固な接合が形成される。単結晶半導体基板１５８には溝加工がされているので、単結晶半導体層を形成する凸状部が支持基板１５１と接することとなる。
単結晶半導体基板１５８と支持基板１５１の間で接合を形成した後、熱処理を行うことにより、図６（Ｂ）で示すように単結晶半導体基板１５８から単結晶半導体層１６４を剥離して支持基板１５１に固定することができる。単結晶半導体層の剥離は、脆弱化層１５０に形成された微少な空洞の体積変化が起こり、脆弱化層１５０に沿って破断面を発生させることにより行う。その後、接合をさらに強固なものとするために、熱処理を行うことが好ましい。このようにして、絶縁表面上に単結晶半導体層が形成される。図６（Ｂ）では単結晶半導体層１６４が支持基板１５１上に接合された状態を示している。
本実施の形態は、予め、単結晶半導体層の形状を加工して転載するために、単結晶半導体基板そのものの大きさや形状に制限を受けない。従って、基板上で様々な形状の単結晶半導体層を形成することができる。例えば、エッチングの際に用いる露光装置のマスク毎、該マスクパターンを形成するための露光装置が有するステッパー毎、大型基板より切り出す半導体装置のパネル又はチップサイズ毎に、自由に単結晶半導体層を形成することができる。
支持基板１５１上に転載された単結晶半導体層１６４にレーザ光を照射し、単結晶半導体層の再単結晶化を行う。単結晶半導体層１６４においてレーザ光１７０の照射領域は少なくとも深さ方向全領域にわたって溶融し、周囲の非照射領域（非溶融領域）を結晶核（種結晶）として照射領域（溶融領域）中央に向かって（図６（Ｃ）矢印方向に向かって）再単結晶化する。単結晶半導体層１６４の再単結晶化により、結晶性及び平坦性が高い単結晶半導体層１７１を形成する（図６（Ｃ）参照。）。
作製する半導体素子に対応させて、単結晶半導体層１７１上にマスク１６７ａ、１６７ｂを選択的に形成する。
マスク１６７ａ、１６７ｂを用いて、単結晶半導体層１７１をエッチングし、単結晶半導体層１６９ａ、１６９ｂを形成する。本実施の形態では、単結晶半導体層下の保護層１６２も単結晶半導体層と共にエッチングし、保護層１６８ａ、１６８ｂとする（図６（Ｄ）（Ｅ）参照。）。このように、支持基板に転載した後さらに形状を加工することによって、再単結晶化された結晶性及び平坦性の高い単結晶半導体層のみを用いて、半導体素子の単結晶半導体層を作製することができ、また作製工程で生じた形成領域のズレや、形状不良なども修正することができる。
以上のように、単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を作製することができ、該半導体基板の単結晶半導体層１６９ａ、１６９ｂは結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
半導体基板に設けられた単結晶半導体層１６９ａ、１６９ｂからトランジスタなどの半導体素子を作製することで、高性能及び高信頼性な半導体基板及び半導体装置を歩留まり良く作製することができる。
本実施の形態は実施の形態１と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図７及び図８を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図７及び図８を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図７（Ａ）は、支持基板１０１上にブロッキング層１０９、絶縁層１０４、保護層１２１、単結晶半導体層１３０が形成されている。単結晶半導体層１３０は、図１（Ｄ）と対応しており、ブロッキング層１０９、絶縁層１０４、保護層１２１は図４（Ｃ）と対応している。なお、ここでは図７（Ａ）に示す構成の半導体基板を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。なお、ブロッキング層１０９、絶縁層１０４、保護層１２１を支持基板１０１と単結晶半導体層１３０との間に設けられたバッファ層ということもでき、バッファ層は上記構成に限定されない。
単結晶半導体層１３０は、単結晶半導体基板１０８より支持基板１０１に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層であるため、結晶欠陥も低減され結晶性が高く、かつ平坦性も高い単結晶半導体層１３０である。
単結晶半導体層１３０には、分離した単結晶半導体基板の導電型（含まれる一導電型を付与する不純物元素）によって、しきい値電圧を制御するためにｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、若しくはリン、砒素などのｎ型を付与する不純物元素を添加してもよい。不純物元素のドーズ量は１×１０１２／ｃｍ２から１×１０１４／ｃｍ２程度で行えば良い。
単結晶半導体層１３０をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層２０５、２０６を形成する（図７（Ｂ）参照。）。
単結晶半導体層上の酸化膜を除去し、単結晶半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における単結晶半導体層２０５、２０６は平坦性が高いため、単結晶半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層２０５、２０６の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図７（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
単結晶半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図７（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
次に、単結晶半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図７（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図８（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層の材料について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
次に単結晶半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。また、単結晶半導体層２０５にチャネル形成領域２２１が形成される（図８（Ｂ）参照。）。
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
マスク２１８を除去し、単結晶半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、単結晶半導体層２０６にチャネル形成領域２２６が形成される（図８（Ｃ）参照。）。
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と単結晶半導体層との界面へのプラズマダメージを回復することができる。
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、単結晶半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により単結晶半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に単結晶半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図８（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
以上のように、単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
本実施の形態は、実施の形態１及び実施の形態２と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例として実施の形態３とは異なる構造のＣＭＯＳに関して図２１及び図２２を用いて説明する。なお、実施の形態１及び実施の形態３と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例として実施の形態３とは異なる構造のＣＭＯＳに関して図２１及び図２２を用いて説明する。なお、実施の形態１及び実施の形態３と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図２１（Ａ）に示すように、半導体基板を準備する。本実施の形態では、図７（Ａ）の半導体基板を用いる。絶縁表面を有する支持基板１０１上に、ブロッキング層１０９、絶縁層１０４、保護層１２１を介して単結晶半導体層１３０が固定された半導体基板を用いる。単結晶半導体層１３０は、図１（Ｄ）と対応しており、ブロッキング層１０９、絶縁層１０４、保護層１２１は図４（Ｃ）と対応している。なお、ここでは図７（Ａ）に示す構成の半導体基板を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。なお、ブロッキング層１０９、絶縁層１０４、保護層１２１を支持基板１０１と単結晶半導体層１３０との間に設けられたバッファ層ということもでき、バッファ層は上記構成に限定されない。
単結晶半導体層１３０は、単結晶半導体基板１０８より支持基板１０１に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層であるため、結晶欠陥も低減され結晶性が高く、かつ平坦性も高い単結晶半導体層１３０である。
単結晶半導体層１３０には、分離した単結晶半導体基板の導電型（含まれる一導電型を付与する不純物元素）によって、しきい値電圧を制御するためにｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、若しくはリン、砒素などのｎ型を付与する不純物元素を添加してもよい。不純物元素のドーズ量は１×１０１２／ｃｍ２から１×１０１４／ｃｍ２程度で行えば良い。
単結晶半導体層１３０をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層４０１、４０２を形成する（図２１（Ｂ）参照。）。
単結晶半導体層上の酸化膜を除去し、単結晶半導体層４０１、４０２を覆うゲート絶縁層４０３を形成する。本実施の形態における単結晶半導体層４０１、４０２は平坦性が高いため、単結晶半導体層４０１、４０２上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層４０３の薄膜化は、トランジスタを低電圧で高速に動作させる効果がある。
ゲート絶縁層４０３は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層４０３は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層４０１、４０２の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層４０３として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
さらにゲート絶縁層４０３上に、ゲート電極層を形成する導電膜４０４、及び導電膜４０５を順に形成する（図２１（Ｃ）参照。）。
ゲート電極層を形成する導電膜４０４、４０５は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電膜を、導電膜４０４及び導電膜４０５の２層構造で形成する例を示す。
ゲート電極層を形成する導電膜を、導電膜４０４及び導電膜４０５の２層の積層構造とする場合は、例えば、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜の積層膜を形成することができる。なお、窒化タンタル膜とタングステン膜との積層膜とすると、両者のエッチングの選択比が取れやすく好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層４０３上に形成される膜とすることが好ましい。本実施の形態では、導電膜４０４は、２０ｎｍ乃至１００ｎｍの厚さで形成し、導電膜４０５は、１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極層は３層以上の積層構造とすることもでき、その場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、導電膜４０５上にレジストマスク４１０ａ、４１０ｂを選択的に形成する。そして、レジストマスク４１０ａ、４１０ｂを用いて第１のエッチング処理及び第２のエッチング処理を行う。
まず、レジストマスク４１０ａ、４１０ｂを用いた第１のエッチング処理により導電膜４０４、４０５を選択的にエッチングして、単結晶半導体層４０１上に、第１のゲート電極層４０６および導電層４０８を形成し、単結晶半導体層４０２上に、第１のゲート電極層４０７及び導電層４０９を形成する（図２１（Ｄ）参照）。
次に、レジストマスク４１０ａ、４１０ｂを用いた第２のエッチング処理により導電層４０８及び導電層４０９の端部をエッチングして、第２のゲート電極層４１２及び第２のゲート電極層４１３を形成する（図２１（Ｅ）参照）。なお、第２のゲート電極層４１２及び第２のゲート電極層４１３は、第１のゲート電極層４０６及び、第１のゲート電極層４０７よりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、第１のゲート電極層４０６及び第２のゲート電極層４１２からなる２層構造のゲート電極層、並びに、第１のゲート電極層４０７及び第２のゲート電極層４１３からなる２層構造のゲート電極層を形成する。
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いる。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、第１のゲート電極層４０６、４０７、第２のゲート電極層４１２、４１３の側面を所望のテーパー形状とすることができる。所望の第１のゲート電極層４０６、４０７、第２のゲート電極層４１２、４１３を形成した後、レジストマスク４１０ａ、４１０ｂを除去する。
次に、第１のゲート電極層４０６及び第２のゲート電極層４１２、第１のゲート電極層４０７及び第２のゲート電極層４１３をマスクとして、単結晶半導体層４０１及び単結晶半導体層４０２に不純物元素４１４を添加する。単結晶半導体層４０１には、第１のゲート電極層４０６及び第２のゲート電極層４１２をマスクとして自己整合的に不純物領域４１５ａ、４１５ｂが形成される。また、単結晶半導体層４０２には、第１のゲート電極層４０７及び第２のゲート電極層４１３をマスクとして自己整合的に不純物領域４１６ａ、４１６ｂが形成される（図２２（Ａ）参照。）。
不純物元素４１４としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎチャネル型トランジスタの低濃度不純物領域を形成するため、不純物元素４１４としてｎ型不純物元素であるリンを添加する。また、不純物領域４１５ａ、４１５ｂ、４１６ａ、４１６ｂに、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるように、リンを添加することとする。
次に、ｎチャネル型トランジスタのソース領域、およびドレイン領域となる不純物領域（高濃度不純物領域）を形成するため、単結晶半導体層４０１を部分的に覆うようにレジストマスク４１８ａを形成し、単結晶半導体層４０２を覆うようにレジストマスク４１８ｂを選択的に形成する。そして、レジストマスク４１８ａをマスクとして、単結晶半導体層４０１に不純物元素４１７を添加して、単結晶半導体層４０１に不純物領域４１９ａ、４１９ｂを形成する（図２２（Ｂ）参照。）。
不純物元素４１７としては、ｎ型不純物元素であるリンを単結晶半導体層４０１に添加し、添加される濃度を５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３ようにすることとする。不純物領域４１９ａ、４１９ｂは高濃度ｎ型不純物領域であり、ソース領域又はドレイン領域として機能する。不純物領域４１９ａ、４１９ｂは第１のゲート電極層４０６及び第２のゲート電極層４１２と重ならない領域に形成される。
また、単結晶半導体層４０１において、不純物領域４２０ａ、４２０ｂは、不純物元素４１７が添加されなかった、低濃度不純物領域である。不純物領域４２０ａ、４２０ｂは、不純物領域４１９ａ、４１９ｂよりもｎ型を付与する不純物元素の濃度が低く、低濃度不純物領域であるので高抵抗領域またはＬＤＤ領域として機能する。単結晶半導体層４０１において、第１のゲート電極層４０６及び第２のゲート電極層４１２と重なる領域にチャネル形成領域４２１が形成される。
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成する低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。
次に、レジストマスク４１８ａ、４１８ｂを除去した後、ｐチャネル型トランジスタのソース領域およびドレイン領域を形成するため、単結晶半導体層４０１を覆うようにレジストマスク４２３を形成する。そして、レジストマスク４２３、第１のゲート電極層４０７及び第２のゲート電極層４１３をマスクとして不純物元素４２２を添加して、単結晶半導体層４０２に不純物領域４２４ａ、４２４ｂと、不純物領域４２５ａ、４２５ｂと、チャネル形成領域４２６を形成する（図２２（Ｃ）参照。）。
不純物元素４２２は、硼素、アルミニウム、ガリウムなどのｐ型不純物元素が用いられる。ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるように添加するものとする。
単結晶半導体層４０２において、高濃度不純物領域である不純物領域４２４ａ、４２４ｂは第１のゲート電極層４０７及び第２のゲート電極層４１３と重ならない領域に形成され、ソース領域又はドレイン領域として機能する。不純物領域４２４ａ、４２４ｂに、ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるようする。不純物領域４２４ａ、４２４ｂは不純物領域４１６ａ、４１６ｂに不純物元素４２２が添加された領域である。不純物領域４１６ａ、４１６ｂはｎ型の導電性を示すため、不純物領域４２４ａ、４２４ｂがｐ型の導電性を有するように、不純物元素４２２を添加する。不純物領域４２４ａ、４２４ｂに含まれる不純物元素４２２の濃度を調節することで、不純物領域４２４ａ、４２４ｂをソース領域又はドレイン領域として機能させることができる。
不純物領域４２５ａ、４２５ｂは、第１のゲート電極層４０７と重なり、第２のゲート電極層４１３と重ならない領域に形成されており、不純物元素４２２が第１のゲート電極層４０７を貫通して、単結晶半導体層４０２に添加された領域である。または、不純物領域４２５ａ、４２５ｂはＬＤＤ領域として機能させることができる。
単結晶半導体層４０２において、第１のゲート電極層４０７及び第２のゲート電極層４１３と重なる領域にチャネル形成領域４２６が形成される。
次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造で形成することができるが、ここでは絶縁層４２７及び絶縁層４２８の２層の積層構造で形成する（図２２（Ｄ）参照。）。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
例えば、絶縁層４２７として窒化酸化シリコン層を膜厚１００ｎｍで形成し、絶縁層４２８として酸化窒化シリコン層を膜厚９００ｎｍで形成する。また、絶縁層４２７及び絶縁層４２８を、プラズマＣＶＤ法を適用して連続成膜する。なお、層間絶縁層は３層以上の積層構造とすることもできる。また、酸化シリコン層、酸化窒化シリコン層又は窒化シリコン層と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁層との積層構造とすることもできる。
次に、層間絶縁層（本形態では絶縁層４２７及び絶縁層４２８）にコンタクトホールを形成し、該コンタクトホールにソース電極層又はドレイン電極層として機能する配線層４２９ａ、４２９ｂ、４２９ｃ、４２９ｄを形成する。
コンタクトホールは、単結晶半導体層４０１に形成された不純物領域４１９ａ、４１９ｂ、単結晶半導体層４０２に形成された不純物領域４２４ａ、４２４ｂに達するように、絶縁層４２７及び絶縁層４２８に選択的に形成する。
配線層４２９ａ、４２９ｂ、４２９ｃ、４２９ｄは、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟持する構成とすることができる。
以上の工程で単結晶半導体層を有する半導体基板を用いて、ｎチャネル型トランジスタ４３１およびｐチャネル型トランジスタ４３２を作製することができる。
本実施の形態は、単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
本実施の形態は、実施の形態１乃至３と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（液晶表示装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図９を用いて説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（液晶表示装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図９を用いて説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
図９（Ａ）は、本発明の一形態である半導体装置の上面図であり、図９（Ｂ）は図９（Ａ）線Ｃ−Ｄにおける断面図である。
図９（Ａ）で示すように、画素領域３０６、走査線駆動回路である駆動回路領域３０４ａ、駆動回路領域３０４ｂが、シール材３９２によって、支持基板３１０と対向基板３９５との間に封止され、支持基板３１０上にドライバＩＣによって形成された信号線駆動回路である駆動回路領域３０７が設けられている。画素領域３０６にはトランジスタ３７５及び容量素子３７６が設けられ、駆動回路領域３０４ｂにはトランジスタ３７３及びトランジスタ３７４を有する駆動回路が設けられている。本実施の形態の半導体装置においても実施の形態１で示す本発明を用いた高性能及び高信頼性の半導体基板を適用する。
画素領域３０６には、ブロッキング層３１１、接合面を有する絶縁層３１４、保護層３１３を介してスイッチング素子となるトランジスタ３７５が設けられている。本実施の形態では、トランジスタ３７５にマルチゲート型薄膜トランジスタ（ＴＦＴ）を用い、ソース領域及びドレイン領域として機能する不純物領域を有する単結晶半導体層、ゲート絶縁層、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、単結晶半導体層の不純物領域と画素電極層ともいわれる表示素子に用いる電極層３２０に接して電気的に接続している。
単結晶半導体層中の不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。このように低濃度不純物領域を有する薄膜トランジスタを、ＬＤＤ（Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ）構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、ＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ）構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン（Ｐ）等を用いることによりｎ型とする。ｐ型とする場合は、ボロン（Ｂ）等を添加すればよい。その後、ゲート電極等を覆う絶縁膜３１７及び絶縁膜３１８を形成する。
さらに平坦性を高めるため、層間絶縁膜として絶縁膜３１９を形成する。絶縁膜３１９には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、ポリシラザン、窒素含有炭素（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。
半導体素子に用いる単結晶半導体層を、本発明を用いた実施の形態１と同様に形成するので、単結晶半導体基板より転載した単結晶半導体層とすることができ、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域３０６のトランジスタと、駆動回路領域３０８ｂのトランジスタとは同時に形成される。もちろん、駆動回路領域３０７も同様に同一基板上に一体形成してもよい。駆動回路領域３０８ｂに用いるトランジスタは、ＣＭＯＳ回路を構成する。ＣＭＯＳ回路を構成する薄膜トランジスタは、ＧＯＬＤ構造であるが、トランジスタ３７５のようなＬＤＤ構造を用いることもできる。
次に、表示素子に用いる電極層３２０及び絶縁膜３１９を覆うように、印刷法や液滴吐出法により、配向膜として機能する絶縁層３８１を形成する。なお、絶縁層３８１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばＶＡモードのときには処理を行わないときがある。配向膜として機能する絶縁層３８３も絶縁層３８１と同様である。続いて、シール材３９２を液滴吐出法により画素を形成した周辺の領域に形成する。
その後、配向膜として機能する絶縁層３８３、対向電極層ともいわれる表示素子に用いる電極層３８４、カラーフィルタとして機能する着色層３８５、及び偏光子３９１（偏光板ともいう）が設けられた対向基板３９５と、ＴＦＴ基板である支持基板３１０とをスペーサ３８７を介して貼り合わせ、その空隙に液晶層３８２を設ける。本実施の形態の半導体装置は透過型であるため、支持基板３１０の素子を有する面と反対側にも偏光子（偏光板）３９３を設ける。偏光子と着色層の積層構造も図９に限定されず、偏光子及び着色層の材料や作製工程条件によって適宜設定すればよい。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板３９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。また、半導体装置の視認側、反射防止機能を有する反射防止膜を設けてもよい。偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。
液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する支持基板３１０と対向基板３９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。
スペーサは数μｍの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法を採用する。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに半導体装置としての機械的な強度を確保することができる。スペーサの形状は円錐状、角錐状なども用いることができ、特別な限定はない。
続いて、画素領域と電気的に接続されている端子電極層３７８に、異方性導電体層３９６を介して、接続用の配線基板であるＦＰＣ３９４を設ける。ＦＰＣ３９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する半導体装置を作製することができる。
本実施の形態の半導体装置においても、実施の形態１で示したように、単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
本実施の形態は、実施の形態１乃至４と適宜組み合わせることができる。
（実施の形態６）
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図１０、図１１（Ａ）（Ｂ）を用いて説明する。
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図１０、図１１（Ａ）（Ｂ）を用いて説明する。
図１０の半導体装置は、矢印の方向に下面射出する構造である。図１０において、図１０（Ａ）は半導体装置の平面図であり、図１０（Ｂ）は、図１０（Ａ）において線Ｅ−Ｆの断面図である。図１０において半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。
図１０に示す半導体装置は、素子基板６００、薄膜トランジスタ６５５、薄膜トランジスタ６７７、薄膜トランジスタ６６７、薄膜トランジスタ６６８、第１の電極層６８５と発光層６８８と第２の電極層６８９とを含む発光素子６９０、充填材６９３、シール材６９２、ブロッキング層６０１、絶縁層６０４、酸化膜６０３、ゲート絶縁層６７５、絶縁膜６０７、絶縁膜６６５、絶縁層６８６、封止基板６９５、配線層６７９、端子電極層６７８、異方性導電層６９６、ＦＰＣ６９４によって構成されている。半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。充填材６９３は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板６００と封止基板６９５を張り合わして半導体装置（発光表示装置）を封止する。
図１０の半導体装置において、第１の電極層６８５は、発光素子６９０より射出する光を透過できるように、透光性を有する導電性材料を用い、一方第２の電極層６８９は発光素子６９０より射出する光を反射する、反射性を有する導電性材料を用いて形成する。
第２の電極層６８９としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いる。
第１の電極層６８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
図１１（Ａ）の半導体装置は、矢印の方向に上面射出する構造である。図１１（Ａ）に示す半導体装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、配線層１６２４、第１の電極層１６１７、発光層１６１９、第２の電極層１６２０、充填材１６２２、シール材１６３２、ブロッキング層１６０１、絶縁層１６０４、酸化膜１６０３、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。
図１１（Ａ）において半導体装置は、外部端子接続領域２８２、封止領域２８３、駆動回路領域２８４、画素領域２８６を有している。図１１（Ａ）の半導体装置は、第１の電極層１６１７の下に、反射性を有する金属層である配線層１６２４を形成する。配線層１６２４の上に透明導電膜である第１の電極層１６１７を形成する。配線層１６２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよい。また、第１の電極層１６１７にも導電膜を用いてもよく、その場合、反射性を有する配線層１６２４は設けなくてもよい。
第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１６１７、第２の電極層１６２０から光を放射することが可能となる。また、第１の電極層１６１７、第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
図１１（Ｂ）に示す半導体装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、第１の電極層１３１７、発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３３２、ブロッキング層１３０１、絶縁層１３０４、酸化膜１３０３、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。半導体装置は、外部端子接続領域２７２、封止領域２７３、駆動回路領域２７４、画素領域２７６を有している。
図１１（Ｂ）の半導体装置は、両面放射型であり、矢印の方向に素子基板１３００側からも、封止基板１３２５側からも光を放射する構造である。よって、第１の電極層１３１７及び第２の電極層１３２０として透光性電極層を用いる。
本実施の形態においては、透光性電極層である第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１３１７及び第２の電極層１３２０から光を放射することが可能となる。また、第１の電極層１３１７及び第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
以上のように、図１１（Ｂ）の半導体装置は、発光素子１３０５より放射される光が、第１の電極層１３１７及び第２の電極層１３２０両方を通過して、両面から光を放射する構成となる。
発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ貼り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
単結晶半導体層を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域のトランジスタと、駆動回路領域のトランジスタとは同時に形成される。
本実施の形態においても、図１０及び図１１（Ａ）（Ｂ）に示す本実施の形態の半導体装置に設けられるトランジスタは、実施の形態２で示したトランジスタと同様に作製することができる。
本実施の形態の半導体装置においても、実施の形態１で示したように、単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いるため、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
本実施の形態は、上記の実施の形態１乃至４と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図１３を用いて説明する。
図１３は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、ＥＬ層８６０が挟持されている発光素子である。ＥＬ層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。図１３において第２の層８０３は発光層であり、第１の層８０４及び第３の層８０２は機能層である。
第１の層８０４は、第２の層８０３に正孔（ホール）を輸送する機能を担う層である。図１３では第１の層８０４に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても第１の層８０４を形成することができる。
また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。
複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
複合材料に用いることのできるカルバゾール誘導体としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等を挙げることができる。
また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。
また、複合材料に用いることのできる芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。このように、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
図１３では第１の層８０４に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物であることが好ましい。広く用いられている材料として、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、その誘導体である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（以下、ＮＰＢと記す）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。
第３の層８０２は、第２の層８０３に電子を輸送、注入する機能を担う層である。図１３では第３の層８０２に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
図１３では第３の層８０２に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属又はアルカリ土類金属又はそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。
次に、発光層である第２の層８０３について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
発光層を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように有機化合物以外に添加する有機化合物は、有機化合物を効率良く発光させるため、有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ有機化合物よりも多く添加されていることが好ましい（それにより、有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域（表示画面）を見た場合に起こる色調の変化を低減することができる。
発光層で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光素子を有する半導体装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ貼り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極（電位が高い電極層）、又は陰極（電位が低い電極層）となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１３（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１３（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４の正孔注入、正孔輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
図１３（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、または窒化チタン、ＴｉＳｉＸＮＹ、ＷＳｉＸ、窒化タングステン、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。
なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
図１３（Ｂ）は、ＥＬ層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。
図１３（Ｃ）は、図１３（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１３（Ｄ）は、図１３（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。
なお、ＥＬ層８６０に有機化合物と無機化合物が混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
第１の電極層８７０および第２の電極層８５０の作製方法としては、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。
本実施の形態は、実施の形態１乃至４、及び実施の形態６と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置の他の例を説明する。本実施の形態では、本発明の半導体装置における発光素子に適用することのできる他の構成を、図１２を用いて説明する。
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置の他の例を説明する。本実施の形態では、本発明の半導体装置における発光素子に適用することのできる他の構成を、図１２を用いて説明する。
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。
図１２（Ａ１）乃至（Ｃ１）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図１２（Ａ１）乃至（Ｃ１）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。
図１２（Ｂ１）及び図１２（Ｃ１）に示す発光素子は、図１２（Ａ１）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１２（Ｂ１）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図１２（Ｃ１）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
また、図１２（Ｂ１）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。
分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
分散型無機ＥＬの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
図１２（Ａ２）乃至（Ｃ２）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図１２（Ａ２）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
バインダに含まれる無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、ＺｎＳその他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。
図１２（Ｂ２）及び図１２（Ｃ２）に示す発光素子は、図１２（Ａ２）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１２（Ｂ２）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図１２（Ｃ２）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
また、図１２（Ｂ２）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。
図１２における絶縁層５４、絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
本実施の形態は、実施の形態１乃至４、及び実施の形態６と適宜組み合わせることができる。
（実施の形態９）
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。
図１６はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。
その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカ１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。
表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図１のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よってＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の半導体装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から順に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の半導体装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン操作機にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。
図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を、生産性よく作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
（実施の形態１０）
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
図１７は半導体装置の一例として、マイクロプロセッサ５００を示す。このマイクロプロセッサ５００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１７に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ５００は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１８を参照して説明する。図１８は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ５１１は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作を保証することができる。
（実施の形態１１）
本実施の形態を図１４を用いて説明する。本実施の形態は、実施の形態１乃至８で作製する半導体装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高性能で、かつ高信頼性を付与することを目的とした半導体装置を有するモジュールの例を説明する。
本実施の形態を図１４を用いて説明する。本実施の形態は、実施の形態１乃至８で作製する半導体装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高性能で、かつ高信頼性を付与することを目的とした半導体装置を有するモジュールの例を説明する。
図１４（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。
パネル９００には、発光素子が各画素に設けられた画素領域９０５と、画素領域９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。
プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。
なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
図１４（Ｂ）は、図１４（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。
ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。
メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。
コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。
送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。
ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。
コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
（実施の形態１２）
本実施の形態を図１４及び図１５を用いて説明する。図１５は、この実施の形態９で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１０００に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１０００は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
本実施の形態を図１４及び図１５を用いて説明する。図１５は、この実施の形態９で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１０００に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１０００は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
パネル９００を固定したハウジング１０００はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。
このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素領域は筐体９９６に形成された開口窓から視認できように配置されている。
図１５で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。
（実施の形態１３）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等が挙げられる。その具体例について、図１９及び図２４を参照して説明する。
図１９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。
図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。
図１９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯電話機を提供することができる。
図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
図２４は本発明を適用した携帯電話機の一例であり、図１５及び図１９（Ｃ）に示した携帯電話機とは異なる例を示す。図２４の携帯電話機において図２４（Ａ）が正面図、図２４（Ｂ）が背面図、図２４（Ｃ）が展開図である。携帯電話機は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話機は、筐体１００１及び１００２の二つの筐体で構成されている。筐体１００１には、表示部１１０１、スピーカー１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、カメラ用レンズ１１０６、外部接続端子１１０７、イヤホン端子１１０８等が備えられ、筐体１００２には、キーボード１２０１、外部メモリスロット１２０２、カメラ用レンズ１２０３、ライト１２０４等が備えられている。また、アンテナは筐体１００１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
他の上記実施の形態に示される半導体装置を組み込むことが可能である表示部１１０１は、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上にカメラ用レンズ１１０６を備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとしてカメラ用レンズ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。スピーカー１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等が可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。更に、図２４（Ａ）に示す重なり合った筐体１００１と筐体１００２は、スライドして図２４（Ｃ）のように展開し、携帯情報端末として使用できる。この場合、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
表示部１１０１は、本発明の半導体装置を適用することができるため、高性能でかつ信頼性の高い携帯電話機を提供することができる。
また、本発明の半導体装置は、照明装置として用いることもできる。本発明を適用した半導体装置は、小型の電気スタンドや室内の大型な照明装置として用いることもできる。さらに、本発明の半導体装置を液晶表示装置のバックライトとして用いることもできる。
このように、本発明の半導体装置により、高性能であり、かつ信頼性の高い電子機器を提供することができる。
本実施例では、本発明を用いて再単結晶化して形成した半導体基板の実験結果を示す。
厚さ０．７ｍｍのガラス基板に単結晶シリコン基板より転載した単結晶シリコン層を形成する。単結晶シリコン基板にイオン照射により脆弱化層を形成する。単結晶シリコン基板をガラス基板に貼り合わせ（接合し）、加熱処理を行って、ガラス基板に単結晶シリコン層を形成した。接合は絶縁層を介して行い、試料の構造はガラス基板、酸化珪素膜（膜厚５０ｎｍ）、窒化酸化珪素膜（膜厚５０ｎｍ）、酸化窒化珪素膜（膜厚５０ｎｍ）、単結晶シリコン層の積層構造とした。なお、酸化珪素膜は、有機シランガスを用いて化学気相成長法により形成した。
単結晶シリコン層にパルス発振の波長３０８ｎｍのエキシマレーザを照射した。なおエネルギー密度は４８２ｍＪ／ｃｍ２とした。マスクを用いて、照射領域と非照射領域は２μｍ間隔とした。また、試料は５００℃に加熱したステージ上に設置した。
結晶性の向上の効果は、ラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）、ラマンスペクトルの半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）により評価することができる。
レーザ照射前の単結晶シリコン層（図２７では未照射と記載し点線で示す）及びレーザ照射後の単結晶シリコン層（図２７では照射と記載し実線で示す）にラマン測定を行った。図２７にラマン測定結果を示す。なお、図２７において横軸は波数であり縦軸は強度である。図２７の測定結果より、未照射の単結晶シリコン層及び照射後の単結晶シリコン層のラマンシフトと半値全幅を表１のように得た。
表１に示すように、未照射の単結晶シリコン層と比較して、照射後の単結晶シリコン層は、半値全幅が小さくなっており、より良好な結晶状態をとなったことが確認できる。
また図２８（Ａ）に、照射後の単結晶シリコン層の表面のＥＢＳＰの測定データから得られた結果を示す。
図２８（Ａ）は、単結晶シリコン層の表面のＥＢＳＰの測定データから得られた逆極点図（ＩＰＦ；ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップであり、図２８（Ｂ）は、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位（結晶軸）の関係を示すカラーコードマップである。
図２８（Ａ）のＩＰＦマップから、単結晶シリコン層の表面は（００１）方位を有していることが分かる。図２８（Ａ）のＩＰＦのマップが、図２８（Ｂ）のカラーコードマップの（００１）方位を示す色（カラー図面では赤色）一色でなる像であることから、再単結晶化を行っても結晶方位が（１００）に揃っていることが確認できる。
また、図２９に照射後の単結晶シリコン層の走査電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察を行った。図２９に照射後の単結晶シリコン層のＳＥＭ像を示す。図２９のＳＥＭ像において、白い領域が照射領域であり、周囲の灰色の単結晶領域を結晶成長の核として照射領域において再単結晶化が行われている。
以上のように、本発明によりガラス基板へ転載された単結晶シリコン層の結晶性を向上することができる。そのような単結晶半導体層を用いて、高性能及び高信頼性な様々な半導体素子、記憶素子、集積回路などを含む半導体装置を歩留まり良く作製することができる。
Claims (12)
- 単結晶半導体基板の一つの面からイオンを添加して、前記単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、
前記単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記単結晶半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆弱化層に亀裂を生じさせ、前記単結晶半導体基板を前記脆弱化層で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
前記単結晶半導体層にパルス発振のレーザ光を照射して前記単結晶半導体層の深さ方向も含む照射領域全域を溶融して再単結晶化することを特徴とする半導体基板の作製方法。 - 単結晶半導体基板の一つの面からイオンを添加して、前記単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、
前記単結晶半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記単結晶半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆弱化層に亀裂を生じさせ、前記単結晶半導体基板を前記脆弱化層で分離する熱処理を行い、前記単結晶半導体基板より単結晶半導体層を前記支持基板上に形成し、
前記単結晶半導体層にパルス発振のレーザ光を照射して前記単結晶半導体層の深さ方向も含む照射領域全域を溶融し、
前記溶融した単結晶半導体層は溶融領域端部より前記溶融領域中央に向かって支持基板の表面と平行な方向で結晶成長して再単結晶化することを特徴とする半導体基板の作製方法。 - 請求項１又は請求項２において、前記パルス発振のレーザ光の前記単結晶半導体層における照射領域の短軸の方向のレーザ光プロファイルの形状は矩形であり、かつ幅が２０μｍ以下であることを特徴とする半導体基板の作製方法。
- 請求項１又は請求項２において、前記パルス発振のレーザ光の前記単結晶半導体層における照射領域の短軸の方向のレーザ光プロファイルの形状はガウシアンであり、かつ幅が１００μｍ以下であることを特徴とする半導体基板の作製方法。
- 請求項１乃至４のいずれか一項において、前記パルス発振のレーザ光の前記単結晶半導体層における照射領域の形状は矩形であることを特徴とする半導体基板の作製方法。
- 請求項１乃至４のいずれか一項において、前記パルス発振のレーザ光の前記単結晶半導体層における照射領域の形状は複数の矩形であることを特徴とする半導体基板の作製方法。
- 請求項１乃至６のいずれか一項において、前記溶融した単結晶半導体層は隣接する非溶融領域の単結晶半導体層を結晶核として結晶成長することを特徴とする半導体基板の作製方法。
- 請求項１乃至７のいずれか一項において、前記単結晶半導体層を加熱しながら、前記単結晶半導体層を前記パルス発振のレーザ光を照射によって再単結晶化することを特徴とする半導体基板の作製方法。
- 請求項１乃至８のいずれか一項において、前記単結晶半導体基板に前記イオンを添加する方法はイオンドーピング法を用いることを特徴とする半導体基板の作製方法。
- 請求項１乃至９のいずれか一項において、前記支持基板としてガラス基板を用いることを特徴とする半導体基板の作製方法。
- 請求項１乃至１０のいずれか一項に記載の半導体基板の作製方法において形成する前記単結晶半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至１０のいずれか一項に記載の半導体基板の作製方法において形成する前記単結晶半導体層を用いて半導体素子を形成し、
前記半導体素子と電気的に接続する表示素子を形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008270681A JP2009135448A (ja) | 2007-11-01 | 2008-10-21 | 半導体基板の作製方法及び半導体装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007285180 | 2007-11-01 | ||
| JP2008270681A JP2009135448A (ja) | 2007-11-01 | 2008-10-21 | 半導体基板の作製方法及び半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135448A true JP2009135448A (ja) | 2009-06-18 |
| JP2009135448A5 JP2009135448A5 (ja) | 2011-11-10 |
Family
ID=40588499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008270681A Withdrawn JP2009135448A (ja) | 2007-11-01 | 2008-10-21 | 半導体基板の作製方法及び半導体装置の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090117707A1 (ja) |
| JP (1) | JP2009135448A (ja) |
| KR (1) | KR20090045123A (ja) |
| CN (1) | CN101425456A (ja) |
| TW (1) | TW200943478A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476147B2 (en) | 2010-02-03 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| KR20200105971A (ko) * | 2009-12-04 | 2020-09-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20230003661A (ko) * | 2009-09-16 | 2023-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| WO2024190116A1 (ja) * | 2023-03-16 | 2024-09-19 | 株式会社ジャパンディスプレイ | 半導体装置及びその製造方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090004764A1 (en) * | 2007-06-29 | 2009-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
| EP2009687B1 (en) * | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
| JP2010114431A (ja) | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| SG178765A1 (en) * | 2009-01-21 | 2012-03-29 | Semiconductor Energy Lab | Method for manufacturing soi substrate and semiconductor device |
| US8436362B2 (en) * | 2009-08-24 | 2013-05-07 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| KR101839931B1 (ko) | 2009-11-30 | 2018-03-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기 |
| WO2011071889A1 (en) * | 2009-12-07 | 2011-06-16 | J.P. Sercel Associates, Inc. | Laser lift off systems and methods |
| US9669613B2 (en) | 2010-12-07 | 2017-06-06 | Ipg Photonics Corporation | Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated |
| JP5542543B2 (ja) | 2010-06-28 | 2014-07-09 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101762823B1 (ko) * | 2010-10-29 | 2017-07-31 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 제조 방법 |
| US8486791B2 (en) | 2011-01-19 | 2013-07-16 | Macronix International Co., Ltd. | Mufti-layer single crystal 3D stackable memory |
| US8735263B2 (en) | 2011-01-21 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| CN102650051A (zh) * | 2011-02-25 | 2012-08-29 | 鸿富锦精密工业（深圳）有限公司 | 铝或铝合金的壳体及其制造方法 |
| CN102650039A (zh) * | 2011-02-28 | 2012-08-29 | 鸿富锦精密工业（深圳）有限公司 | 铝或铝合金的壳体及其制造方法 |
| CN102677007A (zh) * | 2011-03-14 | 2012-09-19 | 鸿富锦精密工业（深圳）有限公司 | 铝或铝合金的壳体及其制造方法 |
| FR2993095B1 (fr) * | 2012-07-03 | 2014-08-08 | Commissariat Energie Atomique | Detachement d’une couche autoportee de silicium <100> |
| US9406551B2 (en) * | 2012-09-27 | 2016-08-02 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate |
| US20140144593A1 (en) * | 2012-11-28 | 2014-05-29 | International Business Machiness Corporation | Wafer debonding using long-wavelength infrared radiation ablation |
| US9636782B2 (en) | 2012-11-28 | 2017-05-02 | International Business Machines Corporation | Wafer debonding using mid-wavelength infrared radiation ablation |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| TWI610374B (zh) | 2013-08-01 | 2018-01-01 | 格芯公司 | 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑 |
| EP2884498A1 (en) * | 2013-11-29 | 2015-06-17 | Canon Kabushiki Kaisha | Structural body and x-ray talbot interferometer including the structural body |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| KR102204259B1 (ko) * | 2014-09-09 | 2021-01-18 | 인텔 코포레이션 | 멀티-게이트 고 전자 이동도 트랜지스터들 및 제조 방법들 |
| JP6456228B2 (ja) * | 2015-04-15 | 2019-01-23 | 株式会社ディスコ | 薄板の分離方法 |
| JP6396854B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| KR102509883B1 (ko) * | 2015-06-29 | 2023-03-13 | 아이피지 포토닉스 코포레이션 | 비정질 실리콘 기재의 균일한 결정화를 위한 섬유 레이저-기반 시스템 |
| US9870940B2 (en) | 2015-08-03 | 2018-01-16 | Samsung Electronics Co., Ltd. | Methods of forming nanosheets on lattice mismatched substrates |
| US10196754B2 (en) * | 2015-08-07 | 2019-02-05 | North Carolina State University | Conversion of carbon into n-type and p-type doped diamond and structures |
| EP3252800A1 (en) * | 2016-05-31 | 2017-12-06 | Laser Systems & Solutions of Europe | Deep junction electronic device and process for manufacturing thereof |
| US20170370019A1 (en) | 2016-06-28 | 2017-12-28 | North Carolina State University | Synthesis and processing of pure and nv nanodiamonds and other nanostructures for quantum computing and magnetic sensing applications |
| CN108109592B (zh) | 2016-11-25 | 2022-01-25 | 株式会社半导体能源研究所 | 显示装置及其工作方法 |
| EP3648551B1 (en) | 2017-06-27 | 2021-08-18 | Canon Anelva Corporation | Plasma treatment device |
| PL3648550T3 (pl) | 2017-06-27 | 2021-11-22 | Canon Anelva Corporation | Urządzenie do przetwarzania plazmowego |
| SG11201912569UA (en) | 2017-06-27 | 2020-01-30 | Canon Anelva Corp | Plasma processing apparatus |
| EP3648554B1 (en) | 2017-06-27 | 2021-06-02 | Canon Anelva Corporation | Plasma processing device |
| US10679886B2 (en) * | 2017-11-17 | 2020-06-09 | Jsr Corporation | Workpiece treating method, semiconductor device, process for manufacturing the same, and temporary fixing composition for shear peeling |
| EP4425529A3 (en) | 2018-06-26 | 2024-12-11 | Canon Anelva Corporation | Plasma processing apparatus, plasma processing method, program, and memory medium |
| CN109001179B (zh) * | 2018-08-07 | 2020-10-27 | 东南大学 | 尖端间距可调节的金属V型光栅Fano共振结构 |
| US11167375B2 (en) | 2018-08-10 | 2021-11-09 | The Research Foundation For The State University Of New York | Additive manufacturing processes and additively manufactured products |
| TWI743539B (zh) * | 2019-08-22 | 2021-10-21 | 友達光電股份有限公司 | 背光模組及其適用的顯示裝置 |
| CN111106029B (zh) * | 2019-12-31 | 2023-02-10 | 深圳市锐骏半导体股份有限公司 | 一种晶圆快速热处理机台的监控方法 |
| CN115346892A (zh) * | 2021-05-14 | 2022-11-15 | 日扬科技股份有限公司 | 固体结构的加工装置及加工方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000505241A (ja) * | 1996-05-28 | 2000-04-25 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 |
| JP2003045803A (ja) * | 2001-06-07 | 2003-02-14 | Lg Philips Lcd Co Ltd | シリコン結晶化方法 |
| JP2003197523A (ja) * | 2001-12-26 | 2003-07-11 | Sharp Corp | 結晶性半導体膜の製造方法および半導体装置 |
| JP2003309080A (ja) * | 2002-04-17 | 2003-10-31 | Sharp Corp | アニール処理された基板表面を平滑化する方法及びレーザーアニール処理用マスク |
| JP2003347208A (ja) * | 2002-05-27 | 2003-12-05 | Sumitomo Heavy Ind Ltd | アモルファス材料の結晶化方法 |
| JP2005005722A (ja) * | 2003-06-12 | 2005-01-06 | Lg Phillips Lcd Co Ltd | シリコン結晶化方法 |
| JP2005203596A (ja) * | 2004-01-16 | 2005-07-28 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| JP2005252244A (ja) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体基板の製造方法 |
| JP2007266593A (ja) * | 2006-03-03 | 2007-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4390392A (en) * | 1980-09-16 | 1983-06-28 | Texas Instruments Incorporated | Method for removal of minute physical damage to silicon wafers by employing laser annealing |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| US6322325B1 (en) * | 1999-01-15 | 2001-11-27 | Metropolitan Industries, Inc. | Processor based pump control systems |
| US6171965B1 (en) * | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US7105048B2 (en) * | 2001-11-30 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| KR100618184B1 (ko) * | 2003-03-31 | 2006-08-31 | 비오이 하이디스 테크놀로지 주식회사 | 결정화 방법 |
| US7084045B2 (en) * | 2003-12-12 | 2006-08-01 | Seminconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR100595455B1 (ko) * | 2003-12-24 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 레이저 마스크 및 이를 이용한 결정화방법 |
| KR101016510B1 (ko) * | 2004-06-30 | 2011-02-24 | 엘지디스플레이 주식회사 | 레이저 결정화방법 및 결정화 장치 |
| US7645337B2 (en) * | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
-
2008
- 2008-10-21 JP JP2008270681A patent/JP2009135448A/ja not_active Withdrawn
- 2008-10-27 CN CNA2008101747469A patent/CN101425456A/zh active Pending
- 2008-10-29 US US12/260,712 patent/US20090117707A1/en not_active Abandoned
- 2008-10-29 TW TW097141664A patent/TW200943478A/zh unknown
- 2008-10-31 KR KR1020080107887A patent/KR20090045123A/ko not_active Application Discontinuation
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000505241A (ja) * | 1996-05-28 | 2000-04-25 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 |
| JP2003045803A (ja) * | 2001-06-07 | 2003-02-14 | Lg Philips Lcd Co Ltd | シリコン結晶化方法 |
| JP2003197523A (ja) * | 2001-12-26 | 2003-07-11 | Sharp Corp | 結晶性半導体膜の製造方法および半導体装置 |
| JP2003309080A (ja) * | 2002-04-17 | 2003-10-31 | Sharp Corp | アニール処理された基板表面を平滑化する方法及びレーザーアニール処理用マスク |
| JP2003347208A (ja) * | 2002-05-27 | 2003-12-05 | Sumitomo Heavy Ind Ltd | アモルファス材料の結晶化方法 |
| JP2005005722A (ja) * | 2003-06-12 | 2005-01-06 | Lg Phillips Lcd Co Ltd | シリコン結晶化方法 |
| JP2005203596A (ja) * | 2004-01-16 | 2005-07-28 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| JP2005252244A (ja) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体基板の製造方法 |
| JP2007266593A (ja) * | 2006-03-03 | 2007-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230003661A (ko) * | 2009-09-16 | 2023-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| KR102618171B1 (ko) * | 2009-09-16 | 2023-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| US11997859B2 (en) | 2009-09-16 | 2024-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and manufacturing method thereof |
| KR20200105971A (ko) * | 2009-12-04 | 2020-09-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102333270B1 (ko) | 2009-12-04 | 2021-12-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US11728349B2 (en) | 2009-12-04 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| US8476147B2 (en) | 2010-02-03 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| WO2024190116A1 (ja) * | 2023-03-16 | 2024-09-19 | 株式会社ジャパンディスプレイ | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090045123A (ko) | 2009-05-07 |
| TW200943478A (en) | 2009-10-16 |
| US20090117707A1 (en) | 2009-05-07 |
| CN101425456A (zh) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009135448A (ja) | 半導体基板の作製方法及び半導体装置の作製方法 | |
| JP5279323B2 (ja) | 半導体層を有する基板の作製方法 | |
| JP5511172B2 (ja) | 半導体装置の作製方法 | |
| EP2009687B1 (en) | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device | |
| JP5512098B2 (ja) | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 | |
| US7678668B2 (en) | Manufacturing method of SOI substrate and manufacturing method of semiconductor device | |
| JP5348926B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US7947981B2 (en) | Display device | |
| US7851804B2 (en) | Display device | |
| JP5201841B2 (ja) | 表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140519 |