JP2009124071A - 半導体パッケージの積層組立 - Google Patents

Abstract

【課題】リードの高温固着力と半田接合面積とを大きくして衝撃耐久性を高めることができる半導体パッケージの積層組立を提供する。
【解決手段】第１半導体パッケージ２１０と少なくとも一つの第２半導体パッケージ２２０とを備える。第１半導体パッケージ２１０は少なくとも第１チップ２１１、リードフレームの複数の第１アウターリード２１２及び第１封止体２１３を有し、第２半導体パッケージ２２０は第１半導体パッケージ２１０の上に設置され、少なくとも第２チップ２２１、リードフレームの複数の第２アウターリード２２２及び第２封止体２２３を有する。第２アウターリー２２２ドは第２封止体２２３の外面に露出し、少なくとも第２アウターリード２２２にコ状窪みを有する切断面を形成し、第２アウターリード２２２の切断面を対応する第１アウターリード２１２の接合部に半田接合する。
【選択図】図３

Description

本発明は多数の半導体パッケージの高密度三次元積層構造に関するもので、特にリードフレームのリード切断面の接合による半導体パッケージの積層組立に関する。

電子製品の小型化を実現するのに伴い、内部回路基板は小さくすることが要求されるので基板表面の半導体パッケージの配置面積も縮小されている。従来は、多数の半導体パッケージを並列配置して直接基板に接合する方式で行っているが、最近の先進微小化電子製品にとってもはやこのような方式では通用しない。そのため、表面接合面積の小型化と高密度の半導体素子配置という要望に対応して多数の半導体パッケージを縦方向に積層するような方式が提出され、半導体パッケージの積層組立を構成するようになり、それをＰＯＰ（Package-On-Package）デバイスとも称している。また、コストの考慮及び既存設備との共用性に基づいて、アウターリードの半田接合を利用して半導体パッケージの積層を実現することができる。

図１及び図２に示すように、周知の半導体パッケージの積層組立１００は主に第１半導体パッケージ１１０と少なくとも第１半導体パッケージ１１０の上に積層される一つの第２半導体パッケージ１２０とを備える。第１半導体パッケージ１１０は、アウターリードを有する周知の実装構造となり、チップ１１１、リードフレームの複数のアウターリード１１２及び封止体１１３を有し、それらのアウターリード１１２は外部プリント基板（図示せず）と表面接合するように機能している。第２半導体パッケージ１２０は第１半導体パッケージ１１０と同様にチップ１２１、リードフレームの複数のアウターリード１２２及び封止体１２３を有する。第２半導体パッケージ１２０のアウターリード群１２２は、封止体１２３の外面に露出して略Ｉ状となり、半田材１３０で第１半導体パッケージ１１０のアウターリード群１１２の接合部と接合されるが、封止体１１３に隣接するので半田接合面積は狭すぎ、熱応力の影響で変位し易くなる。半導体パッケージの積層組立１００は熱循環、熱衝撃或いは衝突に対して、半田材１３０や一部のアウターリード群１２２の断裂を容易に起こすという問題があった。

本発明の主要な目的は、リードの高温固着力と半田接合面積とを大きくして衝撃耐久性を高めることができるリードフレームのリード切断面の接合による半導体パッケージの積層組立を提供することにある。
本発明のもう１つ目的は、リードフレームの製造コストと製造過程とを増加する必要がなくアウターリードを特定形状にすることだけで、半田接合点の断裂を防止する効果が得られるリードフレームのリード切断面の接合による半導体パッケージの積層組立を提供しすることにある。

本発明に係る半導体パッケージの積層組立は、第１半導体パッケージと少なくとも一つの第２半導体パッケージとを備える。第１半導体パッケージは少なくとも第１チップ、リードフレームの複数の第１アウターリード及び第１封止体を有し、第２半導体パッケージは第１半導体パッケージの上に設置され、少なくとも第２チップ、リードフレームの複数の第２アウターリード及び第２封止体を有する。
それらの第２アウターリードは第２封止体の外面に露出し、少なくとも第２アウターリードにコ状窪みを有する切断面を形成し、それらの第２アウターリードの切断面を対応する第１アウターリードの接合部に半田接合させることより、リード群の半田接合面積が拡大されてその積層組立の衝撃耐久性を高めることができる。

更にもう一種の積層可能な半導体パッケージを公開する。
上記コ状窪みの幅は対応する第１アウターリードの幅とほぼ等しい。
上記コ状窪みの幅は対応する第２アウターリードの幅よりも小さい。また、第１アウターリード群は第１封止体に隣接する処に内凹部が形成され、これらの内凹部により、第１アウターリード群の幅が縮小され、それらのコ状窪みと第１アウターリード群との接合ができる。

更に第２アウターリード群の切断面と対応する第１アウターリード群の接合部とを接合するように用いられる半田材を有する。
第１アウターリード群の接合部は対応する第１アウターリードの折曲処に隣接する。
第２アウターリード群を垂直のＩ状リードにする。
第１アウターリード群はガルウイング形状に形成される。
その第２封止体は第１封止体の上に積層されて第１封止体と接触する。
第１チップと第２チップとをメモリチップにする。

（第1実施形態）
本発明の第１実施形態による半導体パッケージの積層組立を図３及び図４に基づいて説明する。
図３に示すように、半導体パッケージの積層組立２００は主に第１半導体パッケージ２１０と少なくとも第２半導体パッケージ２２０とを備える。第１半導体パッケージ２１０は、単一チップ実装体や多数チップ実装体など、いずれでもよく、少なくとも第１チップ２１１、リードフレームの複数の第１アウターリード２１２及び第１封止体２１３を有する。第１チップ２１１は、ボンディングワイヤ若しくはバンプを利用して第１アウターリード群２１２に電気接続されるか、又は第１封止体２１３に封止固定されている。第１アウターリード群２１２は第１封止体２１３の両対向側辺や周囲四辺に露出している。本実施形態では、第１アウターリード群２１２はガルウイング形状に形成されている。

第２半導体パッケージ２２０は第１半導体パッケージ２１０の上に設置され、少なくとも第２チップ２２１、リードフレームの複数の第２アウターリード２２２及び第２封止体２２３を有する。第２アウターリード群２２２は第２封止体２２３の両対向側辺や周囲四辺に露出している。また、図５に示すように、少なくとも第２アウターリード２２２にコ状窪み２２５を有する切断面２２４を形成し、第２アウターリード群２２２の切断面２２４を対応する第１アウターリード２１２の接合部に半田接合させると、第２アウターリード群２２２の半田接合面積が拡大され、コ状半田接合表面を提供することにより、より大きな応力に耐え若しくは吸収することが可能で、その積層組立２００の衝撃耐久性、落下耐久性、熱循環疲労耐久性及び熱衝撃耐久性を高めることができる。

第１チップ２１１と第２チップ２２１とをメモリチップにしてもよい。例えばフラッシュメモリやＤＲＡＭのようなメモリチップにすると、メモリ容量を増やしても表面接合面積が大きくならない。
また、第１アウターリード群２１２の接合部は、第１封止体２１３に隣接し、若しくは第１アウターリード群２１２の折曲処に位置することもできる。なお、第２アウターリード群２２２の切断面２２４と第１アウターリード群２１２との半田接合を可能にするため、第２アウターリード群２２２を垂直のＩ状リードにしている。

図３に示すように、半導体パッケージの積層組立２００は更に半田材２３０を有し、この半田材２３０を介して第２アウターリード群２２２の切断面２２４と対応する第１アウターリード群２１２の接合部とを接合している。コ状窪み２２５は対応する第１アウターリード２１２とほぼ同じ幅にすることが好ましい。これによって、半田接合の際に発生した高温により第２アウターリード群２２２は熱応力を受け、変位してテンプラ半田などの半田接合欠陥が起きるのを防止することが可能である。
また、第２封止体２２３を第１封止体２１３に積層又は接触することができ、これにより積層実装の厚みが縮小でき、かつ、第２アウターリード群２２２に影響を与える応力も分散されることができる。

なお、図５に示すように、上記コ状窪み２２５は第２アウターリード群２２２の切断面２２４に形成されるが、第２半導体パッケージ２２０の製造過程において、リードフレーム提供ステップからモールディングステップまででは、コ状窪み２２５は形成されていない。図６は形成された第２封止体２２３を示している。第２アウターリード群２２２はリードフレームの枠バー３１０（tie bar、連結バーと呼ぶこともでき、第２アウターリード群２２２と同様な金属材で同一リードフレームに形成される）に一体連結されている。コ状窪み２２５群と切断面群２２４がまだ形成されていない時、第２アウターリード群２２２にコ状窪み２２５を形成する所定位置には閉鎖孔が設けられている。その後、パッケージは個々単体に分離される際に、リードフレームの枠バー３１０を切断して第２アウターリード群２２２を分離させることと同時に、コ状窪み２２５群と切断面群２２４とが形成される。その後、第２アウターリード群２２２の折曲は周知の工程と同様であるので、リードフレームの製造コストと製造ステップとが増加せず、半田接点の断裂防止という効果も達成できる。

（第２実施形態）
本発明の第２実施形態による半導体パッケージの積層組立におけるアウターリードの外形変化を図７及び図８に基づいて説明する。半導体パッケージの積層組立４００は主に第１半導体パッケージ４１０と少なくとも第２半導体パッケージ４２０とを備え、主な素子を第１実施形態と同様に有する。第１半導体パッケージ４１０は、チップを密封する第１封止体４１２とこの第１封止体４１２から伸びるリードフレームの複数の第１アウターリード４１１とを有する。第２半導体パッケージ４２０は、第１半導体パッケージ４１０の上に積層され、チップを密封する第２封止体４２２とこの第２封止体４２２から伸びるリードフレームの複数の第２アウターリード４２１とを有する。そこで、少なくとも第２アウターリード４２１にコ状窪み４２４を有する切断面４２３を形成し、それらの第２アウターリード群４２１の切断面４２３を対応する第１アウターリード群４１１の接合部に半田接合させることより、リード群の半田接合面積が拡大される。図８に示すように、上記コ状窪み４２４の幅は対応する第２アウターリード群４２１の幅よりも小さくなっている。また、第１アウターリード群４１１の第１封止体４１２に隣接する部分に内凹部４１３が形成され、これらの内凹部４１３により、第１アウターリード群４１１の接合部の幅が縮小され、それらのコ状窪み４２４と第１アウターリード群４１１の接合部との接合が可能となる。上記したように、第２アウターリード群４２１の切断面４２３と第１アウターリード群４１１の半田接合面積を拡大させることができ、かつ、リフローを行う際にリードの変位が起きることを防止することもできるので、テンプラ半田及び半田接点断裂などの問題がない。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。

周知の半導体パッケージの積層組立を示す正面図である。 周知の半導体パッケージの積層組立の一部を示す側面図である。 本発明の第１実施形態による半導体パッケージの積層組立を示す正面図である。 本発明の第１実施形態による半導体パッケージの積層組立の一部を示す側面図である。 本発明の第１実施形態による半導体パッケージの積層組立のアウターリード群の一部を示す斜視図である。 本発明の第１実施形態による半導体パッケージの積層組立の製造工程を示す模式図である。 本発明の第２実施形態による半導体パッケージの積層組立の一部を示す側面図である。 本発明の第２実施形態による半導体パッケージの積層組立のアウターリード群を示す模式図である。

符号の説明

２００：半導体パッケージの積層組立、２１０：第１半導体パッケージ、２１１：第１チップ、２１２：第１アウターリード、２１３：第１封止体、２２０：第２半導体パッケージ、２２１：第２チップ、２２２：第２アウターリード、２２３：第２封止体、２２４：切断面、２２５：コ状窪み、２３０：半田材、３１０：枠バー、４００：半導体パッケージの積層組立、４１０：第１半導体パッケージ、４１１：第１アウターリード、４１２：第１封止体、４１３：内凹部、４２０：第２半導体パッケージ、４２１：第２アウターリード、４２２：第２封止体、４２３：切断面、４２４：コ状窪み

Claims (13)

1. 第１チップ、リードフレームの複数の第１アウターリード及び第１封止体を有し、前記複数の第１アウターリードからなる第１アウターリード群は前記第１封止体の外面に露出している第１半導体パッケージと、
   前記第１半導体パッケージの上に設置され、第２チップ、リードフレームの複数の第２アウターリード及び第２封止体を有し、前記複数の第２アウターリードからなる第２アウターリード群は前記第２封止体の外面に露出している第２半導体パッケージと、
   を備え、
   少なくとも一つの前記第２アウターリードにコ状窪みを有する切断面を形成し、前記第２アウターリード群の前記切断面を対応する前記第１アウターリード群の接合部に半田接合することを特徴とする半導体パッケージの積層組立。
2. 前記コ状窪みの幅は対応する前記第１アウターリードの幅とほぼ等しいことを特徴とする請求項１に記載の半導体パッケージの積層組立。
3. 前記コ状窪みの幅は対応する前記第２アウターリードの幅よりも小さく、前記第１アウターリード群の前記第１封止体に隣接する部分に内凹部が形成され、前記内凹部により前記第１アウターリード群の幅が縮小され、前記コ状窪みと前記第１アウターリード群とを接合可能であることを特徴とする請求項1に記載の半導体パッケージの積層組立。
4. さらに半田材を有し、前記半田材を介して前記第２アウターリード群の前記切断面と対応する前記第１アウターリード群の前記接合部と接合することを特徴とする請求項１に記載の半導体パッケージの積層組立。
5. 前記第１アウターリード群の半田接合部は対応する前記第１アウターリードの折曲処に隣接することを特徴とする請求項１に記載の半導体パッケージの積層組立。
6. 前記第２アウターリード群は垂直のＩ状リードになっていることを特徴とする請求項１に記載の半導体パッケージの積層組立。
7. 前記第１アウターリード群はガルウイング形状になっていることを特徴とする請求項６に記載の半導体パッケージの積層組立。
8. 前記第２封止体は前記第１封止体の上に積層されるか、又は前記第１封止体に接触することを特徴とする請求項１に記載の半導体パッケージの積層組立。
9. 前記第１チップ及び前記第２チップはメモリチップであることを特徴とする請求項１に記載の半導体パッケージの積層組立。
10. チップと、
    リードフレームの複数のアウターリードと、
    封止体と、
    を備え、
    前記複数のアウターリードからなるアウターリード群は前記封止体の外面に露出し、少なくとも一つの前記アウターリードにコ状窪みを有する切断面を形成し、前記アウターリードの前記切断面を対応する下方のアウターリードの接合部に半田接合することを特徴とする積層可能な半導体パッケージ。
11. 前記コ状窪みの幅は対応する前記下方のアウターリードの幅とほぼ等しいことを特徴とする請求項１０に記載の積層可能な半導体パッケージ。
12. 前記コ状窪みの幅は対応する前記下方のアウターリードの幅よりも小さいことを特徴とする請求項１０に記載の積層可能な半導体パッケージ。
13. アウターリード群は垂直のＩ状リードになっていることを特徴とする請求項１０に記載の積層可能な半導体パッケージ。

Images