[go: up one dir, main page]

JP2009121835A - 多チャンネル・パルス試験方法 - Google Patents

多チャンネル・パルス試験方法 Download PDF

Info

Publication number
JP2009121835A
JP2009121835A JP2007293099A JP2007293099A JP2009121835A JP 2009121835 A JP2009121835 A JP 2009121835A JP 2007293099 A JP2007293099 A JP 2007293099A JP 2007293099 A JP2007293099 A JP 2007293099A JP 2009121835 A JP2009121835 A JP 2009121835A
Authority
JP
Japan
Prior art keywords
pulse
dut
test
devices
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007293099A
Other languages
English (en)
Inventor
Zhao Yuegang
ザオー アージング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keithley Instruments LLC
Original Assignee
Keithley Instruments LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keithley Instruments LLC filed Critical Keithley Instruments LLC
Priority to JP2007293099A priority Critical patent/JP2009121835A/ja
Publication of JP2009121835A publication Critical patent/JP2009121835A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】
電荷トラッピング効果を避けるのに充分に短くすることができるように、各DUT(被測定物)接続毎にパルス機器を有しなければならないことを回避すること。
【解決手段】
多数の直流機器12と1つのパルス機器14とを使用して、多数のDUT20を試験するが、多数の直流機器12でこれらのDUT20に直流信号を同時に印加し、次いでパルス機器14でDUT20を順次パルス測定する。
【選択図】図1

Description

本発明は、半導体デバイスの試験に関し、特に、パルス試験の使用に関するものである。
半導体デバイス、例えば、電界効果トランジスタの試験は、常に増大する課題を有している。形状が小さくなり、複雑さが増し、出力密度が増加し、速度が増加し、また、新しい素材と製造工程が導入されている。
古い試験方法は、多くの場合、これらの展開に照らして不十分である。これらの進歩を満足させ、監視するのに必要な技巧を提供するためには、新しい方法論が必要である。
本発明は、多数の直流機器とパルス機器を使用する多数の被試験デバイス(DUT)を試験する方法であって、個々のパルス機器でDUTに直流信号を同時に印加する工程と、その後パルス機器でDUTのパルス測定を順次に行う工程とを含んでいる。
図1を参照すると、試験装置10は、直流(DC)機器(複数)12、パルス機器(pulsed instrument)(単数)14及びスイッチング・マトリックス(単数)16を含んでいる。動作時には、試験装置10は、試験を行なうために、被試験デバイス(devices under test)(DUT)20に接続される。
直流機器12は、例えば、精密電圧ソース、精密電流ソース又はソース測定ユニット(SMU)(ソース測定器)の如きその両方の機能を有する機器とすることができる。SMUは、電圧又は電流を非常に正確に発生し、その結果発生する電流又は電圧をそれぞれ非常に正確に測定することができる。
パルス機器14は、例えば、測定機器24と組み合わされるパルス発生器(PGU)22とすることができる。典型的には、PGUは、所望の振幅、長さ、形及び比率のパルスを発生する。この測定機器24は、例えば、DUTに印加された信号の効果を測定したり、処理したり、記録したりするのに好適なディジタル・オシロスコープ又は他のデバイスとすることができる。
スイッチング・マトリックス16は、それぞれのDUT20に直流機器12を接続したり切り離したりするように構成されている。動作時には、これらの接続は同時になされるので、DUT接続部に並列直流機器列を付与する。
スイッチング・マトリックス16は、更に、各DUT20にパルス機器14を連続して接続するか切り離すように構成されている。
直流信号とパルス信号との間の特性の差によって、スイッチング・マトリックス16を直流スイッチ部分と交流スイッチ部分とに分けることが有利である。
一例を揚げると、この機器は、しばしば、このような機能を付与する実質回路群を包含しているので、装置10の全体動作は、装置10の機器内に含まれるプログラムによって制御されるのがよい。それに代えて、例えば、装置の動作を制御するために、装置10の各構成要素に図示されない別個のコンピュータ・システム又は他のコントローラーを装置10に接続してもよい。
図2を参照して述べると、各DUT20は、それぞれ1つ以上のバイアス・ティー26を介して試験装置10に配線することができる。バイアス・ティー26には直流信号用の直流ポートDC、交流信号(例えば、パルス信号)用の交流ポートAC、及び交流信号と直流信号の両方の信号用のポートAC+DCを有する。簡単なバイアス・ティーは、例えば、交流ポートを経て直流信号が出るのを阻止するキャパシタと直流ポートを経て交流信号が出るのを阻止するインダクタとを含んでいる。交流信号と直流信号とは、共に、交流―直流ポートを通過する。
動作時に、直流機器12は、それぞれのDUT 20に直流信号を同時に印加する。次いで、パルス機器14は、DUTのパルス測定を順次連続して行なう。
この方法の使用の2つの例としては、高誘電率(高−k)ゲート誘電体デバイスの負のバイアス温度不安定性(NBTI)と信頼性の試験がある。
NBTI試験においては、直流信号がDUTに印加されてDUTにストレスを付与する。典型的に、これらの直流信号は、デバイスの正常な動作範囲外であり、予期された寿命の如きデバイスの特性や長期間にわたって生ずる他の変化の評価を迅速に得るのに用いられる。
デバイスのストレス効果の測定が早くなされない場合には、デバイスがこの「ストレス」から回復ないし「弛緩(緩和)」するのは、デバイスの特性であることがよくある。このストレスの付与は、全く長い間続くことが必要であるが、1ミリ秒は長すぎてストレス除去後の測定を行うことができない。
DUTに平行にストレスを付与することによって、各デバイスに順次ストレスを付与しなければならない望ましくない遅れが回避される。各デバイスにパルス測定を順次使用すると、パルス測定が弛緩を回避するのに充分に短くなるように、各DUT接続部毎にパルス機器を有しなければならないことが回避される。試験された最後のDUTに先立って幾つかのDUTがあったとしても、試験時間は、例えば、それぞれ100ナノ秒のオーダーであるので、弛緩が問題になる前に、多数のDUTを試験することができる。
動作時には、直流機器12は、DUT20にストレスを付与するために、それぞれのDUT20に同時に直流信号を印加する。その後、パルス機器14は、DUTのパルス測定を順次連続して行なう。このようにすると、測定に最小の弛緩(緩和)効果を付与する。
形状が小さくなるにつれて、高−κゲート誘電体デバイスは、一層ポピュラーになってきている。高−κゲート誘電体の例としては、酸化ハフニウム、酸化ジルコニウム及びアルミナがある。これらのデバイスに関する1つの問題は、これらの誘電体の中での電荷トラッピングである。
誘電体の中の電荷は、デバイスの性能及び信頼性に影響を及ぼす。しかし、測定自体は、トラッピングされた電荷、従って測定の質に影響することがある。測定を速くすることができるなら、この影響が回避される。
各デバイスにパルス測定を順次連続して使用すると、パルス測定は、電荷トラッピング効果を避けるのに充分に短くすることができるように、各DUT接続毎にパルス機器を有しなければならないことが回避される。試験された最後のDUTに先立つ幾つかのDUTがあったとしても、試験時間は、僅かに約100ナノ秒のオーダーに過ぎないので、電荷トラッピング効果が問題になる前に、多くのDUTが試験されるのを可能にする。
動作時には、直流機器12は、それぞれのDUT20に直流信号を同時に印加する。その後、パルス機器14がDUTのパルス測定を順次行なう。このため、最小の電荷トラッピング効果を付与することになる。例えば、測定は、DUT用のパルス1−V測定となる。
本発明の開示は、例示的であり、この開示に含まれる教示の明瞭な範囲から逸脱することなく、細部を加えたり、修正したり、削除したりすることによって種々の変更を行うことができる。従って、本発明は、以下の特許請求の範囲の記載が必要的に限定していることを除いて、この開示の特定の細部に限定されるものではない。:
発明を実施するのに好適な装置の一例のブロック図である。 DUTの接続例のブロック図である。
符号の説明
10 試験装置
12 直流機器
14 パルス機器
16 スイッチング・マトリックス
20 被試験デバイス(DUT)
22 パルス発生器(PGU)
24 測定機器
26 バイアスティー

Claims (5)

  1. 多数の直流機器とパルス機器とを使用する多数のDUTを試験する方法であって、個々の直流機器で前記DUTに同時に直流信号を印加し、前記パルス機器で前記DUTのパルス測定を順次行なう多チャンネル・パルス試験方法。
  2. 多数の直流機器とパルス機器とを使用する多数のDUTを試験する方法であって、個々の直流機器で前記DUTに同時に直流信号を印加して前記DUTにストレスを付与し、前記パルス機器で前記DUTのパルス測定を順次行なって、前記パルス測定の弛緩効果が最小化するようにした多チャンネル・パルス試験方法。
  3. 請求項2に記載の方法であって、前記試験はバイアス温度不安定の試験である多チャンネル・パルス試験方法。
  4. 多数の直流機器とパルス機器とを使用して高−kゲート誘電体を有する多数のDUTを試験する方法であって、個々の直流機器で前記DUTに同時に直流信号を印加し、前記パルス機器で前記DUTのパルス測定を順次行って、前記パルス試験の電荷トラッピング効果が最小化されるようにする多チャンネル・パルス試験方法。
  5. 請求項4に記載の方法であって、前記試験はパルスI−V測定の試験である多チャンネル・パルス試験方法。
JP2007293099A 2007-11-12 2007-11-12 多チャンネル・パルス試験方法 Ceased JP2009121835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007293099A JP2009121835A (ja) 2007-11-12 2007-11-12 多チャンネル・パルス試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007293099A JP2009121835A (ja) 2007-11-12 2007-11-12 多チャンネル・パルス試験方法

Publications (1)

Publication Number Publication Date
JP2009121835A true JP2009121835A (ja) 2009-06-04

Family

ID=40814154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293099A Ceased JP2009121835A (ja) 2007-11-12 2007-11-12 多チャンネル・パルス試験方法

Country Status (1)

Country Link
JP (1) JP2009121835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104267271A (zh) * 2014-08-27 2015-01-07 华北电力大学 一种用于电力电子器件动态参数快速获取的电路及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622278A (en) * 1979-07-27 1981-03-02 Fujitsu Ltd Decoder selection system
JPS63258000A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPH0335491A (ja) * 1989-06-30 1991-02-15 Toshiba Corp 半導体メモリ装置
JPH04225182A (ja) * 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
JPH05264651A (ja) * 1992-03-23 1993-10-12 Tekunoroogu:Kk 評価装置
JP2003075469A (ja) * 2001-09-05 2003-03-12 Mitsubishi Electric Corp プローブカードおよび半導体素子のウェーハレベルにおける評価方法
JP2006258686A (ja) * 2005-03-18 2006-09-28 Agilent Technol Inc 信頼性測定装置および測定方法
JP2007198836A (ja) * 2006-01-25 2007-08-09 Agilent Technol Inc Fetの特性を測定する方法および装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622278A (en) * 1979-07-27 1981-03-02 Fujitsu Ltd Decoder selection system
JPS63258000A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPH0335491A (ja) * 1989-06-30 1991-02-15 Toshiba Corp 半導体メモリ装置
JPH04225182A (ja) * 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
JPH05264651A (ja) * 1992-03-23 1993-10-12 Tekunoroogu:Kk 評価装置
JP2003075469A (ja) * 2001-09-05 2003-03-12 Mitsubishi Electric Corp プローブカードおよび半導体素子のウェーハレベルにおける評価方法
JP2006258686A (ja) * 2005-03-18 2006-09-28 Agilent Technol Inc 信頼性測定装置および測定方法
JP2007198836A (ja) * 2006-01-25 2007-08-09 Agilent Technol Inc Fetの特性を測定する方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104267271A (zh) * 2014-08-27 2015-01-07 华北电力大学 一种用于电力电子器件动态参数快速获取的电路及方法

Similar Documents

Publication Publication Date Title
US8120356B2 (en) Measurement methodology and array structure for statistical stress and test of reliabilty structures
US7724017B2 (en) Multi-channel pulse tester
KR20020038588A (ko) 반도체 집적회로의 결함 분석 방법 및 결함 분석 장치
JPH0862308A (ja) 半導体試験装置の測定信号のタイミング校正方法及びその回路
US7868640B2 (en) Array-based early threshold voltage recovery characterization measurement
JP5254794B2 (ja) デジタル信号のタイミングを試験するためのストローブ技法
US20060208754A1 (en) Method and apparatus for a reliability testing
JP2020118640A (ja) キャパシタ検査装置、及びキャパシタ検査方法
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP5215148B2 (ja) 絶縁検査装置および絶縁検査方法
US20090093987A1 (en) Method for accurate measuring stray capacitance of automatic test equipment and system thereof
US8400179B1 (en) Method for load-line correction of pulsed measurements
JP2009121835A (ja) 多チャンネル・パルス試験方法
US8615373B2 (en) Voltage driver for a voltage-driven intelligent characterization bench for semiconductor
JP2007327791A (ja) Fet特性測定装置
CN114895166A (zh) GaN功率器件动态应力老化试验方法和系统
CN114545139A (zh) 一种测试装置及方法
JP2010511866A (ja) 多層セラミックコンデンサ試験のための多点、多パラメータデータアクイジション
US9772371B2 (en) Voltage-driven intelligent characterization bench for semiconductor
RU2686517C1 (ru) Способ проведения испытаний на стойкость сложнофункциональных микросхем к статическому дестабилизирующему воздействию
JPH0689932A (ja) パワーmosfetのバーンイン装置
JP4061533B2 (ja) Icテスタ
RU2324194C1 (ru) Способ разделения интегральных схем по надежности
US20120179943A1 (en) Method for information transfer in a voltage-driven intelligent characterization bench for semiconductor
Kohlhepp et al. Test Setup to Study Threshold Voltage Shift of GaN-HEMTs Under Short-and Long-Term Gate and Drain Bias

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110805

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111007

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131224