[go: up one dir, main page]

JP2009111333A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009111333A
JP2009111333A JP2008133712A JP2008133712A JP2009111333A JP 2009111333 A JP2009111333 A JP 2009111333A JP 2008133712 A JP2008133712 A JP 2008133712A JP 2008133712 A JP2008133712 A JP 2008133712A JP 2009111333 A JP2009111333 A JP 2009111333A
Authority
JP
Japan
Prior art keywords
signal wiring
semiconductor device
wiring
center
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008133712A
Other languages
English (en)
Other versions
JP2009111333A5 (ja
Inventor
Michinari Tetani
道成 手谷
Minoru Fujisaku
実 藤作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008133712A priority Critical patent/JP2009111333A/ja
Priority to US12/207,790 priority patent/US8084859B2/en
Publication of JP2009111333A publication Critical patent/JP2009111333A/ja
Publication of JP2009111333A5 publication Critical patent/JP2009111333A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】外形の変更や新たな工程や費用を発生させることなく、クラックの発生を抑制することを目的とする。
【解決手段】ウェハレベルＣＳＰパッケージにおいて、パッケージ外周部分に配置される外部出力端子近傍の信号配線配置禁止領域１６に配置される信号配線９ｂに対して、その周囲にダミー配線９ａを配置、あるいは信号配線９自体の幅を大きくすることにより、信号配線９に発生する応力を分散することができるため、容易に、表面保護膜のクラックの発生を抑制することができる。
【選択図】図２

Description

本発明は、半導体チップ状態で樹脂封止された、ウェハレベルチップスケールパッケージ構造の半導体装置に関する。
近年、パッケージングされて形成される半導体装置は、電子機器の小型化及び高機能化に伴って、パッケージ自体の小型化及び高密度化により多端子化を要求され、小型で且つ多端子を有するパッケージとして種々のチップスケールパッケージ（ＣＳＰ）が開発されている。
特に、複数の集積回路が形成された半導体ウェハの全面に、絶縁性樹脂膜を形成しておき、形成した絶縁性樹脂膜の上にコンタクトホールを介して集積回路のパッド電極とバンプ等の外部端子とを電気的に接続する配線を形成し、さらに、最終工程において、半導体ウェハをチップ状に分割して形成するウェハレベルＣＳＰ（ＷＬＣＳＰ）は、ベアチップと同等の究極の小型パッケージを実現可能とする技術として近年注目されている。
加えて、従来は半導体チップとは別体で、いわゆる外付け部品であったインダクター素子を、ＷＬＣＳＰ型の半導体装置における絶縁性樹脂膜の上に外部端子との配線材を利用して形成する半導体パッケージが発表されている。このインダクター素子を有するＷＬＣＳＰ型の半導体装置は、携帯機器又は無線ＬＡＮ装置等の数百ＭＨｚから数ＧＨｚのアプリケーションに適用できる超小型の半導体パッケージとしても期待されている。
ここで、従来の半導体装置について図１０、図１１、図１２、図１３を用いて詳細に説明する。
図１０は従来の半導体装置の構成を示す要部断面図とそれに対応した配線配置図、図１１は従来のＷＬＣＳＰの実装状態を示す図、図１２は従来のＷＬＣＳＰの実装状態を示す要部拡大図、図１３は従来のＷＬＣＳＰの実装時の半導体配線付近に印加される荷重と応力集中箇所を示す図である。
また、図１２は図１１中のＡ部の拡大図、図１３は、図１２中のＢ部の拡大図である。
図１０、図１１、図１２、図１３において、１は封止樹脂、２はポスト、３は再配線、４は半田バンプ、５は絶縁膜、６はＡｌ配線パッド、７はＡｌ配線インダクター、８は第１の信号配線、９は第２の信号配線、１０は表面保護膜、１１は層間絶縁膜、１２は半導体基板、１３は実装基板、１４は実装基板端子、１７はクラック、１８はＷＬＣＳＰ、１９は応力集中箇所である。
まず、従来の半導体装置の構成について図１０を用いて説明する。図１０に示すように半導体装置は、半導体基板１２上に、例えば、ＭＯＳ型トランジスタのような半導体素子や、ＰＮ接合にて形成されているダイオード、バイポーラ型トランジスタなどの半導体素子が形成されている。半導体基板１２上を層間膜絶縁膜１１で覆い半導体素子を保護している。また、半導体素子から信号を導通するための第１の信号配線８や、多層配線技術を用いて第１の信号配線８上に層間絶縁膜１１にて電気的に絶縁された第２の信号配線９や、Ａｌ配線インダクター７、外部へ信号を取り出す為のＡｌ配線パッド６が配置されている。これらのものは、表面保護膜１０により、電気的、又は、外界からの雰囲気的に絶縁され保護される。
次に、Ａｌ配線パッド６から実際に外部へ信号を取り出すために、再配線３を用い、半田バンプ４下まで配線が配置されている。半田バンプ４と再配線３は、実装信頼性向上の為、ポスト２を介して接続されている。ポスト２及び再配線３は外部的衝撃や雰囲気から守るため、封止樹脂１にて保護されている。また、実装基板へ接続する接点となる半田バンプ４がポスト２上に形成されている。ここで、第２の信号配線９、Ａｌ配線パッド６、Ａｌ配線インダクター７は、インダクター特性値を考慮し、約２μｍ程度の厚い膜厚の配線を使用する。相対的に、第２の信号配線９に対して表面保護膜１０は薄く形成される。
また、第２の信号配線９は、図１１におけるＡ部の様なＷＬＣＳＰ１８の再外周の端子で、図１２におけるＢ部の様なポスト２の外周部直下に配置されている。
図１１において、ＷＬＣＳＰ１８は、半田バンプ４の面を下側にして実装基板１３上に形成され、実装基板端子１３に載置される。その後、熱処理工程（２２０〜２６０℃）を実施し、半田バンプ４が溶融し、実装基板端子１４と接合される（例えば、特許文献１参照）。
図１３は、ＷＬＣＳＰ１８は半田バンプ４を配置しているＷＬＣＳＰ１８の再外周部分に配置されている半田バンプ４及びポスト２下に配置された第２の信号配線９及び表面保護膜１０について、熱処理工程時に発生する周辺の部材の荷重の印加状態と、応力集中箇所１９の位置を示したものである。
特開平７−２７３２９２号公報
しかしながら、従来のＷＬＣＳＰにおいて、図１０及び図１３に示す第２の信号配線９がポスト２の外周部直下に配置された場合において、そのポスト２が、ＷＬＣＳＰ１８の出力端子が並んでいるパッケージの外周部に配置された時、ＷＬＣＳＰ１８を実装基板１３に実装し、熱処理後、ＷＬＣＳＰの場合は、パッケージに使用するパッケージ内配線を第２の信号線９と表面保護膜１０上に直接形成することを特徴とするパッケージの為、第２の信号配線９や表面保護膜１０に表面保護膜１０を破壊する様な大きさの応力が発生し、表面保護膜１０にクラック１７が発生するという問題点があった。
本発明の半導体装置は、前記従来技術の問題を解決することに指向するものであり、外形の変更や新たな工程や費用を発生させることなく、クラックの発生を抑制することを目的とする。
前記の目的を達成するために、本発明に係る請求項１に記載された半導体装置は、外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、基板平面と平行な平面で、隣接する前記外部端子の重心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線と、前記信号配線の周囲の同一配線層に配置されるダミー配線とを有することを特徴とする。
請求項２に記載された半導体装置は、外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、前記半導体装置のパッケージ端から基板平面と平行な平面で前記外部端子の重心に垂線を引き、前記垂線を中心に前記重心から１４０°の扇角を持った範囲と、前記重心を中心に前記外部端子端までの最短の長さの５分の４を半径とした円弧と前記重心を中心に前記外部端子端までの最長の長さの５分の６を半径とした円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線と、前記信号配線と同一配線層の周囲に配置されるダミー配線とを有することを特徴とする。
請求項３に記載された半導体装置は、基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、隣接する前記外バンプの基板平面と平行な平面での中心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線と、前記信号配線の周囲の同一配線層に配置されるダミー配線とを有することを特徴とする。
請求項４に記載された半導体装置は、基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、前記半導体装置のパッケージ端から前記外部端子の平面円の中心に垂線を引き、前記垂線を中心に前記平面円の中心から１４０°の扇角を持った範囲と、前記平面円の中心を中心に前記外部端子半径の５分の４の円弧と前記平面円の中心を中心に前記外部端子半径の５分の６の円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線と、前記信号配線と同一配線層の周囲に配置されるダミー配線とを有することを特徴とする。
請求項５に記載された半導体装置は、請求項３または請求項４のいずれかに記載の半導体装置において、前記バンプの下層にポストを備えることを特徴とする。
請求項６に記載された半導体装置は、請求項３または請求項４のいずれかに記載の半導体装置において、前記バンプの下層にアンダーバンプメタル膜を備えることを特徴とする。
請求項７に記載された半導体装置は、請求項１〜請求項６のいずれかに記載の半導体装置において、前記ダミー配線が、前記信号配線と２μｍ以上の隙間を開け、前記信号配線の周囲を連続的に囲っている事を特徴とする。
請求項８に記載された半導体装置は、請求項１〜請求項６のいずれかに記載の半導体装置において、前記ダミー配線が、前記信号配線の幅寸法以上の隙間を開け、前記信号配線に平行して１または複数本配置される事を特徴とする。
請求項９に記載された半導体装置は、請求項１〜請求項６のいずれかに記載の半導体装置において、前記ダミー配線が、前記信号配線と２μｍ以上の隙間を開け、前記信号配線に平行して１または複数本配置される事を特徴とする。
請求項１０に記載された半導体装置は、外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、基板平面と平行な平面で隣接する前記外部端子の重心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする。
請求項１１に記載された半導体装置は、外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、前記半導体装置のパッケージ端から基板平面と平行な平面で前記外部端子の重心に垂線を引き、前記垂線を中心に前記重心から１４０°の扇角を持った範囲と、前記重心を中心に前記外部端子端までの最短の長さの５分の４を半径とした円弧と前記重心を中心に前記外部端子端までの最長の長さの５分の６を半径とした円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする。
請求項１２に記載された半導体装置は、基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、隣接する前記外バンプの基板平面と平行な平面での中心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする。
請求項１３に記載された半導体装置は、基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、前記半導体装置のパッケージ端から前記外部端子の平面円の中心に垂線を引き、前記垂線を中心に前記平面円の中心から１４０°の扇角を持った範囲と、前記平面円の中心を中心に前記外部端子半径の５分の４の円弧と前記平面円の中心を中心に前記外部端子半径の５分の６の円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする。
請求項１４に記載された半導体装置は、請求項１２または請求項１３のいずれかに記載の半導体装置において、前記バンプの下層にポストを備えることを特徴とする。
請求項１５に記載された半導体装置は、請求項１２または請求項１３のいずれかに記載の半導体装置において、前記バンプの下層にアンダーバンプメタル膜を備えることを特徴とする。
請求項１６に記載された半導体装置は、請求項１０〜請求項１５のいずれかに記載の半導体装置において、前記信号配線禁止領域に配置される信号配線の線幅を１０μｍ以上にすることを特徴とする。
請求項１７に記載された半導体装置は、請求項１〜請求項１６のいずれかに記載の半導体装置において、前記複数の配線は、Ａｌを含んだ材料であり、厚さは１．５μｍ以上であることを特徴とする。
以上により、外形の変更や新たな工程や費用を発生させることなく、クラックの発生を抑制することができる。
本発明によれば、ウェハレベルＣＳＰパッケージにおいて、パッケージ外周部分に配置される外部出力端子近傍の配線禁止領域に配置される信号配線に対して、その周囲にダミー配線を配置、あるいは信号配線自体の幅を大きくすることにより、信号配線に発生する応力を分散することができるため、容易に、表面保護膜のクラックの発生を抑制することができる。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明の半導体装置の構成を示す要部断面図である。また、図２は半導体装置の構成を示す要部断面図とそれに対応した配線配置平面図である。図３は本発明の半導体装置における信号配線配置禁止領域をＷＬＣＳＰ内で説明する図、図４は本発明の半導体装置における信号配線配置禁止領域におけるＷＬＣＳＰの端面の近さを説明する図、図５は本発明の半導体装置における信号配線配置禁止領域を説明する図である。図６は第一の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図である。図７は第二の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図である。図８は第三の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図である。図９は第四の実施の形態における半導体装置の構成を示す要部断面図である。
ここで、前記背景技術を示す図１０において説明した構成部材に対応し、同等の機能を有するものには同一の符号を付して示す。
図１、図２、図３、図４、図５、図６、図７、図８、図９において、１は封止樹脂、２はポスト、３は再配線、４は平面形状が円形の半田バンプ、５は絶縁膜、６はＡｌ配線パッド、７はＡｌ配線インダクター、８は第１の信号配線、９は第２の信号配線、１０は表面保護膜、１１は層間絶縁膜、１２は半導体基板、１５は表面に半田バンプ４が形成されたＷＬＣＳＰの半田バンプ４形成領域近傍のＷＬＣＳＰ側面、１６は信号配線配置禁止領域、２０はＵＢＭ（アンダーバンプメタル膜）である。なお、第２の信号配線９のなかで、電気信号を流す実配線を配線９ｂ、電気信号を流さないダミー配線を配線９ａ、配線９ｃとする。
図１及び図２に示すように、本発明における半導体装置は、半導体基板１２上に、例えば、ＭＯＳ型トランジスタのような半導体素子や、ＰＮ接合にて形成されているダイオード、バイポーラ型トランジスタなどの半導体素子が形成されている。半導体基板１２上を層間膜絶縁膜１１で覆い半導体素子を保護している。また、半導体素子から信号を導通するための第１の信号配線８や、多層配線技術を用いて、第１の信号配線８上に、層間絶縁膜１１にて電気的に絶縁された、第２の信号配線９や、Ａｌ配線インダクター７、外部へ信号を取り出す為のＡｌ配線パッド６が配置されている。これらのものは、表面保護膜１０により、電気的、又は、外界からの雰囲気的に絶縁され保護される。ここで、第２の信号配線９の配線材料はＡｌを含んだ材料であることが望ましく、第２の信号配線９、Ａｌ配線パッド６、Ａｌ配線インダクター７は、インダクター特性値を考慮し、約１．５μｍ以上の厚い膜厚の配線を使用する。そして、第２の信号配線９に対して、相対的に、表面保護膜１０は薄く形成される。
また、Ａｌ配線パッド６から、実際に外部へ信号を取り出すために、再配線３を用い配線を半田バンプ４下まで配置している。半田バンプ４と再配線３は、実装信頼性向上の為、ポスト２を介して接続されている。ポスト２及び再配線３は外部的衝撃や雰囲気から守るため、封止樹脂１にて保護されている。実装基板へ接続する接点となる半田バンプ４がポスト２上に形成されている。
ここで、第２の信号配線９は、ポスト２の外周部直下に配置されており、信号配線９ｂは実際に信号を伝える為の配線である。また、信号配線９ａ、９ｃはダミー配線であり、信号の伝達には用いない配線である。
図３は信号配線領域１６をＷＬＣＳＰのどの部分に当たるかを説明する為の図である。
図３（ａ）はＷＬＣＳＰ全体を半田バンプ形成面から見た斜視図、図３（ｂ）はＷＬＣＳＰ側面部１５と周辺の端子の中心を表す図面、図３（ｃ）はＷＬＣＳＰ側面部１５と周辺の端子の中心からなる信号配線配置禁止領域１６を表す図面、図４は信号配線配置禁止領域１６について、図３の拡大として、ＷＬＣＳＰの端に近い側のポスト２の半分側を説明する図である。
図３に示すように、ＷＬＣＳＰにおける最外周の端子の中心を結ぶ線とＷＬＣＳＰ側面１５の間をＷＬＣＳＰ内での信号配線配置禁止領域１６と設定する。
言い換えると、図４に示すように、信号配線配置禁止領域１６は、ＷＬＣＳＰ側面１５からポスト２の中心までに位置される事を示す。
図５は、信号配線配置禁止領域１６について、さらに範囲を限定する場合を説明するものであり、その為、ポスト２を抜き出したものである。ＷＬＣＳＰ側面１５、つまり、パッケージの側面に近い半田バンプ４（図１参照）及びポスト２から形成されるＷＬＣＳＰの外部端子において、ＷＬＣＳＰ側面１５から、半田バンプ４つまりポスト２の半導体基板と平行な平面における平面円形の中心点（以下平面円の中心と称す）に垂線を引きだす。半田バンプ４の平面円の中心を中心点として垂線から左右７０°開いた扇形状領域と、平面中心からの半径が半田パンプ４の半径の５分の４〜５分の６の領域との重なった部分を信号配線配置禁止領域１６とする。
このように図３〜図５に示す信号配線禁止領域１６に、配線９ｂを単独で配置した場合が従来の半導体装置であるが、配線９ｂを単独とせず、配線９ａ、９ｃを同時に配置する事により、配線９ｂに直接応力が発生することなく、配線９ａ、配線９ｃに応力が分散するため、配線９ｂ周りの保護膜１０の破壊を防ぐ事が可能となる。
本発明は、熱処理により応力が集中して発生する信号配線配置禁止領域１６に第２の信号配線９を配置する際に、実動作に用いられる配線９ｂとその周囲にダミー配線９ａ等を設けることにより、熱処理時の応力を分散することができるため、外形の変更や新たな工程や費用を発生させることなく、実動作に用いられる表面保護膜にクラックが発生することを抑制することができる。
ここで、実配線とダミー配線との間隔を配線幅以上、例えば配線幅が２．０μｍの場合には２．０μｍ以上とすることが望ましい。配線幅以上間隔を開けることにより、配線９ｂに直接応力が発生することなく、配線９ａ、配線９ｃに応力が分散されるため、配線９ｂ周りの保護膜１０の破壊を防ぐ事が可能となる。
以下、信号配線配置禁止領域１６における第２の信号配線９の構成についての具体的な実施の形態について詳細に説明する。
（第一の実施の形態）
図６は、第一の実施の形態を示すものである。第２の信号配線９がポスト２のＷＬＣＳＰ側面１５付近の信号配線配置禁止領域１６に配置されている。第２の信号配線９のなかで、電気信号を流す実配線を配線９ｂ、電気信号を流さないダミー配線を配線９ａ、９ｃとする。電気信号を流す第２の信号配線９ｂの両側に、電気信号を流さない配線９ａ及び９ｃが配置される事によって、ＷＬＣＳＰ実装時の熱処理工程により発生する応力が、第２の信号配線９ｂのみならず第２の信号配線９ａ、第２の信号配線９ｃに分散されて第２の信号配線９ｂ単体に発生する応力が減少する。このことより、第２の信号配線９全体に均一に応力が発生し、表面保護膜１０にクラックが発生することを抑制し、信頼性に優れた半導体装置を提供する事が可能となる。
ここでは、実配線をはさんで平行にダミー配線を２本配置する例を説明したが、実配線に平行に配置されるダミー配線は１本でも良く、２本以上配置しても良い。
（第二の実施の形態）
図７は、第二の実施の形態を示すものである。第２の信号配線９がポスト２のＷＬＣＳＰ側面１５付近の信号配線配置禁止領域１６に配置されている。第２の信号配線９のなかで、電気信号を流す実配線を配線９ｂ、電気信号を流さないダミー配線を配線９ａとする。電気信号を流す第２の信号配線９ｂの周囲を連続的に囲むように、電気信号を流さない配線９ａが配置される事によって、ＷＬＣＳＰ実装時の熱処理工程により発生する応力が第２の信号配線９ｂ単体のみならず第２の信号配線９ａに分散されて第２の信号配線９ｂ単体に発生する応力が減少する。このことより、第２の信号配線９全体に均一に応力が発生し、表面保護膜１０にクラックが発生することを抑制し、信頼性に優れた半導体装置を提供する事が可能となる。
（第三の実施の形態）
図８は、第三の実施の形態を示すものである。第２の信号配線９がポスト２のＷＬＣＳＰ側面１５付近の信号配線配置禁止領域１６に配置されている。電気信号を流して実動作に用いる第２の信号配線９は、配線幅を１０μｍ以上確保する。配線幅が１０μｍ以上あることにより、ＷＬＣＳＰ実装時の熱処理工程により発生する応力が、第２の信号配線９が一般的な２μｍ幅の場合より、第２の信号配線９の幅が１０μｍ分に分散される。このことより、第２の信号配線９全体に均一に応力が発生し、表面保護膜１０にクラックが発生することを抑制し、信頼性に優れた半導体装置を提供する事が可能となる。
また、配線幅として、信号配線の厚みの５倍にすることにより、信号配線の横方向に発生する応力が小さくなるため、同様の効果を得ることができる。
（第四の実施の形態）
図９は、第四の実施の形態を示すものである。なお、図１と同じ構成部材については同じ符号を付し、説明を省略する。
第四の実施の形態におけるＷＬＣＳＰは、ポスト２を有しない形態であり、上述のＷＬＣＳＰに対して、再配線３の上に、直接半田バンプ４をポスト２の代わりにＵＢＭ２０上に形成されている。
このような形態のＷＬＣＳＰにおいても、信号配線配置禁止領域１６に、第一の実施の形態〜第三の実施の形態におけるような、ダミー配線９ａあるいはダミー配線９ｂを設けたり、電気信号を流して実動作に用いる第２の信号配線９の配線幅を１０μｍ以上確保したりすることにより、ＷＬＣＳＰ実装時の熱処理工程により発生する応力が分散される。このことより、第一の実施の形態〜第三の実施の形態と同様に表面保護膜１０にクラックが発生することを抑制し、信頼性に優れた半導体装置を提供する事が可能となる。
同様に、平面中心からの半径が半田パンプの半径の５分の４〜５分の６の領域との重なった部分を、重心を中心に外部端子端までの最短の長さの５分の４を半径とした円弧と重心を中心に外部端子端までの最長の長さの５分の６を半径とした円弧とで囲まれた範囲とすることができる。
本発明は、クラックの発生を抑制することができ、半導体チップ状態で樹脂封止された、ウェハレベルチップスケールパッケージ構造の半導体装置等に有用である。
本発明の半導体装置の構成を示す要部断面図 半導体装置の構成を示す要部断面図とそれに対応した配線配置平面図 本発明の半導体装置における信号配線配置禁止領域をＷＬＣＳＰ内で説明する図 本発明の半導体装置における信号配線配置禁止領域におけるＷＬＣＳＰの端面の近さを説明する図 本発明の半導体装置における信号配線配置禁止領域の詳細を説明する図 第一の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図 第二の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図 第三の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図 第四の実施の形態における信号配線配置禁止領域の信号配線の構成を示す図 従来の半導体装置の構成を示す要部断面図とそれに対応した配線配置図 従来のＷＬＣＳＰの実装状態を示す図 従来のＷＬＣＳＰの実装状態を示す要部拡大図 従来のＷＬＣＳＰの実装時の半導体配線付近に印加される荷重と応力集中箇所を示す図
符号の説明
１ 封止樹脂
２ ポスト
３ 再配線
４ 半田バンプ
５ 絶縁膜
６ Ａｌ配線パッド
７ Ａｌ配線インダクター
８ 第１の信号配線
９ 第２の信号配線
９ａ 配線
９ｂ 配線
９ｃ 配線
１０ 表面保護膜
１１ 層間絶縁膜
１２ 半導体基板
１３ 実装基板
１４ 実装基板端子
１５ ＷＬＣＳＰ側面
１６ 信号配線配置禁止領域
１７ クラック
１８ ＷＬＣＳＰ
１９ 応力集中箇所
２０ ＵＢＭ

Claims (17)

  1. 外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    基板平面と平行な平面で、隣接する前記外部端子の重心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線と、
    前記信号配線の周囲の同一配線層に配置されるダミー配線とを有することを特徴とする半導体装置。
  2. 外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    前記半導体装置のパッケージ端から基板平面と平行な平面で前記外部端子の重心に垂線を引き、前記垂線を中心に前記重心から１４０°の扇角を持った範囲と、前記重心を中心に前記外部端子端までの最短の長さの５分の４を半径とした円弧と前記重心を中心に前記外部端子端までの最長の長さの５分の６を半径とした円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線と、
    前記信号配線と同一配線層の周囲に配置されるダミー配線とを有することを特徴とする半導体装置。
  3. 基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    隣接する前記外バンプの基板平面と平行な平面での中心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線と、
    前記信号配線の周囲の同一配線層に配置されるダミー配線とを有することを特徴とする半導体装置。
  4. 基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    前記半導体装置のパッケージ端から前記外部端子の平面円の中心に垂線を引き、前記垂線を中心に前記平面円の中心から１４０°の扇角を持った範囲と、前記平面円の中心を中心に前記外部端子半径の５分の４の円弧と前記平面円の中心を中心に前記外部端子半径の５分の６の円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線と、
    前記信号配線と同一配線層の周囲に配置されるダミー配線とを有することを特徴とする半導体装置。
  5. 前記バンプの下層にポストを備えることを特徴とする請求項３または請求項４のいずれかに記載の半導体装置。
  6. 前記バンプの下層にアンダーバンプメタル膜を備えることを特徴とする請求項３または請求項４のいずれかに記載の半導体装置。
  7. 前記ダミー配線が、前記信号配線と２μｍ以上の隙間を開け、前記信号配線の周囲を連続的に囲っている事を特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
  8. 前記ダミー配線が、前記信号配線の幅寸法以上の隙間を開け、前記信号配線に平行して１または複数本配置される事を特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
  9. 前記ダミー配線が、前記信号配線と２μｍ以上の隙間を開け、前記信号配線に平行して１または複数本配置される事を特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
  10. 外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    基板平面と平行な平面で隣接する前記外部端子の重心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする半導体装置。
  11. 外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    前記半導体装置のパッケージ端から基板平面と平行な平面で前記外部端子の重心に垂線を引き、前記垂線を中心に前記重心から１４０°の扇角を持った範囲と、前記重心を中心に前記外部端子端までの最短の長さの５分の４を半径とした円弧と前記重心を中心に前記外部端子端までの最長の長さの５分の６を半径とした円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする半導体装置。
  12. 基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    隣接する前記外バンプの基板平面と平行な平面での中心を結ぶ線上と前記半導体装置のパッケージ端との間の領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする半導体装置。
  13. 基板主面と平行な平面が円形形状のバンプにより形成される外部端子を備えるウェハレベルチップスケールパッケージ構造の半導体装置であって、
    前記半導体装置のパッケージ端から前記外部端子の平面円の中心に垂線を引き、前記垂線を中心に前記平面円の中心から１４０°の扇角を持った範囲と、前記平面円の中心を中心に前記外部端子半径の５分の４の円弧と前記平面円の中心を中心に前記外部端子半径の５分の６の円弧とで囲まれた範囲とが重なる領域を信号配線禁止領域と想定し、
    前記信号配線禁止領域に配置される信号配線の線幅を前記信号配線の厚みの５倍以上の幅にすることを特徴とする半導体装置。
  14. 前記バンプの下層にポストを備えることを特徴とする請求項１２または請求項１３のいずれかに記載の半導体装置。
  15. 前記バンプの下層にアンダーバンプメタル膜を備えることを特徴とする請求項１２または請求項１３のいずれかに記載の半導体装置。
  16. 前記信号配線禁止領域に配置される信号配線の線幅を１０μｍ以上にすることを特徴とする請求項１０〜請求項１５のいずれかに記載の半導体装置。
  17. 前記複数の配線は、Ａｌを含んだ材料であり、厚さは１．５μｍ以上であることを特徴とする請求項１〜請求項１６のいずれかに記載の半導体装置。
JP2008133712A 2007-10-12 2008-05-22 半導体装置 Pending JP2009111333A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008133712A JP2009111333A (ja) 2007-10-12 2008-05-22 半導体装置
US12/207,790 US8084859B2 (en) 2007-10-12 2008-09-10 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007265973 2007-10-12
JP2008133712A JP2009111333A (ja) 2007-10-12 2008-05-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2009111333A true JP2009111333A (ja) 2009-05-21
JP2009111333A5 JP2009111333A5 (ja) 2011-06-23

Family

ID=40779469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133712A Pending JP2009111333A (ja) 2007-10-12 2008-05-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2009111333A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508954A (ja) * 2009-10-23 2013-03-07 エーティーアイ・テクノロジーズ・ユーエルシー 半導体ダイにおける応力を軽減するためのルーティング層
US9035471B2 (en) 2009-10-23 2015-05-19 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP2016518730A (ja) * 2013-05-20 2016-06-23 クアルコム，インコーポレイテッド 上面および側壁保護のためのモールドを備える半導体デバイス

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314452A (ja) * 1986-07-04 1988-01-21 Hitachi Chem Co Ltd 半導体装置
JPH0338043A (ja) * 1989-07-05 1991-02-19 Hitachi Ltd 半導体集積回路装置
JPH0574770A (ja) * 1991-07-09 1993-03-26 Yamaha Corp 半導体装置
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JP2003068734A (ja) * 2001-08-23 2003-03-07 Seiko Epson Corp 半導体装置およびその製造方法
JP2003318177A (ja) * 2002-04-19 2003-11-07 Sharp Corp 半導体集積回路装置
JP2004273591A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2005050963A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2006066505A (ja) * 2004-08-25 2006-03-09 Fujikura Ltd 半導体装置およびこれを備えた電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314452A (ja) * 1986-07-04 1988-01-21 Hitachi Chem Co Ltd 半導体装置
JPH0338043A (ja) * 1989-07-05 1991-02-19 Hitachi Ltd 半導体集積回路装置
JPH0574770A (ja) * 1991-07-09 1993-03-26 Yamaha Corp 半導体装置
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JP2003068734A (ja) * 2001-08-23 2003-03-07 Seiko Epson Corp 半導体装置およびその製造方法
JP2003318177A (ja) * 2002-04-19 2003-11-07 Sharp Corp 半導体集積回路装置
JP2004273591A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2005050963A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2006066505A (ja) * 2004-08-25 2006-03-09 Fujikura Ltd 半導体装置およびこれを備えた電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508954A (ja) * 2009-10-23 2013-03-07 エーティーアイ・テクノロジーズ・ユーエルシー 半導体ダイにおける応力を軽減するためのルーティング層
US9035471B2 (en) 2009-10-23 2015-05-19 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US9059159B2 (en) 2009-10-23 2015-06-16 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP2016518730A (ja) * 2013-05-20 2016-06-23 クアルコム，インコーポレイテッド 上面および側壁保護のためのモールドを備える半導体デバイス
US10141202B2 (en) 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection

Similar Documents

Publication Publication Date Title
US8084859B2 (en) Semiconductor device
US9831282B2 (en) Electronic device package and fabricating method thereof
US20060273463A1 (en) Semiconductor device and mounting structure thereof
CN104241235B (zh) 半导体器件
US10020298B2 (en) ESD protection device
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
US20170271286A1 (en) Semiconductor device capable of dispersing stresses
US7863719B2 (en) Wafer level chip scale package
JP2009111333A (ja) 半導体装置
JP2005026679A (ja) 半導体装置
JP2006294704A (ja) 半導体装置
JP2006005101A (ja) 半導体装置
JP2021125526A (ja) 半導体装置、および半導体装置の製造方法
JP4890827B2 (ja) 半導体装置
JP2007184654A (ja) 半導体装置
JP2010050136A (ja) 半導体装置
CN107403764B (zh) 电子封装件
JP2007134552A (ja) 半導体装置
JP2005142281A (ja) 半導体集積回路チップ及び半導体集積回路装置
JP2005079431A (ja) 半導体装置
CN117096124A (zh) 电子封装件及其电子结构
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110511

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008