JP2009099084A - 変換装置 - Google Patents
変換装置 Download PDFInfo
- Publication number
- JP2009099084A JP2009099084A JP2007272136A JP2007272136A JP2009099084A JP 2009099084 A JP2009099084 A JP 2009099084A JP 2007272136 A JP2007272136 A JP 2007272136A JP 2007272136 A JP2007272136 A JP 2007272136A JP 2009099084 A JP2009099084 A JP 2009099084A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- unit
- point number
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 62
- 238000012545 processing Methods 0.000 claims abstract description 27
- 238000004364 calculation method Methods 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 239000000284 extract Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/24—Conversion to or from floating-point codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2614—Peak power aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】マルチキャリア信号に対して、浮動小数点数から固定小数点数への変換を実行する場合に、信号の値に応じてビット幅の位置を調節したい。
【解決手段】ビット変換部34は、FFT部32から、周波数領域に変換されたマルチキャリア信号であって、かつ浮動小数点数として示されたマルチキャリア信号を入力する。ビット変換部34は、マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定し、特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する。また、ビット変換部34は、決定したビット幅の位置を使用しながら、浮動小数点数から固定小数点数へマルチキャリア信号を変換する。ビット変換部34は、変換したマルチキャリア信号を、固定小数点数の演算を実行する受信処理部38へ出力する。
【選択図】図1
【解決手段】ビット変換部34は、FFT部32から、周波数領域に変換されたマルチキャリア信号であって、かつ浮動小数点数として示されたマルチキャリア信号を入力する。ビット変換部34は、マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定し、特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する。また、ビット変換部34は、決定したビット幅の位置を使用しながら、浮動小数点数から固定小数点数へマルチキャリア信号を変換する。ビット変換部34は、変換したマルチキャリア信号を、固定小数点数の演算を実行する受信処理部38へ出力する。
【選択図】図1
Description
本発明は、変換技術に関し、特に浮動小数点数を固定小数点数へ変換する変換装置に関する。
デジタル信号処理における小数点数の表現方式として、固定小数点数と浮動小数点数とがある。固定小数点数は、整数部分に使用するビット数と、小数部分に使用するビット数を予め固定して表現する。また、固定小数点演算による四則演算において、加算や減算は、そのまま整数同士の加減算としてなされる。一方、浮動小数点数は、次の3つのデータで数値を表現する。ひとつ目は、1ビットの符号部であり、ふたつ目は、符号なし整数の仮数部であり、3つ目は、符号付き整数の指数部である。浮動小数点数では、数値の絶対値が(仮数部)×(基数)(指数部)と示される。固定小数点数は、浮動小数点数に比べて表現できる値の範囲がはるかに狭いが、情報落ちが起こらず、高速に演算される。一方、浮動小数点数は、表現できる値の範囲が広くなるものの、固定小数点数の演算と比べて演算速度が遅い(例えば、特許文献1参照)。
特開2002−288151号公報
近年、無線通信システムでの伝送速度を高速にするために、OFDM(Orthogonal Frequency Division Multiplexing)変調方式が使用されている。また、OFDM変調方式を利用したアクセス方式であるOFDMA(Orthogonal Frequency Division Multiple Access)方式も使用されている。このようなOFDM変調方式やOFDMA方式では、送信側にIFFT(Inverse Fast Fourier Transform)が使用され、受信側にFFT(Fast Fourier Transform)が使用される。使用できるビット数(以下、「ビット幅」ともいう)は有限であるので、表現できる値の範囲をなるべく広げるために、例えば、FFTでは、浮動小数点数の演算がなされる。一方、FFTがなされた信号に対する信号処理には、高速性が要求されるので、当該信号処理のために、固定小数点数の演算がなされる。このような状況下では、FFT処理の後、信号処理がなされる前に、浮動小数点数から固定小数点数への変換がなされる。
OFDMAに対応した基地局装置が信号を送信する場合、端末装置へのチャネルの割当状況によって、使用されるサブキャリア数が大きく異なる。また、使用されるサブキャリア数が少なくなるほど、IFFT後の信号の振幅は小さくなり、使用されるサブキャリア数が多くなるほど、IFFT後の信号の振幅は大きくなる。ここでは、便宜上、前者を第1ケースといい、後者を第2ケースという。端末装置は、AGCにて受信レベルを調節した後に、FFTを実行する。受信した信号の振幅は、第1ケースおよび第2ケースにかかわらず、AGCによって同等になっている。そのため、FFT後の各サブキャリア信号の振幅は、第1ケースの方が第2ケースよりも大きくなる。
浮動小数点数から固定小数点数への変換は、固定のビット位置に配置したビット幅によって、浮動小数点数にて示された値を切り出すことに相当する。ビット幅の位置が適切でなければ、オーバフローやアンダーフローが発生する。ここで、第1ケースに適したビット幅の位置と、第2ケースに適したビット幅の位置とは、大きく異なる。そのため、両者に適するように、ビット幅の位置を調節することが必要になる。
本発明はこうした状況に鑑みてなされたものであり、その目的は、マルチキャリア信号に対して、浮動小数点数から固定小数点数への変換を実行する場合に、信号の値に応じてビット幅の位置を調節する技術を提供することにある。
上記課題を解決するために、本発明のある態様の変換装置は、周波数領域に変換されたマルチキャリア信号であって、かつ浮動小数点数として示されたマルチキャリア信号を入力する入力部と、入力部において入力したマルチキャリア信号に対して、浮動小数点数から固定小数点数への変換を実行する変換部と、変換部において変換したマルチキャリア信号を、固定小数点数の演算を実行する信号処理装置へ出力する出力部とを備える。変換部は、マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定する特定部と、特定部において特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する決定部と、決定部において決定したビット幅の位置を使用しながら、マルチキャリア信号を変換する処理部とを備える。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、マルチキャリア信号に対して、浮動小数点数から固定小数点数への変換を実行する場合に、信号の値に応じてビット幅の位置を調節できる。
本発明を具体的に説明する前に、まず概要を述べる。本発明の実施例は、基地局装置と、少なくともひとつの端末装置によって構成される通信システムに関する。通信システムでは、複数のタイムスロットが時間分割多重されることによって、各フレームが形成され、複数のサブチャネルが周波数分割多重されることによって、各タイムスロットが形成されている。また、各サブチャネルは、マルチキャリア信号によって形成されている。ここで、マルチキャリア信号としてOFDM信号が使用されており、周波数分割多重としてOFDMAが使用されている。基地局装置は、各タイムスロットに含まれた複数のサブチャネルのそれぞれを端末装置に割り当てることによって、複数の端末装置との通信を実行する(以下、タイムスロットとサブチャネルによって特定される単位を「バースト」という)。
以下では、説明を明瞭にするために、基地局装置から端末装置へ向かう下り回線を説明の対象とする。そのため、基地局装置が送信装置に相当し、端末装置が受信装置に相当する。基地局装置が送信時に少しのサブチャネルしか使用しないこともあれば、多くのサブチャネルを使用することもある。つまり、前述の第1ケースと第2ケースとが、本実施例においても存在する。また、端末装置の受信機能が前述のように構成されていれば、第1ケースと第2ケースのそれぞれに適するように、ビット幅の位置を調節することが必要になる。これに対応するため、本実施例に係る端末装置は、次の処理を実行する。
端末装置は、FFTを浮動小数点演算にて実行する。そのため、各サブキャリアに対応した信号は、浮動小数点数にて示される。ここで、浮動小数点数のビット数は、変換後に生成される固定小数点数のビット数よりも多いものとする。例えば、前者が48ビットであり、後者が16ビットである。つまり、処理の精度を向上させるために、処理の前方でのビット数は、後方でのビット数よりも大きくなるように設計される。端末装置は、48ビットにて示された信号のうち、有効な値が示されている最上位のビットの位置を特定し、特定したビットを先頭として、16ビットの値を抽出する。一般的に、サブキャリア毎に信号の値は異なるので、抽出された16ビットの位置も異なる。後段では、固定小数点数の値に対する受信処理が実行されるが、その際、すべてのサブキャリアにわたって、ビット幅の位置は共通である方が好ましい。そのため、端末装置は、各サブキャリアでの最上位ビットのうち、最も大きいビット位置を特定し、特定したビット位置を先頭とした16ビットをビット幅の位置として特定する。
図1は、本発明の実施例に係る通信システム100の構成を示す。通信システム100は、基地局装置10、端末装置20を含む。基地局装置10は、変調部12、IFFT部14、RF部16、基地局用アンテナ18を含み、端末装置20は、端末用アンテナ22、周波数変換部24、AGC26、A/D部28、フィルタ部30、FFT部32、ビット変換部34、IQシフト部36、受信処理部38、制御部40を含む。
基地局装置10は、一端に無線ネットワークを介して端末装置20を接続し、他端に図示しない有線ネットワークを接続する。また、端末装置20は、無線ネットワークを介して基地局装置10に接続する。基地局装置10は、複数のタイムスロットと、複数のサブチャネルを有しているので、複数のタイムスロットによってTDMAを実行しつつ、複数のサブチャネルによってOFDMAを実行する。前述のごとく、タイムスロットとサブチャネルとを組み合わせた単位がバーストとして規定されており、基地局装置10は、複数の端末装置20のそれぞれに対してバーストを割り当てることによって、複数の端末装置20との通信を実行する。具体的には、基地局装置10は、複数のサブチャネルのうちのいずれかを制御チャネルに規定する。基地局装置10は、制御チャネルにおいて、BCCHのような報知信号を定期的に送信する。
端末装置20は、BCCHを受信することによって基地局装置10の存在を認識するとともに、基地局装置10に対してレンジングを要求する。また、基地局装置10は、当該レンジングに応答する。レンジングとは、端末装置20の周波数オフセットおよびタイミングオフセットを補正するための処理であるが、レンジングには公知の技術が使用されればよいので、ここでは説明を省略する。その後、端末装置20は、基地局装置10に対してバースト割当の要求信号を送信し、基地局装置10は、受信した要求信号に応答して、端末装置20にバーストを割り当てる。
また、基地局装置10は、端末装置20に割り当てたバーストに関する情報を送信し、端末装置20は、割り当てられたバーストを使用しながら、基地局装置10との通信を実行する。その結果、端末装置20から送信されたデータは、基地局装置10を介して、有線ネットワークに出力され、最終的に有線ネットワークに接続された図示しない通信装置に受信される。また、通信装置から端末装置20への方向にもデータは伝送される。前述のごとく、ここでは、基地局装置10から端末装置20への下り回線のデータ伝送を中心に説明する。なお、基地局装置10および変調部12の構成を説明する前に、基地局装置10と端末装置20との間の信号フォーマットを説明する。
図2(a)−(c)は、通信システム100におけるフレーム構成を示す。図の横方向が時間軸に相当する。フレームは、8つのタイムスロットの時間多重によって形成されている。また、8つのタイムスロットは、4つの下りタイムスロットと4つの上りタイムスロットから構成されている。ここでは、4つの下りタイムスロットを「第1下りタイムスロット」から「第4下りタイムスロット」として示し、4つの上りタイムスロットを「第1上りタイムスロット」から「第4上りタイムスロット」として示す。また、図示したフレームは、連続して繰り返される。なお、フレームの構成は、図2(a)に限定されず、例えば、4つのタイムスロットや16個のタイムスロットによって構成されてもよいが、ここでは、説明を明瞭にするために、フレームの構成を図2(a)として説明する。
また、説明を簡潔にするために、下りのタイムスロットと上りのタイムスロットの構成は、同一であるとする。そのため、下りタイムスロットと上りタイムスロットのいずれかについてのみ説明を行う場合もあるが、他方のタイムスロットも同様の説明が有効である。さらに、図2(a)に示されたフレームが複数連続することによって、スーパーフレームが形成される。ここでは、一例として、「20」個のフレームによって、スーパーフレームが形成されているものとする。
図2(b)は、図2(a)のうちのひとつのタイムスロットの構成を示す。図の縦方向が周波数軸に相当する。図示のごとく、ひとつのタイムスロットは、「第1サブチャネル」から「第16サブチャネル」までの「16」個のサブチャネルの周波数多重によって形成される。各タイムスロットが図2(b)のように構成されているので、タイムスロットとサブチャネルとの組合せによって、前述の通信チャネルが特定される。また、図2(b)のうちのひとつのサブチャネルに対応したフレーム構成が図2(a)であるとしてもよい。なお、ひとつのタイムスロットに配置されるサブチャネルの数は、「16」個でなくてもよい。ここで、上りタイムスロットにおけるサブチャネルの割当と、下りタイムスロットにおけるサブチャネルの割当とは、同一であるものとする。また、スーパーフレームを単位にして、少なくともひとつの制御信号が割り当てられるものとする。例えば、スーパーフレームに含まれた複数の下りタイムスロットのうち、ひとつのタイムスロットにおけるひとつのサブチャネルに制御信号が割り当てられる。ここで、制御信号が割り当てられるサブチャネルは、第1サブチャネルのごとく予め規定されているものとする。
図2(c)は、図2(b)のうちのひとつのサブチャネルの構成を示す。図2(a)や図2(b)と同様に、図の横方向が時間軸に相当し、図の縦方向が周波数軸に相当する。また、周波数軸に対して、「1」から「29」の番号を付与しているが、これらは、サブキャリアの番号を示す。このように、サブチャネルは、マルチキャリア信号によって構成されており、特にOFDM信号によって構成されている。図中の「TS」は、トレーニングシンボルに相当し、既知の値によって構成される。「GS」は、ガードシンボルに相当し、ここに実質的な信号は配置されない。「PS」は、パイロットシンボルに相当し、既知の値によって構成される。「DS」は、データシンボルに相当し、送信すべきデータである。「GT」は、ガードタイムに相当し、ここに実質的な信号は配置されない。図示のごとく、サブチャネルは、パケット信号を構成している。
図3は、通信システム100におけるサブチャネルの配置を示す。図3では、横軸に周波数軸が示されており、図2(b)に示したタイムスロットに対するスペクトルが示される。ひとつのタイムスロットには、前述のごとく、第1サブチャネルから第16サブチャネルの16個のサブチャネルが周波数分割多重されている。各サブチャネルは、マルチキャリア信号、ここでは、OFDM信号によって構成されている。
図1に戻る。変調部12は、送信対象の信号を変調する。ここで、送信対象の信号とは、図2(a)の下りタイムスロットに相当し、図2(b)および(c)のように構成されている。なお、図2(b)に示された複数のサブチャネルのうちの少しが使用されていることもあれば、多くが使用されていることもある。例えば、前者として、ひとつのサブチャネルが使用され、後者として、16個のサブチャネルが使用される。また、前者が第1ケースに相当し、後者が第2ケースに相当する。使用されるサブチャネルには、複数のサブキャリアが含まれており、変調部12は、使用されるサブチャネルに含まれた複数のサブチャネルに対して、並列に変調処理を実行する。変調部12において変調された信号は、周波数領域のOFDM信号に相当する。変調部12は、周波数領域のOFDM信号をIFFT部14に出力する。
IFFT部14は、変調部12から周波数領域のOFDM信号を受けつける。また、IFFT部14は、OFDM信号に対してIFFTを実行することによって、周波数領域から時間領域へOFDM信号を変換する。ここで、OFDM信号の振幅の大きさは、使用されているサブチャネル数、つまりサブキャリア数に依存する。つまり、使用されているサブチャネル数が多くなるほど、OFDM信号の振幅が大きくなる。そのため、第1ケースよりも第2ケースの方が、OFDM信号の振幅は大きい。IFFT部14は、時間領域のOFDM信号をRF部16に出力する。
RF部16は、IFFT部14から時間領域のOFDM信号を受けつける。RF部16は、OFDM信号に対して直交変調を実行することによって、中間周波数帯のOFDM信号を生成し、さらに中間周波数帯から無線周波数帯へOFDM信号を周波数変換する。また、RF部16は、図示しない増幅器を備えており、増幅器によって、無線周波数のOFDM信号を増幅する。RF部16は、基地局用アンテナ18から、無線周波数帯のOFDM信号を送信する。
端末用アンテナ22は、基地局用アンテナ18からのOFDM信号を受信し、周波数変換部24へ出力する。周波数変換部24は、端末用アンテナ22から、無線周波数帯のOFDM信号を受けつけ、無線周波数帯から中間周波数帯へOFDM信号を周波数変換する。また、周波数変換部24は、直交検波によって、ベースバンドのOFDM信号を生成する。AGC26は、端末用アンテナ22からのOFDM信号を受けつけ、後段のA/D部28のダイナミックレンジにおさまるように、OFDM信号の振幅を増幅する。AGC26の動作が理想的になされれば、第1ケースおよび第2ケースにかかわらず、AGC26から出力されるOFDM信号の振幅は、ほぼ一定になる。
A/D部28は、AGC26において増幅されたOFDM信号に対して、アナログ−デジタル変換を実行することによって、デジタル信号としてのOFDM信号を生成する。フィルタ部30は、A/D部28からのOFDM信号に含まれた雑音成分を低減する。FFT部32は、フィルタ部30からOFDM信号を受けつける。また、FFT部32は、OFDM信号に対してFFTを実行することによって、時間領域から周波数領域へOFDM信号を変換する。ここで、FFT部32は、浮動小数点数の演算によって、FFTを実行する。そのため、周波数領域のOFDM信号は、浮動小数点数として示される。なお、時間領域のOFDM信号の振幅の大きさはほぼ一定であるので、使用されているサブチャネル数、つまりサブキャリア数が多くなるほど、OFDM信号の振幅が小さくなる。そのため、第1ケースよりも第2ケースの方が、OFDM信号の振幅は小さい。FFT部32は、周波数領域のOFDM信号をビット変換部34に出力する。
ビット変換部34は、FFT部32から、周波数領域のOFDM信号を受けつける。ビット変換部34は、周波数領域のOFDM信号に対して、浮動小数点数から固定小数点数への変換を実行することによって、固定小数点数のOFDM信号を生成する。浮動小数点数から固定小数点数へ変更する際、固定小数点数として抽出する部分に相当したビット幅が所定のビット位置に設定されるが、当該設定については、後述する。ビット変換部34は、変換したOFDM信号を出力する。IQシフト部36は、ビット変換部34からのOFDM信号に対してビットシフトを実行する。ビットシフトの説明は、後述する。
受信処理部38は、IQシフト部36からのOFDM信号を受けつけ、復調などの受信処理を実行する。ここで、受信処理には、デインタリーブ、復号処理も含まれており、それらは、基地局装置10においてなされるインタリーブ、誤り訂正符号化に対応するように規定されている。なお、誤り訂正符号化として、例えば、畳み込み符号化が使用される。IQシフト部36からのOFDM信号は、固定小数点数であるので、受信処理部38は、固定小数点数の演算を実行する。また、OFDM信号は、複数のサブキャリアによって構成されているが、複数のサブキャリアにわたって共通の固定小数点数が規定されている。制御部40は、端末装置20全体のタイミング等を制御する。
図4は、FFT部32、ビット変換部34、IQシフト部36の構成を示す。FFT部32は、係数保持部50、乗算部52、積算部54、16ビット切り出し部56を含む。係数保持部50は、FFTのための係数を記憶し、乗算部52は、時間領域のOFDM信号と係数との乗算を実行し、積算部54は、乗算結果を積算する。つまり、係数保持部50、乗算部52、積算部54は、FFTを実行する。ここで、FFTは、浮動小数点数の演算によってなされている。例えば、積算部54は、FFTの結果として、サブキャリア毎に48ビットの浮動小数点数の値を出力する。
16ビット切り出し部56は、積算部54からのFFTの結果を受けつける。前述のごとく、FFTの結果は、複数のサブキャリアのそれぞれに対応した値を含んでいる。16ビット切り出し部56は、ひとつのサブキャリアに対して、48ビットの浮動小数点数のうち、有効な値が含まれる最上位のビット位置を特定する。有効な値とは、例えば、48ビットの値のうち、最初の20ビットが「0」の値であり、21ビット目以降に「1」の値が含まれる場合の21ビット目以降に相当する。つまり、有効な値とは、小数点数として実質的な値を有する部分である。また、16ビット切り出し部56は、最上位のビット位置を先頭として、それに続く16ビットの値を抽出する。16ビット切り出し部56は、他のサブキャリアに対しても同様の処理を実行し、すべてのサブキャリアに対する16ビットの浮動小数点数と、すべてのサブキャリアに対する最上位のビット位置の情報とをビット変換部34に出力する。
図5は、FFT部32、ビット変換部34の処理の概要を示す。最上段は、積算部54から出力される48ビットの値を示す。図の左側から右側に向かって、「48」個目のビット値から「1」個目のビット値までが並べられる。ここで、「48」と示されたビット値がMSBに相当し、「1」と示されたビット値がLSBに相当する。その下段には、16ビット切り出し部56において抽出された16ビットの値を示す。また、上から下に向かって、「1」、「2」、「3」のように示された数字は、サブキャリア番号である。例えば、サブキャリア番号「1」において、有効な値が含まれる最上位のビット位置は、「27」ビット目に相当する。ここでは、最上位のビット位置を丸印にて示す。また、16ビット切り出し部56は、「27」ビット目から「12」ビット目までを抽出する。また、他のサブキャリアに対しても同様の処理がなされるが、サブキャリア毎に最上位のビット位置は、異なっている。
図4に戻る。ビット変換部34は、周波数領域に変換されたOFDM信号であって、かつ浮動小数点数として示されたマルチキャリア信号を受けつける。つまり、ビット変換部34は、16ビット切り出し部56から、各サブキャリアに対する16ビットの浮動小数点数を受けつけるとともに、各サブキャリアに対する最上位のビット位置の情報も受けつける。ビット変換部34は、最上位のビット位置の情報をもとに、複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定する。図5の場合、ビット変換部34は、サブキャリア番号「1」に対して「27」ビット目を特定し、サブキャリア番号「2」に対して「24」ビット目を特定する。また、ビット変換部34は、特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する。具体的には、ビット変換部34は、複数のサブキャリアのそれぞれに対する最上位のビット位置のうち、最大の値を特定し、特定した値からの16ビットに対してビット幅を設定する。
図5の場合、ビット変換部34は、最大の値として、「34」ビット目を特定し、「34」ビット目から「19」ビット目までにビット幅を設定する。ここで、マージンを考慮するために、最大の値ではなく、最大の値よりも数ビット大きい値を特定してもよい。なお、使用されるサブチャネル数は、一般的に、タイムスロット毎に異なっているので、ビット変換部34は、タイムスロット毎にビット幅の位置を決定する。図2(c)のごとく、ひとつのバーストの先頭部分には、「TS」が配置され、それに続いて「DS」が配置される。以上のビット幅の位置を決定するための処理は、「TS」の期間においてなされる。また、その間、「TS」から開始されるバーストは、ビット変換部34に別途記憶される。ビッド幅の位置の決定後、ビット変換部34は、決定したビット幅の位置を使用しながら、浮動小数点数から固定小数点数への変換を実行する。変換には公知の技術が使用されればよいので、ここでは説明を省略する。変換された固定小数点数も、16ビットの値である。さらに、ビット変換部34は、変換した固定小数点数の値をIQシフト部36へ出力する。
IQシフト部36は、ビット変換部34において、最大の値よりも数ビット大きい値を特定した場合、複数のサブキャリアのそれぞれに対する最上位のビット位置に応じて、固定小数点数に対してビットシフトを実行する。複数のサブキャリアに対する最上位のビット位置のそれぞれと、第1しきい値とを比較し、第1しきい値よりも小さいビット位置の数が、第2しきい値よりも大きい場合に、このような条件が解消されるように、IQシフト部36は、ビットシフトを実行する。つまり、IQシフト部36は、LSB側に「0」を挿入していく。なお、IQシフト部36は、同相成分と直交成分のそれぞれに対して、上記の条件との一致を判定し、それぞれが満足されるときに、ビットシフトを実行する。そのため、同相成分と直交成分のそれぞれに対して、ビットシフト量は同一の値とされる。このようなビットシフトを行っても、有効なビット精度は変わらないが、有効なビット数が増加されるので、後段の受信処理部38でのアンダーフローの発生が抑制される。
以上の構成による通信システム100の動作を説明する。基地局装置10は、端末装置20に割り当てたサブチャネルにデータを格納し、少なくともひとつのサブチャネルに対してIFFTを実行することによって、時間領域のOFDM信号を生成する。基地局装置10は、時間領域のOFDM信号を送信する。端末装置20は、時間領域のOFDM信号を受信し、係数保持部50から積算部54は、FFTを実行することによって、時間領域のOFDM信号を周波数領域のOFDM信号に変換する。その結果、周波数領域のOFDM信号が48ビットの浮動小数点数として生成される。16ビット切り出し部56は、各サブキャリアのそれぞれに対して、48ビットの浮動小数点数のうち、有効な値が含まれる最上位のビット位置を特定する。
また、16ビット切り出し部56は、特定したビット位置から下位ビットにわたる16ビットの値を抽出する。その結果、16ビット切り出し部56は、48ビットの浮動小数点数を16ビットの浮動小数点数に変換する。ビット変換部34は、TSの期間において、複数のサブキャリアのそれぞれに対する最上位のビット位置のうち、最大の値を特定し、特定した値をもとに、ビット幅の位置を決定する。また、ビット変換部34は、決定したビット幅の位置をバーストにわたって使用しながら、16ビットの浮動小数点数を16ビットの固定小数点数へ変換する。IQシフト部36は、必要に応じて、16ビットの固定小数点数にビットシフトを実行する。受信処理部38は、16ビットの固定小数点数によって示された周波数領域のOFDM信号を受信処理する。
本発明の実施例によれば、最上位のビット位置をもとに、ビット幅の位置を決定するので、OFDM信号に対して浮動小数点数から固定小数点数への変換を実行する場合に、信号の値に応じてビット幅の位置を調節できる。また、信号の値に応じてビット幅の位置を調節するので、後段の固定小数点数の演算におけるアンダーフローやオーバフローの発生確率を低減できる。また、アンダーフローやオーバフローの発生確率が低減されるので、受信特性を向上できる。また、後段では固定小数点数の演算がなされるので、処理量を低減できる。
また、最上位のビット位置のうちの最大の値を特定し、特定した値をもとに、ビット幅の位置を決定するので、複数のサブキャリアのうち、信頼性の高い値を基準にビット幅の位置を決定できる。また、信頼性の高い値を基準にビット幅の位置が決定されるので、受信特性を向上できる。また、信頼性の低い値がビット幅から除外される場合も存在するが、インタリーブおよび誤り訂正によって、受信品質の悪化を抑制できる。また、マージンを考慮しながら、ビット幅の位置を決定するので、オーバフローの発生確率を低減できる。
以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明の実施例によれば、ビット変換部34は、複数のサブキャリアのそれぞれに対する最上位ビットのうち、最大の値を特定し、特定した値をもとにビット幅の位置を決定している。また、特定した値に予め定めたマージンを加えることもある。しかしながらこれに限らず例えば、ビット変換部34は、特定した最大の値が配置されたサブキャリア以外のサブキャリアも考慮しながら、ビット幅の位置を決定してもよい。つまり、ビット変換部34は、特定した最上位のビット位置のうちのひとつをもとに、ビット幅の位置を仮決定する。また、ビット変換部34は、仮決定したビット幅の位置において、残りの最上位のビット位置を反映しながら、ビット幅の位置をシフトさせる。残りの最上位のビット位置のうち、ビット幅に含まれないものの数が、第3しきい値よりも大きければ、ビット変換部34は、第3しきい値以下になるように、ビット幅をLSBの方向へシフトさせる。本変形例によれば、ビット幅に含まれるサブキャリア数が増加するので、受信特性を向上できる。
10 基地局装置、 12 変調部、 14 IFFT部、 16 RF部、 18 基地局用アンテナ、 20 端末装置、 22 端末用アンテナ、 24 周波数変換部、 26 AGC、 28 A/D部、 30 フィルタ部、 32 FFT部、 34 ビット変換部、 36 IQシフト部、 38 受信処理部、 40 制御部、 50 係数保持部、 52 乗算部、 54 積算部、 56 16ビット切り出し部、 100 通信システム。
Claims (2)
- 周波数領域に変換されたマルチキャリア信号であって、かつ浮動小数点数として示されたマルチキャリア信号を入力する入力部と、
前記入力部において入力したマルチキャリア信号に対して、浮動小数点数から固定小数点数への変換を実行する変換部と、
前記変換部において変換したマルチキャリア信号を、固定小数点数の演算を実行する信号処理装置へ出力する出力部とを備え、
前記変換部は、
マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定する特定部と、
前記特定部において特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する決定部と、
前記決定部において決定したビット幅の位置を使用しながら、マルチキャリア信号を変換する処理部とを備えることを特徴とする変換装置。 - 前記決定部は、前記特定部において特定した最上位のビット位置のうちのひとつをもとに、ビット幅の位置を仮決定する手段と、仮決定したビッド幅の位置において、残りの最上位のビット位置を反映しながら、ビット幅の位置をシフトさせる手段を含むことを特徴とする請求項1に記載の変換装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272136A JP2009099084A (ja) | 2007-10-19 | 2007-10-19 | 変換装置 |
US12/738,624 US20100246700A1 (en) | 2007-10-19 | 2008-10-20 | Converter |
PCT/JP2008/002963 WO2009050902A1 (ja) | 2007-10-19 | 2008-10-20 | 変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272136A JP2009099084A (ja) | 2007-10-19 | 2007-10-19 | 変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099084A true JP2009099084A (ja) | 2009-05-07 |
Family
ID=40567186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007272136A Pending JP2009099084A (ja) | 2007-10-19 | 2007-10-19 | 変換装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100246700A1 (ja) |
JP (1) | JP2009099084A (ja) |
WO (1) | WO2009050902A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022215173A1 (ja) * | 2021-04-06 | 2022-10-13 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5906961B2 (ja) * | 2012-06-27 | 2016-04-20 | ソニー株式会社 | 受信装置および方法、並びにプログラム |
CN107977194A (zh) * | 2017-11-08 | 2018-05-01 | 东南大学 | 基于aop的多项式基gf(2^226)高速模逆运算器 |
JP2020135549A (ja) * | 2019-02-21 | 2020-08-31 | 富士通株式会社 | 演算処理装置、情報処理装置および演算処理方法 |
WO2021087532A2 (en) * | 2020-03-17 | 2021-05-06 | Zeku, Inc. | Digital variable gain adjustment on baseband chip |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232763A (ja) * | 1993-02-03 | 1994-08-19 | Sanyo Electric Co Ltd | 信号符号化装置および信号復号化装置 |
JP2001042033A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | Fft信号処理でのピーク周波数算出方法 |
JP2001043067A (ja) * | 1999-07-30 | 2001-02-16 | Hitachi Ltd | 演算装置 |
JP2002222178A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 高速フーリエ変換装置及び高速フーリエ変換方法 |
JP2008301082A (ja) * | 2007-05-30 | 2008-12-11 | Kyocera Corp | 無線通信装置および無線通信方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04290122A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 数値表現変換装置 |
JP2000029664A (ja) * | 1998-07-15 | 2000-01-28 | Sony Corp | ディジタル演算処理回路 |
JP2002288151A (ja) * | 2001-03-28 | 2002-10-04 | Hitachi Kokusai Electric Inc | 高速フーリエ変換回路及び高速フーリエ逆変換回路 |
ES2187274B1 (es) * | 2001-05-17 | 2004-08-16 | Diseño De Sistemas En Silicio, S.A. | Sistema de control automatico de ganancia para sistema de transmision digital ofdm multiusuario sobre red electrica. |
US6917955B1 (en) * | 2002-04-25 | 2005-07-12 | Analog Devices, Inc. | FFT processor suited for a DMT engine for multichannel CO ADSL application |
KR100925427B1 (ko) * | 2002-12-27 | 2009-11-06 | 엘지전자 주식회사 | 채널 등화기 |
US7835454B2 (en) * | 2004-04-30 | 2010-11-16 | Analog Devices, B.V. | Multicarrier modulation systems |
GB2454201A (en) * | 2007-10-30 | 2009-05-06 | Advanced Risc Mach Ltd | Combined Magnitude Detection and Arithmetic Operation |
-
2007
- 2007-10-19 JP JP2007272136A patent/JP2009099084A/ja active Pending
-
2008
- 2008-10-20 US US12/738,624 patent/US20100246700A1/en not_active Abandoned
- 2008-10-20 WO PCT/JP2008/002963 patent/WO2009050902A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232763A (ja) * | 1993-02-03 | 1994-08-19 | Sanyo Electric Co Ltd | 信号符号化装置および信号復号化装置 |
JP2001042033A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | Fft信号処理でのピーク周波数算出方法 |
JP2001043067A (ja) * | 1999-07-30 | 2001-02-16 | Hitachi Ltd | 演算装置 |
JP2002222178A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 高速フーリエ変換装置及び高速フーリエ変換方法 |
JP2008301082A (ja) * | 2007-05-30 | 2008-12-11 | Kyocera Corp | 無線通信装置および無線通信方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022215173A1 (ja) * | 2021-04-06 | 2022-10-13 | ||
JP7235171B2 (ja) | 2021-04-06 | 2023-03-08 | 三菱電機株式会社 | 固定小数点演算ビット幅の検証システム及び決定システム |
Also Published As
Publication number | Publication date |
---|---|
WO2009050902A1 (ja) | 2009-04-23 |
US20100246700A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7822153B2 (en) | Automatic gain control apparatus and method in an orthogonal frequency division multiple access system | |
US9258167B2 (en) | Transmitting apparatus, receiving apparatus and control methods thereof | |
US7715492B2 (en) | Transmitter and transmission method | |
US11757690B2 (en) | Transmitter, receiver and controlling method thereof | |
US8116393B2 (en) | Method and apparatus for estimating channel state information | |
US9059886B1 (en) | Method for transmitting data using variable guard interval and apparatus thereof | |
US9118514B2 (en) | Receiver and signal processing method | |
JP2009099084A (ja) | 変換装置 | |
US9356815B2 (en) | Transmitter, receiver and controlling method thereof | |
US9674020B2 (en) | Transmitting apparatus, receiving apparatus, and controlling methods thereof | |
CN103404038B (zh) | 接收装置、接收方法和程序 | |
US7609609B2 (en) | Apparatus and method for processing digital signal in an OFDMA wireless communication system | |
US8477882B2 (en) | Radio apparatus | |
JP2009055562A (ja) | 復号方法ならびにそれを利用した復号装置および受信装置 | |
JP2019192964A (ja) | シングルキャリア方式の送信装置及び受信装置 | |
US8773973B2 (en) | Receiving apparatus and method | |
CN106031063B (zh) | 发送设备、接收设备及其控制方法 | |
CN106063210B (zh) | 发送设备、接收设备及其控制方法 | |
JP4059235B2 (ja) | Ofdm受信装置、およびofdm受信プログラム | |
KR20180113999A (ko) | 데이터 처리 장치 및 데이터 처리 방법 | |
KR20180113998A (ko) | 데이터 처리 장치 및 데이터 처리 방법 | |
JP2004173107A (ja) | Ofdm復調装置 | |
KR20230105510A (ko) | Ofdm 시스템의 수신 장치 및 그의 위상 잡음 완화 방법 | |
JP2009278251A (ja) | 受信方法および装置 | |
JP2009055561A (ja) | 復調方法ならびにそれを利用した復調装置および受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |