[go: up one dir, main page]

JP2009088173A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009088173A
JP2009088173A JP2007254891A JP2007254891A JP2009088173A JP 2009088173 A JP2009088173 A JP 2009088173A JP 2007254891 A JP2007254891 A JP 2007254891A JP 2007254891 A JP2007254891 A JP 2007254891A JP 2009088173 A JP2009088173 A JP 2009088173A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
core layer
layer
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007254891A
Other languages
English (en)
Inventor
Hideaki Yoshimura
英明 吉村
Kenji Fukusono
健治 福園
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Yasutomo Maehara
靖友 前原
Takashi Nakagawa
隆 中川
Shin Hirano
伸 平野
Takashi Sugata
隆 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007254891A priority Critical patent/JP2009088173A/ja
Priority to TW097130045A priority patent/TW200920195A/zh
Priority to US12/188,257 priority patent/US8119923B2/en
Priority to KR1020080080957A priority patent/KR101008892B1/ko
Priority to CN2008102126969A priority patent/CN101400221B/zh
Publication of JP2009088173A publication Critical patent/JP2009088173A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】実装される素子の熱膨張率に合致した低熱膨張率を有する配線基板であって、且つ低温環境下の使用に際してコア層の剥離、クラックの発生を防止することが可能な配線基板を提供する。
【解決手段】本発明に係る配線基板は、コア層と配線層とが積層されて構成される配線基板において、前記配線層は、前記コア層よりも面方向の外形寸法が一回り小さいことを特徴とする。
【選択図】図1

Description

本発明は、配線基板に関し、さらに詳細には、コア層と配線層とが積層されて構成される多層構造の配線基板に関する。
近年、電子機器に対する高性能化および小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。そのような高密度実装化に対応すべく、半導体チップについては、ベアチップの状態で配線基板に面実装すなわちフリップチップ実装される場合が多い。
ところが、フリップチップ実装において、一般的な半導体材料による半導体チップにおける面方向の熱膨張率は約3.5ppm/℃であるのに対し、コア基板としてガラスエポキシ基板を採用する一般的な配線基板における面方向の熱膨張率は12〜20ppm/℃であり、両者の熱膨張率の差は比較的大きい。そのため、環境温度の変化等により、配線基板と半導体チップの間における電気的接続部には応力が発生し易く、当該応力の発生は、当該接続部におけるひび割れや剥がれ等の原因となり得る。
配線基板および半導体チップにおける面方向の熱膨張率差に起因する上記の不具合を解消ないし軽減するための手法の一つとして、熱膨張率の小さな配線基板を採用することが考えられる。
ここで、熱膨張率の低減が可能な従来の配線基板の例として、特許文献1に記載の配線基板100がある。この配線基板100は、図5の詳細断面図、図6(a)の平面図、図6(a)の概略断面図に示すように、炭素繊維材111a、および、無機フィラーを含有する樹脂組成物111bからなるコア層110と、コア層110上に形成された絶縁層121および当該絶縁層121上に設けられた配線パターン122を含む積層配線部120と、コア層110内を厚み方向に延び且つ積層配線部120における配線パターン122と電気的に接続している導電部130とを備えることを特徴とする。この構成により、配線基板における面方向の熱膨張率を充分に小さく設定することができるというものである。
特開2004−119691号公報
しかしながら、上記コア層110に用いられる炭素繊維材および樹脂組成物からなる複合材料は圧縮に弱く、特に、積層温度から低温側に冷却されると、図7に示すように、コア層110の基材の部分に剥離やクラック140が発生してしまうという課題が生じていた。
本発明は、上記事情に鑑みてなされ、実装される素子の熱膨張率に合致した低熱膨張率を有する配線基板であって、且つ低温環境下の使用に際してコア層の剥離、クラックの発生を防止することが可能な配線基板を提供することを目的とする。
本発明は、以下に記載するような解決手段により、前記課題を解決する。
本発明に係る配線基板は、コア層と配線層とが積層されて構成される配線基板において、前記配線層は、前記コア層よりも面方向の外形寸法が一回り小さいことを特徴とする。
また、前記コア層は、炭素繊維材を含有する樹脂組成物からなることを特徴とする。
また、前記積層した状態における面方向の熱膨張率が15ppm/℃以下であることを特徴とする。
また、記配線層として、第一の配線層および第二の配線層を備え、前記コア層の表面側に前記第一の配線層が積層され、前記コア層の裏面側に前記第二の配線層が積層されることを特徴とする。
ここで、前記配線層の外縁部と、前記コア層の外縁部とが、面方向において1mm以上離隔していることが好適である。
請求項1によれば、配線基板のコーナー部側面および辺中央部側面に生じる引張応力の低減を可能とし、それにより、コア層における剥離やクラックの発生を防止して、配線基板の寿命を増加させることが可能となる。
請求項2によれば、炭素繊維材を含有する樹脂組成物からなるコア層を備えることによって、所望の低熱膨張率を有する配線基板を提供することが可能となる。
請求項3によれば、炭素繊維材含有材料以外の材料によりコア層を形成する場合であっても、面方向の熱膨張率が15ppm/℃以下である配線基板であれば、低熱膨張率化と寿命増加を達成し得る。
請求項4によれば、特に、コア層の表面側に第一の配線層が積層され、コア層の裏面側に第二の配線層が積層される配線基板において、コーナー部側面および辺中央部側面に生じる引張応力を低減させることが可能となる。
請求項5によれば、当該離隔距離が1mm以下では引張応力の値の変化率が大きいため、少なくとも1mm以上離隔する形状に構成することがより大きな引張応力低減効果を得るという点で好適である。
以下、図面を参照して、本発明の実施の形態について詳しく説明する。図1は、本発明の実施の形態に係る配線基板1の一例を示す概略図である。図2は、その配線基板1のコーナー部の拡大図である。図3および図4は、その配線基板のコーナー部側面および辺中央部側面に生じる引張応力のシミュレーション結果である。なお、図面の符号に関して、符号12は符号12a、12bの総称として用いる(他の符号について同様)。
まず図1に、本発明の一実施形態に係る配線基板1を示す。ここで、図1(a)は配線基板1の平面図、図1(b)は配線基板1の正面図(断面図)である。配線基板1は、コア層10と、一対の配線層12(図中12a、12b)とを備える。配線層12aおよび配線層12bは、それぞれコア層10の表面と裏面とに積層されている。通常、配線基板1は一対の配線層12を電気的に導通するため、厚み方向に貫通するめっきスルーホールやヴィアホールが設けられるが、図ではこれらの構成を省略している。
本実施形態において、コア層10は、炭素繊維材を含有する樹脂組成物を用いて構成される。一例として、炭素繊維材およびこれを包容して硬化している樹脂組成物からなる炭素繊維強化樹脂(CFRP)の板材から加工を行う。
前記炭素繊維材は、例えば、炭素繊維を束ねた炭素繊維糸により織られた炭素繊維クロスであり、本実施形態では、コア層10の面方向に展延するように配向している。なお、炭素繊維クロスに代えて、炭素繊維メッシュまたは炭素繊維不織布を採用してもよい。また、本実施形態では、コア層10における炭素繊維材の含有率は、30〜80vol%である。
前記樹脂組成物は、樹脂分と、これに分散する無機フィラーとを含んでいる。例えば、樹脂分としては、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、シアネートエステル、ビスマレイミド等が挙げられる。無機フィラーとしては、シリカ粉末、アルミナ粉末、水酸化マグネシウム粉末、窒化アルミニウム粉末、水酸化アルミニウム粉末等が挙げられる。本実施形態では、無機フィラーの重量平均粒径は、10μm以下であり、樹脂組成物における無機フィラーの含有率は5〜50wt%である。
本実施形態においては、上記の構成を備えるコア層10の面方向の熱膨張率は0〜17ppm/℃程度である。なお、本発明に係る配線基板1を、LGAパッケージにおけるチップ実装基板、および、マザーボード等に適用する場合には、当該コア層10の熱膨張率は0〜6ppm/℃に設定するのが好ましい。また、配線基板1を、BGAパッケージにおけるチップ実装基板等に適用する場合には、当該コア層10の熱膨張率は3〜17ppm/℃に設定するのが好ましい。
一方、配線層12は、いわゆるビルドアップ法により配線が多層化された部位であり、図示しないが、絶縁層および配線パターンによる一般的な積層構造を有する。絶縁層は、例えば、前述のコア層10に用いる樹脂組成物と同様の材料により構成される。配線パターンは、例えば、銅により構成される。なお、隣接する層に形成されている配線パターンは、ヴィアホールにより相互に電気的に接続している。最上位の配線パターンには、外部接続用の電極パッドが形成される。
ここで、本発明に特徴的な構成として、配線基板1は、配線層12が、コア層10よりも面方向の外形寸法が一回り小さい形状に形成される。加工方法は特に限定されないが、例えば、エンドミルにより加工される。
上記構成を備える配線基板1において、配線層12の外縁部12xと、コア層10の外縁部10xとの、面方向における離隔距離をdとして、配線基板1のコーナー部側面および辺中央部側面に生じる引張応力のシミュレーション結果を図3および図4に示す。
図3では、第一の配線層12aの厚さt=0.5mm、第二の配線層12bの厚さt=0.5mm、コア層10の厚さh=3mmに設定した。なお、本実施形態による配線層では、絶縁層と配線パターンとからなる層を6層積層し、コア層10と配線層12との間に厚さ0.05mmのボンディングシートを設ける構成としている。なお、ボンディングシートは配線層12の一部と同視してよい。
ここで、第一の配線層12aの外縁部12axとコア層10の外縁部10xとの面方向離隔距離dを変化させたときの、配線基板1のコーナー部側面に生じる引張応力を図3(a)に、辺中央部側面に生じる引張応力を図3(b)にそれぞれ示す。また、第二の配線層12bの外縁部12bxとコア層10の外縁部10xとの面方向離隔距離をdとした場合、図3の例ではd=dとしている。
一方、図4では、第一の配線層12aの厚さt=1mm、第二の配線層12bの厚さt=1mm、コア層10の厚さh=3mmに設定した。なお、本実施形態では、絶縁層と配線パターンとからなる層を6層積層し、コア層10と配線層12との間に厚さ0.05mmのボンディングシートを設ける構成としている。なお、ボンディングシートは配線層12の一部と同視してよい。
ここで、第一の配線層12aの外縁部12axとコア層10の外縁部10xとの面方向離隔距離dを変化させたときの、配線基板1のコーナー部側面に生じる引張応力を図4(a)に、辺中央部側面に生じる引張応力を図4(b)にそれぞれ示す。また、d=dとしている。
図3および図4に示すデータから明らかなように、配線層12の外縁部12xと、コア層10の外縁部10xとの、面方向における離隔距離dは、0よりも大きな値であれば、d=0の場合よりも配線基板1のコーナー部側面および辺中央部側面に生じる引張応力を低減させる効果を奏することとなる。図3および図4に示すモデル以外にも多くのシミュレーションを実施して、t、h、パッケージサイズの値を変化させて解析した結果、おおよそ、d=1mmを境界として、1mm以下では引張応力の値の変化率が大きく、1mm以上では引張応力の値の変化率が小さい傾向にあることが確認された。したがって、配線層12a、12bの外縁部12ax、12bxと、コア層10の外縁部10xとの面方向における離隔距離d1、d2は、少なくとも1mm以上離隔する形状に構成することがより大きな引張応力低減効果を得るという点で好適であると考えられる。ただし、d1およびd2が0から1mmまでの長さであっても、低減量は小さいながら、同種の効果を奏することは前述の通りである。なお、配線基板1の反りを防止する等の観点から、d1とd2とは同じ長さとすることが好適である。
また、上記シミュレーションとは別に、実際に面方向の外形寸法が270×135mm、および54mm×54mmの2種類の大きさの配線基板を試作して、温度サイクル試験を実施して、剥離やクラックの発生について確認を行った。なお、温度サイクル試験の方法として、−65℃での20分間冷却、および125℃での20分間加熱を1サイクルとして、このサイクルを繰り返し行った。
その結果、従来の配線基板(d=0)(図6参照)は、上記繰り返し試験10サイクルでクラックが発生したのに対して、本実施形態に係る配線基板(d=1mmとした)(図1等参照)は、上記繰り返し試験500サイクル程度まで剥離やクラックが発生せず、寿命が飛躍的に増加することが確認された。当該試験結果を表1に示す。
Figure 2009088173
この試験結果は、前述のシミュレーションにおいて、本実施形態に係る配線基板は引張応力を低減させる効果を奏することが明らかとなっているところ、当該応力低減の効果として、温度サイクル試験におけるクラック発生に至るまでの繰り返し試験回数増加、すなわち寿命増加がもたらされることを実証するものである。
以上のように、本実施形態に係る配線基板1によれば、炭素繊維材を含有する樹脂組成物からなるコア層を備えることによって、所望の低熱膨張率を有する配線基板を提供することが可能となる。これは、配線基板1の全体における面方向の熱膨張率は、コア層10の熱膨張率に強く依存するものであるところ、配線基板1のコア層10は、その内部で面方向に展延している炭素繊維材を基材として含有するため、コア層10における面方向の熱膨張率を小さくできるためである。
さらに、配線層12がコア層10よりも面方向の外形寸法が一回り小さい形状を備えることによって、積層温度から低温側に冷却される環境下における配線基板1のコーナー部側面および辺中央部側面に生じる引張応力の低減を可能とし、それにより、コア層10における剥離やクラックの発生を防止して、配線基板の寿命を従来と比べて飛躍的に増加させることが可能となる。
なお、コア層に関する他の例として、前述の炭素繊維材含有材料以外の材料を用いる構成とすることも考えられる。すなわち、従来のコア層として一般的に用いられている高耐熱FR4等は、概ね15ppm/℃以上の熱膨張率を有しているのに対して、炭素繊維材含有材料以外の材料によるコア層を有し、配線基板全体における面方向の熱膨張率が15ppm/℃以下である配線基板であれば、低熱膨張率を達成することとなるため、そのようなコア層を備える配線基板において、配線層をコア層よりも面方向の外形寸法が一回り小さく形成すれば上記同様の効果が得られる。つまり、低熱膨張率を有し、且つ寿命増加が可能な配線基板が得られることとなる。
以上の説明の通り、本実施形態に係る配線基板によれば、配線基板の熱膨張率を所望の値に低減することが可能となる。このような低熱膨張率の配線基板は、実装される素子との間で熱膨張率の差が小さいので、当該素子を搭載した状態において、熱膨張率差に起因する両者間の接続信頼性の低下を防止することができる。加えて、積層温度から低温側に冷却される環境下における引張応力の低減を可能とし、それにより、剥離やクラックの発生を防止して、配線基板の寿命を飛躍的に増加させることが可能となる。その結果、実装される素子と配線基板との接合強度の安定化および剥離・クラックの発生防止により、電子装置の信頼性を向上させることが可能となる。
なお、本発明は、半導体チップをフリップチップ実装する配線基板に限定されるものではない。
本発明の実施の形態に係る配線基板の例を示す概略図である。 図1に示す配線基板のコーナー部の拡大図である。 図1に示す配線基板のコーナー部側面および辺中央部側面に生じる引張応力のシミュレーション結果である。 図1に示す配線基板のコーナー部側面および辺中央部側面に生じる引張応力のシミュレーション結果である。 従来の実施の形態に係る配線基板の一例を示す概略図である。 従来の実施の形態に係る配線基板の一例を示す概略図である。 従来の実施の形態に係る配線基板のコーナー部の拡大図である(クラックが発生した状態として図示)。
符号の説明
1 配線基板
10 コア層
10x コア層の外縁部
12、12a、12b 配線層
12x、12ax、12bx 配線層の外縁部

Claims (5)

  1. コア層と配線層とが積層されて構成される配線基板において、
    前記配線層は、前記コア層よりも面方向の外形寸法が一回り小さいこと
    を特徴とする配線基板。
  2. 前記コア層は、炭素繊維材を含有する樹脂組成物からなること
    を特徴とする請求項1記載の配線基板。
  3. 前記積層した状態における面方向の熱膨張率が15ppm/℃以下であること
    を特徴とする請求項1または請求項2記載の配線基板。
  4. 前記配線層として、第一の配線層および第二の配線層を備え、
    前記コア層の表面側に前記第一の配線層が積層され、
    前記コア層の裏面側に前記第二の配線層が積層されること
    を特徴とする請求項1〜3のいずれか一項記載の配線基板。
  5. 前記配線層の外縁部と、前記コア層の外縁部とが、面方向において1mm以上離隔していること
    を特徴とする請求項1〜4のいずれか一項記載の配線基板。
JP2007254891A 2007-09-28 2007-09-28 配線基板 Pending JP2009088173A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007254891A JP2009088173A (ja) 2007-09-28 2007-09-28 配線基板
TW097130045A TW200920195A (en) 2007-09-28 2008-08-07 Circuit board
US12/188,257 US8119923B2 (en) 2007-09-28 2008-08-08 Circuit board
KR1020080080957A KR101008892B1 (ko) 2007-09-28 2008-08-19 배선 기판
CN2008102126969A CN101400221B (zh) 2007-09-28 2008-08-29 电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007254891A JP2009088173A (ja) 2007-09-28 2007-09-28 配線基板

Publications (1)

Publication Number Publication Date
JP2009088173A true JP2009088173A (ja) 2009-04-23

Family

ID=40506899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007254891A Pending JP2009088173A (ja) 2007-09-28 2007-09-28 配線基板

Country Status (5)

Country Link
US (1) US8119923B2 (ja)
JP (1) JP2009088173A (ja)
KR (1) KR101008892B1 (ja)
CN (1) CN101400221B (ja)
TW (1) TW200920195A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105440A1 (ja) * 2010-02-26 2011-09-01 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
JP2017212380A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 配線基板
JP2018116963A (ja) * 2017-01-16 2018-07-26 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP2021108320A (ja) * 2019-12-27 2021-07-29 京セラ株式会社 印刷配線板及び印刷配線板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105307386B (zh) * 2015-09-15 2018-07-06 三星半导体(中国)研究开发有限公司 印刷电路板以及包括其的半导体封装件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244552A (ja) * 1993-02-16 1994-09-02 Hitachi Ltd 薄膜多層配線板とその製法
JP2002217537A (ja) * 2001-01-18 2002-08-02 Matsushita Electric Works Ltd 多層配線板の製造方法
JP2007103605A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 多層配線基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849858A (en) * 1986-10-20 1989-07-18 Westinghouse Electric Corp. Composite heat transfer means
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
US4963414A (en) * 1989-06-12 1990-10-16 General Electric Company Low thermal expansion, heat sinking substrate for electronic surface mount applications
US5195021A (en) * 1989-08-21 1993-03-16 Texas Instruments Incorporated Constraining core for surface mount technology
US5403651A (en) * 1991-10-14 1995-04-04 Fuji Electric Co., Ltd. Insulating substrate for mounting semiconductor devices
JP3680367B2 (ja) 1994-08-19 2005-08-10 株式会社日立製作所 配線基板
KR100280298B1 (ko) 1995-11-17 2001-02-01 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법
US5949650A (en) * 1998-09-02 1999-09-07 Hughes Electronics Corporation Composite heat sink/support structure
TW460717B (en) 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
US6340796B1 (en) * 1999-06-02 2002-01-22 Northrop Grumman Corporation Printed wiring board structure with integral metal matrix composite core
WO2002071824A1 (fr) 2001-03-02 2002-09-12 Hitachi Chemical Co., Ltd. Film de protection electromagnetique, unite de protection electromagnetique et affichage
JP2003124410A (ja) 2001-10-19 2003-04-25 Yamaha Corp 多層ヒートシンクおよびその製造方法
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
US20070007250A1 (en) * 2005-07-08 2007-01-11 Eaton Corporation Sealing edge cross-sectional profiles to allow brazing of metal parts directly to a metallized ceramic for vacuum interrupter envelope construction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244552A (ja) * 1993-02-16 1994-09-02 Hitachi Ltd 薄膜多層配線板とその製法
JP2002217537A (ja) * 2001-01-18 2002-08-02 Matsushita Electric Works Ltd 多層配線板の製造方法
JP2007103605A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 多層配線基板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105440A1 (ja) * 2010-02-26 2011-09-01 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
JP5378590B2 (ja) * 2010-02-26 2013-12-25 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
US9532444B2 (en) 2010-02-26 2016-12-27 Mitsubishi Electric Corporation Method of manufacturing printed wiring board, and printed wiring board
JP2017212380A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 配線基板
JP2018116963A (ja) * 2017-01-16 2018-07-26 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP7066970B2 (ja) 2017-01-16 2022-05-16 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP2022078155A (ja) * 2017-01-16 2022-05-24 凸版印刷株式会社 パッケージ用基板
JP2021108320A (ja) * 2019-12-27 2021-07-29 京セラ株式会社 印刷配線板及び印刷配線板の製造方法

Also Published As

Publication number Publication date
US20090084590A1 (en) 2009-04-02
CN101400221B (zh) 2011-07-20
KR101008892B1 (ko) 2011-01-17
CN101400221A (zh) 2009-04-01
TW200920195A (en) 2009-05-01
KR20090032964A (ko) 2009-04-01
US8119923B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
CN101902875B (zh) 多层布线基板
JP2004119691A (ja) 配線基板
JP5202579B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US8742553B2 (en) Printed wiring board
US20150083476A1 (en) Device embedded printed circuit board and method of manufacturing the same
JP4924871B2 (ja) 複合基板および配線板
JP2009088173A (ja) 配線基板
JP6742682B2 (ja) 多層配線基板
US20130048355A1 (en) Printed wiring board
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
KR100847003B1 (ko) 인쇄 회로 기판을 위한 탄소 섬유 보강재
JP2010010329A (ja) 配線基板およびその製造方法
KR20090030139A (ko) 다층 인쇄회로기판
JP5584986B2 (ja) インターポーザ
JP4070193B2 (ja) 配線基板および電子部品実装構造体
JP2008118155A (ja) 半導体装置用パッケージ
KR100775353B1 (ko) 인쇄 회로 기판을 위한 탄소 섬유 보강재 가공 방법
JP2009231431A (ja) 多層プリント配線板およびこれを用いた半導体装置
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
CN101361414A (zh) 多层印刷线路基板及其制造方法
JP2012129445A (ja) プリント配線板
US12114433B2 (en) Substrate, method for manufacturing substrate, and electronic device
JP5100429B2 (ja) 多層プリント配線板の製造方法
KR100992273B1 (ko) 다층 세라믹 기판
US20150114699A1 (en) Insulation material, printed circuit board using the same and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417