JP2009080200A - 表示パネル及びそれを備えた表示装置 - Google Patents

Abstract

【課題】柱状スペーサの穴構造への嵌り込みを抑制すると共に、柱状スペーサによる基板支持面積のばらつき低減を可能にする。
【解決手段】第１基板１１は、各画素２２毎に穴構造３３が第２基板１２側に開口して形成された層間絶縁膜３２を有し、第２基板１２には、表示媒体層１３の厚みを規定する複数の柱状スペーサ１４が設けられ、柱状スペーサ１４は、第２基板１２に平行な断面における最大幅が、穴構造３３の開口部における第２基板１２に平行な少なくとも１方向の幅よりも大きくなるように形成され、柱状スペーサ１４と、柱状スペーサ１４の最も近くに配置されている穴構造３３との位置関係が、複数種類設けられている。
【選択図】図１

Description

本発明は、表示パネル及びそれを備えた表示装置に関するものである。

近年、液晶表示装置は、薄型で低消費電力であるという特徴を生かして、ワードプロセサやパーソナルコンピュータなどのＯＡ機器、電子手帳などの携帯情報機器、あるいは液晶モニターを備えたカメラ一体型ＶＴＲなどに広く用いられている。

液晶表示装置は、一対の基板の間にシール材によって封止された液晶層を備えている。この一対の基板の間には、液晶層の厚み（いわゆるセルギャップ）を一定に維持するために、複数の柱状スペーサを設けることが一般に知られている。

セルギャップを一定に維持することは、表示品位を低下させないために重要であり、例えば、透過領域と反射領域とでセルギャップが異なる（いわゆるマルチギャップを有する）反射透過両用型の液晶表示装置等においても、重要な問題になっている。

ところで、上記基板には、例えば、ＴＦＴ（薄膜トランジスタ）、ＴＦＴを覆う層間絶縁膜、及び層間絶縁膜上に形成された画素電極等が形成されている。さらに、上記層間絶縁膜には、例えばＴＦＴのドレイン電極及び画素電極等を接続するための穴構造であるコンタクトホールが複数形成されている。

しかし、上記一対の基板を貼り合わせる際に、位置ずれが生じることによって、上記コンタクトホールに柱状スペーサが嵌り込む場合がある。その結果、所望のセルギャップを確実に維持することができないという問題がある。

そこで、特許文献１では、柱状スペーサを各画素で平行移動した位置に配置することによって、柱状スペーサが穴構造に嵌り込むことを抑制するようにしている。しかしながら、この特許文献１の構成では、柱状スペーサの穴構造への嵌り込み自体を防止することはできない。

これに対し、特許文献２では、柱状スペーサの径を大きくして、柱状スペーサがコンタクトホールに嵌り込まないようにしている。
特開２００４−２３９９８２号公報 特開２００５−１０７４９４号公報

上記特許文献２における柱状スペーサは、基板貼り合わせ時の位置ずれによってコンタクトホールに嵌り込むことはないものの、コンタクトホールに重なることにより、一対の基板を支持する面積が減少することとなる。すなわち、柱状スペーサによる基板の支持面積は、基板貼り合わせ時の位置ずれに応じて変動することが避けられない。

特に、上記特許文献２の液晶パネルでは、各柱状スペーサとコンタクトホールとがそれぞれ同じ位置関係になっているため、上記柱状スペーサによる基板の支持面積が、表示パネル毎に大きくばらついてしまうという問題がある。

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、柱状スペーサの穴構造への嵌り込みを抑制すると共に、柱状スペーサによる基板支持面積のばらつき低減を可能にしようとすることにある。

上記の目的を達成するために、本発明に係る表示パネルは、第１基板と、上記第１基板に対向して配置された第２基板と、上記第１基板及び上記第２基板の間に設けられた表示媒体層と、複数の画素からなる表示領域とを備えた表示パネルであって、上記第１基板は、上記各画素毎に穴構造が上記第２基板側に開口して形成された層間絶縁膜を有し、上記第２基板には、上記表示媒体層の厚みを規定する複数の柱状スペーサが設けられ、上記柱状スペーサは、上記第２基板に平行な断面における最大幅が、上記穴構造の開口部における上記第２基板に平行な少なくとも１方向の幅よりも大きくなるように形成され、上記柱状スペーサと、該柱状スペーサの最も近くに配置されている上記穴構造との位置関係が、複数種類設けられている。

上記柱状スペーサの最大幅は、上記穴構造の開口部における上記第２基板に平行な最大幅よりも大きいことが好ましい。

上記第１基板には、複数のスイッチング素子が形成されていてもよい。上記スイッチング素子は３端子素子であってもよく、２端子素子であってもよい。

上記第１基板は、上記層間絶縁膜に形成された共通電極と、該共通電極に電圧を印加するための共通電極用配線とを備えていてもよい。

上記第１基板は、補助容量を構成する補助容量対向電極を備えていてもよい。

上記柱状スペーサの少なくとも１つは、上記第２基板の法線方向から見て、上記穴構造の少なくとも一部に重なっていてもよい。

上記穴構造及び柱状スペーサの位置関係は２種類であり、各位置関係の数の比率は１：１であることが好ましい。

上記各穴構造は、該穴構造を有する画素に対して、それぞれ同じ位置関係で配置されていてもよい。

上記各柱状スペーサは、該柱状スペーサの最も近くに配置されている上記穴構造を有する画素に対して、それぞれ同じ位置関係で配置されていてもよい。

少なくとも１つの上記穴構造は、該穴構造が形成された画素に対する位置関係が、他の穴構造とは異なっており、且つ、上記位置関係が他と異なる穴構造の最も近くに配置された柱状スペーサは、該穴構造が形成された画素に対する位置関係が、他の柱状スペーサとは異なっていてもよい。

上記柱状スペーサの数は、上記画素の数よりも少ないことが好ましい。

上記第２基板には、遮光膜が形成され、上記柱状スペーサは、上記第２基板の表面の法線方向から見て、該柱状スペーサの少なくとも一部が上記遮光膜に重なるように配置されていることが好ましい。

上記各柱状スペーサは、上記第２基板の表面の法線方向から見て、それぞれ同じ面積だけ上記遮光膜からはみ出していてもよい。

上記柱状スペーサは、上記第２基板の表面の法線方向から見て、隣り合う画素同士の間の領域に重なるように配置されていることが好ましい。

上記第２基板は、複数の色のカラーフィルタを備えていてもよい。

上記柱状スペーサは、上記第２基板の表面の法線方向から見て、隣り合う上記カラーフィルタの境界領域に重なるように配置されていることが好ましい。

上記表示媒体層は、液晶層であってもよい。

上記表示媒体層は、ＥＬ発光層であってもよい。

上記層間絶縁膜は、上記スイッチング素子の少なくとも一部を覆っていてもよい。

上記層間絶縁膜は、上記共通電極用配線の少なくとも一部を覆っていてもよい。

上記層間絶縁膜は、上記補助容量対向電極の少なくとも一部を覆っていてもよい。

上記層間絶縁膜は有機膜であってもよい。

上記層間絶縁膜は無機膜であってもよい。

上記層間絶縁膜は、有機膜及び無機膜が２層以上積層された積層構造を有していてもよい。

上記層間絶縁膜の表面には、凹凸が形成されていてもよい。

上記層間絶縁膜には、画素電極が形成されていてもよい。

上記画素電極は、透明電極により構成されていてもよい。

上記画素電極は、反射電極を構成していてもよい。

上記画素電極は、反射電極及び透明電極が２層以上積層された積層構造を有していてもよい。

上記共通電極は、櫛歯状に形成されていてもよい。

上記層間絶縁膜には、画素電極が形成され、上記穴構造は、上記画素電極と、上記スイッチング素子の電極又は上記スイッチング素子から引き出された引き出し電極とを導通させるコンタクトホールであってもよい。

上記層間絶縁膜には、画素電極が形成され、上記穴構造は、上記画素電極と上記補助容量対向電極とを導通させるコンタクトホールであってもよい。

上記層間絶縁膜の表面には、共通電極が形成され、上記穴構造は、上記共通電極と上記共通電極用配線とを導通させるコンタクトホールであってもよい。

上記第１基板は、補助容量を構成する補助容量配線を備え、上記穴構造は、上記第１基板の表面の法線方向から見て、上記補助容量配線に重なるように配置されていてもよい。

上記第１基板には、上記スイッチング素子に接続された走査線が形成され、上記穴構造は、上記第１基板の表面の法線方向から見て、上記走査線に重なるように配置されていてもよい。

上記穴構造は、上記反射電極が形成されている領域に配置されていてもよい。

また、本発明に係る表示装置は、上記表示パネルが搭載されている。

本発明によれば、柱状スペーサの最大幅が穴構造の開口部の少なくとも１方向の幅よりも大きいため、柱状スペーサの穴構造への嵌り込みを抑制することができる。そのことに加え、柱状スペーサと、その柱状スペーサの最も近くに配置されている穴構造との位置関係が、複数種類となっていることから、第１基板と第２基板とを貼り合わせる際に位置ずれが生じて、柱状スペーサと穴構造とが重なることにより柱状スペーサによる基板支持面積が変化してしまっても、その基板支持面積の変化のばらつきを低減することが可能になる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。

《発明の実施形態１》
図１及び２は、本発明の実施形態１を示している。本実施形態１では、表示装置として液晶表示装置を例に挙げて説明する。図１は、本実施形態１における液晶表示パネル１の一部を拡大して示す平面図である。図２は、図１におけるII−II線断面図である。

液晶表示装置Ｓは、詳細な図示を省略するが、アクティブマトリクス型の液晶表示装置であって、表示パネルとしての液晶表示パネル１が搭載されている。液晶表示パネル１は、図２に示すように、第１基板であるＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された第２基板である対向基板１２と、上記対向基板１２及び上記ＴＦＴ基板１１の間に設けられた表示媒体層である液晶層１３とを備えている。液晶表示パネル１は、複数の画素２２からなる表示領域１０と、表示領域１０の周りに形成され、表示に寄与しない非表示領域である額縁領域（図示省略）とを有している。

対向基板１２は、図２に示すように、透明基板であるガラス基板１５と、ガラス基板１５に画素毎にパターン形成された複数の色のカラーフィルタ１６と、隣り合うカラーフィルタ同士の境界を遮光するための遮光膜であるブラックマトリクス１７と、カラーフィルタの液晶層１３側に積層されたオーバーコート層１８と、液晶層１３に所定の電圧を印加するための対向電極である共通電極１９と、共通電極１９の液晶層１３側に形成された配向膜２０とを備えている。また、対向基板１２には、液晶層１３の厚み（すなわち、ＴＦＴ基板１１と対向基板１２との間のセルギャップ）を規定する複数の柱状スペーサ１４が形成されている。

一方、ＴＦＴ基板１１は、いわゆるアクティブマトリクス基板に構成されている。その一部を図１に示すように、ＴＦＴ基板１１には、表示の単位領域である画素２２がマトリクス状に複数配置されている。ＴＦＴ基板１１には、複数のゲート配線（走査線）２３が互いに平行に延びて形成されている。また、ＴＦＴ基板１１には、複数のソース配線（信号線）２４が互いに平行に形成されており、上記ゲート配線２３と直交するように配置されている。

さらに、ＴＦＴ基板１１には、複数の補助容量配線２５がゲート配線２３と平行に延びるように形成されている。これら補助容量配線２５及びゲート配線２３は、交互に且つ平行に並ぶように配置されている。そのことにより、ＴＦＴ基板１１には、ゲート配線２３、ソース配線２４及び補助容量配線２５からなる配線群が格子状にパターン形成されている。

各画素２２は、例えば、上記ソース配線２４と補助容量配線２５とによって区画される矩形状の領域により形成されている。各画素２２には、液晶層１３を駆動するための画素電極２６が矩形状に形成されている。また、各画素２２には、画素電極２６をスイッチング駆動する３端子素子のスイッチング素子であるＴＦＴ（薄膜トランジスタ）２７がそれぞれ設けられている。

さらに、各画素２２には、補助容量（補助容量素子）３０がそれぞれ形成されている。補助容量３０は、ＴＦＴ２７のドレイン電極に接続された補助容量対向電極２８と、上記補助容量対向電極２８に対向する補助容量電極２９とにより構成されている。補助容量電極２９は、補助容量配線２５が局部的に幅広に形成されることによって構成されている。つまり、補助容量電極２９は、補助容量配線２５の一部により構成されている。そして、補助容量対向電極２８は、これを覆う層間絶縁膜３２に形成された穴構造であるコンタクトホール３３を介して上記画素電極２６に接続されている。

図２の断面図を参照して、ＴＦＴ基板１１の説明を続ける。ＴＦＴ基板１１は、透明基板であるガラス基板３５と、ガラス基板３５の液晶層１３側に形成された補助容量配線２５（補助容量電極２９を含む）及びゲート配線２３と、これら補助容量配線２５及びゲート配線２３を覆う絶縁膜３６と、絶縁膜３６に形成された補助容量対向電極２８及びソース配線２４と、これら補助容量対向電極２８及びソース配線２４を覆う保護膜３７と、保護膜３７を覆う層間絶縁膜３２と、層間絶縁膜３２を覆う画素電極２６と、画素電極を覆う配向膜３８とを備えている。

上記画素電極２６は、反射電極及び透明電極が２層以上積層された積層構造を有している。すなわち、画素電極２６は、層間絶縁膜３２の表面に形成された透明電極である第１電極層４１と、第１電極層４１の表面に形成された反射電極である第２電極層４２とにより構成されている。尚、画素電極２６は、透明電極及び反射電極の何れか一方によって構成してもよく、透明電極及び反射電極の２層で構成する場合でも、各電極の面積が異なっていてもよいし、各電極が一部のみにおいて重なっていてもよい。

上記コンタクトホール３３は、画素２２毎に形成されると共に、対向基板１２側に開口するように層間絶縁膜３２に形成されている。また、コンタクトホール３３は、層間絶縁膜３２だけでなく保護膜３７を貫通することにより、補助容量対向電極２８の表面まで達している。そのことによって、補助容量対向電極２８は、コンタクトホール３３を介して画素電極２６に導通されている。このコンタクトホール３３は、第２電極層４２が形成されている領域に配置され、特に、補助容量対向電極２８に重なるように配置されている。

上記層間絶縁膜３２は、有機膜により構成されている。尚、層間絶縁膜３２は無機膜によって構成してもよく、有機膜及び無機膜が２層以上積層された積層構造を有していてもい。そうして、層間絶縁膜３２は、ＴＦＴ２７及び補助容量対向電極２８のそれぞれ少なくとも一部を覆っている。

そして、上記柱状スペーサ１４の数は、画素２２の数よりも少なくなっており、各柱状スペーサ１４が表示領域１０に分散して配置されている。図１では、説明のために、隣接する２つのコンタクトホール３３の近傍に、柱状スペーサ１４をそれぞれ図示している。尚、以降の各実施形態において説明する平面図についても、同様に柱状スペーサ１４を図示している。

柱状スペーサ１４は、対向基板１２に平行な断面における最大幅が、コンタクトホール３３の開口部における対向基板１２に平行な少なくとも１方向の幅よりも大きくなるように形成されている。そのことにより、柱状スペーサ１４がコンタクトホール３３の内部に嵌り込みにくくなっている。また、柱状スペーサ１４は、コンタクトホール３３の近傍に配置されている。特に、上記柱状スペーサ１４の最大幅を、コンタクトホール３３の開口部における対向基板１２に平行な最大幅よりも大きくすることも可能である。そうすれば、基板貼り合わせ時の位置ずれ方向に拘わらず、柱状スペーサ１４のコンタクトホール３３内部への嵌り込みを、確実に防止することができる。

さらに、本実施形態１の表示パネル１には、図１に示すように、柱状スペーサ１４と、この柱状スペーサ１４の最も近くに配置されているコンタクトホール３３との位置関係が、複数種類設けられている。

本実施形態１における柱状スペーサ１４とコンタクトホール３３との位置関係は、２種類になっている。すなわち、各柱状スペーサ１４は、図１に示すように、その柱状スペーサの１４の最も近くに配置されているコンタクトホール３３を有する画素２２に対して、それぞれ同じ位置関係で配置されている。したがって、対向基板１２表面の法線方向から見て、各柱状スペーサ１４は、補助容量対向電極２８の略中央にそれぞれ配置されている。

一方、コンタクトホール３３は、各画素２２において２種類の位置の何れかに配置され、そのことによって、上記柱状スペーサ１４との位置関係が２種類になるように構成されている。例えば、コンタクトホール３３は、図１で補助容量対向電極２８の左隅部分又は右隅部分に、表示領域１０の全体で同じ数ずつ配置されている。したがって、上記柱状スペーサ１４とコンタクトホール３３との位置関係の数の比率は１：１になっている。

対向基板１２の表面の法線方向から見て、隣り合うカラーフィルタ１６の境界領域には、遮光膜であるブラックマトリクス１７が形成されている。ＴＦＴ基板１１と対向基板１２とを貼り合わせる際に位置ずれが生じると、カラーフィルタ１６が隣接する２つの画素電極２６に跨って対向する場合がある。隣接するカラーフィルタ１６が互いに異なる色である場合には、いわゆる混色が発生し、所望する色とは異なる色が表示されるために、表示品位が低下する。ブラックマトリクス１７は、この混色を回避するために配置されている。ブラックマトリクス１７が配置された領域は、表示に寄与しない領域であり、柱状スペーサ１４を配置する領域も、表示に寄与しない領域である。柱状スペーサ１４をブラックマトリクス１７と重ねて配置し、表示に寄与しない領域を重ねることで、有効表示領域を大きくできるという効果が得られる。

このとき、さらに、各柱状スペーサ１４は、対向基板１２の表面の法線方向から見て、それぞれ同じ面積だけブラックマトリクス１７からはみ出していてもよい。そうすれば、特定の画素２２において、液晶分子の配向乱れ領域が大きくなったり、有効表示領域が狭くなることを回避でき、各画素２２毎で均一化が図れるため、表示品位の低下を抑制できる。

なお、柱状スペーサ１４の少なくとも１つは、対向基板１２の法線方向から見て、コンタクトホール３３の少なくとも一部に重なっていてもよい。すなわち、製造段階の基板貼り合わせ工程において位置ずれが生じたときに、柱状スペーサ１４とコンタクトホール３３とが重なり得る。

−製造方法−
上記液晶表示パネル１を製造する場合には、例えば、複数のＴＦＴ基板１１がマトリクス状に配置されてなるＴＦＴ基板母材（図示省略）と、複数の対向基板１２が同じくマトリクス状に配置された対向基板母材（図示省略）とをそれぞれ製造する。

対向基板母材を形成する工程では、ガラス基板母材上に、ブラックマトリクス１７及びカラーフィルタ１６をパターン形成し、さらに、オーバーコート層１８、共通電極１９及び配向膜２０をこの順に積層する。その後、複数の柱状スペーサ１４を、各表示領域１０に分散配置されるように形成する。柱状スペーサ１４は、例えばフォトレジストや、カラーフィルタ１６と同じ材料を積層することによって形成することができる。

ＴＦＴ基板母材を形成する工程では、ゲート配線２３及び補助容量配線２５を形成した後に、絶縁膜３６を形成する。続いて、絶縁膜３６に半導体層（図示省略）、半導体層上にコンタクト層（図示省略）を形成し、さらに補助容量対向電極２８及びソース配線２４を形成すると共に、ＴＦＴ２７を形成する。その後、保護膜３７及び層間絶縁膜３２を一様に形成した後に、これらを貫通するコンタクトホール３３を各画素２２毎に形成する。次に、第１電極層４１及び第２電極層４２からなる画素電極２６と、配向膜３８をこの順に積層して形成する。

その後に行う貼り合わせ工程では、各パネル形成領域毎に枠状に形成されたシール部材を介して、上記ＴＦＴ基板母材と対向基板母材とを互いに貼り合わせ、これら基板母材の間に上記シール部材によって液晶層を上記パネル形成領域毎に封入する。このとき、シール部材には、例えば熱硬化性樹脂等を適用し、加圧加熱することにより硬化させる。その後、上記貼り合わせられて形成された貼合せ基板母材をホイールカッター等により分断して、複数の液晶表示パネル１を製造する。

−実施形態１の効果−
したがって、この実施形態１によると、柱状スペーサ１４の最大幅をコンタクトホール３３の開口部の少なくとも１方向の幅よりも大きくしたので、柱状スペーサ１４のコンタクトホール３３への嵌り込みを抑制することができる。そのことに加え、柱状スペーサ１４と、その柱状スペーサ１４の最も近くに配置されているコンタクトホール３３との位置関係が、２種類となっていることから、ＴＦＴ基板１１と対向基板１２とを貼り合わせる際、すなわちＴＦＴ基板母材と対向基板母材とを貼り合わせる際に、基板同士の間に位置ずれが生じる結果、柱状スペーサ１４とコンタクトホール３３とが重なることにより柱状スペーサ１４による基板支持面積が変化してしまっても、その基板支持面積の変化のばらつきを低減することができる。

すなわち、ＴＦＴ基板１１と対向基板１２とを貼り合わせる工程において、これら基板同士で位置ずれが生じた場合、従来のように柱状スペーサ１４とコンタクトホール３３との位置関係が、全ての画素において同じである（つまり位置関係が１種類である）と、その基板の位置ずれによって、柱状スペーサ１４とコンタクトホール３３とが重なり合う面積（柱状スペーサ１４による基板支持面積）が大きく低減してしまう。これは、各柱状スペーサ１４及びコンタクトホール３３の全てが、それぞれ一様に同じ面積で重なってしまうためである。これに対して、本実施形態１では、上記位置関係が２種類であるために、複数の柱状スペーサ１４のうちの半数については、コンタクトホール３３に重なるものの、他の半数については重ならないようにすることが可能になる結果、柱状スペーサ１４による基板支持面積の低減を抑制できるためである。

貼り合わせ工程において加重加熱を行なう場合、柱状スペーサ１４の基板支持面積によって、柱状スペーサ１４の変形の態様や程度が異なる。また、柱状スペーサ１４の基板支持面積が小さい状態で過度に加重された場合には、ＴＦＴ基板１１の構成物である例えば配向膜３８や画素電極２６等を破壊してしまう虞れがある。

したがって、本実施形態１によれば、貼り合わせ工程の加重加熱条件等の製造条件を詳細に規定することなく、安定して所望のセルギャップを有する液晶表示パネル１を得ることができる。さらに、セルギャップが安定して得られる結果、表示品位の低下を抑制できることとなる。

さらに、液晶表示パネル１の完成後も、パネル外部からの加圧に対するセルギャップ保持性能のばらつきを抑制できるため、貼り合わせ工程において加重加熱を行なわない場合であっても、好ましい効果を奏する。例えば、液晶表示パネル１の表面にタッチパネルを貼り付けた製品において、加圧した箇所の表示品位の低下を抑制することができる。

さらに、柱状スペーサ１４をブラックマトリクス１７及び画素２２同士の間の補助容量配線２５に重なるように配置したので、表示に寄与しない領域を重ねることで、有効表示領域の面積の低下を抑制することができる。

また、柱状スペーサ１４の形成にあたっては、その下地、例えばブラックマトリクス１７の膜厚による段差などの影響を受けて、高さや大きさが変動する。しかし、本実施形態では、柱状スペーサ１４については、各画素２２に対する位置関係がそれぞれ同じになっているため、製造を比較的容易且つ正確に行うことが可能になる。

加えて、柱状スペーサ１４とコンタクトホール３３とを互いに近接して配置するようにしたので、配向乱れが生じる領域を低減して、表示品位を高めることが可能になる。すなわち、柱状スペーサ１４及びコンタクトホール３３が形成される領域の近傍では、それぞれ、液晶分子の配向が乱れることが避けられない。本実施形態１では、これらを互いに近接して配置したので、配向乱れが生じる領域を重ねて小さい面積にすることができる。

＜実施例＞
次に、本発明について具体的に実施した実施例を、液晶表示パネルの一部を拡大して示す平面図である図３〜図１４を参照して説明する。ここで、図３〜図５は比較例を示し、図６〜図１４は実施例を示している。

−比較例−
図３〜図５は、比較例である液晶表示パネル１０１の一部を拡大して示す平面図である。液晶表示パネル１０１は、柱状スペーサ１１４とコンタクトホール１３３との位置関係が１種類であって、各画素２２について同じ位置関係になっている。例えば、図３に示すように、対向基板１２表面の法線方向から見て、コンタクトホール１３３は、柱状スペーサ１１４の右斜め上に配置されている。また、この液晶表示パネル１０１は、上記位置関係以外については、実施形態１と同様の構成になっている。

ここで、コンタクトホール１３３の開口部は１３μｍ×８μｍの長方形であり、柱状スペーサ１１４は八角形をしており（厳密には正八角形ではない。その八角形を構成する８辺のうちの４辺は例えば６．５μｍであり、６．５μｍの辺に挟まれる残りの４辺は例えば６．７２μｍである。）、その外径の最大幅は１６μｍであり、基板貼り合わせの位置ずれがない場合（図３）、右上に５μｍ位置ずれした場合（図４）、及び下方に５μｍ位置ずれした場合（図５）について、それぞれ柱状スペーサ１１４による基板支持面積を測定した。

図３に示す位置ずれがない場合には、基板支持面積は１画素当たり２０９．７５μｍ^２であった。また、図４に示す右上に５μｍ位置ずれした場合には、各柱状スペーサ１１４がそれぞれコンタクトホール１３３に重なるため、基板支持面積は１画素当たり１５６．２８μｍ^２となって、大きく低減した。さらに、図５に示す下方に５μｍ位置ずれした場合には、何れの柱状スペーサ１１４もコンタクトホール１３３に重ならないため、図３の場合と略同じとなり、基板支持面積は１画素当たり２１０．８８μｍ^２になった。

以上から、柱状スペーサ１１４による基板支持面積は、１５６．２８μｍ^２〜２１０．８８μｍ^２と比較的大きくばらつくことがわかった。

−実施例１−
図６〜図８は、実施例１である液晶表示パネル１の一部を拡大して示す平面図である。液晶表示パネル１は、柱状スペーサ１４とコンタクトホール３３との位置関係が２種類であって、上記実施形態１で説明した構成に相当する。

柱状スペーサ１４の外径の最大幅は１６μｍであり、基板貼り合わせの位置ずれがない場合（図６）、右上に５μｍ位置ずれした場合（図７）、及び下方に５μｍ位置ずれした場合（図８）について、それぞれ柱状スペーサ１４による基板支持面積を測定した。

図６に示す位置ずれがない場合には、基板支持面積は１画素当たり２０９．７５μｍ^２であった。また、図７に示す右上に５μｍ位置ずれした場合には、半数の柱状スペーサ１４がそれぞれコンタクトホール３３に重なるため、基板支持面積は１画素当たり１８３．５８μｍ^２となって、やや低減した。さらに、図８に示す下方に５μｍ位置ずれした場合には、何れの柱状スペーサ１４もコンタクトホール３３に重ならないため、図６の場合と略同じとなり、基板支持面積は１画素当たり２１０．８８μｍ^２になった。

以上から、柱状スペーサ１４による基板支持面積のばらつきは、１８３．５８μｍ^２〜２１０．８８μｍ^２と少なくなることが確認された。

すなわち、比較例（図３〜図５）におけるばらつき範囲が２１０．８８μｍ^２〜１５６．２８μｍ^２＝５４．６μｍ^２であるのに対して、２１０．８８μｍ^２〜１８３．５８μｍ^２＝２７．３μｍ^２であり、ばらつきの範囲が半減した。

−実施例２−
図９〜図１１は、実施例２である液晶表示パネル１の一部を拡大して示す平面図である。液晶表示パネル１は、柱状スペーサ１４とコンタクトホール３３との位置関係が２種類であり、上記実施例１において柱状スペーサ１４の径を小さくしたものである。

柱状スペーサ１４の外径の最大幅は１５μｍであり、基板貼り合わせの位置ずれがない場合（図９）、右上に５μｍ位置ずれした場合（図１０）、及び下方に５μｍ位置ずれした場合（図１０）について、それぞれ柱状スペーサ１４による基板支持面積を測定した。

図９に示す位置ずれがない場合には、基板支持面積は１画素当たり１８４．２２μｍ^２であった。また、図１０に示す右上に５μｍ位置ずれした場合には、半数の柱状スペーサ１４がそれぞれコンタクトホール３３に重なるため、基板支持面積は１画素当たり１６０．５６５μｍ^２となって、やや低減した。さらに、図１１に示す下方に５μｍ位置ずれした場合には、何れの柱状スペーサ１４もコンタクトホール３３に重ならないため、図９の場合と略同じとなり、基板支持面積は１画素当たり１８４．５０μｍ^２になった。

以上から、柱状スペーサ１４による基板支持面積のばらつきは、１６０．５６５μｍ^２〜１８４．５０μｍ^２と少なくなることが確認された。この実施例２のように、柱状スペーサ１４の外径を小さくしても、比較例における最小の基板支持面積を確保できると共に、外径を小さくした分、液晶分子の配向乱れ領域を縮小することができる。加えて、柱状スペーサ１４の外径が小さくなることにより、ＴＦＴ基板１１と対向基板１２との間の摩擦力を低減して、基板の位置合わせを容易に行うことが可能になる。

−実施例３−
図１２〜図１４は、実施例３である液晶表示パネル１の一部を拡大して示す平面図である。液晶表示パネル１は、柱状スペーサ１４とコンタクトホール３３との位置関係が２種類であり、上記実施例１において柱状スペーサ１４とコンタクトホール３３とをさらに互いに近付けて配置させたものである。

柱状スペーサ１４の外径の最大幅は１６μｍであり、基板貼り合わせの位置ずれがない場合（図１２）、右上に５μｍ位置ずれした場合（図１３）、及び下方に５μｍ位置ずれした場合（図１４）について、それぞれ柱状スペーサ１４による基板支持面積を測定した。

図１２に示す位置ずれがない場合には、基板支持面積は１画素当たり１９６．７８μｍ^２であった。また、図１３に示す右上に５μｍ位置ずれした場合には、各柱状スペーサ１４がそれぞれコンタクトホール３３に重なるため、基板支持面積は１画素当たり１５６．２８μｍ^２と低減した。さらに、図１４に示す下方に５μｍ位置ずれした場合には、何れの柱状スペーサ１４もコンタクトホール３３に重ならないため、図１２の場合と略同じとなり、基板支持面積は１画素当たり２１０．８８μｍ^２になった。

以上から、柱状スペーサ１４による基板支持面積のばらつきは、１５６．２８μｍ^２〜２１０．８８μｍ^２となることが確認された。この実施例３のようにしても、比較例における最小の基板支持面積を確保できると共に、柱状スペーサ１４周りの配向乱れ領域と、コンタクトホール３３周りの配向乱れ領域とをさらに大きく重ねることができるため、全体としての配向乱れ領域をさらに縮小することができる。

《発明の実施形態２》
図１５は、本発明の実施形態２を示している。図１５は、本実施形態２における液晶表示パネル１の一部を拡大して示す平面図である。尚、以降の各実施形態では、図１〜図２と同じ部分については同じ符号を付して、その詳細な説明を省略する。

上記実施形態１では、画素２２に対する柱状スペーサ１４の位置関係を同じにしたが、本実施形態２では、その柱状スペーサ１４の位置関係についてもそれぞれ異なるようにしたものである。

すなわち、少なくとも１つのコンタクトホール３３は、そのコンタクトホール３３が形成された画素２２に対する位置関係が、他のコンタクトホール３３とは異なっており、且つ、上記位置関係が他と異なるコンタクトホール３３の最も近くに配置された柱状スペーサ１４は、そのコンタクトホール３３が形成された画素２２に対する位置関係が、他の柱状スペーサ１４とは異なっている。そのことにより、柱状スペーサ１４とコンタクトホール３３との位置関係が複数となるようにしている。

コンタクトホール３３及び柱状スペーサ１４の配置は、図１５に示すように、それぞれ２種類あり、図１５で上側におけるコンタクトホール３３及び柱状スペーサ１４の位置関係と、同図で下側における上記位置関係との２種類が表示領域１０に設けられている。

対向基板１２表面の法線方向から見て、コンタクトホール３３が補助容量対向電極２８における左右方向中央に配置されている場合には、このコンタクトホール３３の近傍に、柱状スペーサ１４が、補助容量対向電極２８の右側領域に重なるように配置されている。一方、対向基板１２表面の法線方向から見て、コンタクトホール３３が補助容量対向電極２８の右側領域に配置されている場合には、このコンタクトホール３３の近傍に、柱状スペーサ１４が、補助容量対向電極２８における左右方向中央に配置されている。

本実施形態２のように構成しても、上記実施形態１と同様に製造できると共に、上記実施形態１と同様の効果を得ることができる。

《発明の実施形態３》
図１６は、本発明の実施形態３を示している。図１６は、本実施形態３における液晶表示パネル１の一部を拡大して示す平面図である。

上記実施形態１では、画素２２に対する柱状スペーサ１４の位置関係を同じにしたが、本実施形態３では、それとは逆に、画素２２に対するコンタクトホール３３の位置関係を同じにしたものである。

すなわち、コンタクトホール３３は、そのコンタクトホール３３を有する画素２２に対して、それぞれ同じ位置関係で配置されている。そのことにより、柱状スペーサ１４とコンタクトホール３３との位置関係が複数となるようにしている。

図１６に示すように、各画素２２に対するコンタクトホール３３の配置は１種類である一方、柱状スペーサ１４の配置は２種類であり、図１６で上側の柱状スペーサ１４のように、対向基板１２表面の法線方向から見て、補助容量対向電極２８の右側領域に重なるように配置される場合と、補助容量対向電極２８における左右方向中央に配置されている場合とがある。

本実施形態３のように構成しても、上記実施形態１と同様に製造できると共に、上記実施形態１と同様の効果を得ることができる。さらに、コンタクトホール３３の形成にあたっては、その下地、例えば補助容量対向電極２８の膜厚による段差や、フォトリソ工程における反射光の影響を受けて、その大きさやテーパー形状が変動するが、本実施形態３ではコンタクトホール３３が各画素２２において同じ位置にあるので、そのコンタクトホール３３を容易且つ正確に形成することが可能になる。

《発明の実施形態４》
図１７及び図１８は、本発明の実施形態４を示している。図１７は、本実施形態４における液晶表示パネル１の一部を拡大して示す平面図である。図１８は、図１７におけるXVIII−XVIII線断面図である。

上記実施形態１では、画素２２が補助容量配線２５とソース配線２４とにより区画された領域によって構成されていたのに対し、本実施形態４の画素２２は、ゲート配線２３とソース配線２４とによって区画されている点で相違する。

すなわち、本実施形態４においても、コンタクトホール３３は、ＴＦＴ基板１１の表面の法線方向から見て、補助容量配線２５に重なるように配置されている。また、図１７に示すように、コンタクトホール３３及び柱状スペーサ１４の双方が、補助容量対向電極２８に重なっている。

図１７に示すように、各画素２２に対するコンタクトホール３３の配置は１種類である一方、柱状スペーサ１４の配置は２種類であり、図１７で左側の柱状スペーサ１４のように、対向基板１２表面の法線方向から見て、補助容量対向電極２８の上側領域に重なるように配置される場合と、図１７で右側の柱状スペーサ１４のように、補助容量対向電極２８における下側領域に重なるように配置されている場合とがある。

本実施形態４のように構成しても、上記実施形態１と同様に製造できると共に、上記実施形態１と同様の効果を得ることができる。

《発明の実施形態５》
図１９及び図２０は、本発明の実施形態５を示している。図１９は、本実施形態５における液晶表示パネル１の一部を拡大して示す平面図である。図２０は、図１９におけるXX−XX線断面図である。

上記実施形態４では、補助容量配線２５をゲート配線２３と平行に配置したのに対し、本実施形態５では、ゲート配線２３が補助容量配線２５を兼ねている点で相違している。

すなわち、画素２２は、ゲート配線２３及びソース配線２４によって矩形状に区画されており、矩形状の画素電極２６が、それぞれゲート配線２３及びソース配線２４に一部重なるようにして設けられている。画素電極２６は、図１９で下側の側部が、コンタクトホール３３ｂを介してＴＦＴ２７のドレイン電極２１に接続されている。一方、画素電極２６の図１９で上側の側部は、コンタクトホール３３ａを介して補助容量対向電極２８に接続されている。コンタクトホール３３ａは、ＴＦＴ基板１１の表面の法線方向から見て、ゲート配線２３に重なるように配置されている。

補助容量対向電極２８は、図２０に示すように、ゲート配線２３に重なるように配置されることにより、ゲート配線２３の一部と補助容量３０を構成している。柱状スペーサ１４は、対向基板１２表面の法線方向から見て、補助容量対向電極２８に重なるように配置されている。このような構成により、ＴＦＴ２７及びコンタクトホール３３ｂを介して画素電極２６に印加された電圧は、コンタクトホール３３ａを介して補助容量対向電極２８にも印加され、補助容量３０に電荷が貯えられることとなる。そうして、コンタクトホール３３ａが、柱状スペーサ１４に最も近くに配置されているコンタクトホールになっている。

そして、この実施形態５においても上記柱状スペーサ１４とコンタクトホール３３ａとの位置関係は２種類ある。図１９に示すように、各画素２２に対するコンタクトホール３３ａの配置は１種類である一方、コンタクトホール３３ａに対する柱状スペーサ１４の配置は２種類であり、図１９で下側の柱状スペーサ１４のように、対向基板１２表面の法線方向から見て、補助容量対向電極２８の右側領域に重なるように配置される場合と、図１９で上側の柱状スペーサ１４のように、補助容量対向電極２８の左側領域に重なるように配置されている場合とがある。

本実施形態５のように構成しても、上記実施形態１と同様に製造できると共に、上記実施形態１と同様の効果を得ることができる。

《発明の実施形態６》
図２１及び図２２は、本発明の実施形態６を示している。図２１は、本実施形態６における液晶表示パネル１の一部を拡大して示す平面図である。図２２は、図２１におけるXXII−XXII線断面図である。

本実施形態６は、所謂ＩＰＳ型の液晶表示パネル１に本発明を適用したものである。すなわち、図２１及び図２２に示すように、対向基板１２は、ガラス基板１５に対し、例えばブラックマトリクス１７、カラーフィルタ１６及び配向膜２０がこの順に積層されて構成されている。一方、ＴＦＴ基板１１は、層間絶縁膜３２に形成された画素電極２６及び共通電極１９と、その共通電極１９に電圧を印加するための共通電極用配線４５とを備えている。

共通電極用配線４５は、ゲート配線２３と共にガラス基板３５の表面に形成されると共に、ゲート配線２３に平行に延びるように形成されている。共通電極１９は、ＴＦＴ基板１１表面の法線方向から見て、櫛歯状に形成されている。また、画素電極２６は、この共通電極１９に噛み合うように配置された二股形状になっている。

上記共通電極用配線４５及びゲート配線２３は、絶縁膜３６によって覆われており、この絶縁膜３６の表面にソース配線２４と、ＴＦＴ２７のドレイン電極２１からなる補助容量対向電極２８とが形成されている。これら補助容量対向電極２８及びソース配線２４は、さらに保護膜３７によって覆われている。保護膜３７は、さらに層間絶縁膜３２によって覆われている。すなわち、層間絶縁膜３２は、共通電極用配線４５の少なくとも一部を覆っている。

層間絶縁膜３２には、画素電極２６とドレイン電極２１からなる補助容量対向電極２８とを接続するためのコンタクトホール３３ｂと、共通電極１９と共通電極用配線４５とを接続するためのコンタクトホール３３ａとが形成されている。

柱状スペーサ１４は、上記コンタクトホール３３ａの近傍に配置されている。言い換えれば、柱状スペーサ１４の最も近くに配置されているコンタクトホールは、上記コンタクトホール３３ａである。

この実施形態６においても上記柱状スペーサ１４とコンタクトホール３３ａとの位置関係は２種類ある。図２１に示すように、各画素２２に対するコンタクトホール３３ａの配置は１種類である一方、コンタクトホール３３ａに対する柱状スペーサ１４の配置は２種類であり、図２１で右下側の柱状スペーサ１４のように、対向基板１２表面の法線方向から見て、コンタクトホール３３ａの右上に配置される場合と、図２１で右上側の柱状スペーサ１４のように、コンタクトホール３３ａの右下に配置されている場合とがある。

本実施形態６のように構成しても、上記実施形態１と同様に製造できると共に、上記実施形態１と同様の効果を得ることができる。

《その他の実施形態》
上記各実施形態では、スイッチング素子として薄膜トランジスタを例に挙げて説明したが、本発明はこれに限らず、例えば２端子素子である薄膜ダイオードを適用してもよい。

また、第１基板をＴＦＴ基板１１とし、第２基板を対向基板１２として説明したが、これらを逆の関係としてもよい。つまり、第１基板を対向基板１２とし、第２基板をＴＦＴ基板１１としてもよい。

また、柱状スペーサ１４は、対向基板１２の表面の法線方向から見て、その柱状スペーサの少なくとも一部が、対向基板１２に形成された遮光膜に重なるように配置されていてもよい。

また、上記液晶表示パネル１は、反射型の液晶表示を行うものであってもよい。そのとき、画素電極２６は反射電極を構成し、層間絶縁膜３２の表面には凹凸が形成されていることが好ましい。そのことにより、画素電極２６の表面を凹凸状にして、表示品位を高めることが可能になる。

また、柱状スペーサ１４の近傍に配置されるコンタクトホール３３として、画素電極２６と、ＴＦＴ２７の電極又はＴＦＴ２７から引き出された引き出し電極とを導通させるコンタクトホールを適用するようにしてもよい。

また、上記各実施形態では、柱状スペーサ１４とコンタクトホール３３との位置関係が２種類である場合について説明したが、本発明はこれに限らず、３種類以上の複数種類の位置関係を有するようにしてもよい。

また、オーバーコート層１８やブラックマトリクス１７は無くてもよく、カラーフィルタ１６及びブラックマトリクス１７の積層順序は異なっていてもよい。さらに、カラーフィルタ１６がＴＦＴ基板側に形成されていてもよく、層間絶縁膜３２が着色されており、カラーフィルタとしての機能を持っていてもよい。

また、対向基板１２表面の法線方向から見た柱状スペーサ１４の形状は、八角形でなくてもよく、他の多角形や円や楕円であってもよい。さらに、柱状スペーサ１４の対向基板１２と接触する側の断面形状とＴＦＴ基板１１と接触する側の断面形状は同じでなくてもよい。

また、上記各実施形態では、液晶表示パネル１を例に挙げて説明したが、本発明はこれに限らず、表示媒体層がＥＬ発光層であるＥＬ表示パネル等の他の表示パネルについても、同様に適用することが可能である。尚、ＥＬとしては、有機ＥＬ又は無機ＥＬを適用することができる。

以上説明したように、本発明は、表示パネル及びそれを備えた表示装置について有用であり、特に、柱状スペーサの穴構造への嵌り込みや、柱状スペーサによる基板支持面積のばらつきを低減する場合に適している。

図１は、本実施形態１における液晶表示パネルの一部を拡大して示す平面図である。 図２は、図１におけるII−II線断面図である。 図３は、比較例の液晶表示パネルの一部を拡大して示す平面図である。 図４は、比較例の液晶表示パネルの一部を拡大して示す平面図である。 図５は、比較例の液晶表示パネルの一部を拡大して示す平面図である。 図６は、実施例１の液晶表示パネルの一部を拡大して示す平面図である。 図７は、実施例１の液晶表示パネルの一部を拡大して示す平面図である。 図８は、実施例１の液晶表示パネルの一部を拡大して示す平面図である。 図９は、実施例２の液晶表示パネルの一部を拡大して示す平面図である。 図１０は、実施例２の液晶表示パネルの一部を拡大して示す平面図である。 図１１は、実施例２の液晶表示パネルの一部を拡大して示す平面図である。 図１２は、実施例３の液晶表示パネルの一部を拡大して示す平面図である。 図１３は、実施例３の液晶表示パネルの一部を拡大して示す平面図である。 図１４は、実施例３の液晶表示パネルの一部を拡大して示す平面図である。 図１５は、本実施形態２における液晶表示パネルの一部を拡大して示す平面図である。 図１６は、本実施形態３における液晶表示パネルの一部を拡大して示す平面図である。 図１７は、本実施形態４における液晶表示パネルの一部を拡大して示す平面図である。 図１８は、図１７におけるXVIII−XVIII線断面図である。 図１９は、本実施形態５における液晶表示パネルの一部を拡大して示す平面図である。 図２０は、図１９におけるXX−XX線断面図である。 図２１は、本実施形態６における液晶表示パネルの一部を拡大して示す平面図である。 図２２は、図２１におけるXXII−XXII線断面図である。

符号の説明

Ｓ 液晶表示装置
１ 液晶表示パネル
１１ ＴＦＴ基板（第１基板）
１２ 対向基板（第２基板）
１３ 液晶層（表示媒体層）
１４ 柱状スペーサ
１９ 共通電極
２１ ドレイン電極
２２ 画素
２３ ゲート配線
２４ ソース配線
２５ 補助容量配線
２６ 画素電極
２７ ＴＦＴ（スイッチング素子）
２８ 補助容量対向電極
２９ 補助容量電極
３０ 補助容量
３２ 層間絶縁膜
３３，３３ａ コンタクトホール（穴構造）
４１ 第１電極層（画素電極）
４２ 第２電極層（画素電極）
４５ 共通電極用配線

Claims (39)

1. 第１基板と、
   上記第１基板に対向して配置された第２基板と、
   上記第１基板及び上記第２基板の間に設けられた表示媒体層と、
   複数の画素からなる表示領域とを備えた表示パネルであって、
   上記第１基板は、上記各画素毎に穴構造が上記第２基板側に開口して形成された層間絶縁膜を有し、
   上記第２基板には、上記表示媒体層の厚みを規定する複数の柱状スペーサが設けられ、
   上記柱状スペーサは、上記第２基板に平行な断面における最大幅が、上記穴構造の開口部における上記第２基板に平行な少なくとも１方向の幅よりも大きくなるように形成され、
   上記柱状スペーサと、該柱状スペーサの最も近くに配置されている上記穴構造との位置関係が、複数種類設けられている
   ことを特徴とする表示パネル。
2. 請求項１に記載の表示パネルにおいて、
   上記柱状スペーサの最大幅は、上記穴構造の開口部における上記第２基板に平行な最大幅よりも大きい
   ことを特徴とする表示パネル。
3. 請求項１に記載の表示パネルにおいて、
   上記第１基板には、複数のスイッチング素子が形成されている
   ことを特徴とする表示パネル。
4. 請求項３に記載の表示パネルにおいて、
   上記スイッチング素子は３端子素子である
   ことを特徴とする表示パネル。
5. 請求項３に記載の表示パネルにおいて、
   上記スイッチング素子は２端子素子である
   ことを特徴とする表示パネル。
6. 請求項３に記載の表示パネルにおいて、
   上記第１基板は、上記層間絶縁膜に形成された共通電極と、該共通電極に電圧を印加するための共通電極用配線とを備えている
   ことを特徴とする表示パネル。
7. 請求項３に記載の表示パネルにおいて、
   上記第１基板は、補助容量を構成する補助容量対向電極を備えている
   ことを特徴とする表示パネル。
8. 請求項１に記載の表示パネルにおいて、
   上記柱状スペーサの少なくとも１つは、上記第２基板の法線方向から見て、上記穴構造の少なくとも一部に重なっている
   ことを特徴とする表示パネル。
9. 請求項１に記載の表示パネルにおいて、
   上記穴構造及び柱状スペーサの位置関係は２種類であり、各位置関係の数の比率は１：１である
   ことを特徴とする表示パネル。
10. 請求項１に記載の表示パネルにおいて、
    上記各穴構造は、該穴構造を有する画素に対して、それぞれ同じ位置関係で配置されている
    ことを特徴とする表示パネル。
11. 請求項１に記載の表示パネルにおいて、
    上記各柱状スペーサは、該柱状スペーサの最も近くに配置されている上記穴構造を有する画素に対して、それぞれ同じ位置関係で配置されている
    ことを特徴とする表示パネル。
12. 請求項１に記載の表示パネルにおいて、
    少なくとも１つの上記穴構造は、該穴構造が形成された画素に対する位置関係が、他の穴構造とは異なっており、且つ、
    上記位置関係が他と異なる穴構造の最も近くに配置された柱状スペーサは、該穴構造が形成された画素に対する位置関係が、他の柱状スペーサとは異なっている
    ことを特徴とする表示パネル。
13. 請求項１に記載の表示パネルにおいて、
    上記柱状スペーサの数は、上記画素の数よりも少ない
    ことを特徴とする表示パネル。
14. 請求項１に記載の表示パネルにおいて、
    上記第２基板には、遮光膜が形成され、
    上記柱状スペーサは、上記第２基板の表面の法線方向から見て、該柱状スペーサの少なくとも一部が上記遮光膜に重なるように配置されている
    ことを特徴とする表示パネル。
15. 請求項１４に記載の表示パネルにおいて、
    上記各柱状スペーサは、上記第２基板の表面の法線方向から見て、それぞれ同じ面積だけ上記遮光膜からはみ出している
    ことを特徴とする表示パネル。
16. 請求項１に記載の表示パネルにおいて、
    上記柱状スペーサは、上記第２基板の表面の法線方向から見て、隣り合う画素同士の間の領域に重なるように配置されている
    ことを特徴とする表示パネル。
17. 請求項１に記載の表示パネルにおいて、
    上記第２基板は、複数の色のカラーフィルタを備えている
    ことを特徴とする表示パネル。
18. 請求項１７に記載の表示パネルにおいて、
    上記柱状スペーサは、上記第２基板の表面の法線方向から見て、隣り合う上記カラーフィルタの境界領域に重なるように配置されている
    ことを特徴とする表示パネル。
19. 請求項１に記載の表示パネルにおいて、
    上記表示媒体層は、液晶層である
    ことを特徴とする表示パネル。
20. 請求項１に記載の表示パネルにおいて、
    上記表示媒体層は、ＥＬ発光層である
    ことを特徴とする表示パネル。
21. 請求項３に記載の表示パネルにおいて、
    上記層間絶縁膜は、上記スイッチング素子の少なくとも一部を覆っている
    ことを特徴とする表示パネル。
22. 請求項６に記載の表示パネルにおいて、
    上記層間絶縁膜は、上記共通電極用配線の少なくとも一部を覆っている
    ことを特徴とする表示パネル。
23. 請求項７に記載の表示パネルにおいて、
    上記層間絶縁膜は、上記補助容量対向電極の少なくとも一部を覆っている
    ことを特徴とする表示パネル。
24. 請求項１に記載の表示パネルにおいて、
    上記層間絶縁膜は有機膜である
    ことを特徴とする表示パネル。
25. 請求項１に記載の表示パネルにおいて、
    上記層間絶縁膜は無機膜である
    ことを特徴とする表示パネル。
26. 請求項１に記載の表示パネルにおいて、
    上記層間絶縁膜は、有機膜及び無機膜が２層以上積層された積層構造を有している
    ことを特徴とする表示パネル。
27. 請求項１に記載の表示パネルにおいて、
    上記層間絶縁膜の表面には、凹凸が形成されている
    ことを特徴とする表示パネル。
28. 請求項１に記載の表示パネルにおいて、
    上記層間絶縁膜には、画素電極が形成されている
    ことを特徴とする表示パネル。
29. 請求項２８に記載の表示パネルにおいて、
    上記画素電極は、透明電極により構成されている
    ことを特徴とする表示パネル。
30. 請求項２８に記載の表示パネルにおいて、
    上記画素電極は、反射電極を構成している
    ことを特徴とする表示パネル。
31. 請求項２８に記載の表示パネルにおいて、
    上記画素電極は、反射電極及び透明電極が２層以上積層された積層構造を有している
    ことを特徴とする表示パネル。
32. 請求項６に記載の表示パネルにおいて、
    上記共通電極は、櫛歯状に形成されている
    ことを特徴とする表示パネル。
33. 請求項３に記載の表示パネルにおいて、
    上記層間絶縁膜には、画素電極が形成され、
    上記穴構造は、上記画素電極と、上記スイッチング素子の電極又は上記スイッチング素子から引き出された引き出し電極とを導通させるコンタクトホールである
    ことを特徴とする表示パネル。
34. 請求項７に記載の表示パネルにおいて、
    上記層間絶縁膜には、画素電極が形成され、
    上記穴構造は、上記画素電極と上記補助容量対向電極とを導通させるコンタクトホールである
    ことを特徴とする表示パネル。
35. 請求項６に記載の表示パネルにおいて、
    上記層間絶縁膜の表面には、共通電極が形成され、
    上記穴構造は、上記共通電極と上記共通電極用配線とを導通させるコンタクトホールである
    ことを特徴とする表示パネル。
36. 請求項７に記載の表示パネルにおいて、
    上記第１基板は、補助容量を構成する補助容量配線を備え、
    上記穴構造は、上記第１基板の表面の法線方向から見て、上記補助容量配線に重なるように配置されている
    ことを特徴とする表示パネル。
37. 請求項３に記載の表示パネルにおいて、
    上記第１基板には、上記スイッチング素子に接続された走査線が形成され、
    上記穴構造は、上記第１基板の表面の法線方向から見て、上記走査線に重なるように配置されている
    ことを特徴とする表示パネル。
38. 請求項３０に記載の表示パネルにおいて、
    上記穴構造は、上記反射電極が形成されている領域に配置されている
    ことを特徴とする表示パネル。
39. 請求項１に記載の表示パネルが搭載されている
    ことを特徴とする表示装置。

Images