[go: up one dir, main page]

JP2009076993A - Front end module - Google Patents

Front end module Download PDF

Info

Publication number
JP2009076993A
JP2009076993A JP2007241629A JP2007241629A JP2009076993A JP 2009076993 A JP2009076993 A JP 2009076993A JP 2007241629 A JP2007241629 A JP 2007241629A JP 2007241629 A JP2007241629 A JP 2007241629A JP 2009076993 A JP2009076993 A JP 2009076993A
Authority
JP
Japan
Prior art keywords
circuit
impedance matching
reception
end module
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007241629A
Other languages
Japanese (ja)
Inventor
Toshitaka Hayakawa
俊高 早川
Koji Kamafuchi
幸司 釜淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007241629A priority Critical patent/JP2009076993A/en
Publication of JP2009076993A publication Critical patent/JP2009076993A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a front end module capable of making unnecessary a space for direct installation of an impedance matching circuit on a printed circuit board of a mobile device, attaining space saving, and reducing the manufacturing cost. <P>SOLUTION: Front end module 10 comprises a diplexer 20 connected to an antenna 40, first/second switch circuits 21 and 22 for switching a transmitted or received signal, transmitting side filter circuits 23 and 25, receiving side filter circuits 24 and 26, transmitting side impedance matching circuits 30 and 31 for adjusting impedance between a power amplifier 41 and the transmitting side filter circuits 23 and 25, and receiving side impedance matching circuits 32, 33 and 34 for adjusting impedance between the receiving side filter circuits 24 and 26 and a radio frequency circuit portion 42. All of the circuit components are configured in a multilayer substrate. Therefore, a space in which circuit components of each of impedance matching circuits 30-34 are to be mounted becomes unnecessary for a printed circuit board of mobile device. Accordingly, it is advantageous for miniaturization and reduction of parts count for the mobile device. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、携帯機器においてアンテナと送信回路/受信回路の間の高周波回路を実装したフロントエンドモジュールに関するものである。   The present invention relates to a front-end module in which a high-frequency circuit between an antenna and a transmission circuit / reception circuit is mounted in a portable device.

携帯電話機に代表される携帯機器においては小型化が強く要望されることから、高周波回路を一体的にモジュール化する構成が採用されている。近年では、複数の通信方式に対応する異なる周波数帯域を共用可能な携帯機器が普及し、その高周波回路は複雑かつ多機能になっているので、モジュール化の重要性が増している。特に、フロントエンド回路を積層(多層)基板に構成したフロントエンドモジュールが一般的に用いられている。このようなフロントエンドモジュールは、アンテナと送信回路/受信回路の間の機能を担うフロントエンド回路として、ダイプレクサ回路、スイッチ回路、送信側フィルタ回路、受信側フィルタ回路をそれぞれ積層基板に組み込んだ構成を有する。携帯機器のプリント基板にフロントエンドモジュールを搭載すれば、個別の回路部品を基板上に直接実装する場合に比べて基板のサイズを格段に小さくすることができる。   Since portable devices typified by cellular phones are strongly required to be downsized, a configuration in which a high-frequency circuit is integrated into a module is adopted. In recent years, portable devices that can share different frequency bands corresponding to a plurality of communication systems have become widespread, and the high-frequency circuit has become complex and multifunctional, so the importance of modularization has increased. In particular, a front-end module in which a front-end circuit is formed on a laminated (multilayer) substrate is generally used. Such a front-end module has a configuration in which a diplexer circuit, a switch circuit, a transmission-side filter circuit, and a reception-side filter circuit are each incorporated in a laminated substrate as a front-end circuit that performs a function between an antenna and a transmission circuit / reception circuit. Have. If a front end module is mounted on a printed circuit board of a portable device, the size of the substrate can be made much smaller than when individual circuit components are directly mounted on the substrate.

上述の携帯機器のプリント基板上では、フロントエンドモジュールに形成された端子のうち、アンテナ端子をアンテナに接続することに加え、送信端子がパワーアンプ等の送信回路に接続され、受信端子がRFIC等の受信回路に接続される。一般に高周波回路において異なる回路が接続される箇所では、インピーダンスの不整合に起因して、反射による信号の損失や特性の劣化を生じる。よって、インピーダンスの不整合を防止するために、インピーダンス整合回路を挿入する必要がある(例えば、特許文献1参照)。そのため、携帯機器のプリント基板上にはコイルやコンデンサ等のチップ部品を用いたインピーダンス整合回路が構成され、その一端がフロンドエンドモジュールに接続される。
特開2006−237711号公報
On the printed circuit board of the portable device described above, among the terminals formed on the front end module, in addition to connecting the antenna terminal to the antenna, the transmission terminal is connected to a transmission circuit such as a power amplifier, and the reception terminal is RFIC or the like. Connected to the receiving circuit. In general, at locations where different circuits are connected in a high-frequency circuit, signal loss and characteristic deterioration due to reflection occur due to impedance mismatch. Therefore, in order to prevent impedance mismatch, it is necessary to insert an impedance matching circuit (see, for example, Patent Document 1). Therefore, an impedance matching circuit using chip parts such as a coil and a capacitor is formed on the printed circuit board of the portable device, and one end thereof is connected to the front end module.
Japanese Patent Laid-Open No. 2006-237711

上述したように複数の周波数帯域を共用可能な携帯機器を想定すると、フロントエンドモジュールと送信回路/受信回路の間に、それぞれの周波数帯域に対応する複数のインピーダンス整合回路を構成する必要がある。従って、携帯機器のプリント基板において、インピーダンス整合回路に用いる回路部品を実装するための大きなスペースが必要となる。特に、インピーダンス整合回路をチップ部品等で構成する場合は、部品点数が増加するとともに接続のための配線の引き回しの余分なスペースが必要となり、プリント基板全体のサイズの増大につながる。また、チップ部品等の部品点数の増加による製造コストの上昇も懸念される。さらに、携帯機器を設計する際、プリント基板の特性に応じてインピーダンス整合回路の回路定数を決定するために多くの工数が必要となる。   Assuming a portable device capable of sharing a plurality of frequency bands as described above, it is necessary to configure a plurality of impedance matching circuits corresponding to the respective frequency bands between the front end module and the transmission circuit / reception circuit. Therefore, a large space for mounting circuit components used for the impedance matching circuit is required on the printed circuit board of the portable device. In particular, when the impedance matching circuit is composed of chip parts or the like, the number of parts increases and an extra space for wiring for connection is required, leading to an increase in the size of the entire printed circuit board. In addition, there is a concern about an increase in manufacturing cost due to an increase in the number of parts such as chip parts. Furthermore, when designing a portable device, a lot of man-hours are required to determine the circuit constant of the impedance matching circuit according to the characteristics of the printed circuit board.

そこで、本発明はこれらの問題を解決するためになされたものであり、フロントエンド回路を有する携帯機器のプリント基板上においてインピーダンス整合回路を直接実装するためのスペースを不要とし、プリント基板の省スペース化と製造コストの低減を達成可能なフロントエンドモジュールを提供することを目的とする。   Therefore, the present invention has been made to solve these problems, and eliminates the need for a space for directly mounting an impedance matching circuit on a printed circuit board of a portable device having a front-end circuit. An object of the present invention is to provide a front-end module that can achieve a reduction in manufacturing cost.

上記課題を解決するために、本発明のフロントエンドモジュールの第1の態様は、受信回路を含む外部回路とアンテナの間に接続されるフロントエンド回路を多層基板に構成したフロントエンドモジュールであって、前記フロントエンド回路と前記受信回路の間のインピーダンスを整合するインピーダンス整合回路を備え、前記多層基板には、前記インピーダンス整合回路を構成する回路部品が実装されるとともに、前記インピーダンス整合回路を前記受信回路に接続するための端子が形成される。   In order to solve the above problems, a first aspect of a front end module according to the present invention is a front end module in which a front end circuit connected between an external circuit including a receiving circuit and an antenna is formed on a multilayer substrate. And an impedance matching circuit for matching impedance between the front-end circuit and the receiving circuit, and circuit components constituting the impedance matching circuit are mounted on the multilayer substrate, and the impedance matching circuit is received by the receiving circuit. Terminals for connection to the circuit are formed.

本発明のフロントエンドモジュールの第1の態様によれば、アンテナを介して受信される受信信号の信号経路において、フロントエンド回路と受信回路の間に挿入すべきインピーダンス整合回路は、フロントエンドモジュールを実装するプリント基板には実装されずにフロントエンドモジュールを構成する多層基板に実装され、フロントエンドモジュールの端子を介して受信回路に接続される。よって、フロントエンドモジュールを実装するプリント基板には、インピーダンス整合回路を構成する回路部品を実装するスペースが不要になり、部品点数も少なくて済む。この場合、フロントエンドモジュールは高密度に構成でき、かつ配線の引き回し等の影響も少ないので、インピーダンス整合回路を取り込むことで携帯機器の小型化とコスト低減に効果がある。   According to the first aspect of the front-end module of the present invention, the impedance matching circuit to be inserted between the front-end circuit and the receiving circuit in the signal path of the received signal received via the antenna includes the front-end module. Instead of being mounted on the printed circuit board to be mounted, it is mounted on a multilayer board constituting the front end module, and is connected to a receiving circuit via a terminal of the front end module. Therefore, the printed circuit board on which the front end module is mounted does not require a space for mounting circuit components constituting the impedance matching circuit, and the number of components can be reduced. In this case, the front-end module can be configured with a high density and is less affected by the routing of the wiring, and incorporating the impedance matching circuit is effective in reducing the size and cost of the portable device.

また、上記課題を解決するために、本発明のフロントエンドモジュールの第2の態様は、送信回路および受信回路を含む外部回路とアンテナの間に接続されるフロントエンド回路を多層基板に構成したフロントエンドモジュールであって、前記フロントエンド回路と前記送信回路の間のインピーダンスを整合する第1のインピーダンス整合回路と、前記フロントエンド回路と前記受信回路の間のインピーダンスを整合する第2のインピーダンス整合回路とを備え、前記多層基板には、前記第1のインピーダンス整合回路および前記第2のインピーダンス整合回路をそれぞれ構成する回路部品が実装されるとともに、前記第1のインピーダンス整合回路を前記送信回路に接続するための第1の端子と前記第2のインピーダンス整合回路を前記受信回路に接続するための第2の端子が形成される。   In order to solve the above problem, a second aspect of the front end module of the present invention is a front end circuit in which a front end circuit connected between an external circuit including a transmission circuit and a reception circuit and an antenna is formed on a multilayer substrate. A first impedance matching circuit for matching an impedance between the front end circuit and the transmission circuit; and a second impedance matching circuit for matching an impedance between the front end circuit and the reception circuit. The multilayer substrate is mounted with circuit components respectively constituting the first impedance matching circuit and the second impedance matching circuit, and the first impedance matching circuit is connected to the transmission circuit. And receiving the first impedance matching circuit and the second impedance matching circuit. Second terminals are formed for connection to the circuit.

本発明のフロントエンドモジュールの第2の態様によれば、第1の態様と同様の第2インピーダンス整合回路に加えて、送信回路とフロントエンド回路の間に挿入すべき第1インピーダンス整合回路が多層基板に実装され、フロントエンドモジュールの端子を介して送信回路に接続される。よって、第1の態様の回路部品より、さらに多数の回路部品を実装するためのスペースが不要になり、部品点数も少なくて済むので、携帯機器の小型化とコスト低減に一層効果がある。   According to the second aspect of the front-end module of the present invention, in addition to the second impedance matching circuit similar to the first aspect, the first impedance matching circuit to be inserted between the transmission circuit and the front-end circuit is a multilayer. It is mounted on the substrate and connected to the transmission circuit via the terminals of the front end module. Therefore, a space for mounting a larger number of circuit components is not required and the number of components can be reduced as compared with the circuit component of the first aspect, which is more effective in reducing the size and cost of the portable device.

本発明において、前記アンテナにより送受信される送信信号および受信信号の経路をスイッチ素子により切り替えるスイッチ回路を備えた構成としてもよい。この場合、第2の態様では、前記多層基板の実装面において、前記第1のインピーダンス整合回路を構成する回路部品と、前記第2のインピーダンス整合回路を構成する回路部品が、前記スイッチ素子を挟んで対向位置になるように実装してもよい。   The present invention may be configured to include a switch circuit that switches a path of a transmission signal and a reception signal transmitted / received by the antenna using a switch element. In this case, in the second aspect, on the mounting surface of the multilayer substrate, the circuit component constituting the first impedance matching circuit and the circuit component constituting the second impedance matching circuit sandwich the switch element. You may mount so that it may become an opposing position.

また、第2の態様では、第2の矩形の前記多層基板の底面の対向する2辺のうち、前記第1のインピーダンス整合回路の位置に対応する一方の辺に前記第1の端子を形成し、前記第2のインピーダンス整合回路の位置に対応する他方の辺に前記第2の端子を形成してもよい。   In the second aspect, the first terminal is formed on one side corresponding to the position of the first impedance matching circuit among the two opposing sides of the bottom surface of the second rectangular multi-layer substrate. The second terminal may be formed on the other side corresponding to the position of the second impedance matching circuit.

また、第2の態様では、前記スイッチ回路と前記第1のインピーダンス整合回路の間に挿入される送信側フィルタ回路を設けてもよく、さらに第1および第2の態様では、前記スイッチ回路と前記第2のインピーダンス整合回路の間に挿入される受信側フィルタ回路を設けてもよい。   In the second aspect, a transmission-side filter circuit inserted between the switch circuit and the first impedance matching circuit may be provided. Further, in the first and second aspects, the switch circuit and the A reception-side filter circuit inserted between the second impedance matching circuits may be provided.

本発明において、前記フロントエンド回路は、複数の異なる周波数帯域を共用可能としてもよい。第2の態様では、送信側の複数の周波数帯域に応じた複数の前記送信側フィルタ回路および複数の前記第1のインピーダンス整合回路を含めて構成してもよく、第1および第2の態様では、受信側の複数の周波数帯域に応じた複数の前記受信側フィルタ回路および複数の前記(第2の)インピーダンス整合回路を含めて構成してもよい。   In the present invention, the front end circuit may share a plurality of different frequency bands. In the second aspect, a plurality of the transmission-side filter circuits and a plurality of the first impedance matching circuits corresponding to a plurality of frequency bands on the transmission side may be included. In the first and second aspects, A plurality of reception filter circuits and a plurality of (second) impedance matching circuits corresponding to a plurality of frequency bands on the reception side may be included.

本発明において、前記(第2の)インピーダンス整合回路は、前記受信側フィルタ回路が実装される誘電体層の下層の誘電体層において、前記受信側フィルタ回路を構成する回路部品の直下の領域の導体パターンとして内層してもよい。   In the present invention, the (second) impedance matching circuit includes a dielectric layer under the dielectric layer on which the reception-side filter circuit is mounted, in a region immediately below a circuit component constituting the reception-side filter circuit. An inner layer may be formed as a conductor pattern.

本発明によれば、フロントエンドモジュールに、外部回路とフロントエンド回路の間のインピーダンスを整合するインピーダンス整合回路を設け、その回路部品をフロントエンド回路が構成される多層基板に実装したので、フロントエンドモジュールを実装するプリント基板にインピーダンス整合回路を構成するためのスペースが不要になる。フロントエンドモジュールには、外部の送受信回路との間の送信側/受信側インピーダンス整合回路を取り込む構成のほか、受信側インピーダンス整合回路のみを取り込む構成を採用することができる。フロントエンドモジュールを実装するプリント基板上には、多数の回路部品を実装するスペースを縮小できることに加え、部品点数が減るため製造コストの低減が可能となる。また、フロントエンドモジュールを実装するプリント基板の設計時、インピーダンス整合回路の実装に先立つ回路部品の定数決定の手間が不要となり、設計工数を削減可能となる。このように本発明により、フロントエンド回路を有する携帯機器において、基板の省スペース化による小型化およびコスト低減に効果を奏する。   According to the present invention, the front end module is provided with the impedance matching circuit for matching the impedance between the external circuit and the front end circuit, and the circuit component is mounted on the multilayer substrate on which the front end circuit is configured. A space for configuring the impedance matching circuit on the printed circuit board on which the module is mounted becomes unnecessary. The front-end module can adopt a configuration that captures only the reception-side impedance matching circuit in addition to a configuration that captures the transmission-side / reception-side impedance matching circuit with the external transmission / reception circuit. On the printed circuit board on which the front-end module is mounted, the space for mounting a large number of circuit components can be reduced, and the number of components is reduced, so that the manufacturing cost can be reduced. Further, when designing the printed circuit board on which the front end module is mounted, it is not necessary to determine the constants of circuit components prior to mounting the impedance matching circuit, and the design man-hour can be reduced. As described above, according to the present invention, in a portable device having a front-end circuit, there is an effect in miniaturization and cost reduction due to space saving of the substrate.

本発明の実施形態について図面を参照しながら説明する。以下では、携帯電話機等の携帯機器のプリント基板に搭載されるフロントエンドモジュールに対して本発明を適用する場合について、構成が異なる2つの実施形態を説明する。   Embodiments of the present invention will be described with reference to the drawings. Below, two embodiment from which a structure differs is described about the case where this invention is applied with respect to the front end module mounted in the printed circuit board of portable apparatuses, such as a mobile telephone.

[第1実施形態]
図1は、本発明に係る第1実施形態のフロントエンドモジュール10の回路ブロック図である。第1実施形態のフロントエンドモジュール10は、フロントエンド回路を含む高周波回路を積層基板(多層基板)に構成したモジュールであり、周波数帯域が異なる3つの通信システムとして、GSM(900MHz帯)、DCS(1.8GHz帯)、PCS(1.9GHz帯)を共用可能に構成される。図1に示すように、第1実施形態のフロントエンドモジュール10は、ダイプレクサ20と、第1スイッチ回路21と、第2スイッチ回路22と、送信側フィルタ回路23、25と、受信側フィルタ回路24、26と、送信側インピーダンス整合回路30、31と、受信側インピーダンス整合回路32、33、34を含んでいる。
[First Embodiment]
FIG. 1 is a circuit block diagram of a front end module 10 according to a first embodiment of the present invention. The front-end module 10 according to the first embodiment is a module in which a high-frequency circuit including a front-end circuit is configured on a multilayer substrate (multilayer substrate). GSM (900 MHz band), DCS ( 1.8 GHz band) and PCS (1.9 GHz band) can be shared. As shown in FIG. 1, the front end module 10 according to the first embodiment includes a diplexer 20, a first switch circuit 21, a second switch circuit 22, transmission filter circuits 23 and 25, and a reception filter circuit 24. , 26, transmission-side impedance matching circuits 30, 31, and reception-side impedance matching circuits 32, 33, 34.

ダイプレクサ20は、携帯機器に取り付けられるアンテナ40に接続され、アンテナ40と第1スイッチ回路21又は第2スイッチ回路22の間で伝送される信号をそれぞれ分配する。第1スイッチ回路21の側の信号経路にはGSMに対応する信号が伝送され、第2スイッチ回路22の側の信号経路にはDCS/PCSに対応する信号が伝送される。第1スイッチ回路21は、GSMの信号経路を送信信号と受信信号に切り替えるとともに、第2スイッチ回路22は、DCS/PCSの信号経路を送信信号と受信信号に切り替える。なお、ダイプレクサ20、第1スイッチ回路21、第2スイッチ回路22の回路構成については後述する。   The diplexer 20 is connected to an antenna 40 attached to the portable device, and distributes signals transmitted between the antenna 40 and the first switch circuit 21 or the second switch circuit 22. A signal corresponding to GSM is transmitted to the signal path on the first switch circuit 21 side, and a signal corresponding to DCS / PCS is transmitted to the signal path on the second switch circuit 22 side. The first switch circuit 21 switches the GSM signal path between the transmission signal and the reception signal, and the second switch circuit 22 switches the DCS / PCS signal path between the transmission signal and the reception signal. The circuit configuration of the diplexer 20, the first switch circuit 21, and the second switch circuit 22 will be described later.

送信側フィルタ回路23は、GSMの送信信号を通過させるローパスフィルタであり、送信側フィルタ回路25は、DCS/PCSの送信信号を通過させるローパスフィルタである。送信側フィルタ回路23、25としては、コンデンサおよびインダクタを組み合わせた回路が用いられる。また、受信側フィルタ回路24は、GSMの受信信号を通過させるバンドパスフィルタであり、受信側フィルタ回路26は、DCS/PCSの受信信号を通過させるバンドパスフィルタである。受信側フィルタ回路24、26としては、狭帯域のSAW(Surface Acoustic Wave)フィルタが採用され、受信側フィルタ回路24はGSM用のSAWフィルタを含むとともに、受信側フィルタ回路26はDCS用およびPCS用に2つのSAWフィルタを含んでいる。   The transmission-side filter circuit 23 is a low-pass filter that passes GSM transmission signals, and the transmission-side filter circuit 25 is a low-pass filter that passes DCS / PCS transmission signals. As the transmission-side filter circuits 23 and 25, circuits in which capacitors and inductors are combined are used. The reception-side filter circuit 24 is a band-pass filter that passes a GSM reception signal, and the reception-side filter circuit 26 is a band-pass filter that passes a DCS / PCS reception signal. As the reception side filter circuits 24 and 26, narrow band SAW (Surface Acoustic Wave) filters are adopted, the reception side filter circuit 24 includes a GSM SAW filter, and the reception side filter circuit 26 is for DCS and PCS. Includes two SAW filters.

送信側インピーダンス整合回路30は、送信回路の一部であるパワーアンプ41のGSMの信号経路と送信側フィルタ回路23との間に挿入され、送信側インピーダンス整合回路31は、パワーアンプ41のDCS/PCSの信号経路と送信側フィルタ回路25との間に挿入される。すなわち、パワーアンプ41と送信側フィルタ回路23、25の間でインピーダンスが不整合である場合、反射による信号損失やフィルタ特性の劣化を引き起こすので、送信側インピーダンス整合回路30、31により両者のインピーダンスを整合させる役割がある。   The transmission side impedance matching circuit 30 is inserted between the GSM signal path of the power amplifier 41 that is a part of the transmission circuit and the transmission side filter circuit 23, and the transmission side impedance matching circuit 31 is connected to the DCS / of the power amplifier 41. It is inserted between the signal path of the PCS and the transmission side filter circuit 25. That is, when the impedance is mismatched between the power amplifier 41 and the transmission side filter circuits 23 and 25, signal loss due to reflection and deterioration of filter characteristics are caused. There is a role to align.

受信側インピーダンス整合回路32は、受信側フィルタ回路24と、受信回路の一部であるRF回路部42のGSMの信号経路との間に挿入され、受信側インピーダンス整合回路33、34は、受信側フィルタ回路26とRF回路部42のDCS/PCSの信号経路との間に挿入される。なお、後述するように受信側フィルタ回路26において、一方の受信側インピーダンス整合回路33がDCS用のSAWフィルタに接続され、他方の受信側インピーダンス整合回路34がPCS用のSAWフィルタに接続される。これらの受信側インピーダンス整合回路32〜34の役割は、送信側と同様に、各々の接続箇所におけるインピーダンスを整合させることにある。   The reception side impedance matching circuit 32 is inserted between the reception side filter circuit 24 and the GSM signal path of the RF circuit unit 42 which is a part of the reception circuit, and the reception side impedance matching circuits 33 and 34 are connected to the reception side. It is inserted between the filter circuit 26 and the DCS / PCS signal path of the RF circuit section 42. As will be described later, in the reception filter circuit 26, one reception impedance matching circuit 33 is connected to the DCS SAW filter, and the other reception impedance matching circuit 34 is connected to the PCS SAW filter. The role of these reception-side impedance matching circuits 32 to 34 is to match impedances at the respective connection locations as in the transmission side.

次に、第1実施形態のフロントエンドモジュール10の具体的な回路構成について、図2および図3を用いて説明する。図2は、図1の全体構成のうちダイプレクサ20、第1スイッチ回路21、第2スイッチ回路22を含む範囲の回路構成を示している。また図3は、図1の全体構成のうち送信側フィルタ回路23、25、受信側フィルタ回路24、26、送信側インピーダンス整合回路30、31、受信側インピーダンス整合回路32〜34を含む範囲の回路構成を示している。   Next, a specific circuit configuration of the front end module 10 of the first embodiment will be described with reference to FIGS. 2 and 3. FIG. 2 shows a circuit configuration in a range including the diplexer 20, the first switch circuit 21, and the second switch circuit 22 in the overall configuration of FIG. 1. 3 is a circuit in a range including the transmission side filter circuits 23 and 25, the reception side filter circuits 24 and 26, the transmission side impedance matching circuits 30 and 31, and the reception side impedance matching circuits 32 to 34 in the overall configuration of FIG. The configuration is shown.

図2に示すように、ダイプレクサ20は、インダクタL10〜L12と、コンデンサC10〜C13を備えている。ダイプレクサ20のポートP10は、アンテナ40に接続される。ポートP10の位置から一方の側にはインダクタL10、L11とコンデンサC12によるLCフィルタが構成され、GSMの周波数帯域の信号を通過させる一方、DCS/PCSの周波数帯域の信号を十分に減衰させるように動作する。また、ポートP10の位置から他方の側にはインダクタL12とコンデンサC10、C11、C13によるLCフィルタが構成され、DCS/PCSの周波数帯域の信号を通過させる一方、GSMの周波数帯域の信号を十分に減衰させるように動作する。ポートP10に対して上記2つのLCフィルタを挟んだ各ノード(接続点)が、それぞれ第1スイッチ回路21、第2スイッチ回路22と接続される。   As shown in FIG. 2, the diplexer 20 includes inductors L10 to L12 and capacitors C10 to C13. The port P10 of the diplexer 20 is connected to the antenna 40. An LC filter including inductors L10 and L11 and a capacitor C12 is formed on one side from the position of the port P10 so as to pass a signal in the GSM frequency band and sufficiently attenuate a signal in the DCS / PCS frequency band. Operate. In addition, an LC filter including an inductor L12 and capacitors C10, C11, and C13 is formed on the other side from the position of the port P10, and a signal in the DCS / PCS frequency band is passed, while a signal in the GSM frequency band is sufficiently passed. Operates to attenuate. Each node (connection point) sandwiching the two LC filters with respect to the port P10 is connected to the first switch circuit 21 and the second switch circuit 22, respectively.

第1スイッチ回路21は、インダクタL13、L14と、コンデンサC14〜C16と、ダイオードD10、D11と、抵抗R10を備えている。第1スイッチ回路21において、ポートP11は送信側フィルタ回路23に接続され、ポートP12は受信側フィルタ回路24に接続される。受信側のポートP12とグランドの間には、ダイオードD11とコンデンサC16の直列回路が接続され、その中間ノードが抵抗R10を介して制御電圧VC1に接続されている。受信側のポートP12とダイプレクサ20側のノードの間には、インダクタL14およびコンデンサC14、C15により構成されるLCフィルタが挿入されている。一方、送信側のポートP11とダイプレクサ20側のノードの間には、ダイオードD10が直列接続されるとともに、ポートP11とグランドの間には、インダクタL13が接続されている。   The first switch circuit 21 includes inductors L13 and L14, capacitors C14 to C16, diodes D10 and D11, and a resistor R10. In the first switch circuit 21, the port P 11 is connected to the transmission side filter circuit 23, and the port P 12 is connected to the reception side filter circuit 24. A series circuit of a diode D11 and a capacitor C16 is connected between the port P12 on the receiving side and the ground, and an intermediate node thereof is connected to the control voltage VC1 via a resistor R10. An LC filter including an inductor L14 and capacitors C14 and C15 is inserted between the port P12 on the reception side and the node on the diplexer 20 side. On the other hand, a diode D10 is connected in series between the port P11 on the transmission side and the node on the diplexer 20 side, and an inductor L13 is connected between the port P11 and the ground.

ここで、ダイオードD10、D11はともにアノードが制御電圧VC1の側を向くように挿入されているので、制御電圧VC1がハイのときに順バイアスされ、制御電圧VC1がローのときに逆バイアスされる。よって、第1スイッチ回路21を送信側に切り替える場合は制御電圧VC1をハイに制御し、ダイプレクサ20側のノードがダイオードD10を介してポートP11に接続された状態にするとともに、ポートP12がダイオードD11とコンデンサC16を介してグランドに接続された状態にする。一方、第1スイッチ回路21を受信側に切り替える場合は、制御電圧VC1をローに制御し、ダイプレクサ20側のノードがダイオードD10によりポートP11から遮断された状態とし、ポートP12がダイオードD11によりグランドから遮断された状態にする。   Here, since both the diodes D10 and D11 are inserted so that the anode faces the control voltage VC1, the forward bias is applied when the control voltage VC1 is high, and the reverse bias is applied when the control voltage VC1 is low. . Therefore, when switching the first switch circuit 21 to the transmission side, the control voltage VC1 is controlled to be high so that the node on the diplexer 20 side is connected to the port P11 via the diode D10, and the port P12 is connected to the diode D11. And connected to the ground via a capacitor C16. On the other hand, when the first switch circuit 21 is switched to the reception side, the control voltage VC1 is controlled to be low so that the node on the diplexer 20 side is disconnected from the port P11 by the diode D10, and the port P12 is disconnected from the ground by the diode D11. Make it blocked.

第2スイッチ回路22は、インダクタL15〜L18と、コンデンサC17〜C21と、ダイオードD12、D13と、抵抗R11を備えている。第2スイッチ回路22において、送信側のポートP13は送信側フィルタ回路25に接続され、ポートP14は受信側フィルタ回路26に接続される。受信側のポートP14からコンデンサC21を挟んだ一端とグランドの間には、ダイオードD13とコンデンサC20の直列回路が接続され、その中間ノードが抵抗R11を介して制御電圧VC2に接続されている。なお、受信側のポートP14とダイプレクサ20側のノードの間には、インダクタL17およびコンデンサC18、C19により構成されるLCフィルタと、コンデンサC21とインダクタL18により構成されるLCフィルタが挿入されている。   The second switch circuit 22 includes inductors L15 to L18, capacitors C17 to C21, diodes D12 and D13, and a resistor R11. In the second switch circuit 22, the transmission side port P 13 is connected to the transmission side filter circuit 25, and the port P 14 is connected to the reception side filter circuit 26. A series circuit of a diode D13 and a capacitor C20 is connected between one end of the receiving side port P14 across the capacitor C21 and the ground, and an intermediate node thereof is connected to the control voltage VC2 via a resistor R11. An LC filter composed of an inductor L17 and capacitors C18 and C19 and an LC filter composed of a capacitor C21 and an inductor L18 are inserted between the port P14 on the receiving side and the node on the diplexer 20 side.

一方、送信側のポートP13とダイプレクサ20側のノードの間には、ダイオードD12が直列接続されるとともに、インダクタL15、L16およびコンデンサC17から構成されるLCフィルタが挿入されている。コンデンサC17とインダクタL15の直列回路はダイオードD12と並列に接続され、その中間ノードとグランドの間にインダクタL16が接続されている。   On the other hand, a diode D12 is connected in series between the port P13 on the transmission side and the node on the diplexer 20 side, and an LC filter including inductors L15 and L16 and a capacitor C17 is inserted. The series circuit of the capacitor C17 and the inductor L15 is connected in parallel with the diode D12, and the inductor L16 is connected between the intermediate node and the ground.

ここで、ダイオードD12、D13はともにアノードが制御電圧VC2の側を向くように挿入されているので、制御電圧VC2がハイのときに順バイアスされ、制御電圧VC2がローのときに逆バイアスされる。よって、第2スイッチ回路22を送信側に切り替える場合は制御電圧VC2をハイに制御し、ダイプレクサ20側のノードがダイオードD12を介してポートP13に接続された状態にするとともに、ポートP14がダイオードD13とコンデンサC21、C20を介してグランドに接続された状態にする。一方、第2スイッチ回路22を受信側に切り替える場合は、制御電圧VC2をローに制御し、ダイプレクサ20側のノードがダイオードD12によりポートP13から遮断された状態とし、ポートP14がダイオードD13によりグランドから遮断された状態にする。   Here, since both of the diodes D12 and D13 are inserted so that the anode faces the control voltage VC2, the forward bias is applied when the control voltage VC2 is high, and the reverse bias is applied when the control voltage VC2 is low. . Therefore, when switching the second switch circuit 22 to the transmission side, the control voltage VC2 is controlled to be high so that the node on the diplexer 20 side is connected to the port P13 via the diode D12, and the port P14 is connected to the diode D13. And are connected to the ground via capacitors C21 and C20. On the other hand, when the second switch circuit 22 is switched to the receiving side, the control voltage VC2 is controlled to be low so that the node on the diplexer 20 side is disconnected from the port P13 by the diode D12, and the port P14 is disconnected from the ground by the diode D13. Make it blocked.

次に図3に示すように、ポートP11に接続される送信側フィルタ回路23は、インダクタL30と、コンデンサC30〜C32を備えている。インダクタL30とコンデンサC31からなる並列回路の両端のノードが、コンデンサC30、C32を介してグランドに接続されている。送信側フィルタ回路23の回路定数を適切に設定することで、GSMの周波数帯域を通過させるとともに、不要な高周波成分を減衰させるように動作する。   Next, as shown in FIG. 3, the transmission-side filter circuit 23 connected to the port P11 includes an inductor L30 and capacitors C30 to C32. Nodes at both ends of the parallel circuit including the inductor L30 and the capacitor C31 are connected to the ground via the capacitors C30 and C32. By appropriately setting the circuit constants of the transmission-side filter circuit 23, the GSM frequency band is allowed to pass, and an unnecessary high-frequency component is attenuated.

ポートP13に接続される送信側フィルタ回路25は、インダクタL31、L32と、コンデンサC33〜C37を備えている。インダクタL31とコンデンサC34からなる第1の並列回路の両端のノードが、コンデンサC33、C35を介してグランドに接続されるとともに、インダクタL32とコンデンサC36からなる第2の並列回路の両端のノードがコンデンサC35、C37を介してグランドに接続される。このように、送信側フィルタ回路25は2段で構成されているので、急峻な減衰特性が得られる。送信側フィルタ回路25の回路定数を適切に設定することで、DCS/PCSの周波数帯域を通過させるとともに、不要な高周波成分を減衰させるように動作する。   The transmission filter circuit 25 connected to the port P13 includes inductors L31 and L32 and capacitors C33 to C37. Nodes at both ends of the first parallel circuit including the inductor L31 and the capacitor C34 are connected to the ground via the capacitors C33 and C35, and nodes at both ends of the second parallel circuit including the inductor L32 and the capacitor C36 are connected to the capacitor. It is connected to the ground via C35 and C37. Thus, since the transmission side filter circuit 25 is composed of two stages, a steep attenuation characteristic can be obtained. By appropriately setting the circuit constants of the transmission-side filter circuit 25, the DCS / PCS frequency band is allowed to pass and an unnecessary high-frequency component is attenuated.

ポートP12に接続される受信側フィルタ回路24は、1つのSAWフィルタ24aにより構成される。SAWフィルタ24aは、GSMの周波数帯域のみを通過させるとともに、それ以外の低周波側および高周波側の成分を減衰させるように動作する。受信動作では特にノイズ成分が問題となるので、SAWフィルタ24aを用いることにより大きな減衰量を確保し、良好な受信性能を確保することができる。   The reception-side filter circuit 24 connected to the port P12 is composed of one SAW filter 24a. The SAW filter 24a operates so as to pass only the GSM frequency band and attenuate the other low-frequency and high-frequency components. Since noise components are particularly problematic in the reception operation, the use of the SAW filter 24a can ensure a large attenuation and ensure good reception performance.

ポートP14に接続される受信側フィルタ回路26は、2つのSAWフィルタ26a、26bにより構成される。SAWフィルタ26aは、DCSの周波数帯域のみを通過させるとともに、それ以外の低周波側および高周波側の成分を減衰させるように動作する。また、SAWフィルタ26bは、PCSの周波数帯域のみを通過させるとともに、それ以外の低周波側および高周波側の成分を減衰させるように動作する。DCSは1.8GHz帯、PCSが1.9GHz帯と、両者の周波数帯域は近接しているが、SAWフィルタ26a、26bを用いればそれぞれの周波数帯域のみを選択的に通過させることができる。   The reception side filter circuit 26 connected to the port P14 includes two SAW filters 26a and 26b. The SAW filter 26a operates to pass only the DCS frequency band and attenuate the other low-frequency and high-frequency components. The SAW filter 26b operates to pass only the frequency band of the PCS and attenuate other low frequency and high frequency components. The DCS is 1.8 GHz band and the PCS is 1.9 GHz band, and both frequency bands are close to each other. However, if the SAW filters 26a and 26b are used, only the respective frequency bands can be selectively passed.

次に、送信側フィルタ回路23に接続される送信側インピーダンス整合回路30は、インダクタL40とコンデンサC40、C41を備え、ポートP15がパワーアンプ41に接続される。パワーアンプ41から伝送されるGSMの送信信号TX1の信号経路に送信側インピーダンス整合回路30が挿入される構成になっている。また、送信側フィルタ回路25に接続される送信側インピーダンス整合回路31は、インダクタL41とコンデンサC42、C43を備え、ポートP16がパワーアンプ41に接続される。パワーアンプ41から伝送されるDCS/PCSの送信信号TX2の信号経路に送信側インピーダンス整合回路31が挿入される構成になっている。   Next, the transmission-side impedance matching circuit 30 connected to the transmission-side filter circuit 23 includes an inductor L40 and capacitors C40 and C41, and the port P15 is connected to the power amplifier 41. The transmission side impedance matching circuit 30 is inserted into the signal path of the GSM transmission signal TX1 transmitted from the power amplifier 41. The transmission-side impedance matching circuit 31 connected to the transmission-side filter circuit 25 includes an inductor L41 and capacitors C42 and C43, and the port P16 is connected to the power amplifier 41. The transmission-side impedance matching circuit 31 is inserted into the signal path of the DCS / PCS transmission signal TX2 transmitted from the power amplifier 41.

送信側インピーダンス整合回路30、31の定数を適切に設定することで、パワーアンプ41の出力側と送信側フィルタ回路23、25のそれぞれの入力側の間で、インピーダンスが整合される。すなわち、GSMの周波数帯域においては、送信側フィルタ回路23の入力インピーダンスとパワーアンプ41の出力インピーダンスが所定のインピーダンスに整合された状態となり、DCS/PCSの周波数帯域においても送信側フィルタ回路25の入力インピーダンスとパワーアンプ41の出力インピーダンスが所定のインピーダンスに整合された状態になる。   The impedance is matched between the output side of the power amplifier 41 and the input side of each of the transmission side filter circuits 23 and 25 by appropriately setting the constants of the transmission side impedance matching circuits 30 and 31. That is, in the GSM frequency band, the input impedance of the transmission side filter circuit 23 and the output impedance of the power amplifier 41 are matched to a predetermined impedance, and the input of the transmission side filter circuit 25 is also in the DCS / PCS frequency band. The impedance and the output impedance of the power amplifier 41 are matched with a predetermined impedance.

受信側フィルタ回路24のSAWフィルタ24aに接続される受信側インピーダンス整合回路32は、インダクタL42、L43とコンデンサC44、C45を備え、一対のポートP17a、P17bがRF回路部42に接続される。RF回部42に伝送されるGSMの受信信号RX1の信号経路に受信側インピーダンス整合回路32が挿入される構成になっている。また、受信側フィルタ回路26の一方のSAWフィルタ26aに接続される受信側インピーダンス整合回路33は、インダクタL44、L45とコンデンサC46、C47を備え、一対のポートP18a、P18bがRF回路部42に接続される。さらに、受信側フィルタ回路26の他方のSAWフィルタ26bに接続される受信側インピーダンス整合回路34は、インダクタL46、L47とコンデンサC48、C49を備え、一対のポートP19a、P19bがRF回路部42に接続される。RF回部42に伝送される受信信号のうち、DCSの受信信号RX2の信号経路に受信側インピーダンス整合回路33が挿入され、PCSの受信信号RX3の信号経路に受信側インピーダンス整合回路34が挿入される構成になっている。   The reception-side impedance matching circuit 32 connected to the SAW filter 24a of the reception-side filter circuit 24 includes inductors L42 and L43 and capacitors C44 and C45, and a pair of ports P17a and P17b are connected to the RF circuit unit 42. A reception-side impedance matching circuit 32 is inserted into the signal path of the GSM reception signal RX1 transmitted to the RF circuit 42. The reception-side impedance matching circuit 33 connected to one SAW filter 26a of the reception-side filter circuit 26 includes inductors L44 and L45 and capacitors C46 and C47, and a pair of ports P18a and P18b are connected to the RF circuit unit 42. Is done. Furthermore, the reception side impedance matching circuit 34 connected to the other SAW filter 26b of the reception side filter circuit 26 includes inductors L46 and L47 and capacitors C48 and C49, and a pair of ports P19a and P19b are connected to the RF circuit unit 42. Is done. Of the reception signals transmitted to the RF circuit 42, the reception side impedance matching circuit 33 is inserted in the signal path of the DCS reception signal RX2, and the reception side impedance matching circuit 34 is inserted in the signal path of the PCS reception signal RX3. It is the composition which becomes.

受信側インピーダンス整合回路32〜34の定数を適切に設定することで、受信側フィルタ回路24、26の出力側とRF回路部42の入力側の間でインピーダンスが整合される。すなわち、RF回路部の各受信信号RX1、RX2、RX3の入力インピーダンスは、GSMの周波数帯域におけるSAWフィルタ24aの出力インピーダンス、DCSの周波数帯域におけるSAWフィルタ26aの出力インピーダンス、PCSの周波数帯域におけるSAWフィルタ26bの出力インピーダンス、のそれぞれとの間で所定のインピーダンスに整合された状態になる。なお、受信側インピーダンス整合回路32〜34においては、SAWフィルタ24a、26a、26bが平衡信号を出力する構成になっているので、各受信信号RX1、RX2、RX3がそれぞれ一対の配線を介して伝送される。   By appropriately setting the constants of the reception side impedance matching circuits 32 to 34, the impedance is matched between the output side of the reception side filter circuits 24 and 26 and the input side of the RF circuit unit 42. That is, the input impedances of the reception signals RX1, RX2, and RX3 of the RF circuit unit are the output impedance of the SAW filter 24a in the GSM frequency band, the output impedance of the SAW filter 26a in the DCS frequency band, and the SAW filter in the PCS frequency band. Each of the output impedances 26b is matched to a predetermined impedance. In the reception-side impedance matching circuits 32 to 34, the SAW filters 24a, 26a, and 26b are configured to output balanced signals, so that the reception signals RX1, RX2, and RX3 are transmitted via a pair of wires, respectively. Is done.

次に、第1実施形態のフロントエンドモジュール10の構造例について、図4および図5を用いて説明する。図1のフロントエンド回路を有するフロントエンドモジュール10は、セラミック誘電体材料を用いた多層基板により形成することができる。フロントエンドモジュール10が構成される多層基板の構造例として、図4は、最上層の誘電体層Laの部品実装図を示すとともに、図5は、最下層の誘電体層Lbの底面の端子レイアウトを示している。   Next, a structural example of the front end module 10 of the first embodiment will be described with reference to FIGS. 4 and 5. The front end module 10 having the front end circuit of FIG. 1 can be formed of a multilayer substrate using a ceramic dielectric material. 4 shows a component mounting diagram of the uppermost dielectric layer La, and FIG. 5 shows a terminal layout on the bottom surface of the lowermost dielectric layer Lb. Is shown.

図4に示すように、誘電体層Laの表面にフロントエンドモジュール10のフロントエンド回路に用いる回路部品が実装される。誘電体層Laの表面において、スイッチモジュール50、SAWモジュール51、52、インダクタL40〜L47を構成する各チップインダクタ、コンデンサC40〜49を構成する各チップコンデンサが実装されている。また、誘電体層Laの両側にグランドパターンGが形成されている。誘電体層Laの上部には、表面全体を覆う金属キャップ(不図示)が取り付けられる。   As shown in FIG. 4, circuit components used for the front end circuit of the front end module 10 are mounted on the surface of the dielectric layer La. On the surface of the dielectric layer La, the switch module 50, the SAW modules 51 and 52, the chip inductors constituting the inductors L40 to L47, and the chip capacitors constituting the capacitors C40 to 49 are mounted. In addition, ground patterns G are formed on both sides of the dielectric layer La. A metal cap (not shown) that covers the entire surface is attached to the top of the dielectric layer La.

ここで、図2又は図3に示されるインダクタやコンデンサの多くは導体パターンを用いて形成することができるので、下層側の所定の誘電体層に内層される。フロントエンド回路を構成する回路部品のうち厚みのある部品は誘電体層Laに実装する必要がある。最上層の誘電体層Laと最下層の誘電体層Lbの間には、所定数の誘電体層が積層され図2および図3の回路構成に対応する導体パターンとスルーホールが形成されるが、図示は省略している。なお、積層基板全体の積層数は、全体の回路規模や特性に応じて自在に設定することができる。   Here, since many of the inductors and capacitors shown in FIG. 2 or FIG. 3 can be formed using a conductor pattern, they are layered on a predetermined dielectric layer on the lower layer side. Of the circuit components constituting the front end circuit, a thick component needs to be mounted on the dielectric layer La. A predetermined number of dielectric layers are laminated between the uppermost dielectric layer La and the lowermost dielectric layer Lb to form conductor patterns and through holes corresponding to the circuit configurations of FIGS. The illustration is omitted. Note that the number of stacked layers of the entire stacked substrate can be freely set according to the overall circuit scale and characteristics.

スイッチモジュール50は、第1スイッチ回路21および第2スイッチ回路22の主要部品を内蔵するチップ部品であり、図2に示すダイオードD10〜D13を含んでいる。SAWモジュール51は、受信側フィルタ回路24のSAWフィルタ24aを内蔵するチップ部品である。SAWモジュール52は、受信側フィルタ回路26の2つのSAWフィルタ26a、26bを内蔵するチップ部品である。図4に示すように、これらのスイッチモジュール50およびSAWモジュール51、52は、誘電体層Laの表面の中央付近に配置されている。   The switch module 50 is a chip component that incorporates main components of the first switch circuit 21 and the second switch circuit 22, and includes diodes D10 to D13 shown in FIG. The SAW module 51 is a chip component that incorporates the SAW filter 24 a of the reception-side filter circuit 24. The SAW module 52 is a chip component that incorporates the two SAW filters 26 a and 26 b of the reception-side filter circuit 26. As shown in FIG. 4, the switch module 50 and the SAW modules 51 and 52 are disposed near the center of the surface of the dielectric layer La.

スイッチモジュール50の位置を基準にして一方の領域(図面上部の領域)には、受信側インピーダンス整合回路32、33、34のインダクタL42〜L47を構成する各チップインダクタと、コンデンサC44〜C49を構成する各チップコンデンサが配置されている。これに対し、スイッチモジュール50を挟んで上記一方の領域に対向する領域(図面下部の領域)には、送信側インピーダンス整合回路30、31のインダクタL40、L41を構成する各チップインダクタと、コンデンサC40〜C43を構成する各チップコンデンサが配置されている。このように、受信側インピーダンス整合回路32〜34を構成するチップ部品と、送信側インピーダンス整合回路30、31を構成するチップ部品は、多層基板の長手方向で互いに対向する位置に配置されるが、このような配置の効果については後述する。   In one region (region in the upper part of the drawing) with respect to the position of the switch module 50, each chip inductor constituting the inductors L42 to L47 of the receiving side impedance matching circuits 32, 33 and 34 and capacitors C44 to C49 are constituted. Each chip capacitor is arranged. On the other hand, each of the chip inductors constituting the inductors L40 and L41 of the transmission side impedance matching circuits 30 and 31 and the capacitor C40 are arranged in a region (a region in the lower part of the drawing) facing the one region with the switch module 50 interposed therebetween. Each chip capacitor constituting C43 is arranged. As described above, the chip components constituting the reception-side impedance matching circuits 32 to 34 and the chip components constituting the transmission-side impedance matching circuits 30 and 31 are arranged at positions facing each other in the longitudinal direction of the multilayer substrate. The effect of such an arrangement will be described later.

なお、図4の例では送信側インピーダンス整合回路30、31と受信側インピーダンス整合回路32、33、34のそれぞれチップ部品を誘電体層Laの表面に実装する場合を説明したが、これらの一部を誘電体層Laの下層の誘電体層の導体パターンとして内層してもよい。例えば、受信側インピーダンス整合回路32〜34のインダクタL42〜47とコンデンサC44〜C49を、下層の誘電体層の導体パターンを用いて形成してもよい。このような構成により積層基板の平面方向のサイズを縮小することができる。この場合、受信側インピーダンス整合回路32〜34に対応する導体パターンは、誘電体層LaのSAWモジュール51、52の直下の領域に形成することが望ましい。これにより、SAWモジュール51、52と受信側インピーダンス整合回路32〜34を接続するスルーホール等を含む経路長を短くし、伝送損失の低減が可能となる。   In the example of FIG. 4, the case where the chip components of the transmission side impedance matching circuits 30 and 31 and the reception side impedance matching circuits 32, 33, and 34 are mounted on the surface of the dielectric layer La has been described. May be formed as an inner layer as a conductor pattern of a dielectric layer below the dielectric layer La. For example, the inductors L42 to 47 and the capacitors C44 to C49 of the reception side impedance matching circuits 32 to 34 may be formed using a conductor pattern of a lower dielectric layer. With such a configuration, the size of the laminated substrate in the planar direction can be reduced. In this case, it is desirable that the conductor patterns corresponding to the reception-side impedance matching circuits 32 to 34 are formed in regions immediately below the SAW modules 51 and 52 of the dielectric layer La. As a result, the path length including a through hole connecting the SAW modules 51 and 52 and the reception-side impedance matching circuits 32 to 34 is shortened, and transmission loss can be reduced.

次に、図5に示すように、最下層の誘電体層Lbの底面には、フロントエンドモジュール10を外部と接続するために必要な各端子が形成される。図5の誘電体層Lbの底面においては、グランドに接続される多数のグランド端子Tgと、アンテナ40に接続される端子Taと、パワーアンプ41に接続される端子Tt1、Tt2と、RF回路部42に接続される各一対の端子Tr1、Tr2、Tr3と、電源に接続される電源端子Tvと、制御電圧VC1、VC2に接続される制御端子Tc1、Tc2が形成されている。また、誘電体層Lbの中央のスペースには、グランドパターンGが形成されている。   Next, as shown in FIG. 5, terminals necessary for connecting the front end module 10 to the outside are formed on the bottom surface of the lowermost dielectric layer Lb. On the bottom surface of the dielectric layer Lb in FIG. 5, a number of ground terminals Tg connected to the ground, a terminal Ta connected to the antenna 40, terminals Tt1 and Tt2 connected to the power amplifier 41, and an RF circuit unit A pair of terminals Tr1, Tr2, Tr3 connected to 42, a power supply terminal Tv connected to the power supply, and control terminals Tc1, Tc2 connected to the control voltages VC1, VC2 are formed. A ground pattern G is formed in the central space of the dielectric layer Lb.

図5において、端子TaはポートP10(図2)に対応し、端子Tt1、Tt2はそれぞれポートP15、P16(図3)に対応し、端子Tr1、Tr2、Tr3は、それぞれ一対のポートP17a、17b、一対のポートP18a、18b、一対のポートP19a、P19bに対応する。図5の各端子は、図4の回路部品の配置を反映して、送信側の端子Tt1、Tt2と受信側の端子Tr1、Tr2、Tr3が、多層基板の長手方向で互いに対向する配置になっている。   In FIG. 5, the terminal Ta corresponds to the port P10 (FIG. 2), the terminals Tt1 and Tt2 correspond to the ports P15 and P16 (FIG. 3), respectively, and the terminals Tr1, Tr2 and Tr3 each have a pair of ports P17a and 17b. , Corresponding to the pair of ports P18a and 18b and the pair of ports P19a and P19b. Each terminal in FIG. 5 reflects the arrangement of the circuit components in FIG. 4 so that the transmission-side terminals Tt1 and Tt2 and the reception-side terminals Tr1, Tr2, and Tr3 face each other in the longitudinal direction of the multilayer substrate. ing.

このような配置により、送信側と受信側におけるそれぞれの回路部品と各端子の間は、多層基板の上下方向で接続が容易となることに加え、携帯機器のプリント基板のスペースの有効利用にも適している。すなわち、フロントエンドモジュール10を搭載する場合、端子Tt1、Tt2の側に隣接するパワーアンプ41と、端子Tr1、Tr2、Tr2の側に隣接するRF回路部42とに挟まれるので、パワーアンプ41、フロントエンドモジュール10、RF回路部42の順で一列に並んだ効率的な配置を実現できる。   Such an arrangement facilitates the connection between the circuit components and the terminals on the transmission side and the reception side in the vertical direction of the multilayer board, and also for effective use of the printed circuit board space of the portable device. Is suitable. That is, when the front end module 10 is mounted, the power amplifier 41 is sandwiched between the power amplifier 41 adjacent to the terminals Tt1 and Tt2 and the RF circuit unit 42 adjacent to the terminals Tr1, Tr2, and Tr2. An efficient arrangement in which the front end module 10 and the RF circuit unit 42 are arranged in a row in this order can be realized.

以上説明した第1実施形態のフロントエンドモジュール10により、従来は携帯機器のプリント基板上に実装されていた各々のインピーダンス整合回路30〜34をフロントエンドモジュール10に取り込み、携帯機器のプリント基板の省スペース化を実現できる。ここで、フロントエンドモジュール10の全体では、各々のインピーダンス整合回路30〜34の分だけ回路規模が増加するが、それによるスペースの増加は最小限に抑えることができる。すなわち、高周波回路が構成されるフロントエンドモジュール10には、回路部品を高密度に実装でき、携帯機器のプリント基板に比べて配線の引き回しも少なくできるためである。また、各々のインピーダンス整合回路30〜34が携帯機器のプリント基板に実装される場合、設計時に回路定数を決定することが必要になるが、第1実施形態のフロントエンドモジュール10を予め搭載対象の携帯機器に適合する回路定数に調整しておくことで、携帯機器の設計工数を削減可能となる。   By the front end module 10 of the first embodiment described above, each impedance matching circuit 30 to 34 that has been conventionally mounted on the printed circuit board of the portable device is taken into the front end module 10 to save the printed circuit board of the portable device. Space can be realized. Here, in the entire front end module 10, the circuit scale increases by the amount of each impedance matching circuit 30 to 34, but the increase in space due to this can be minimized. That is, circuit components can be mounted at a high density on the front-end module 10 in which the high-frequency circuit is configured, and wiring can be less routed than a printed circuit board of a portable device. Further, when each of the impedance matching circuits 30 to 34 is mounted on a printed circuit board of a portable device, it is necessary to determine circuit constants at the time of designing, but the front end module 10 of the first embodiment is previously mounted. By adjusting the circuit constants to suit the portable device, the design man-hours for the portable device can be reduced.

[第2実施形態]
図6は、本発明に係る第2実施形態のフロントエンドモジュール11の回路ブロック図である。第2実施形態のフロントエンドモジュール11は、第1実施形態と同様、GSM、DCS、PCSの3つの通信システムを共用可能に構成される。図6に示すように、第2実施形態のフロントエンドモジュール11は、ダイプレクサ20と、第1スイッチ回路21と、第2スイッチ回路22と、送信側フィルタ回路23、25と、受信側フィルタ回路24、26と、受信側インピーダンス整合回路32、33、34を含んでいる。よって、第1実施形態との相違点は、送信側インピーダンス整合回路30、31がフロントエンドモジュール11に含まれず、外部に送信側インピーダンス整合回路43、44が設けられることである。
[Second Embodiment]
FIG. 6 is a circuit block diagram of the front end module 11 according to the second embodiment of the present invention. As in the first embodiment, the front end module 11 of the second embodiment is configured to be able to share three communication systems of GSM, DCS, and PCS. As shown in FIG. 6, the front end module 11 of the second embodiment includes a diplexer 20, a first switch circuit 21, a second switch circuit 22, transmission side filter circuits 23 and 25, and a reception side filter circuit 24. , 26 and reception side impedance matching circuits 32, 33, 34. Therefore, the difference from the first embodiment is that the transmission-side impedance matching circuits 30 and 31 are not included in the front end module 11 and the transmission-side impedance matching circuits 43 and 44 are provided outside.

図6に含まれる構成要素については、第1実施形態と同様であるので説明を省略する。この場合、図2の回路構成は、第2実施形態に対しても、そのまま適用することができる。また、図3の回路構成は、送信側インピーダンス整合回路30、31の部分を除外すれば、第2実施形態に対しても同様に適用することができる。よって、第2実施形態では、図3において、ポートP15が送信側フィルタ回路23に直結され、ポートP16が送信側フィルタ回路25に直結される構成を前提とする。   Since the components included in FIG. 6 are the same as those in the first embodiment, the description thereof is omitted. In this case, the circuit configuration of FIG. 2 can be applied as it is to the second embodiment. Further, the circuit configuration of FIG. 3 can be similarly applied to the second embodiment except for the portions of the transmission side impedance matching circuits 30 and 31. Therefore, in the second embodiment, it is assumed that the port P15 is directly connected to the transmission filter circuit 23 and the port P16 is directly connected to the transmission filter circuit 25 in FIG.

次に、第2実施形態のフロントエンドモジュール11の構造例について、図7および図8を用いて説明する。第2実施形態のフロントエンドモジュール11は、第1実施形態の場合と同様、セラミック誘電体材料を用いた多層基板により形成することができる。図7は、最上層の誘電体層Lcの部品実装図を示すとともに、図8は、最下層の誘電体層Ldの底面の端子レイアウトを示している。   Next, a structural example of the front end module 11 of the second embodiment will be described with reference to FIGS. 7 and 8. The front end module 11 of the second embodiment can be formed of a multilayer substrate using a ceramic dielectric material, as in the case of the first embodiment. FIG. 7 shows a component mounting diagram of the uppermost dielectric layer Lc, and FIG. 8 shows a terminal layout on the bottom surface of the lowermost dielectric layer Ld.

図7に示すように、誘電体層Lcの表面にフロントエンドモジュール11のフロントエンド回路に用いる回路部品が実装される。誘電体層Lcの表面において、スイッチモジュール50、SAWモジュール51、52、インダクタL42〜L47を構成する各チップインダクタ、コンデンサC44〜49を構成する各チップコンデンサが実装され、両側にグランドパターンGが形成されている。第1実施形態の図4と比較すると、インダクタL40、L41とコンデンサC40〜C43が誘電体層Lcの表面に実装されない点で相違する。それ以外の回路部品については、図7と図4では同様の形状および配置になっている。   As shown in FIG. 7, circuit components used for the front-end circuit of the front-end module 11 are mounted on the surface of the dielectric layer Lc. On the surface of the dielectric layer Lc, the switch module 50, the SAW modules 51 and 52, the chip inductors constituting the inductors L42 to L47, and the chip capacitors constituting the capacitors C44 to 49 are mounted, and the ground pattern G is formed on both sides. Has been. Compared to FIG. 4 of the first embodiment, the difference is that the inductors L40 and L41 and the capacitors C40 to C43 are not mounted on the surface of the dielectric layer Lc. Other circuit components have the same shape and arrangement in FIGS.

次に、図8に示すように、最下層の誘電体層Ldの底面には、フロントエンドモジュール11を外部と接続するために必要な各端子が形成される。図8の誘電体層Ldの底面においては、図5と同様、多数のグランド端子Tgと、アンテナ40に接続される端子Taと、パワーアンプ41に接続される端子Tt1、Tt2と、RF回路部42に接続される各一対の端子Tr1、Tr2、Tr3と、電源に接続される電源端子Tvと、制御電圧VC1、VC2に接続される制御端子Tc1、Tc2が形成されている。これらの各端子の役割は、第1実施形態の図5の各端子と共通であるが、図8では各端子の配置が図5と異なっている。すなわち、図8からわかるように、送信側の端子Tt1、Tt2と受信側の端子Tr1、Tr2、Tr3は、多層基板の長手方向で対向する配置になっていない。   Next, as shown in FIG. 8, each terminal necessary for connecting the front end module 11 to the outside is formed on the bottom surface of the lowermost dielectric layer Ld. On the bottom surface of the dielectric layer Ld in FIG. 8, as in FIG. 5, a large number of ground terminals Tg, a terminal Ta connected to the antenna 40, terminals Tt1, Tt2 connected to the power amplifier 41, and an RF circuit unit A pair of terminals Tr1, Tr2, Tr3 connected to 42, a power supply terminal Tv connected to the power supply, and control terminals Tc1, Tc2 connected to the control voltages VC1, VC2 are formed. The roles of these terminals are the same as those of the first embodiment shown in FIG. 5, but the arrangement of the terminals in FIG. 8 is different from that shown in FIG. That is, as can be seen from FIG. 8, the transmission-side terminals Tt1 and Tt2 and the reception-side terminals Tr1, Tr2, and Tr3 are not arranged to face each other in the longitudinal direction of the multilayer substrate.

また、第2実施形態のフロントエンドモジュール11は、誘電体層Lcに実装される部品点数が少ないので、多層基板の平面方向のサイズが第1実施形態と比べて小さくなる。図8を図5と比べると、短手方向のサイズが同じで、長手方向のサイズが若干小さいことがわかる。ただし、携帯機器のプリント基板上では、インピーダンス整合回路43、44を設ける必要があるので、その分だけスペースを要する。   Moreover, since the front end module 11 of the second embodiment has a small number of components mounted on the dielectric layer Lc, the size of the multilayer substrate in the planar direction is smaller than that of the first embodiment. Comparing FIG. 8 with FIG. 5, it can be seen that the size in the short direction is the same and the size in the long direction is slightly smaller. However, since it is necessary to provide the impedance matching circuits 43 and 44 on the printed circuit board of the portable device, a corresponding amount of space is required.

以上説明した第2実施形態のフロントエンドモジュール11では、第1実施形態の場合と同様、携帯機器の省スペース化および設計工数の削減を実現することができる。ただし、第2実施形態では、受信側インピーダンス整合回路32〜34のみをフロントエンドモジュール11に取り込み、送信側のインピーダンス整合回路43、44については携帯機器のプリント基板上に実装する必要がある。そのため、携帯機器のプリント基板上で確保されるスペースは、第1実施形態より小さくなるが、フロントエンドモジュール11の構成は若干簡単になる。なお、第2実施形態とは逆に、送信側のインピーダンス整合回路をフロントエンドモジュール11に取り込み、受信側のインピーダンス整合回路を携帯機器のプリント基板に実装する構成を採用してもよい。   In the front end module 11 of the second embodiment described above, as in the case of the first embodiment, it is possible to realize a space saving and a reduction in design man-hour of the portable device. However, in the second embodiment, only the reception-side impedance matching circuits 32 to 34 need to be taken into the front-end module 11 and the transmission-side impedance matching circuits 43 and 44 need to be mounted on the printed circuit board of the portable device. Therefore, the space secured on the printed circuit board of the portable device is smaller than that of the first embodiment, but the configuration of the front end module 11 is slightly simplified. Contrary to the second embodiment, a configuration may be adopted in which the impedance matching circuit on the transmission side is taken into the front end module 11 and the impedance matching circuit on the reception side is mounted on the printed board of the portable device.

以上、第1および第2実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、フロントエンドモジュール10、11のフロントエンド回路の機能および回路構成は一例であり、多様な機能と回路構成を有するフロントエンド回路を構成した場合であっても本発明を広く適用することができる。さらに、上述の各実施形態では、周波数帯域が異なる3つの通信システム(GSM、DCS、PCS)を共用可能な構成を説明したが、一または複数の通信システムの多様な組み合せに対応可能なフロントエンドモジュールに対して本発明を広く適用することができる。   The contents of the present invention have been specifically described above based on the first and second embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. Can be applied. For example, the functions and circuit configurations of the front-end circuits of the front-end modules 10 and 11 are examples, and the present invention can be widely applied even when a front-end circuit having various functions and circuit configurations is configured. . Further, in each of the above-described embodiments, the configuration in which three communication systems (GSM, DCS, PCS) having different frequency bands can be shared has been described. However, the front end that can support various combinations of one or a plurality of communication systems. The present invention can be widely applied to modules.

第1実施形態のフロントエンドモジュール10の回路ブロック図である。1 is a circuit block diagram of a front end module 10 of a first embodiment. 図1の全体構成のうちダイプレクサ20、第1スイッチ回路21、第2スイッチ回路22を含む範囲の回路構成を示す図である。FIG. 2 is a diagram illustrating a circuit configuration in a range including a diplexer 20, a first switch circuit 21, and a second switch circuit 22 in the entire configuration of FIG. 図1の全体構成のうち送信側フィルタ回路23、25、受信側フィルタ回路24、26、送信側インピーダンス整合回路30、31、受信側インピーダンス整合回路32〜34を含む範囲の回路構成を示す図である。1 is a diagram showing a circuit configuration in a range including transmission side filter circuits 23 and 25, reception side filter circuits 24 and 26, transmission side impedance matching circuits 30 and 31, and reception side impedance matching circuits 32 to 34 in the overall configuration of FIG. is there. 第1実施形態のフロントエンドモジュール10の構造例において、最上層の誘電体層Laの部品実装図である。In the structural example of the front end module 10 of the first embodiment, it is a component mounting diagram of the uppermost dielectric layer La. FIG. 第1実施形態のフロントエンドモジュール10の構造例において、最下層の誘電体層Lbの底面の端子レイアウト図である。In the structural example of the front end module 10 of the first embodiment, it is a terminal layout diagram of the bottom surface of the lowermost dielectric layer Lb. 第2実施形態のフロントエンドモジュール11の回路ブロック図である。It is a circuit block diagram of the front end module 11 of 2nd Embodiment. 第2実施形態のフロントエンドモジュール11の構造例において、最上層の誘電体層Lcの部品実装図である。In the structural example of the front end module 11 of the second embodiment, it is a component mounting diagram of the uppermost dielectric layer Lc. 第2実施形態のフロントエンドモジュール11の構造例において、最下層の誘電体層Ldの底面の端子レイアウト図である。In the structural example of the front end module 11 of 2nd Embodiment, it is a terminal layout figure of the bottom face of the lowermost dielectric layer Ld.

符号の説明Explanation of symbols

10…フロントエンドモジュール
20…ダイプレクサ
21…第1スイッチ回路
22…第2スイッチ回路
23、25…送信側フィルタ回路
24、26…受信側フィルタ回路
24a、26a、26b…SAWフィルタ
30、31…送信側インピーダンス整合回路
32、33、34…受信側インピーダンス整合回路
L10〜L18、L30〜L32、L40〜L47…インダクタ
C10〜C21、C30〜C37、C40〜C49…コンデンサ
D10〜D13…ダイオード
R10、R11…抵抗
P10〜P19b…ポート
VC1、VC2…制御電圧
Ta、Tg、Tt1、Tt2、Tr1、Tr2、Tr3、Tv、Tc1、Tc2…端子
DESCRIPTION OF SYMBOLS 10 ... Front end module 20 ... Diplexer 21 ... 1st switch circuit 22 ... 2nd switch circuit 23, 25 ... Transmission side filter circuit 24, 26 ... Reception side filter circuit 24a, 26a, 26b ... SAW filter 30, 31 ... Transmission side Impedance matching circuits 32, 33, 34... Reception impedance matching circuits L10 to L18, L30 to L32, L40 to L47... Inductors C10 to C21, C30 to C37, C40 to C49. P10 to P19b... Ports VC1, VC2... Control voltages Ta, Tg, Tt1, Tt2, Tr1, Tr2, Tr3, Tv, Tc1, Tc2.

Claims (10)

受信回路を含む外部回路とアンテナの間に接続されるフロントエンド回路を多層基板に構成したフロントエンドモジュールであって、
前記フロントエンド回路と前記受信回路の間のインピーダンスを整合するインピーダンス整合回路を備え、
前記多層基板には、前記インピーダンス整合回路を構成する回路部品が実装されるとともに、前記インピーダンス整合回路を前記受信回路に接続するための端子が形成されていることを特徴とするフロントエンドモジュール。
A front-end module in which a front-end circuit connected between an external circuit including a receiving circuit and an antenna is configured on a multilayer board,
An impedance matching circuit for matching impedance between the front end circuit and the receiving circuit;
A circuit component constituting the impedance matching circuit is mounted on the multilayer substrate, and a terminal for connecting the impedance matching circuit to the receiving circuit is formed.
前記フロントエンド回路は、前記アンテナにより送受信される送信信号および受信信号の経路をスイッチ素子により切り替えるスイッチ回路と、前記スイッチ回路と前記インピーダンス整合回路の間に挿入される受信側フィルタ回路と、を備えることを特徴とする請求項1に記載のフロントエンドモジュール。   The front end circuit includes a switch circuit that switches a path of a transmission signal and a reception signal that are transmitted and received by the antenna using a switch element, and a reception-side filter circuit that is inserted between the switch circuit and the impedance matching circuit. The front end module according to claim 1. 前記フロントエンド回路は、複数の異なる周波数帯域を共用可能であり、受信側の複数の周波数帯域に応じた複数の前記受信側フィルタ回路を含み、
前記インピーダンス整合回路は、前記受信側の複数の周波数帯域に応じた複数のインピーダンス整合回路であることを特徴とする請求項2に記載のフロントエンドモジュール。
The front-end circuit can share a plurality of different frequency bands, and includes a plurality of the reception-side filter circuits corresponding to a plurality of reception-side frequency bands,
3. The front end module according to claim 2, wherein the impedance matching circuit is a plurality of impedance matching circuits corresponding to a plurality of frequency bands on the receiving side.
前記インピーダンス整合回路は、前記受信側フィルタ回路が実装される誘電体層の下層の誘電体層において、前記受信側フィルタ回路を構成する回路部品の直下の領域の導体パターンとして内層されることを特徴とする請求項2又は3に記載のフロントエンドモジュール。   The impedance matching circuit is formed as an inner layer as a conductor pattern in a region immediately below a circuit component constituting the reception-side filter circuit in a dielectric layer below the dielectric layer on which the reception-side filter circuit is mounted. The front end module according to claim 2 or 3. 送信回路および受信回路を含む外部回路とアンテナの間に接続されるフロントエンド回路を多層基板に構成したフロントエンドモジュールであって、
前記フロントエンド回路と前記送信回路の間のインピーダンスを整合する第1のインピーダンス整合回路と、
前記フロントエンド回路と前記受信回路の間のインピーダンスを整合する第2のインピーダンス整合回路と、
を備え、
前記多層基板には、前記第1のインピーダンス整合回路および前記第2のインピーダンス整合回路をそれぞれ構成する回路部品が実装されるとともに、前記第1のインピーダンス整合回路を前記送信回路に接続するための第1の端子と前記第2のインピーダンス整合回路を前記受信回路に接続するための第2の端子が形成されていることを特徴とするフロントエンドモジュール。
A front-end module in which a front-end circuit connected between an external circuit including a transmission circuit and a reception circuit and an antenna is configured on a multilayer board,
A first impedance matching circuit for matching impedance between the front end circuit and the transmission circuit;
A second impedance matching circuit for matching impedance between the front end circuit and the receiving circuit;
With
Circuit components constituting the first impedance matching circuit and the second impedance matching circuit are mounted on the multilayer substrate, and the first impedance matching circuit is connected to the transmission circuit. And a second terminal for connecting the first impedance matching circuit and the second impedance matching circuit to the receiving circuit.
前記フロントエンド回路は、前記アンテナにより送受信される送信信号および受信信号の経路をスイッチ素子により切り替えるスイッチ回路を備え、
前記多層基板の実装面において、前記第1のインピーダンス整合回路を構成する回路部品と、前記第2のインピーダンス整合回路を構成する回路部品が、前記スイッチ素子を挟んで対向位置に実装されていることを特徴とする請求項5に記載のフロントエンドモジュール。
The front end circuit includes a switch circuit that switches a path of a transmission signal and a reception signal transmitted and received by the antenna by a switch element,
On the mounting surface of the multilayer substrate, the circuit components constituting the first impedance matching circuit and the circuit components constituting the second impedance matching circuit are mounted at opposing positions with the switch element interposed therebetween. The front end module according to claim 5.
矩形の前記多層基板の底面の対向する2辺のうち、前記第1のインピーダンス整合回路の位置に対応する一方の辺に前記第1の端子が形成され、前記第2のインピーダンス整合回路の位置に対応する他方の辺に前記第2の端子が形成されることを特徴とする請求項6に記載のフロントエンドモジュール。   Of the two opposing sides of the bottom surface of the rectangular multilayer substrate, the first terminal is formed on one side corresponding to the position of the first impedance matching circuit, and at the position of the second impedance matching circuit. The front end module according to claim 6, wherein the second terminal is formed on the corresponding other side. 前記フロントエンド回路は、前記スイッチ回路に加えて、前記スイッチ回路と前記第1のインピーダンス整合回路の間に挿入される送信側フィルタ回路と、前記スイッチ回路と前記第2のインピーダンス整合回路の間に挿入される受信側フィルタ回路と、を備えることを特徴とする請求項6又は7に記載のフロントエンドモジュール。   In addition to the switch circuit, the front end circuit includes a transmission filter circuit inserted between the switch circuit and the first impedance matching circuit, and between the switch circuit and the second impedance matching circuit. The front-end module according to claim 6, further comprising: a reception-side filter circuit to be inserted. 前記フロントエンド回路は、複数の異なる周波数帯域を共用可能であり、送信側の複数の周波数帯域に応じた複数の前記送信側フィルタ回路と、受信側の複数の周波数帯域に応じた複数の受信側フィルタ回路とを含み、
前記第1のインピーダンス整合回路は、前記送信側の複数の周波数帯域に応じた複数の第1のインピーダンス整合回路であり、かつ、前記第2のインピーダンス整合回路は、前記受信側の複数の周波数帯域に応じた複数の第2のインピーダンス整合回路であることを特徴とする請求項8に記載のフロントエンドモジュール。
The front end circuit can share a plurality of different frequency bands, and a plurality of the transmission side filter circuits according to a plurality of frequency bands on the transmission side and a plurality of reception sides according to the plurality of frequency bands on the reception side Including a filter circuit,
The first impedance matching circuit is a plurality of first impedance matching circuits corresponding to a plurality of frequency bands on the transmitting side, and the second impedance matching circuit is a plurality of frequency bands on the receiving side. The front end module according to claim 8, wherein the front end module is a plurality of second impedance matching circuits corresponding to the first impedance matching circuit.
前記第2のインピーダンス整合回路は、前記受信側フィルタ回路が実装される誘電体層の下層の誘電体層において、前記受信側フィルタ回路を構成する回路部品の直下の領域の導体パターンとして内層されることを特徴とする請求項8又は9に記載のフロントエンドモジュール。
The second impedance matching circuit is layered as a conductor pattern in a region immediately below a circuit component constituting the reception-side filter circuit in a dielectric layer below the dielectric layer on which the reception-side filter circuit is mounted. The front end module according to claim 8 or 9, characterized in that.
JP2007241629A 2007-09-18 2007-09-18 Front end module Withdrawn JP2009076993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007241629A JP2009076993A (en) 2007-09-18 2007-09-18 Front end module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241629A JP2009076993A (en) 2007-09-18 2007-09-18 Front end module

Publications (1)

Publication Number Publication Date
JP2009076993A true JP2009076993A (en) 2009-04-09

Family

ID=40611578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241629A Withdrawn JP2009076993A (en) 2007-09-18 2007-09-18 Front end module

Country Status (1)

Country Link
JP (1) JP2009076993A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082797A (en) * 2009-10-07 2011-04-21 Murata Mfg Co Ltd High-frequency module
JP2021044676A (en) * 2019-09-10 2021-03-18 日本無線株式会社 Mobile terminal device and wireless network system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082797A (en) * 2009-10-07 2011-04-21 Murata Mfg Co Ltd High-frequency module
JP2021044676A (en) * 2019-09-10 2021-03-18 日本無線株式会社 Mobile terminal device and wireless network system
JP7357493B2 (en) 2019-09-10 2023-10-06 日本無線株式会社 Mobile terminal equipment and wireless network system

Similar Documents

Publication Publication Date Title
EP1659656B1 (en) Composite high frequency component and mobile communication apparatus including the same
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
JP6116648B2 (en) Filter module
US6633748B1 (en) Composite high frequency component and mobile communication device including the same
US8995310B2 (en) Communication module
KR101404535B1 (en) Branch circuit, high frequency circuit and high frequency module
KR100983017B1 (en) Composite high-frequency components and mobile communication apparatus
JPWO2010053131A1 (en) High frequency circuit, high frequency component, and multiband communication device
JPWO2010032389A1 (en) Duplexer module
JP2008010995A (en) Antenna switch module
KR20040075969A (en) Switch circuit and composite high-frequency part
JP2002118486A (en) High-frequency composite switch module
JPH10294634A (en) Filter
JP2009076993A (en) Front end module
JP2009027319A (en) High-frequency circuit, high-frequency component, and communication device
JP2005117497A (en) High frequency module and wireless communication device equipped with the same
JP2010212962A (en) High frequency component, and communication device employing the same
JP3926186B2 (en) High frequency switch and wireless communication device
JP2006345027A (en) High frequency circuit component
JP4412231B2 (en) High frequency switch, composite high frequency component, and mobile communication device using the same
JP3931681B2 (en) High frequency switch, composite high frequency component, and mobile communication device using the same
JP2004241875A (en) Antenna switch
JP3830369B2 (en) High frequency circuit, composite high frequency component, and communication device using the same
JP3615739B2 (en) Laminated parts
JP3959269B2 (en) High frequency circuit, composite high frequency component, and communication device using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101207