JP2009033957A - チョッパ型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】回路構成を複雑にせず、系全体の応答性を悪化させないＤＣ−ＤＣコンバータを提供する。
【解決手段】１次電圧を変換して２次電圧を生成する電圧変換部と、互いに振幅の範囲が異なる第１比較波と第２比較波を発生させる比較波発生回路ブロックと、目標２次電圧と実際の２次電圧との誤差を示す誤差信号を、前記第１比較波及び前記第２比較波と比較する検出回路と、前記検出回路の比較結果に基いて前記電圧変換部を制御するスイッチング制御回路と、を具備する。前記比較波発生回路ブロックは、前記第１比較波を生成する第１比較波発生回路と、前記第２比較波を生成する第２比較波発生回路と、を備え、前記第１比較波発生回路と前記第２比較波発生回路は、異なる基準電圧に基いて、前記第１比較波と前記第２比較波とを生成する。
【選択図】図７

Description

本発明は、１次電圧を昇降圧して２次電圧として出力する、チョッパ型のＤＣ−ＤＣコンバータに関する。

近年の携帯機器等には、リチウムイオン電池や乾電池等の電池が使用されている。これらの電池の電池電圧は、広い範囲を有している。例えば、リチウムイオン電池１セルで約２．７Ｖ〜約４．２Ｖ、乾電池２本で１．８Ｖ〜３．６Ｖである。一方、電池によって駆動される機器が必要とする電圧は、例えば３．３Ｖや２．５Ｖなど、電池電圧範囲内であることがある。この場合、電池が満充電の時は、電源から降圧回路を介して電圧が降圧され、必要とされる電圧が機器に供給される。また、電池残量が少なく、電池電圧が機器に必要とされる電圧よりも低いときは、昇圧回路を介して昇圧され、必要とされる電圧が供給される。電池電圧を昇降圧させる為に、昇降圧型のＤＣ−ＤＣコンバータが用いられる。そのようなＤＣ−ＤＣコンバータとしては、回路構成が簡単であり、小型化が有利という観点から、チョッパ方式の昇降圧型ＤＣ−ＤＣコンバータが広く用いられている。

チョッパ方式のＤＣ−ＤＣコンバータに対しては、電圧変換効率の向上が求められる。その際、回路構成を複雑にすることなく、系全体の応答性を悪化させずに、電圧変換効率を向上させることが求められる。

図１は、一般的なチョッパ方式昇降圧型ＤＣ−ＤＣコンバータの概略構成を示す回路図である。このＤＣ−ＤＣコンバータは、昇圧回路と、降圧回路と、コンパレータ１０９と、誤差アンプ１１０と、三角波発生回路１１１と、目標電圧発生源１１２と、を備えている。降圧回路は、スイッチ１０３、リアクトル１０４、及びダイオード１０６を備えている。スイッチ１０３の入力側には、１次電圧１０１が供給される。リアクトル１０４は、スイッチ１０３の出力側に接続されている。ダイオード１０６は、逆流防止の為に設けられている。降圧回路において、スイッチ１０３が切替えられることにより、リアクトル１０４に貯えられたエネルギーが降圧されて放出される。また、昇圧回路は、リアクトル１０４（降圧回路と共通）、スイッチ１０５、ダイオード１０７、及びコンデンサ１０８を備えている。スイッチ１０５が切替えられることにより、コンデンサ１０８に貯えられたエネルギーが、昇圧されて放出される。昇圧回路から出力された電圧は、２次電圧１０２として、外部に出力される。降圧回路と昇圧回路のスイッチ（１０３、１０５）の切替えは、コンパレータ１０９から供給される信号により行われる。コンパレータ１０９は、誤差アンプ１１０より供給される誤差信号と、三角波発生回路１１１より供給される比較波（三角波）とを比較し、比較結果に基いてスイッチ１０３、１０５を切り替える。

図１に示したＤＣ−ＤＣコンバータでは、昇圧回路と降圧回路のスイッチが、常に同一のタイミングで切替えられる。昇圧回路と降圧回路とが同時に動かされるため、エネルギーロスが大きくなり、電圧変換の効率が非常に悪い。

これに対して、特許文献１には、降圧回路のスイッチを切り替える第１コンパレータと、昇圧回路のスイッチを切り替える第２コンパレータとを設けたＤＣ−ＤＣコンバータが開示されている。図２は、特許文献１に記載されたＤＣ−ＤＣコンバータの回路図である。このＤＣ−ＤＣコンバータにおいて、降圧用トランジスタ２１２を切り替える第１コンパレータ２２１の−入力端には、誤差信号２２４Ｓが供給される。一方、昇圧用トランジスタ２１７を切り替える第２コンパレータ２２２の＋入力端には、レベルシフタ回路を介してレベルシフトされた誤差信号２２４Ｓが供給される。第１コンパレータ２２１の＋入力端、及び第２コンパレータ２２２の−入力端には、発振器２２３により発生された三角波が比較波として供給される。この特許文献１には、昇圧用トランジスタ２１７及び降圧用トランジスタ２１２の一方のみがスイッチング制御されるので、スイッチングロスを低減できる、と記載されている。

また、特許文献２には、のこぎり波発生回路とレベルシフト回路に、同期クロックを供給し、昇圧側コンパレータと降圧側コンパレータに供給される比較波（のこぎり波）の波形を同期させることが記載されている。図３は、この特許文献２に記載されたＤＣ−ＤＣコンバータの回路図である。この図３に示されるように、降圧側コンパレータの＋入力端には、のこぎり波発生回路よりのこぎり波が供給される。昇圧側コンパレータの＋入力端には、レベルシフト回路を介してシフトアップされたのこぎり波が供給される。降圧側コンパレータ及び昇圧側コンパレータの−入力端には、誤差アンプより誤差電圧が供給される。レベルシフト回路及びのこぎり波発生回路には、電流源と同期クロックとが供給されるので、昇圧側コンパレータと降圧側コンパレータに供給されるのこぎり波の波形は、レベルの異なる同じ形状の波形となる。通常、レベルシフト回路を通過した信号は、位相差の影響を受けてしまう。位相差の影響により、コンパレータがハイレベルを出力する時間とローレベルを出力する時間の比（デューティー比）が、理想的な比からずれてしまうことが懸念される。しかし、この特許文献２に依れば、同期クロックによりのこぎり波の波形を同期させているので、図４に示されるように、コンパレータが出力する信号（Ｄｕｐ、Ｄｕｐ’）のデューティー比は変わらない。尚図４において、Ｄｄｎは、降圧側コンパレータの出力である。

尚、チョッパ型ではなく、プッシュブル型の昇降圧コンバータにおいて、コンパレータに供給する比較波を工夫した技術が、特許文献３に記載されている。

実公平７−２７８３１号 公報 特開２０００−１６６２２３号 公報 特開昭６３−１０３６６８号 公報

上述の特許文献１、２に記載されるように、昇圧用のコンパレータと降圧用のコンパレータとを別々に設けて、一方に供給される誤差信号又は比較波をレベルシフトさせれば、誤差信号のレベルに応じて降圧回路と昇圧回路のいずれか一方のみを駆動させることができるようになり、エネルギーロスを抑制することができる。

しかしながら、レベルシフト回路を用いた場合、レベルシフト回路のゲインとオフセットにより、レベルシフト回路から出力される信号は、レベルシフト回路に入力される信号との間で位相差を生じてしまう。そのため、誤差信号の帰還ループにおける位相差に加え、レベルシフト回路による位相差の双方を補償するための位相補正回路が必要となる。これにより、回路構成が複雑になるとともに、系全体の応答性も悪化してしまうという問題がある。

また、レベルシフト回路におけるレベルシフト量を十分に制御することは難しい。従って、実際には、昇圧回路を駆動させる範囲と、降圧回路を駆動させる範囲とを一部で重ねて、マージンをとる必要がある。例えば、比較波としてのこぎり波をシフトアップさせて昇圧側のコンパレータに供給する場合、図５に示されるように、昇圧側コンパレータに供給されるのこぎり波（図５中、第１のこぎり波）と降圧側コンパレータに供給されるのこぎり波（図５中、第２のこぎり波）とで、振幅の一部をクロスさせ、マージンをとる（図５中、目標クロス電圧）。誤差信号のレベルが、このクロスしている電圧の範囲内であれば、昇圧回路と降圧回路の双方が駆動していることとなり、電圧変換の効率が下がってしまう。

また、比較波として高周波を用いる場合、比較波を発生させる発振器における充放電切り替え回路に遅延時間が生じ、比較波の振幅が大きくなる。図６を参照して、その理由について説明する。図６は、のこぎり波発生回路の回路図である。こののこぎり波発生回路は、コンパレータと、充放電回路と、コンデンサとを備えている。コンパレータは、出力端の電圧を検出し、出力端電圧が下側しきい値と上側しきい値との範囲内になるように、充放電回路の充放電モードを制御する。尚、下側しきい値と上側しきい値とは、コンパレータの−入力端に入力されるしきい値電圧によって決定される。

具体的には、充放電回路が充電モードの場合、コンデンサに対して定電流が供給され、出力側の電圧が一定の割合で上昇していく。出力側の電圧が上側しきい値になると、コンパレータによって、充放電回路が放電モードとされる。放電モードとなると、コンデンサから充放電回路を介して放電が行われ、出力側の電圧が下がる。出力側の電圧が下側しきい値になると、コンパレータによって充放電回路が再び充電モードとされる。これにより、のこぎり波が発生する。こののこぎり波発生回路において、充電モード時にコンデンサに流れ込む単位時間あたりの電流量を増やせば、周波数を高めることができる。しかしながら、周波数を高めると、出力側の電圧値がしきい値となるタイミングに対して、コンパレータが充放電回路の充放電モードを切り替えるタイミングが遅くなってしまう。このため、コンデンサに対する充電又は放電が過度に行われてしまい、出力側の電圧がしきい値を超えてしまう。その為、比較波の振幅が増大してしまうのである。すなわち、図５で示したように、目標のこぎり波（図５中、実線）に対して、実際ののこぎり波（図５中、点線）がずれてしまい、実際のクロス電圧の範囲は、目標クロス電圧よりも広がってしまう。これにより、昇圧回路と降圧回路の両方が駆動する範囲が広がってしまう。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のチョッパ方ＤＣ−ＤＣコンバータは、１次電圧を変換して２次電圧を生成する電圧変換部（１、２）と、第１比較波と、第２比較波とを発生させる比較波発生回路ブロック（６）と、目標２次電圧と実際の２次電圧との誤差を示す誤差信号を、第１比較波及び第２比較波と比較する検出回路（４）と、検出回路（４）の比較結果に基いて電圧変換部（１、２）を制御するスイッチング制御回路（３）と、を具備する。比較波発生回路ブロック（６）は、第１比較波を生成する第１比較波発生回路（６２−１）と、第２比較波を生成する第２比較波発生回路（６２−２）と、を備える。第１比較波発生回路（６２−１）と第２比較波発生回路（６２−２）は、異なる基準電圧に基いて、振幅の範囲が異なる第１比較波と前記第２比較波とを生成する。

この構成に依れば、異なる電源電圧に基いて、振幅の異なる範囲の２つの比較波（第１比較波と第２比較波）が別々に生成される。第１比較波と第２比較波が別々に生成されるので、レベルシフト回路等は必要無く、位相差の影響を受けることがない。

従って、本発明に依れば、余分な位相差の影響を受ける事無く、応答性の良いチョッパ型のＤＣ−ＤＣコンバータが提供される。

図面を参照しつつ、本実施形態のＤＣ−ＤＣコンバータについて説明する。図７は、本実施形態のＤＣ−ＤＣコンバータの構成を示す、概略回路図である。図７に示されるように、このＤＣ−ＤＣコンバータは、昇圧部１と降圧部２とを備えた電圧変換部（１、２）と、スイッチ制御回路３と、第１のコンパレータ４−１（第１検出回路）と、第２のコンパレータ４−２（第２検出回路）と、誤差検出回路５と、比較波発生ブロック６とを備えている。

電圧変換部（１、２）について説明する。降圧部１には、一対のトランジスタ１１、１２と、リアクトルＬとが設けられている。トランジスタ１１は、一端に１次電圧が供給されるように設けられている。リアクトルＬは、トランジスタ１１の他端に接続されている。トランジスタ１２の一端は、リアクトルＬとトランジスタ１１との間に接続されている。トランジスタ１２の他端は接地されている。また、トランジスタ１２と並列に、逆流防止用のダイオードが設けられている。トランジスタ１１と１２は、一方が導通状態の場合、他方は絶縁状態となるように設けられている。このような構成により、トランジスタ１１、１２のオン、オフの切替えが繰り返されることで、電圧が降圧されて出力される。トランジスタ１１と１２のゲートは、スイッチ制御回路３からの降圧用駆動信号により制御される。出力される電圧は、トランジスタ１１が絶縁状態である時間が長ければ長いほど、低くなる。

昇圧部２には、一対のトランジスタ２１、２２と、コンデンサ２３と、リアクトルＬとが設けられている。リアクトルＬは、降圧部１と共通である。トランジスタ２１の一端は、リアクトルＬの出力端に接続されている。トランジスタ２１の他端は、接地されている。トランジスタ２２の一端は、リアクトルＬの出力端に接続されている。トランジスタ２２の他端は、このＤＣ−ＤＣコンバータの出力端に接続されている。コンデンサ２２の一端は、ＤＣ−ＤＣコンバータの出力端に接続されている。コンデンサ２２の他端は、接地されている。トランジスタ２１と２２は、一方が導通状態の場合、他方は絶縁状態となるように設けられている。このような構成により、トランジスタ２１、２２が切替えられることにより、コンデンサ２３にエネルギーが蓄積され、放出される。コンデンサ２３からは、入力側よりも昇圧されたエネルギーが放出され、２次電圧として出力される。トランジスタ２１と２２のゲートは、スイッチ制御回路３からの昇圧用駆動信号により制御される。トランジスタ２１が導通している時間が短ければ短いほど、出力される電圧は高くなる。

スイッチ制御回路３は、電圧変換部（１、２）のトランジスタのオンオフを切り替えるための制御回路である。スイッチ制御回路３は、第１のコンパレータ４−１から供給される比較結果信号に基づいて、昇圧部１のトランジスタ２１、２２のゲートに昇圧用駆動信号を供給し、トランジスタ２１、２２のオン、オフを制御する。また、スイッチ制御回路３は、第２のコンパレータ４−２から供給される比較結果信号に基いて、降圧部２のトランジスタ２１、２２のゲートに降圧用駆動信号を供給し、トランジスタ１１、１２のオン、オフを制御する。

第１コンパレータ４−１は、誤差信号を第１比較波と比較して、その比較結果を示す比較結果信号をスイッチ制御回路３に供給する。その誤差信号は、誤差検出回路５から第１コンパレータ４−１の−入力端に供給される。第１比較波は、比較波発生回路ブロック６から、第１コンパレータ４−１の＋入力端に供給される。

第２コンパレータ４−２は、誤差信号を第２比較波と比較して、その比較結果を示す比較結果信号をスイッチ制御回路３に供給する。その誤差信号は、第２コンパレータ４−２の＋入力端に供給される。第２比較波は、第２コンパレータ４−１の−入力端に供給される。その誤差信号は、誤差検出回路５から供給される。その第１比較波は、比較波発生回路ブロック６から供給される。

誤差検出回路５は、２次電圧として出力されている電圧を、目標の２次電圧と比較し、その誤差を示す誤差信号をコンパレータ（４−１、４−２）に供給する回路である。誤差検出回路５によって生成された誤差信号は、第１コンパレータ４−１の−入力端、及び第２コンパレータ４−２の＋入力端に供給される。具体的には、誤差検出回路５として、誤差アンプが用いられる。誤差アンプの−入力端には、２次電圧が分圧用抵抗Ｒ１、Ｒ２によって分圧された電圧が供給される。誤差アンプの＋入力端は目標電圧指令用の電源Ｖ０に接続されている。

比較波発生回路ブロック６は、第１比較波及び第２比較波を生成する。図８は、第１比較波と第２比較波の波形を説明するための説明図である。図８に示されるように、第１比較波の振幅は、第２基準電圧Ｖ２から第１基準電圧Ｖ１までである。第１比較波は、Ｖ２から一定の傾きでＶ１まで上昇し、Ｖ１まで上昇すると一定の傾きで減少する。また、減少時にＶ２の直前となった段階で、Ｖ２にリセットされる。そして、リセット後、再び一定の傾きでＶ１まで上昇する。一方、第２比較波の振幅は、第３基準電圧Ｖ３から第２基準電圧Ｖ２までである。第２比較波は、第１比較波と逆位相である。すなわち、第２比較波は、Ｖ２から一定の傾きでＶ３まで減少し、Ｖ３まで減少すると、今度は一定の傾きで上昇する。そして、上昇時にＶ２の直前となった段階で、Ｖ２にリセットされる。リセット後、再び一定の傾きでＶ３まで減少する。第１比較波と第２比較波におけるリセットのタイミングは、同じである。

図９を参照して、比較波発生回路ブロック６の具体的構成について言及する。比較波発生回路ブロック６は、基準電圧供給回路６１と、第１比較波発生回路６２−１と、第２比較波発生回路６２−２と、リセット回路６６とを備えている。

基準電圧供給回路６１は、比較波発生用電源Ｖと、分圧用の複数の抵抗（Ｒ３〜Ｒ６）を備えている。複数の抵抗（Ｒ３〜Ｒ６）は、電源Ｖとグランドとの間に直列に配置されている。各抵抗は、各抵抗間の電圧が高い順に、第１基準電圧Ｖ１、第２基準電圧Ｖ２、第３基準電圧Ｖ３となるように設けられている。基準電圧供給回路６１によって生成された電圧（Ｖ１〜Ｖ３）のうち、Ｖ１及びＶ２は第１比較波発生回路６２−１に、Ｖ２及びＶ３は第２比較波発生回路６２−２に供給される。

第１比較波発生回路６２−１は、第１基準電圧Ｖ１と第２基準電圧Ｖ２とに基いて、第１比較波を生成する回路である。第１比較波発生回路６２−１は、充放電制御回路６３−１と、充放電回路６４−１と、コンデンサＣ１と、リセット用スイッチ６５−１とを備えている。

充放電制御回路６３−１は、充放電回路６４−１の充電モード、放電モードの切替えを行う回路である。充放電制御回路６３−１には、Ｖ１とＶ２、及び第１比較波発生回路６２−１の出力端の電圧（例えば、点ａにおける電圧；以下、出力端電圧ａ）が供給される。充放電制御回路６３−１は、出力端電圧ａに基いて、充放電のモードを切り替える。具体的には、出力端電圧ａがＶ２となった時に充放電回路６４−１を充電モードに切替え、出力端電圧ａがＶ１となった時に放電モードに切り替える。

充放電回路６４−１は、コンデンサＣ１に対して充電又は放電を行う回路である。充放電回路６４−１は、一対のトランジスタ（Ｓ１及びＳ２）と、一対の定電流源（Ａ１及びＡ２）とを有している。充電モードの場合、トランジスタＳ２が絶縁状態とされ、定電流源Ａ１からコンデンサＣ１へ電流が流れ込む。降圧モードの場合、トランジスタＳ１が絶縁状態、トランジスタＳ２が導通状態とされ、コンデンサＣ１から定電流源Ａ２を介して、放電が行われる。トランジスタＳ１及びＳ２のゲートは、充放電制御回路６３−２に接続されている。充放電回路６４−１の充放電モードは、トランジスタＳ１及びＳ２に印加される電圧が充放電制御回路６３−１により制御されることで、切替えられる。

コンデンサＣ１は、一端で第１比較波発生回路６２−１の出力端に接続されている。また、他端には、第２基準電圧Ｖ２が供給される。充放電回路６４−１からコンデンサＣ１に充電が行われることにより、出力端電圧ａが上昇する。また、コンデンサＣ１が放電することにより、出力端電圧ａが下降する。

リセット用スイッチ６５−１は、基準電圧Ｖ２が第１比較波発生回路６２−１の出力端側に供給される事を切り替える為に設けられている。リセット用スイッチ６５は、トランジスタにより構成されている。リセット用スイッチ６５−１のゲートは、リセット回路６６に接続されている。リセット回路６６からリセット信号がゲートに供給されると、リセット用スイッチ６５−１がオン状態となり、出力端電圧ａがＶ２にリセットされる。

第２比較波発生回路６２−２は、第２基準電圧Ｖ２と第３基準電圧Ｖ３とに基いて、第２比較波を発生させる回路である。第２比較波発生回路６２−２は、第１比較発生回路６２−１と同様に、充放電制御回路６３−２と、充放電回路６４−２と、コンデンサＣ２と、リセット用スイッチ６５−２とを備えている。但し、充放電制御回路６３−２には、第２基準電圧Ｖ２と第３基準電圧Ｖ３とが供給される。また、コンデンサＣ２の一端は接地されている。充放電制御回路６３−２は、出力側の電圧（例えば、図中、点ｂにおける電圧；以下、出力端電圧ｂ）がＶ２となった時に、充放電回路６４−２を放電モードへと切り替える。また、その出力側の電圧がＶ３となった時に、充放電回路６４−２を充電モードへと切り替える。充放電回路６４−２の定電流源Ａ３は、第１比較波発生回路６２−１の定電流源Ａ１と同じ電流値で、コンデンサＣ２を充電する。また、コンデンサＣ２の放電時における電流値は、第１比較波発生回路６２−１のコンデンサＣ１の放電時における電流値と同じである。

リセット回路６６は、所定のタイミングでリセット信号を生成して、リセット用スイッチ６５−１と６５−２とに供給する。これにより、第１比較波発生回路６２−１及び第２比較波発生回路６２−２の出力側の電圧は、強制的にＶ２にリセットされる。リセット回路は、例えば、比較波を生成している分圧抵抗以外によりＶ１とＶ２の間の電圧（Ｖ１．５）を取り出し、比較波電圧であるＶ１．５を検知してオープンドレインでＶ２電圧にショートするような回路構成により、実現することが可能である。また、他の例では、比較波発生回路の周波数よりも少し高めの周波数に設定したクロックを外部から供給し、これをリセット信号としてもよい。更に他の例として、比較波発生回路の周波数よりも少し高めの周波数に設定したマルチバイブレータをリセット回路として用い、リセット信号を生成してもよい。

比較波発生回路ブロック６は、以上のような構成により出力端電圧ａ、ｂを発振させ、図８で示したような波形の第１比較波、第２比較波を発生させる。ここで、第１比較波と第２比較波とは、第１比較波発生回路及び第２比較波発生回路によって、別々に生成される。一方の比較波をレベルシフトさせて他方の比較波を発生させているわけではないので、レベルシフト回路による位相差の影響を受けず、考慮する必要もない。

また、リセット回路６６によって、第１比較波と第２比較波とは、同一のタイミングでＶ２にリセットされる。これにより、第１比較波と第２比較波とは、正確に逆位相の状態に保たれる。

また、リセット時において、出力端電圧ａ、ｂがＶ２に保たれるので、充放電制御回路６３−２、６４−１が充放電モードを切り替えるタイミングと、出力端電圧ａ、ｂがＶ２になるタイミングとがずれてしまう事はない。従って、第１比較波がＶ２より低い電圧となってしまう事は無く、第２比較波がＶ２よりも高い電圧となってしまう事もない。すなわち、第１比較波の振幅と第２比較波の振幅とが、幅を有してクロスすることはない。なお、リセット信号がリセットスイッチ（６５−１、６５−２）に供給されてからリセットスイッチ（６５−１、６５−２）が導通状態となるまでの時間や、リセットスイッチ（６５−１、６５−２）が導通状態になってから比較波発生回路（６２−１、６２−２）の出力側の電圧がＶ２にリセットされるまでの時間は、一般的なＤＣ−ＤＣコンバータの動作周波数（２００ｋＨｚ〜１ＭＨｚ）に比べれば十分に短い時間であるため、これらの動作に伴う遅れ時間は無視できる。

続いて、図１０を参照して、本実施形態のＤＣ−ＤＣコンバータの動作を説明する。図１０は、第１比較波、第２比較波、誤差信号、及び駆動信号の関係を示すタイミングチャートである。

図１０に示されるように、誤差信号の電圧が、時刻ｔ０以前において第２基準電圧Ｖ２以下であり、時刻ｔ０以降においてＶ２より高いものとする。

時刻ｔ０以前において、誤差信号は第１比較波よりも低い。従って、第１コンパレータ４−１は、誤差信号が第１比較波よりも低い旨を示す比較結果信号をスイッチ制御回路３に供給し続ける。スイッチ制御回路３は、この比較結果信号に基いて、昇圧用トランジスタ２１を遮断状態とするような駆動信号を供給し続ける。本実施形態の例の場合、昇圧用スイッチ２１にハイレベル信号を供給し続けて、昇圧用トランジスタ２１を遮断状態とする。尚、昇圧用トランジスタ２２にもハイレベル信号が供給し続けられ、昇圧用トランジスタ２２は導通状態に保たれる（図示は省略されている）。スイッチの切替えが繰り返されないので、昇圧部２は駆動していない状態に保たれる。

時刻ｔ０以前において、誤差信号の電圧は、第２比較波の振幅の範囲内である。従って、第２コンパレータ４−２は、スイッチ制御回路３に対し、ハイレベルとロウレベルの比較結果信号を切替えながら供給する。スイッチ制御回路３は、この第２コンパレータ４−２から供給される比較結果信号に基いて、降圧用トランジスタ１１に、オン、オフを繰り返すような降圧用駆動信号を供給する。これにより、降圧用トランジスタ１１は、導通状態と絶縁状態とが繰り返されることになり、リアクトルＬからは１次電圧が降圧された電圧が出力される。すなわち、降圧部１が駆動した状態となる。

つまり、時刻ｔ０以前では降圧部１のみが駆動し、１次電圧が降圧されて２次電圧として出力される。

一方、時刻ｔ０以降においては、誤差信号の電圧が、第１比較波の振幅の範囲内となる。このため、第１コンパレータ４−１は、スイッチ制御回路３に対して、ハイレベルとロウレベルを切替えながら比較結果信号を供給する。従って、スイッチ制御回路３は、昇圧部の昇圧用トランジスタ２１に対して、オン、オフを繰り返すような昇圧用駆動信号を供給する。これにより、昇圧部２が駆動状態となる。

また、時刻ｔ０以降において、誤差信号の電圧は、第２比較波よりも高い。従って、第２コンパレータ４−２は、スイッチ制御回路３に対して、誤差信号が第２比較波よりも高い旨を示す比較結果信号を供給し続ける。スイッチ制御回路３は、降圧用トランジスタ１１に対し、導通状態とするような駆動信号を供給し続ける。降圧用トランジスタ１１の切替えが行われないので、降圧部１は駆動しない。

つまり、時刻ｔ０以降は、昇圧部２のみが駆動し、１次電圧が昇圧されて２次電圧として出力される。

以上説明した様に、本実施形態によれば、コンパレータ（４−１、４−２）に供給される信号（第１、２比較波、及び誤差信号）が、レベルシフタ回路などの位相差を発生させる回路を介さずに供給されるので、レベルシフト回路により発生する位相差を考慮する必要が無い。従って、回路構成を複雑にすることなく、昇圧部と降圧部のいずれかのみが駆動されるような構成とすることができる。これにより、電圧変換効率の向上した、応答性の良い、昇降圧型ＤＣ−ＤＣコンバータを得ることができる。

また、レベルシフト回路により発生する位相差を考慮する必要が無いので、第１比較波と第２比較波の振幅をクロスさせる必要がない。

また、リセット回路６６によって、比較波発生回路（６２−１、−２−２）の出力側の電圧が強制的にＶ２にリセットされるので、高周波であっても、出力側の電圧をＶ２の状態に保ったまま、充放電回路（６４−１、６４−２）の充放電モードを切り替えることができる。すなわち、高周波であっても、第１比較波と第２比較波の振幅がクロスすることは無く、昇圧部１と降圧部２の双方が駆動されてしまう期間を無くす事ができる。これにより、ＤＣ−ＤＣコンバータの電圧変換効率が向上する。

一般的なＤＣ−ＤＣコンバータの回路図である。 特許文献１のＤＣ−ＤＣコンバータの回路図である。 特許文献２のＤＣ−ＤＣコンバータの回路図である。 特許文献２のＤＣ−ＤＣコンバータにおけるコンパレータ出力の波形である。 クロス電圧を説明する為の説明図である。 のこぎり波発生回路の回路図である。 本発明の実施形態のＤＣ−ＤＣコンバータの回路図である。 第１比較波と第２比較波の波形を説明する為の説明図である。 比較波発生回路ブロックの回路図である。 本発明の実施形態のＤＣ−ＤＣコンバータのタイミングチャートである。

符号の説明

１ 降圧部
２ 昇圧部
３ スイッチ制御回路
４ コンパレータ
５ 誤差検出回路
６ 比較波発生回路ブロック
６１ 基準電圧供給回路
６２−１ 第１比較波発生回路
６２−２ 第２比較波発生回路
６３−１ 充放電制御回路
６３−２ 充放電制御回路
６４−１ 充放電回路
６４−２ 充放電回路
６５−１ リセット用スイッチ
６５−２ リセット用スイッチ
６６ リセット回路

Claims (10)

1. １次電圧を変換して２次電圧を生成する電圧変換部と、
   互いに振幅の範囲が異なる第１比較波と第２比較波を発生させる比較波発生回路ブロックと、
   目標２次電圧と実際の２次電圧との誤差を示す誤差信号を、前記第１比較波及び前記第２比較波と比較する検出回路と、
   前記検出回路の比較結果に基いて前記電圧変換部を制御するスイッチング制御回路と、
   を具備し、
   前記比較波発生回路ブロックは、前記第１比較波を生成する第１比較波発生回路と、前記第２比較波を生成する第２比較波発生回路と、を備え、
   前記第１比較波発生回路と前記第２比較波発生回路は、異なる電源電圧に基いて、前記第１比較波と前記第２比較波とを生成する
   チョッパ型ＤＣ−ＤＣコンバータ。
2. 請求項１に記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記電圧変換部は、
   降圧用スイッチが切替えられることにより電圧を降圧する降圧部と、
   昇圧用スイッチが切替えられることにより電圧を昇圧する昇圧部とを備え、
   前記検出回路は、
   前記誤差信号を前記第１比較波と比較する第１検出回路と、
   前記誤差信号を前記第２比較波と比較する第２検出回路とを備え、
   前記スイッチング制御回路は、
   前記第１検出回路の比較結果に基いて前記昇圧用スイッチの切替えを制御し、
   前記第２検出回路の比較結果に基いて前記降圧用スイッチの切替えを制御する
   チョッパ型ＤＣ−ＤＣコンバータ。
3. 請求項２に記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記第１比較波発生回路は、第１基準電圧と第２基準電圧を電源電圧として、前記第２基準電圧から前記第１基準電圧までを振幅とする前記第１比較波を生成し、
   前記第２比較波発生回路は、前記第２基準電圧と第３基準電圧を電源電圧として、前記第３基準電圧から前記第２基準電圧までを振幅とする前記第２比較波を生成し、
   前記第１基準電圧は、前記第２基準電圧よりも高く、
   前記第３基準電圧は、前記第２基準電圧よりも低い
   チョッパ型ＤＣ−ＤＣコンバータ。
4. 請求項２又は３に記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記比較波発生回路ブロックは、更に、
   所定のタイミングで、前記第１比較波発生回路の出力端の電圧と、前記第２比較波発生回路の出力端の電圧とを、前記第２基準電圧にリセットする、リセット回路を備える
   チョッパ型ＤＣ−ＤＣコンバータ。
5. 請求項４に記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記第１比較波発生回路は、更に、第１リセット用スイッチを備え、
   前記第１リセット用スイッチは、前記第２基準電圧が前記第１比較波発生回路の出力端に供給されることを切替えるように設けられ、
   前記第２比較波発生回路は、更に、第２リセット用スイッチを備え、
   前記第２リセット用スイッチは、前記第２基準電圧が前記第２比較波発生回路の出力端に供給されることを切替えるように設けられ、
   前記リセット回路は、前記第１リセット用スイッチ及び前記第２リセット用スイッチを切替えることで、リセットを行う
   チョッパ型ＤＣ−ＤＣコンバータ。
6. 請求項１乃至５のいずれかに記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記第１比較波発生回路及び前記第２比較波発生回路は、同じ周波数で逆位相となるように、前記第１比較波と前記第２比較波を生成する
   チョッパ型ＤＣ−ＤＣコンバータ。
7. 請求項１乃至６のいずれかに記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記第１比較波発生回路は、
   一端が前記第１比較波発生回路の出力端に接続された第１コンデンサと、
   前記第１コンデンサの前記一端に接続され、前記第１コンデンサに対して、一定電流で充電又は放電を行う第１充放電回路と、
   前記第１充放電回路の充放電を切替える充放電制御回路と、を備え、
   前記第２比較波発生回路は、
   一端が前記第２比較波発生回路の出力端に接続された第２コンデンサと、
   前記第２コンデンサの前記一端に接続され、前記第２コンデンサに対して、一定電流で充電又は放電を行う第２充放電回路と、を備える
   チョッパ型ＤＣ−ＤＣコンバータ。
8. 請求項１乃至７のいずれかに記載されたチョッパ型ＤＣ−ＤＣコンバータであって、
   前記比較波発生回路ブロックは、更に、前記第１基準電圧、前記第２基準電圧、及び前記第３基準電圧を供給する為の基準電圧回路を備え、
   前記基準電圧回路は、比較波発生回路ブロック用電源とグランドとの間に直列に接続された複数の抵抗を備え、
   前記第１基準電圧、前記第２基準電圧、及び前記第３基準電圧は、それぞれ、前記比較波発生回路ブロック用電源と前記グランド間における、前記各抵抗を挟んだ異なる位置から供給される
   チョッパ型ＤＣ−ＤＣコンバータ。
9. １次電圧を変換して２次電圧を生成する第１ステップと、
   振幅の範囲が異なる、第１比較波と第２比較波とを発生させる第２ステップと、
   目標２次電圧と実際の２次電圧との誤差を示す誤差信号を、前記第１比較波及び前記第２比較波と比較する第３ステップと、
   前記第３ステップにおける比較結果に基いて前記第１ステップにおける電圧の変換量を制御する第４ステップと、
   を具備し、
   前記第２ステップにおいて、異なる基準電圧に基いて、前記第１比較波と前記第２比較波とを生成する
   チョッパ方式の電圧変換方法。
10. 請求項９に記載されたチョッパ方式の電圧変換方法であって、
    前記第２ステップは、更に、
    所定のタイミングで、前記第１比較波と前記第２比較波と、を第２基準電圧にリセットするステップ、を備える
    チョッパ方式の電圧変換方法。

Images