JP2008538160A - ナノチューブ・フローティングゲートを備えた不揮発性メモリトランジスタ - Google Patents

Abstract

不揮発性メモリトランジスタ（５１）は、チャネルを規定する離間したソース領域（３７）およびドレイン領域（３９）を有する半導体基板（１１）と、チャネル上のトンネル酸化物層（１３）と、トンネル酸化物上のカーボンナノチューブ導電層（３１）とを有する。パターニングの際、メサ（３５）がフローティングゲートとしてナノチューブの所望の位置を保持して形成される。メサはソースおよびドレイン電極の自己整合注入に利用される。ナノチューブは多孔質の、無作為に配置されたマット状の層として堆積されており、ナノチューブがトンネル酸化物上に直接存在するよう、支持層のエッチング除去を可能にする。ナノチューブは絶縁物（５５）によって保護され、導電性のコントロールゲート（５７）がナノチューブ・フローティングゲート層上に設けられる。

Description

本発明はトランジスタの構造に関し、特に、電荷蓄積のためにナノチューブを組込んだ不揮発性メモリトランジスタに関する。

不揮発性非晶質トランジスタメモリが知られている。たとえば、B. Lojekの米国特許第６，６９０，０５９号は、フローティングゲートを電荷蓄積領域として使用し、電荷をトンネル障壁を介して非晶質体に移動させる不揮発性メモリトランジスタについて記載している。当該装置は絶縁された電荷保持層に依存するが、電荷保持層は特に電荷供給のためにドープされるのに対し、基板はソース電極とドレイン電極との間の導電性のためにドープされる。電荷を電荷保持層から分離非晶質層へ引出すことにより、非晶質ウェブ層の静電特性が変えられ、ＭＯＳトランジスタにおいてソースとドレインとの間の表面下のチャネルに影響を与える。非晶質体は分離領域の静電特性を変えるのに用いられ、通常ＭＯＳトランジスタに特有のチャネルの性質に直接影響する。最も単純な動作モードでは、電荷供給層から非晶質ウェブ層への電荷移動のためにしきい値を設定してもよく、このしきい値は不揮発性メモリトランジスタのしきい値と同様である。しかし、電圧をさらに変化させると、電荷供給層から非晶質ウェブ層へのさらなる電子移動を引起すことになり、それによってチャネルの導電性が変調のように段階的に変化する。逆方向電圧は非晶質ウェブ層の空乏化を引起すことにより、電子が非晶質ウェブ層から電荷供給層へと押し戻される。ソースとドレインとの間の電導は、増幅モードにおいてゲート電圧を増幅するか、またはメモリモードにおいてピンチオフ特性を検知する。

Rao他は、米国特許第６，８０８，９８６号において化学気相成長を用いて作成された非晶質層について記載している。Madhukar他は、米国特許第６，３４４，４０３号において同様の非晶質成長工程について記載している。

本発明の目的は、メモリトランジスタにおけるより有効な電荷トラッピングのための、均一で高密度な非晶質層を提供することである。

発明の概要
上記の目的は、ドープされたシリコンウェハ上のトンネル酸化物層の上方のマット層においてカーボンナノチューブを成長させることによって達成される。ナノチューブ層は、カーボンナノチューブを生成する公知のいずれかの方法、たとえばＭｏなどの触媒粒子をトンネル酸化物上に堆積しアニールすることによって成長する。アニール後、化学気相成長（ＣＶＤ）によってメタンなどの炭素含有ガスを適温で導入する。導電性のカーボンナノチューブは、炭素含有ガスが分解するにつれて生じ、触媒粒子が存在する表面に付着する。マット状のナノチューブ網状構造または層は無作為に配置され、トンネル酸化物上に一種の織物を形成する。保護二酸化シリコン層は、その上に重なり、ナノチューブを保護するように埋込む。当該層は、基板におけるソースおよびドレイン電極の注入を可能にするようにパターニングおよびエッチングされる。ナノチューブ層は、チャネル領域の上のソースおよびドレイン電極間のチャネルにおける電導を調整または制御する位置で電気的に浮動な状態になっている。ナノチューブと酸化層とは、フローティングゲート層に対して絶縁関係にあるコントロールゲートとして機能するポリシリコン導電層によって覆われ
る。その後すべての層が仕上げ加工されて、フローティングゲートトランジスタが作製される。

発明の詳細な説明
図１を参照し、研磨されパターニングされていない平坦面１２を有するシリコン基板１１を示す。大部分の市販のシリコンウェハは研磨によって既に十分な平坦性を有しており、さらなる研磨は不要である。基板１１は、トランジスタ、好ましくはＭＯＳまたはＣＭＯＳトランジスタを製造するための所望の導電性を持つようドープされる。

平坦シリコン基板１１の表面１２上には、極めて薄い高品質な二酸化シリコン表面層１３が通常のいずれかの方法によって第１の絶縁層として生成される。この酸化層、一般的には熱酸化層は、２０から６０オングストロームの範囲の厚さを有する。このような薄い酸化層は、導電性部材が酸化層の上にあるメモリセル用のトンネル酸化層としての役割を果たすことになる。ＥＥＰＲＯＭメモリにおいて、典型的なフローティングゲートは薄い酸化層の上に作製され、その目的のため、本発明はフローティングゲート層としてカーボンナノチューブウェブ層を企図する。

図２は、チャンバ２０内でスパッタされた、または別の方法で堆積された触媒粒子１７の堆積の例を示す。当該粒子は、４００nm²あたり１粒子の密度またはそれより良好である密度を有する分子集合体であり、それによって非接触粒子層を形成している。接触している粒子もあり得るが、大部分の粒子は他の粒子に接触していない。トンネル酸化物層１３は極めて脆いため酸化物層を窒化してもよい。

ナノチューブ形成の例として、図３において、ＣＶＤチャンバ３０は適温でチャンバ内に導入された炭素含有ガス２４を有する。たとえば、メタン（ＣＨ₄）を１０００℃にて導入すればよい。J. Kong他によって『シングルウォール・カーボンナノチューブのためのメタンの化学気相成長（Chemical Vapor Deposition of Methane for Single Walled Carbon Nanotubes）』Chemical Physics Letters第２９２巻、１９９８年８月１４日、５６７から５７４頁に記載されているように、メタンは触媒粒子に接すると解離し、炭素はカーボンナノチューブに変わる。カーボンナノチューブのかなりの部分は導電性であるが、残りの部分は非導電性である。ナノチューブは絡み合っており、無作為に交差したナノチューブがシリコン酸化層に付着しているが、交差するナノチューブ間には間隔があるためやや多孔質である。

図４を参照し、ナノチューブ層３１をシリコン酸化物層１３上に形成する。ナノチューブ層３１は、導電性を有しかつ絡み合うために十分に密集したナノチューブを有し、マット状の構造を通り抜ける多孔性が若干あるものの、繊維は無作為な方向に互いに交差している。ナノチューブの層３１はウェハ全体上に延在し、多くの繊維は絶縁性または半絶縁性であるが、ポリシリコンと同様に電荷保持特性を呈する。

図５では、ナノチューブ層３１において、フローティングゲートが形成される部分が絶縁フォトレジストメサ３５によって保護されている。メサ間の部分は露出している。これら露出部分は、図６に示すように、露出した窒化領域とともに酸化物層１３までエッチングされる。

酸化物層１３の非保護領域は除去され、インプラントの自己整合のためにメサの端縁を利用して、ドレインイオンインプラント３９とともにソースイオンインプラント３７を導入する。ソースおよびドレインイオンインプラントは、ドープされた基板に対する過剰なドーパントの領域であり、表面下電極を形成することになる。ナノチューブ部分３１はト
ンネル酸化物部分１３上に存在する。

図８において、２つのトランジスタ５１および５３がほぼ完成されている。非晶質層部分３１は保護酸化物５５によって覆われている。酸化物５５は、約６０から１００Åの絶縁性熱酸化物である。ポリシリコン層部分５７は、ナノチューブ層部分５５上に堆積される。トランジスタ５１および５３の各々は、トンネリング、ホットエレクトロン注入または他の手法によって、荷電粒子をトンネル酸化物層１３を介してフローティング・ナノチューブ層部分３１に供給するソース３７およびドレイン３９を有する。図示しないメタライゼーション層を介してコントロールゲート５７に印加された電圧によって、フローティングゲート層上に電荷が移動させられる。逆電圧は、プログラミングを変更するときを除いて長時間電荷を蓄積するナノチューブの上に形成されたフローティングゲート層から電荷を移動させることができる。

本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。 本発明による非晶質電荷蓄積層を製造する方法の一連の側平面図である。

Claims (13)

1. フローティングゲート不揮発性メモリトランジスタであって、
   離間したソース電極およびドレイン電極を基板内に有する半導体基板と、
   ソースとドレインとの間の基板の上方のトンネル酸化物の層と、
   トンネル酸化物の上で電気的に浮動するカーボンナノチューブウェブ層と、
   カーボンナノチューブ層上の導電層とを備える、フローティングゲート不揮発性メモリトランジスタ。
2. カーボンナノチューブ層はマット状のナノチューブを含む、請求項１に記載の装置。
3. 複数のマット状のナノチューブは導電性である、請求項２に記載の装置。
4. 複数のマット状のナノチューブは半絶縁性である、請求項２に記載の装置。
5. 前記導電層はポリシリコン層である、請求項１に記載の装置。
6. 前記半導体基板は第１の導電型を有し、前記ソース電極およびドレイン電極は第２の導電型を有する、請求項１に記載の装置。
7. 前記カーボンナノチューブ層は酸化物層中に埋込まれている、請求項１に記載の装置。
8. 前記導電層はナノチューブ層を電荷制御するコントロールゲートである、請求項１に記載の装置。
9. 前記マット状のナノチューブ層は無作為に重なり合うナノチューブを含む、請求項２に記載の装置。
10. 前記マット状のナノチューブ層は多孔質である、請求項２に記載の装置。
11. 不揮発性メモリトランジスタを製造する際に使用する中間構造体であって、
    平坦面を有するドープされた半導体ウェハと、
    平坦面上のトンネル酸化物の層と、
    トンネル酸化物層上の支持層と、
    支持層上に堆積されたカーボンナノチューブ層とを備える、中間構造体。
12. カーボンナノチューブ層、支持層およびトンネル酸化層は、メサを規定するエッチングされた領域を有し、メサ間のウェハ内にイオン注入領域がある、請求項１１に記載の構造体。
13. 不揮発性メモリトランジスタを製造する際に使用する中間構造体であって、
    平坦面を有するドープされた半導体ウェハと、
    平坦面上のトンネル酸化物の層と、
    トンネル酸化物層上の支持層と、
    支持層上に堆積されたナノチューブ形成触媒層とを備える、中間構造体。

Images