[go: up one dir, main page]

JP2008311547A - Semiconductor laser device and manufacturing method - Google Patents

Semiconductor laser device and manufacturing method Download PDF

Info

Publication number
JP2008311547A
JP2008311547A JP2007159720A JP2007159720A JP2008311547A JP 2008311547 A JP2008311547 A JP 2008311547A JP 2007159720 A JP2007159720 A JP 2007159720A JP 2007159720 A JP2007159720 A JP 2007159720A JP 2008311547 A JP2008311547 A JP 2008311547A
Authority
JP
Japan
Prior art keywords
waveguide
cleavage
semiconductor laser
laser device
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007159720A
Other languages
Japanese (ja)
Inventor
Akira Kato
亮 加藤
Atsushi Yamada
篤志 山田
Katsumi Sugiura
勝己 杉浦
Akihiko Ishibashi
明彦 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007159720A priority Critical patent/JP2008311547A/en
Publication of JP2008311547A publication Critical patent/JP2008311547A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体レーザ素子の共振面を形成する劈開精度を飛躍的に改善し、半導体レーザ素子の特性の歩留を向上させる。
【解決手段】本発明の半導体レーザ素子は、基板の上に、発光部を含む活性層と、該活性層に形成されたストライプ状の導波路204と、活性層に電流を供給する電極と、電極と電気的に接続された第1の上部電極206と、導波路204における互いに対向する一対の共振面とを有する。第1の上部電極206は、共振面近傍領域207において、導波路204を軸として平面対称に形成され、且つ、導波路204に対して垂直な方向の幅が共振面に接近するにつれて縮小する。また、各共振面は、活性層及び基板のうちの少なくとも活性層に形成された劈開ガイド溝203に沿って劈開されている。
【選択図】図8
Kind Code: A1 The present invention drastically improves the cleaving accuracy for forming a resonant surface of a semiconductor laser device, and improves the yield of characteristics of the semiconductor laser device.
A semiconductor laser device according to the present invention includes an active layer including a light emitting portion on a substrate, a striped waveguide 204 formed in the active layer, an electrode for supplying current to the active layer, The first upper electrode 206 electrically connected to the electrode, and a pair of resonant surfaces in the waveguide 204 facing each other. The first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207 and is reduced as the width in the direction perpendicular to the waveguide 204 approaches the resonance surface. Each resonance surface is cleaved along a cleavage guide groove 203 formed in at least the active layer of the active layer and the substrate.
[Selection] Figure 8

Description

本発明は、半導体レーザ素子及びその製造方法に関する。   The present invention relates to a semiconductor laser device and a manufacturing method thereof.

近年、窒化ガリウム系化合物半導体(InAlGa1−X−YN、X+Y≦1、0≦X、0≦Y)を材料とする、青色から紫外域の波長領域に発光波長を有する半導体レーザ素子(Laser Diode)の研究が活発に行われている。一般に、半導体レーザ素子は意図する発光波長に対応するバンドギャップを有する半導体物質を用いて、発光部となる活性層並びに活性層へのキャリア輸送及び光を閉じ込める働きをするクラッド層等の積層構造を作製する。積層構造は、シリコン(Si)基板、サファイア単結晶(Al)基板、窒化ガリウム(GaN)基板等の基板上に結晶成長させ、基板単位で、ストライプ状の導波路及び活性層に電流を注入する電極等を形成した後に、基板を劈開することによって個々の素子を形成している。 Recently, gallium nitride-based compound semiconductor and (In x Al y Ga 1- X-Y N, X + Y ≦ 1,0 ≦ X, 0 ≦ Y) materials, semiconductor having an emission wavelength in a wavelength region of ultraviolet region from blue Research on laser diodes has been actively conducted. In general, a semiconductor laser device uses a semiconductor material having a band gap corresponding to an intended emission wavelength, and has a laminated structure such as an active layer serving as a light-emitting portion, a carrier transport to the active layer, and a cladding layer that functions to confine light. Make it. The laminated structure is such that a crystal is grown on a substrate such as a silicon (Si) substrate, a sapphire single crystal (Al 2 O 3 ) substrate, a gallium nitride (GaN) substrate, etc. After forming an electrode or the like for injecting silicon, each element is formed by cleaving the substrate.

基板の劈開は、素子の分割に伴ってレーザ光の導波路の共振面を形成する。共振面を形成するために、導波路に垂直な方位で且つ、基板物質の結晶面が露出する方位を意図して行われる。一般的な劈開の方法は、スクライバを用いて、ウェハの共振面に沿って等間隔にドット状の傷(ポイントスクライブ)を意図的につけ、さらに共振面の端に極めて細いスクイライブラインを短く引き、スクライブラインを導入口、ポイントスクライブをガイドとして、共振面の位置にウェハ裏面側から外力をかけることにより実施していた。このため、すべての共振面に対してポイントスクライブをつける作業が、非常に繁雑な作業であった。特許文献1は、共振面となる位置に、基板まで到達する深さの劈開ガイド溝を、拡散工程においてあらかじめ形成する技術を開示している。この技術によって、ポイントスクライブをつける繁雑な作業をすることなく、基板の劈開を行うことは可能である。   The cleavage of the substrate forms a resonant surface of the laser light waveguide as the element is divided. In order to form the resonance surface, the orientation is perpendicular to the waveguide and intended to expose the crystal plane of the substrate material. A common cleaving method uses a scriber to intentionally make dot-shaped scratches (point scribes) at equal intervals along the wafer's resonant surface, and then draw a very thin scribe line at the end of the resonant surface. The scribe line is used as an inlet and the point scribe is used as a guide to apply an external force from the back side of the wafer to the position of the resonance surface. For this reason, the work of applying point scribes to all the resonance surfaces is a very complicated work. Patent Document 1 discloses a technique for forming in advance a cleavage guide groove having a depth reaching the substrate at a position to be a resonance surface in a diffusion process. With this technique, it is possible to cleave the substrate without the complicated task of attaching point scribes.

また、基板の劈開が精度よく実施できた場合でも、劈開面に形成された素子の電極となる金属が基板の劈開面に沿って分割されずに、劈開面に電極ばりが残ったり、劈開面から導波路の内部方向に電極剥がれが生じたりしてしまう問題がある。劈開に伴って発生する電極の形状異常を防ぐために、例えば、特許文献2は、導波路上に形成するストライプ状の正電極を、共振面近傍だけを回避するパターンで形成し、正電極自体は分割せずに半導体レーザ素子を形成する方法を開示している。
特開2006−286703号公報 特開平10−27939号公報
Even when the substrate can be cleaved with high accuracy, the metal that becomes the electrode of the element formed on the cleavage surface is not divided along the cleavage surface of the substrate, and an electrode beam remains on the cleavage surface, or the cleavage surface. As a result, there is a problem in that electrode peeling occurs in the internal direction of the waveguide. In order to prevent an abnormal shape of the electrode that occurs due to cleavage, for example, in Patent Document 2, a stripe-shaped positive electrode formed on a waveguide is formed in a pattern that avoids only the vicinity of the resonance surface, and the positive electrode itself is A method of forming a semiconductor laser element without dividing is disclosed.
JP 2006-286703 A JP-A-10-27939

前述した劈開ガイド溝を共振面に設ける従来の基板の劈開方法によると、繁雑な作業をすることなく基板の劈開を行うことが可能であるが、サファイア基板及び窒化ガリウム基板の硬度が高いため、劈開に伴ってクラック又はチッピングが発生する。また、ウェハの裏面側から外力をかけた時に、劈開ガイド溝が存在するにもかかわらず、劈開面がねらいの結晶面から逸れ、別の結晶面が露出してしまう方向へとびが生じて、劈開面に凹凸が生じる等の問題が依然として存在する。このため、劈開を高精度に再現性よく実施する技術は、十分に確立されておらず、劈開は半導体レーザ素子の歩留まりを低くする主要因の一つとなっている。   According to the conventional method of cleaving a substrate in which the cleavage guide groove is provided on the resonance surface, it is possible to cleave the substrate without performing complicated work, but because the hardness of the sapphire substrate and the gallium nitride substrate is high, Cracking or chipping occurs with cleavage. In addition, when an external force is applied from the back side of the wafer, the cleavage plane is deviated from the target crystal plane, and another crystal plane is exposed in spite of the presence of the cleavage guide groove. There are still problems such as irregularities on the cleavage plane. For this reason, a technique for performing cleavage with high accuracy and good reproducibility has not been sufficiently established, and cleavage is one of the main factors that lower the yield of semiconductor laser devices.

また、共振面近傍のみを回避するパターンで電極を形成する方法も、劈開に伴う電極のばりや剥がれを防ぐことには効果的であるが、基板の劈開精度を向上させることに関しては効果を持たない。   In addition, the method of forming the electrode with a pattern that avoids only the vicinity of the resonance surface is effective in preventing electrode flash and peeling due to cleavage, but has an effect on improving the cleavage accuracy of the substrate. Absent.

劈開の精度の低さは、半導体レーザ素子の特性歩留まりに悪影響を及ぼす原因となる。特に、レーザ光の拡がり角は劈開面の精度と関係しており、劈開の精度が低いと、遠視野像(Far Field Pattern:FFP)が対称な分布形から外れる異常を示す素子が多くなることがわかっている。   The low cleavage accuracy causes a bad influence on the characteristic yield of the semiconductor laser device. In particular, the divergence angle of the laser beam is related to the accuracy of the cleavage plane. If the accuracy of cleavage is low, the number of elements that exhibit anomalies that cause far field patterns (FFP) to deviate from the symmetrical distribution form increases. I know.

本発明は前記従来の問題に鑑み、製造工程を繁雑にすることなく、劈開を高精度に実施し、FFP異常等を低減して特性歩留が向上する半導体レーザ素子を得られるようにすることを目的とする。   SUMMARY OF THE INVENTION In view of the above-described conventional problems, the present invention provides a semiconductor laser device that performs cleaving with high accuracy without reducing the manufacturing process, reduces FFP abnormality, and improves the characteristic yield. With the goal.

前記の目的を達成するため、本発明は、半導体レーザ素子を、第1の上部電極が導波路を軸として平面対称且つ導波路に対して垂直な方向の幅が共振面に接近するにつれて縮小する構成とする。   To achieve the above object, the present invention reduces the semiconductor laser device as the first upper electrode is plane-symmetrical about the waveguide and the width in the direction perpendicular to the waveguide approaches the resonance surface. The configuration.

具体的に、基板上に、発光部を含む活性層と、該活性層に形成されたストライプ状の導波路と、活性層に電流を供給する電極と、該電極の上に形成され、電極と電気的に接続された上部電極と、導波路における互いに対向する一対の共振面とを有する半導体レーザ素子を対象とし、上部電極は、共振面の近傍領域において、導波路を軸として平面対称に形成され、且つ、導波路に対して垂直な方向の幅が共振面に接近するにつれて縮小しており、各共振面は、基板における導波路と平行な方向に隣接する境界部に形成された劈開ガイド溝に沿って、劈開されていることを特徴とする。   Specifically, on a substrate, an active layer including a light emitting portion, a striped waveguide formed in the active layer, an electrode for supplying current to the active layer, an electrode formed on the electrode, Targeting a semiconductor laser device having an electrically connected upper electrode and a pair of mutually opposing resonant surfaces in a waveguide, the upper electrode is formed in plane symmetry around the waveguide in the vicinity of the resonant surface In addition, the width in the direction perpendicular to the waveguide is reduced as it approaches the resonance surface, and each resonance surface is cleaved guide formed at a boundary portion adjacent to the waveguide in the direction parallel to the waveguide. It is characterized by being cleaved along the groove.

本発明の半導体レーザ素子によると、上部電極が導波路を軸として平面対称に形成され、且つ、導波路に対して垂直な方向の幅が共振面に接近するにつれて縮小しており、基板における導波路と平行な方向に隣接する境界部に劈開ガイド溝が形成されているため、劈開工程において、第1の上部電極がGaN基板に及ぼす応力を共振面と導波路の交わる位置に集中させることができるため、結晶性が高い共振面を再現性良く得ることができ、FFP異常等の特性歩留まりの低下を改善することができる。   According to the semiconductor laser device of the present invention, the upper electrode is formed in plane symmetry with the waveguide as an axis, and the width in the direction perpendicular to the waveguide is reduced as it approaches the resonance surface. Since the cleavage guide groove is formed in the boundary adjacent to the direction parallel to the waveguide, the stress exerted on the GaN substrate by the first upper electrode can be concentrated at the position where the resonance surface and the waveguide intersect in the cleavage step. Therefore, a resonance surface with high crystallinity can be obtained with good reproducibility, and a decrease in characteristic yield such as an FFP abnormality can be improved.

本発明の半導体レーザ素子において、第1の上部電極の幅は、各劈開面の上部において最小且つ同一であることが好ましい。   In the semiconductor laser device of the present invention, it is preferable that the width of the first upper electrode is the smallest and the same at the upper part of each cleavage plane.

このようにすると、半導体レーザ素子に形成される両端の共振面を出射面としても反射面としても利用することが可能である。   In this way, it is possible to use the resonant surfaces at both ends formed in the semiconductor laser element as the emitting surface and the reflecting surface.

また、本発明の半導体レーザ素子において、上部電極は、導波路に対して垂直な方向の中心線を軸として平面対称に形成されていることが好ましい。   In the semiconductor laser device of the present invention, it is preferable that the upper electrode is formed in plane symmetry with a center line in a direction perpendicular to the waveguide as an axis.

このようにすると、劈開工程において、第1の上部電極がGaN基板に及ぼす応力を共振面と導波路の交わる位置に一層集中させることができるため、結晶性が高い共振面を再現性良く得ることができ、FFP異常等の特性歩留まりの低下を改善することができる。   In this way, in the cleavage step, the stress exerted on the GaN substrate by the first upper electrode can be more concentrated on the position where the resonance surface and the waveguide intersect, so that a resonance surface with high crystallinity can be obtained with good reproducibility. Thus, it is possible to improve a decrease in characteristic yield such as FFP abnormality.

また、本発明の半導体レーザ素子において、上部電極における導波路に対して垂直な方向の幅は、連続的に縮小していることが好ましい。   In the semiconductor laser device of the present invention, it is preferable that the width of the upper electrode in the direction perpendicular to the waveguide is continuously reduced.

また、本発明の半導体レーザ素子において、上部電極における導波路に対して垂直な方向の最小幅は、導波路の幅よりも大きいことが好ましい。   In the semiconductor laser device of the present invention, it is preferable that the minimum width of the upper electrode in the direction perpendicular to the waveguide is larger than the width of the waveguide.

また、本発明の半導体レーザ素子において、電極は、各劈開面の少なくとも一方の端部に、導波路を覆わない領域を有していることが好ましい。   In the semiconductor laser device of the present invention, the electrode preferably has a region that does not cover the waveguide at at least one end of each cleavage plane.

また、本発明の半導体レーザ素子において、劈開ガイド溝は、該劈開ガイド溝の底部が基板に達していることが好ましい。   In the semiconductor laser device of the present invention, it is preferable that the cleavage guide groove has the bottom of the cleavage guide groove reaching the substrate.

このようにすると、半導体基板の劈開を精度良く行うことができる。   In this way, the semiconductor substrate can be cleaved with high accuracy.

また、本発明の半導体レーザ素子において、劈開ガイド溝の深さは、2μm以上且つ20μm以下であることが好ましい。   In the semiconductor laser device of the present invention, the depth of the cleavage guide groove is preferably 2 μm or more and 20 μm or less.

また、本発明の半導体レーザ素子において、劈開ガイド溝の導波路と平行な方向の幅は、1μm以上且つ30μm以下であることが好ましい。   In the semiconductor laser device of the present invention, the width of the cleavage guide groove in the direction parallel to the waveguide is preferably 1 μm or more and 30 μm or less.

また、本発明の半導体レーザ素子において、劈開ガイド溝の平面形状は、劈開ガイド溝における導波路と垂直な方向の少なくとも一方の端部が導波路に対して傾斜していることが好ましい。   In the semiconductor laser device of the present invention, it is preferable that the cleavage guide groove has a planar shape in which at least one end of the cleavage guide groove in a direction perpendicular to the waveguide is inclined with respect to the waveguide.

また、本発明の半導体レーザ素子において、基板は窒化ガリウムであることが好ましい。   In the semiconductor laser device of the present invention, the substrate is preferably gallium nitride.

本発明の半導体レーザ素子の製造方法によると、ウェハ状態の基板の上に、発光部を含む活性層を形成する工程(a)と、少なくとも活性層に対して、基板の劈開の補助となり且つ劈開面を含む領域に劈開ガイド溝を形成する工程(b)と、活性層にストライプ状の導波路を形成する工程(c)と、導波路の上に、活性層に電流を供給する電極を形成する工程(d)と、電極の上に電極と接続する上部電極を形成する工程(e)と、ウェハ状態の基板に対して劈開ガイド溝を補助として劈開を行い、導波路の共振面を形成する工程(f)とを備え、工程(e)において、上部電極は、劈開面を含む領域において、導波路を軸として平面対称に且つ前記導波路に対して垂直な方向の幅が劈開面に接近するにつれて縮小するように形成することを特徴とする。   According to the method of manufacturing a semiconductor laser device of the present invention, the step (a) of forming an active layer including a light emitting portion on a substrate in a wafer state, and assisting in cleaving the substrate at least with respect to the active layer and cleaving. A step (b) of forming a cleavage guide groove in a region including the surface, a step (c) of forming a striped waveguide in the active layer, and an electrode for supplying current to the active layer on the waveguide Step (d), forming an upper electrode connected to the electrode on the electrode (e), and cleaving the substrate in the wafer state with the aid of a cleavage guide groove to form a resonant surface of the waveguide In the step (e), the upper electrode has a plane symmetry with respect to the waveguide in the region including the cleavage plane and a width in a direction perpendicular to the waveguide is the cleavage plane. Forming to shrink as it approaches And butterflies.

本発明の半導体レーザ素子の製造方法によると、繁雑な作業をすることなく、劈開に伴う電極のばり及び剥がれを防止すると共に、結晶性が高い劈開面を精度良く再現することができる。   According to the method for manufacturing a semiconductor laser device of the present invention, it is possible to prevent the flashing and peeling of the electrodes due to cleavage without complicated work, and to accurately reproduce the cleavage plane having high crystallinity.

また、本発明の半導体レーザ素子の製造方法において、工程(e)において、上部電極は、劈開面を含む領域において、導波路に対して垂直な方向の劈開面を軸として平面対称に形成することが好ましい。   In the method for manufacturing a semiconductor laser device according to the present invention, in step (e), the upper electrode is formed in plane symmetry about the cleavage plane in the direction perpendicular to the waveguide in the region including the cleavage plane. Is preferred.

このようにすると、劈開工程(f)において、第1の上部電極がGaN基板に及ぼす応力を共振面と導波路の交わる位置に一層集中させることができるため、結晶性が高い共振面を再現性良く得ることができ、FFP異常等の特性歩留まりの低下を改善することができる。   In this way, in the cleavage step (f), the stress exerted on the GaN substrate by the first upper electrode can be further concentrated at the position where the resonance surface and the waveguide intersect, so that the resonance surface with high crystallinity can be reproduced. It can be obtained well, and a decrease in characteristic yield such as FFP abnormality can be improved.

また、本発明の半導体レーザ素子の製造方法において、工程(b)において、劈開ガイド溝の平面形状は、劈開ガイド溝における導波路と垂直な方向の端部が導波路に対して尖部を有するように形成することが好ましい。   In the method for manufacturing a semiconductor laser device of the present invention, in the step (b), the planar shape of the cleavage guide groove is such that the end of the cleavage guide groove in the direction perpendicular to the waveguide has a pointed portion with respect to the waveguide. It is preferable to form as follows.

本発明に係る半導体レーザ素子によると、製造工程を繁雑にすることなく、結晶性が高い共振面が再現性良く得られるため、FFP異常等の特性歩留まりの低下を改善することができる。   According to the semiconductor laser device of the present invention, since a resonant surface with high crystallinity can be obtained with good reproducibility without complicating the manufacturing process, it is possible to improve a decrease in characteristic yield such as FFP abnormality.

(一実施形態)
本発明の一実施形態について図面を参照しながら説明する。
(One embodiment)
An embodiment of the present invention will be described with reference to the drawings.

図1は本発明の一実施形態に係る半導体レーザ素子の断面構成の一例を示している。   FIG. 1 shows an example of a cross-sectional configuration of a semiconductor laser device according to an embodiment of the present invention.

図1に示すように、本実施形態の半導体レーザ素子は、GaNからなる基板101の上に、n−GaN層102、n−AlGa1−aNクラッド層(0<a<1)103及びn−GaN光ガイド層104を積層し、さらに、InGa1−XN井戸層及びInGa1−YNバリア層(0≦X<Y≦1)から構成される多重量子井戸活性層105、p−GaN光ガイド層106、p−AlGa1−bN(0<b<1)クラッド層107及びp−GaNコンタクト層108を積層し、厚さが7〜8μmとなるLD(Laser Diode)構造109から形成される。LD構造109が形成される基板101は、GaNに代えて、シリコン、サファイア又は炭化珪素(SiC)等を用いてもよい。 As shown in FIG. 1, the semiconductor laser device of this embodiment includes an n-GaN layer 102 and an n-Al a Ga 1-a N cladding layer (0 <a <1) 103 on a substrate 101 made of GaN. And an n-GaN optical guide layer 104, and a multi-quantum well activity comprising an In X Ga 1-X N well layer and an In Y Ga 1-Y N barrier layer (0 ≦ X <Y ≦ 1). layer 105, a p-GaN optical guide layer 106, p-Al b Ga 1 -b N (0 <b <1) cladding layer 107 and p-GaN contact layer 108 are laminated, the thickness is 7~8Myuemu LD (Laser Diode) structure 109 is formed. The substrate 101 on which the LD structure 109 is formed may use silicon, sapphire, silicon carbide (SiC), or the like instead of GaN.

このようにして、形成されたLD構造109を有する基板101の劈開ガイド、導波路及び電極の形成工程について以下に説明する。   A process for forming the cleavage guide, waveguide and electrode of the substrate 101 having the LD structure 109 thus formed will be described below.

まず、劈開ガイドの形成工程について説明する。図2(a)及び(b)はLD構造109を有する基板101の平面構成であり、例として、半導体レーザ素子6個を示している。   First, the process for forming the cleavage guide will be described. FIGS. 2A and 2B show a planar configuration of the substrate 101 having the LD structure 109. As an example, six semiconductor laser elements are shown.

図2(a)に示すように、基板101において個々の半導体レーザ素子は共振面ライン201と該共振面ライン201に垂直の方向に形成される2次劈開面ライン202とによって区画されている。   As shown in FIG. 2A, each semiconductor laser element in the substrate 101 is partitioned by a resonance plane line 201 and a secondary cleavage plane line 202 formed in a direction perpendicular to the resonance plane line 201.

次に、図2(b)に示すように、共振面ライン201の上部に、劈開ガイド溝203を形成する。劈開ガイド溝203の形成手順は以下の通りである。   Next, as shown in FIG. 2B, a cleavage guide groove 203 is formed on the resonance surface line 201. The procedure for forming the cleavage guide groove 203 is as follows.

まず、基板101の上の全面にSiOからなる絶縁膜を堆積し、さらに、レジストを塗布する。その後、フォトリソグラフィーによって劈開ガイド溝を形成する位置のレジストを除去して開口し、レジストの開口した部分の絶縁膜をエッチングする。次にレジストを除去し、開口部を有する絶縁膜をマスクにして塩素系ドライエッチングを行う。このようにすると、LD構造109及び基板101に対して5μm〜6μm程度の深さを有する劈開ガイド溝203を形成することができる。最後に、エッチングでウェハ全面の絶縁膜を除去する。 First, an insulating film made of SiO 2 is deposited on the entire surface of the substrate 101, and a resist is applied. Thereafter, the resist at the position where the cleavage guide groove is to be formed is removed by photolithography and an opening is formed, and the insulating film in the portion where the resist is opened is etched. Next, the resist is removed, and chlorine-based dry etching is performed using an insulating film having an opening as a mask. In this way, it is possible to form the cleavage guide groove 203 having a depth of about 5 μm to 6 μm with respect to the LD structure 109 and the substrate 101. Finally, the insulating film on the entire surface of the wafer is removed by etching.

このように、塩素系ドライエッチングを行うことにより形成する劈開ガイド溝203の深さは、2μm以上且つ20μm以下の範囲にあることが好ましい。劈開ガイド溝の深さが2μm以上且つ20μm以下の範囲にあることが好ましい理由について以下に説明する。   Thus, the depth of the cleavage guide groove 203 formed by performing chlorine-based dry etching is preferably in the range of 2 μm or more and 20 μm or less. The reason why it is preferable that the depth of the cleavage guide groove is in the range of 2 μm to 20 μm will be described below.

まず、劈開ガイド溝203の底は、基板101の劈開に影響を及ぼすn−AlGa1−aN(0<a<1)クラッド層103まで到達していることが望ましい。一実施形態では、n−GaN層102は基板の結晶性をほぼそのまま引き継ぎ、n−AlGa1−aNクラッド層103は基板及びn−GaN層102と整合するため、n−AlGa1−aN(0<a<1)クラッド層103まで劈開ガイド溝203の底が到達していれば、基板101の劈開を精度良く行うことができる。また、LD構造109の中のn−GaN層102とn−AlGa1−aNクラッド層103とがそれぞれ厚い層であり、合わせて5.5μmほどの厚みを持つ。よって、劈開ガイド溝203の深さが2μm程度あれば、n−AlGa1−aNクラッド層103の底辺に近いあたりまで劈開ガイド溝の底が到達していることになり、自ずとn−GaN層まで劈開が及ぶことになる。このため、劈開ガイド溝203の深さが2μmを下回るような浅い場合は、劈開ガイド溝203の底がn−AlGa1−aN(0<a<1)クラッド層103まで到達せず、劈開ガイド溝203が劈開をガイドする効果を得ることができない。逆に、劈開ガイド溝203が20μmよりも深い溝を有するように形成されると基板の強度を維持することができなくなり、劈開ガイド溝203を伝搬して劈開面が過剰に形成されやすくなってしまう。このため、その後の工程において意図しない状況で基板にクラックが発生し、致命的な傷となることが頻繁に発生することになってしまう。 First, it is desirable that the bottom of the cleavage guide groove 203 reaches the n-Al a Ga 1-a N (0 <a <1) cladding layer 103 that affects the cleavage of the substrate 101. In one embodiment, the n-GaN layer 102 takes over the crystallinity of the substrate substantially intact, and the n-Al a Ga 1-a N cladding layer 103 is aligned with the substrate and the n-GaN layer 102, so that n-Al a Ga If the bottom of the cleavage guide groove 203 reaches the 1-a N (0 <a <1) cladding layer 103, the substrate 101 can be cleaved with high accuracy. Further, the n-GaN layer 102 and the n-Al a Ga 1-a N cladding layer 103 in the LD structure 109 are thick layers, respectively, and have a total thickness of about 5.5 μm. Therefore, if the depth of the cleavage guide groove 203 is about 2 μm, the bottom of the cleavage guide groove has reached the vicinity of the bottom of the n-Al a Ga 1-a N clad layer 103, and n− Cleavage extends to the GaN layer. For this reason, when the depth of the cleavage guide groove 203 is shallow so as to be less than 2 μm, the bottom of the cleavage guide groove 203 does not reach the n-Al a Ga 1-a N (0 <a <1) cladding layer 103. The cleavage guide groove 203 cannot obtain the effect of guiding the cleavage. On the contrary, if the cleavage guide groove 203 is formed to have a groove deeper than 20 μm, the strength of the substrate cannot be maintained, and the cleavage surface is likely to be excessively formed by propagating through the cleavage guide groove 203. End up. For this reason, a crack occurs in the substrate in an unintended situation in the subsequent process, and a fatal damage frequently occurs.

また、劈開ガイド溝203の2次劈開面ライン202と平行な方向の幅は1μm以上且つ30μm以下であることが望ましい。1μm未満の場合は、スクライブ用の当て刃の厚さが大きい(約10μm)ために劈開の導入口となるスクライブラインを、劈開ガイド溝203の幅内におさまるように設けることが難しくなる。逆に30μm以上の比較的太い溝を形成すると、露出する劈開面が劈開ガイド溝203の幅内で揺らぐために、共振面ライン201が凸凹に形成され、共振面に影響を及ぼす割合が高くなる。   The width of the cleavage guide groove 203 in the direction parallel to the secondary cleavage plane line 202 is preferably 1 μm or more and 30 μm or less. If the thickness is less than 1 μm, the scribing blade is thick (about 10 μm), so that it is difficult to provide a scribe line serving as a cleaving inlet so as to be within the width of the cleavage guide groove 203. On the other hand, when a relatively thick groove of 30 μm or more is formed, the exposed cleaved surface fluctuates within the width of the cleaved guide groove 203, so that the resonance surface line 201 is formed uneven, and the ratio of affecting the resonance surface increases. .

劈開ガイド溝203の平面形状については、図3(a)に示すように、劈開ガイド溝203における2次劈開面ライン202と垂直な方向の両端部に何ら特別な形状を持たない四角形状、(b)に示すように、劈開ガイド溝203における2次劈開面ライン202と垂直な方向の両端部が劈開ガイド溝203の外部へ向かって突き出た形状、(c)に示すように、劈開ガイド溝203における2次劈開面ライン202と垂直な方向の両端部が劈開ガイド溝203の内部へ向かって突き出た形状、(d)に示すように、劈開ガイド溝203における2次劈開面ライン202と垂直な方向の一方の端部が(b)、他方の端部が(c)のような形状、のように様々な形状が考えられる。劈開工程において、ウェハの裏面側から外力をかけるときに、該外力の加わる方向に応じて劈開ガイド溝の形状を選択すればよく、図3(a)〜(d)に示した平面形状に限られない。本実施形態において(d)のような形状の劈開ガイド溝203を選択し、共振面ライン201と2次劈開面ライン202との各交点に形成している。   As for the planar shape of the cleavage guide groove 203, as shown in FIG. 3 (a), a rectangular shape having no special shape at both ends in the direction perpendicular to the secondary cleavage surface line 202 in the cleavage guide groove 203 ( b) a shape in which both end portions of the cleavage guide groove 203 in the direction perpendicular to the secondary cleavage surface line 202 protrude toward the outside of the cleavage guide groove 203, and a cleavage guide groove as shown in (c). A shape in which both end portions in a direction perpendicular to the secondary cleavage plane line 202 in 203 protrude toward the inside of the cleavage guide groove 203, as shown in (d), perpendicular to the secondary cleavage plane line 202 in the cleavage guide groove 203. Various shapes are conceivable, such as one end in one direction (b) and the other end (c). In the cleavage step, when an external force is applied from the back side of the wafer, the shape of the cleavage guide groove may be selected in accordance with the direction in which the external force is applied, and the shape is limited to the planar shape shown in FIGS. I can't. In the present embodiment, the cleavage guide groove 203 having a shape as shown in (d) is selected and formed at each intersection of the resonance plane line 201 and the secondary cleavage plane line 202.

なお、劈開ガイド溝203における共振面ライン201と平行な方向の長さ及び共振面ライン201の上における劈開ガイド溝203を形成する間隔は任意であるが、導波路204にかからないように形成する必要があることはいうまでもない。   The length of the cleavage guide groove 203 in the direction parallel to the resonance surface line 201 and the interval at which the cleavage guide groove 203 is formed on the resonance surface line 201 are arbitrary, but need not be formed on the waveguide 204. Needless to say, there is.

次に、図4(a)及び(b)を用いて、導波路及び電極の形成工程を説明する。   Next, the formation process of a waveguide and an electrode is demonstrated using FIG. 4 (a) and (b).

図4(a)に示すように、共振面ライン201に対して垂直となる方向にストライプ状の導波路(リッジ)204を形成する。導波路204の形成方法は、劈開ガイド溝203の形成方法と同一の方法である。   As shown in FIG. 4A, a striped waveguide (ridge) 204 is formed in a direction perpendicular to the resonance plane line 201. The method for forming the waveguide 204 is the same as the method for forming the cleavage guide groove 203.

次に図4(b)に示すように、基板101の上の全面にSiOからなる絶縁膜を堆積し、導波路204及びその側壁部の絶縁膜をエッチングし、p−GaNコンタクト層108を露出させ、p−GaNコンタクト層108が露出した領域にパラジウム(Pd)及び白金(Pt)からなる正電極205を形成する。 Next, as shown in FIG. 4B, an insulating film made of SiO 2 is deposited on the entire surface of the substrate 101, the waveguide 204 and the insulating film on the side wall thereof are etched, and the p-GaN contact layer 108 is formed. A positive electrode 205 made of palladium (Pd) and platinum (Pt) is formed in the exposed region where the p-GaN contact layer 108 is exposed.

なお、本実施形態においては、p−GaNコンタクト層108の上にPd及びPtを蒸着させて正電極205形成したが、正電極205はPd及びPtに限定することなく他の材料から形成してもよい。   In this embodiment, Pd and Pt are vapor-deposited on the p-GaN contact layer 108 to form the positive electrode 205. However, the positive electrode 205 is not limited to Pd and Pt, and is formed from other materials. Also good.

ここで、図5は、正電極205の変形例を示す。   Here, FIG. 5 shows a modification of the positive electrode 205.

図5に示すように、共振面ライン201の近傍に非被覆領域がある正電極205を形成してもよい。基板の劈開に伴う共振面で電極のばり及び剥がれ等の形状異常は、主として正電極で起きており、共振面に正電極を形成せず正電極の上部電極が導波路に直接接触するように形成すると基板の劈開に伴う形状異常がほとんど見られないことがわかっている。従って、図5に示すように、共振面ライン201の近傍に正電極205を形成しなければ、劈開に伴う電極のばり及び剥がれの発生を防止することができる。さらに、共振面近傍207内の正電極205が形成されていない領域を、SiO等の絶縁膜で被覆すると、共振面近傍207の正電極205が存在しない部分において、第1の上部電極206と絶縁膜とが接するため、密着性が向上し、劈開に伴う形状異常の防止に効果的である。また、素子の共振面近傍207で電流の注入が行われないため、レーザ光の出射に伴う共振面ライン201での発熱を抑制する効果も期待できる。 As shown in FIG. 5, a positive electrode 205 having an uncovered region in the vicinity of the resonance surface line 201 may be formed. Shape irregularities such as electrode flash and peeling on the resonance surface due to the cleavage of the substrate mainly occur on the positive electrode, so that the positive electrode is not formed on the resonance surface so that the upper electrode of the positive electrode is in direct contact with the waveguide. It is known that when formed, there is almost no shape abnormality associated with the cleavage of the substrate. Therefore, as shown in FIG. 5, if the positive electrode 205 is not formed in the vicinity of the resonance plane line 201, it is possible to prevent the occurrence of flashing and peeling of the electrode due to cleavage. Further, when the region in the vicinity of the resonance surface 207 where the positive electrode 205 is not formed is covered with an insulating film such as SiO 2 , the first upper electrode 206 Since it is in contact with the insulating film, adhesion is improved, and it is effective in preventing shape abnormality caused by cleavage. In addition, since no current is injected near the resonance surface 207 of the element, an effect of suppressing heat generation in the resonance surface line 201 accompanying the emission of laser light can be expected.

なお、導波路204はリッジ型に代えて、例えば結晶内部に埋め込まれてなる埋め込み型として形成されていてもよい。   The waveguide 204 may be formed as a buried type, for example, embedded in the crystal instead of the ridge type.

次に、図6(a)及び(b)を用いて、第1の上部電極及び第2の上部電極の形成工程を説明する。   Next, a process for forming the first upper electrode and the second upper electrode will be described with reference to FIGS.

図6(a)に示すように、正電極205の上に、正電極205よりも広い幅を有する第1の上部電極206を形成する。第1の上部電極206は、各半導体レーザ素子の共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が縮小するように形成されている。また、共振面ライン201の上部においては、導波路204を覆い、その幅が最小となるように形成されている。ここでいう共振面近傍領域207は、共振面ライン201を中心として、導波路204に沿った方向に±50μm以下の領域であることが望ましい。第1の上部電極206が幅を縮小させる領域が、共振面ライン201を中心とした±50μmの共振面近傍領域207であれば、1μm以上且つ30μm以下の幅を有する劈開ガイド溝203も、共振面近傍領域207に含まれることになる。このため、劈開ガイド溝203に沿って、スムーズに劈開が行われることになり、一層高精度に劈開を実施できるので、半導体レーザ素子の歩留まりを向上させることができる。以下に、図面を用いてその理由を説明する。   As shown in FIG. 6A, a first upper electrode 206 having a width wider than that of the positive electrode 205 is formed on the positive electrode 205. The first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207 of each semiconductor laser element so that the width in the same direction as the resonance surface line 201 is reduced. . In addition, the upper portion of the resonance surface line 201 is formed so as to cover the waveguide 204 and to have the minimum width. The resonance surface vicinity region 207 here is desirably a region of ± 50 μm or less in the direction along the waveguide 204 with the resonance surface line 201 as the center. If the region in which the width of the first upper electrode 206 is reduced is the resonance surface vicinity region 207 of ± 50 μm with the resonance surface line 201 as the center, the cleavage guide groove 203 having a width of 1 μm or more and 30 μm or less is also resonant. It is included in the surface vicinity region 207. For this reason, the cleavage is smoothly performed along the cleavage guide groove 203, and the cleavage can be performed with higher accuracy, so that the yield of the semiconductor laser device can be improved. Hereinafter, the reason will be described with reference to the drawings.

図7は、図6(a)に示した半導体レーザ素子のうち1つの半導体レーザ素子の周辺を拡大した図である。   FIG. 7 is an enlarged view of the periphery of one of the semiconductor laser elements shown in FIG.

図7に示すように、第1の上部電極206は、導波路204方向の両端にあるそれぞれの共振面近傍領域207において、導波路204を軸として平面対称に形成され、導波路204に対して垂直な方向の幅を縮小させている。すなわち、一共振面近傍領域207において、導波路204の方向に隣り合う半導体レーザ素子の第1の上部電極は、互いに共振面ライン201に向かって導波路204に対して垂直な方向の幅を縮小させ、共振面ライン201の上で最小の幅となるように形成されている。このため、第1の上部電極206が基板101に及ぼす応力は、共振面ライン201と導波路204とが交差する部分に集中する。また、各共振面ライン201を中心として、劈開ガイド溝203の全体が、第1の上部電極206が幅を縮小させる範囲内に含まれるように形成されているため、劈開時にスクライブラインを導入口としてウェハ裏面に外力をかける際には、劈開面は、劈開ガイド溝203から、共振面ライン201により応力が集中した導波路位置へとスムーズに伝搬していき、結晶性が高い劈開面を得ることができる。   As shown in FIG. 7, the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the respective resonance surface vicinity regions 207 at both ends in the waveguide 204 direction. The width in the vertical direction is reduced. That is, in the region 207 near one resonance plane, the first upper electrodes of the semiconductor laser elements adjacent to each other in the direction of the waveguide 204 reduce the width in the direction perpendicular to the waveguide 204 toward the resonance plane line 201. And formed to have a minimum width on the resonance plane line 201. For this reason, the stress exerted on the substrate 101 by the first upper electrode 206 is concentrated on the portion where the resonance plane line 201 and the waveguide 204 intersect. Further, the entire cleavage guide groove 203 centering on each resonance surface line 201 is formed so as to be included in the range in which the first upper electrode 206 reduces the width, so that the scribe line is introduced at the time of cleavage. When an external force is applied to the back surface of the wafer, the cleavage surface smoothly propagates from the cleavage guide groove 203 to the waveguide position where the stress is concentrated by the resonance surface line 201 to obtain a cleavage surface with high crystallinity. be able to.

また、図7に示す半導体レーザ素子は、導波路204方向の両端の第1の上部電極206の幅の縮小の仕方が、異なっている。このため劈開前の段階では、1つの共振面を挟んで、第1の上部電極206の幅が異なっているが、導波路204に対して垂直な方向の幅が導波路を軸として平面対称な形状であることには変わりはないため、第1の上部電極206が基板に及ぼす応力は、共振面ライン201にある導波路204の位置に集中させることができる。   Further, the semiconductor laser element shown in FIG. 7 is different in the method of reducing the width of the first upper electrode 206 at both ends in the waveguide 204 direction. Therefore, in the stage before cleavage, the width of the first upper electrode 206 is different across one resonance surface, but the width in the direction perpendicular to the waveguide 204 is plane-symmetric about the waveguide. Since the shape remains unchanged, the stress exerted on the substrate by the first upper electrode 206 can be concentrated at the position of the waveguide 204 in the resonance plane line 201.

図8は、結晶性に優れた劈開面を一層効率良く得るための第1の上部電極206の形状の一例を示した半導体レーザ素子である。   FIG. 8 is a semiconductor laser device showing an example of the shape of the first upper electrode 206 for more efficiently obtaining a cleavage plane with excellent crystallinity.

図8に示すように、第1の上部電極206は、導波路204方向の両端にあるそれぞれの共振面近傍領域207において、導波路204を軸として平面対称に形成されていると共に、導波路204に対して垂直な方向の中央線を軸として平面対称に形成され、導波路204に対して垂直な方向の幅を連続的に縮小させている。このように、共振面近傍領域207において、第1の上部電極206が半導体レーザ素子内において対照的であることに伴って隣接する半導体レーザ素子とも対照的に形成されることになり、導波路204を軸とした対称性だけを有するように形成されているよりも、基板101に及ぼす応力を共振面ライン201と導波路204の交点に集中させることができる。このため、劈開工程において、劈開ガイド溝203の周辺から、意図した結晶面とは別の結晶面が露出する方位への劈開面のとびを防止することができるため、共振面ライン201に沿って劈開ガイド溝203をスムーズに伝搬した劈開面を一層精度良く得ることができる。   As shown in FIG. 8, the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 as an axis in the respective resonance surface vicinity regions 207 at both ends in the waveguide 204 direction. Are formed in plane symmetry with the center line in the direction perpendicular to the axis as the axis, and the width in the direction perpendicular to the waveguide 204 is continuously reduced. In this way, in the region near the resonance surface 207, the first upper electrode 206 is formed in contrast with the adjacent semiconductor laser element as it is contrasted in the semiconductor laser element. The stress exerted on the substrate 101 can be concentrated at the intersection of the resonance plane line 201 and the waveguide 204, rather than being formed so as to have only symmetry about the axis. For this reason, in the cleavage step, the cleavage plane can be prevented from jumping from the periphery of the cleavage guide groove 203 to an orientation in which a crystal plane different from the intended crystal plane is exposed. A cleavage plane that smoothly propagates through the cleavage guide groove 203 can be obtained with higher accuracy.

なお、図8に示した第1の上部電極206は、導波路204を軸として平面対称に形成されていると共に、導波路204に対して垂直な方向の中央線を軸として平面対称に形成したが、導波路204に対して垂直な方向の中央線を軸とすることに代えて、共振面ライン201を軸とする対称性を有するように第1の上部電極206を形成しても、各共振面近傍領域207において、共振面ライン201及び導波路204を軸として対照的な第1の上部電極206が形成されるため、劈開工程を行う際に、基板101に及ぼす応力を共振面ライン201と導波路204とが交わる部分に集中させることができるので、同様の効果を得ることができる。   The first upper electrode 206 shown in FIG. 8 is formed in plane symmetry with the waveguide 204 as an axis, and is formed in plane symmetry with a center line in a direction perpendicular to the waveguide 204 as an axis. However, instead of using the center line in the direction perpendicular to the waveguide 204 as an axis, the first upper electrode 206 may be formed so as to have symmetry with the resonance plane line 201 as an axis. In the region near the resonance surface 207, the contrasting first upper electrode 206 is formed with the resonance surface line 201 and the waveguide 204 as axes. Therefore, the same effect can be obtained.

なお、第1の上部電極206が、導波路204に対して垂直な方向の幅が共振面ライン201において同一の最小幅を有するようなレイアウトである場合、半導体レーザ素子に形成される両端の共振面ライン201を出射面としても反射面としても利用することが可能である。   When the first upper electrode 206 has a layout in which the width in the direction perpendicular to the waveguide 204 has the same minimum width in the resonance plane line 201, the resonances at both ends formed in the semiconductor laser element are obtained. The surface line 201 can be used as an exit surface or a reflection surface.

次に、図6(b)に示すように、第1の上部電極206の上に第2の上部電極208を形成する。第2の上部電極208はボンディングパッド電極であり、第2の上部電極208と正電極205とを第1の上部電極206が接続する。次に、基板101の裏面を基板101が100μm程度になるまで研磨し、研磨した側に負電極を形成する。なお、導電性を持たない物質で形成された基板であれば、研磨前の段階で、表面側からn型層が露出するまでエッチングをおこない、負電極を形成しておく必要がある。   Next, as shown in FIG. 6B, the second upper electrode 208 is formed on the first upper electrode 206. The second upper electrode 208 is a bonding pad electrode, and the first upper electrode 206 connects the second upper electrode 208 and the positive electrode 205. Next, the back surface of the substrate 101 is polished until the substrate 101 reaches about 100 μm, and a negative electrode is formed on the polished side. In the case of a substrate formed of a material that does not have conductivity, it is necessary to perform etching until the n-type layer is exposed from the surface side to form a negative electrode before polishing.

次に劈開工程の説明をする。図9は、基板の劈開工程を説明する図である。   Next, the cleavage process will be described. FIG. 9 is a diagram illustrating a substrate cleaving process.

図9に示すように、スクライバを用いて、ウェハの共振面ライン201の端に、極めて細いスクライブラインを短く入れ、これを導入口として、裏面側から外力をかけることにより、ウェハを半導体レーザ素子が一列に並んだバー状に劈開する。この時、第1の上部電極206が、本発明が提供するような形状であれば、結晶性が高い劈開面を得ることができる。バー状に切り出されたウェハは2次劈開されて、チップが切り出される。   As shown in FIG. 9, by using a scriber, a very thin scribe line is put short at the end of the wafer resonance surface line 201, and an external force is applied from the back side using the scribe line as an introduction port. Are cleaved into a line of bars. At this time, if the first upper electrode 206 has a shape as provided by the present invention, a cleavage plane with high crystallinity can be obtained. The wafer cut into a bar shape is secondarily cleaved to cut chips.

ここで、劈開工程における、劈開によるずれ量について説明する。   Here, the amount of deviation due to cleavage in the cleavage step will be described.

図10(a)は図8に示す第1の上部電極を有する半導体レーザ素子の劈開によるずれ量を示し、図10(b)は図11に示す第1の上部電極を有する半導体レーザ素子の劈開によるずれ量を示している。縦軸は劈開によるずれ量を示し、横軸は素子の個数をそれぞれ示している。比較として示した図11の第1の上部電極は、導波路204を軸として非対称であり、共振面近傍領域207において不連続に幅を縮小させた形状である。   FIG. 10A shows a shift amount due to cleavage of the semiconductor laser element having the first upper electrode shown in FIG. 8, and FIG. 10B shows cleavage of the semiconductor laser element having the first upper electrode shown in FIG. The amount of deviation due to is shown. The vertical axis indicates the amount of deviation due to cleavage, and the horizontal axis indicates the number of elements. The first upper electrode shown in FIG. 11 as a comparison is asymmetric with respect to the waveguide 204 and has a shape in which the width is discontinuously reduced in the region near the resonance surface 207.

図10(a)及び(b)に示すように、本実施形態に係る第1の上部電極を有する半導体レーザ素子において劈開によるずれ量は、ほとんどみられないが、図11に示したような第1の上部電極を有する半導体レーザ素子の劈開では、素子の個数が多くなると共にずれ量が大きくなり歩留まりが悪化していることが分かる。   As shown in FIGS. 10A and 10B, in the semiconductor laser device having the first upper electrode according to the present embodiment, the amount of deviation due to cleavage is hardly seen, but as shown in FIG. In the cleavage of the semiconductor laser device having one upper electrode, it can be seen that the number of devices increases and the amount of deviation increases and the yield deteriorates.

劈開工程の後の工程については、本発明とは直接関係がないため省略する。   The steps after the cleavage step are omitted because they are not directly related to the present invention.

従来より、基板の劈開に効果を持たせるためには基板自体に施す加工が必要とされてきたが、本発明は、共振面近傍領域207における第1の上部電極206を特徴ある形状に形成するだけで結晶性が高い劈開面を得ることができ、半導体レーザ素子の特性歩留まりを向上させることができる。なお、一般的な半導体レーザ素子の製造において、第1の上部電極は素子のほぼ全面を覆うほど広く、且つ、ある程度の厚さを有しているため、基板に及ぼす応力の影響が大きい。このため、本発明では第1の上部電極206の形状を介して応力を制御することにより、基板や積層構造の加工を複雑にすることなく、基板の劈開を高精度に再現性良く実施することができる。すなわち、本発明によれば、半導体レーザ素子の拡散工程を繁雑にすることなく、劈開精度を大幅に向上させることができる。   Conventionally, in order to have an effect on the cleavage of the substrate, it has been necessary to perform processing on the substrate itself. However, the present invention forms the first upper electrode 206 in the region near the resonance surface 207 in a characteristic shape. As a result, a cleavage plane with high crystallinity can be obtained, and the characteristic yield of the semiconductor laser device can be improved. In the manufacture of a general semiconductor laser device, the first upper electrode is wide enough to cover almost the entire surface of the device and has a certain thickness, so that the influence of stress on the substrate is large. For this reason, in the present invention, by controlling the stress through the shape of the first upper electrode 206, the substrate can be cleaved with high accuracy and good reproducibility without complicating the processing of the substrate and the laminated structure. Can do. That is, according to the present invention, the cleavage accuracy can be greatly improved without complicating the diffusion process of the semiconductor laser element.

(一実施形態の第1変形例)
図12(a)は、本実施形態の第1変形例を示している。
(First Modification of One Embodiment)
FIG. 12A shows a first modification of the present embodiment.

図12(a)に示すように、本実施形態の第1変形例は、第1の上部電極206が、共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が縮小するように形成されているが、その縮小は連続的に変化した後に、一定の最小幅を有するように形成され、共振面ライン201で連続している。このように、本実施形態で示したような、共振面ライン201にむかって連続的に幅が縮小することに代わって、図12(a)に示す第1の上部電極206の形状であっても、導波路204を軸とした対称性を有しており、第1の上部電極206が基板に及ぼす応力は、共振面ライン201における導波路204の位置に集中する構造であるため、結晶性が高い劈開面を得ることができる。   As shown in FIG. 12A, in the first modification of the present embodiment, the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207, and the resonance surface line. The width in the same direction as 201 is reduced, but the reduction is continuously changed, and then formed to have a certain minimum width, and is continuous at the resonance plane line 201. Thus, instead of continuously reducing the width toward the resonance surface line 201 as shown in the present embodiment, the shape of the first upper electrode 206 shown in FIG. Further, the structure has symmetry with respect to the waveguide 204, and the stress exerted on the substrate by the first upper electrode 206 is concentrated at the position of the waveguide 204 in the resonance plane line 201. A high cleavage plane can be obtained.

(一実施形態の第2変形例)
図12(b)は、本実施形態の第2変形例を示している。
(Second Modification of One Embodiment)
FIG. 12B shows a second modification of the present embodiment.

図12(b)に示すように、本実施形態の第2変形例は、第1の上部電極206が、共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が縮小するように形成されているが、その縮小は共振面ライン201に向かって連続的に変化するのではなく、複数回、有限の長さだけ段階的に縮小している。このように、図12(b)に示す第1の上部電極206の形状であっても、導波路204を軸とした対称性を有しており、第1の上部電極206が基板に及ぼす応力は、共振面ライン201における導波路204の位置に集中する構造であるため、結晶性が高い劈開面を得ることができる。   As shown in FIG. 12B, in the second modification of the present embodiment, the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207, and the resonance surface line. Although the width in the same direction as 201 is reduced, the reduction does not continuously change toward the resonance surface line 201 but is reduced stepwise by a finite length multiple times. Yes. Thus, even the shape of the first upper electrode 206 shown in FIG. 12B has symmetry with the waveguide 204 as an axis, and the stress exerted on the substrate by the first upper electrode 206. Since the structure is concentrated at the position of the waveguide 204 in the resonance plane line 201, a cleavage plane with high crystallinity can be obtained.

なお、共振面近傍領域207において、第1の上部電極206が段階的に幅を縮小する場合、共振面ライン201に応力を集中する効果を高めるには、段階的な幅の縮小がなるべく細かく施されることが望ましい。第1の上部電極206が、共振面近傍領域207において一気に狭くなるような変化の大きい縮小をする場合は、共振面ライン201における導波路204の位置に応力が集中する効果が得られにくい。   In the resonance surface vicinity region 207, when the width of the first upper electrode 206 is reduced stepwise, in order to enhance the effect of concentrating stress on the resonance surface line 201, the stepwise width reduction is performed as finely as possible. It is desirable that In the case where the first upper electrode 206 undergoes a large reduction such that the first upper electrode 206 becomes narrow at once in the resonance surface vicinity region 207, it is difficult to obtain the effect of stress concentration at the position of the waveguide 204 in the resonance surface line 201.

(一実施形態の第3変形例)
図12(c)は、本実施形態の第3変形例を示している。
(Third Modification of One Embodiment)
FIG. 12C shows a third modification of the present embodiment.

図12(c)に示すように、本実施形態の第3変形例は、第1の上部電極206が、共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が縮小し、共振面ライン201で一定の最小幅を有するように形成されている。このように、共振面ライン201における第1の上部電極206の最小幅が同一のレイアウトとなる場合、出射面としても反射面としても利用することが可能であることは、本実施形態で説明した通りである。また、本実施形態の第3変形例は、共振面ライン201に向かって縮小させる形状を連続的と段階的とを混在させている。このように、導波路204を軸とした対称性を有するように形成された、第1の上部電極206が基板に及ぼす応力は、共振面ライン201における導波路204の位置に集中する構造であるため、結晶性が高い劈開面を得ることができる。   As shown in FIG. 12C, in the third modification of the present embodiment, the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207, and the resonance surface line. The width in the same direction as 201 is reduced, and the resonance surface line 201 is formed to have a certain minimum width. As described above, in the present embodiment, when the minimum width of the first upper electrode 206 in the resonance surface line 201 has the same layout, it can be used as both the emission surface and the reflection surface. Street. In the third modification of the present embodiment, the shape to be reduced toward the resonance surface line 201 is mixed in a continuous manner and a stepwise manner. As described above, the stress exerted on the substrate by the first upper electrode 206 formed so as to have symmetry with respect to the waveguide 204 is concentrated at the position of the waveguide 204 in the resonance plane line 201. Therefore, a cleavage plane with high crystallinity can be obtained.

(一実施形態の第4変形例)
図12(d)は、本実施形態の第4変形例を示している。
(Fourth modification of one embodiment)
FIG. 12D shows a fourth modification of the present embodiment.

図12(d)に示すように、本実施形態の第4変形例は、第1の上部電極206が、共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が連続的に縮小し、共振面ライン201付近で一定の最小幅を有すると共に、導波路204に対して垂直な方向の中心線を軸として平面対称に形成されている。図12(d)に示す形状は、図8の変形例と同様に、第1の上部電極206が基板に及ぼす応力は、共振面ライン201における導波路204の位置に一層集中する構造であるため、結晶性が高い劈開面を得ることができる。   As shown in FIG. 12D, in the fourth modification example of the present embodiment, the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207 as a resonance surface line. The width in the same direction as 201 is continuously reduced, has a certain minimum width in the vicinity of the resonance surface line 201, and is formed in plane symmetry with a center line in a direction perpendicular to the waveguide 204 as an axis. The shape shown in FIG. 12D is a structure in which the stress exerted on the substrate by the first upper electrode 206 is more concentrated at the position of the waveguide 204 in the resonance plane line 201 as in the modification of FIG. A cleaved surface with high crystallinity can be obtained.

(一実施形態の第5変形例)
図12(e)は、本実施形態の第5変形例を示している。
(Fifth Modification of One Embodiment)
FIG. 12E shows a fifth modification of the present embodiment.

図12(e)に示すように、本実施形態の第5変形例は、第1の上部電極206が、共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が連続的に縮小し、さらに、共振面ライン201を軸として平面対称となるように形成されている。このように、図12(e)に示す形状は、図8の変形例と同様に、第1の上部電極206が基板に及ぼす応力は、共振面ライン201における導波路204の位置に一層集中する構造であるため、結晶性が高い劈開面を得ることができる。   As shown in FIG. 12E, in the fifth modification of the present embodiment, the first upper electrode 206 is formed in plane symmetry about the waveguide 204 in the resonance surface vicinity region 207, and the resonance surface line. The width in the same direction as 201 is continuously reduced, and the plane is symmetrical with respect to the resonance surface line 201 as an axis. As described above, in the shape shown in FIG. 12E, the stress exerted on the substrate by the first upper electrode 206 is more concentrated at the position of the waveguide 204 in the resonance plane line 201, as in the modification of FIG. Because of the structure, a cleavage plane with high crystallinity can be obtained.

なお、第1〜第5変形例を示したが、本発明は、第1の上部電極206が、共振面近傍領域207において、導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が縮小するレイアウトであるが、上記の変形例だけでなく、斜面を有する段階状や段階状と連続的とを混在させるレイアウトであってもよい。少なくとも第1の上部電極が導波路204を軸として平面対称に形成され、共振面ライン201と同一方向の幅が縮小しておれば、共振面に応力が集中する効果が期待できる。   Although the first to fifth modifications have been shown, the present invention is configured such that the first upper electrode 206 is formed in plane symmetry with respect to the waveguide 204 in the resonance surface vicinity region 207 as the resonance surface line 201. Although the layout is such that the width in the same direction is reduced, the layout is not limited to the above-described modified example, but may be a layout having slopes or a mixture of slopes and stages. If at least the first upper electrode is formed in plane symmetry with respect to the waveguide 204 and the width in the same direction as the resonance surface line 201 is reduced, an effect of concentrating stress on the resonance surface can be expected.

本発明に係る半導体レーザ素子は、製造工程を繁雑にすることなく、結晶性が高い共振面を再現性良く得ることができ、半導体レーザ素子及びその製造方法等に有用である。   The semiconductor laser device according to the present invention can obtain a resonant surface with high crystallinity with good reproducibility without complicating the manufacturing process, and is useful for a semiconductor laser device, a manufacturing method thereof, and the like.

本発明の一実施形態に係る半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element which concerns on one Embodiment of this invention. (a)及び(b)は本発明の一実施形態に係る半導体レーザ素子の製造工程の平面図である。(A) And (b) is a top view of the manufacturing process of the semiconductor laser element concerning one Embodiment of this invention. 本発明の一実施形態に係る劈開ガイド溝の形状を模式的に示す上面図である。It is a top view which shows typically the shape of the cleavage guide groove which concerns on one Embodiment of this invention. (a)及び(b)は本発明の一実施形態に係る半導体レーザ素子の導波路及び正電極の製造工程の平面図である。(A) And (b) is a top view of the manufacturing process of the waveguide and positive electrode of a semiconductor laser element concerning one embodiment of the present invention. 本発明の一実施形態に係る正電極の変形例を示す平面図である。It is a top view which shows the modification of the positive electrode which concerns on one Embodiment of this invention. (a)及び(b)は本発明の一実施形態に係る半導体レーザ素子の第1及び第2の上部電極の製造工程の平面図である。(A) And (b) is a top view of the manufacturing process of the 1st and 2nd upper electrode of the semiconductor laser element concerning one Embodiment of this invention. 本発明の一実施形態に係る半導体レーザ素子の周辺の平面図である。It is a top view of the periphery of the semiconductor laser element which concerns on one Embodiment of this invention. 本発明の一実施形態の他の変形例に係る半導体レーザ素子の周辺の平面図である。It is a top view of the periphery of the semiconductor laser element which concerns on the other modification of one Embodiment of this invention. 本発明の一実施形態に係る劈開工程を模式的に示す図である。It is a figure which shows typically the cleaving process which concerns on one Embodiment of this invention. (a)及び(b)は第1の上部電極の形状による劈開ずれ量を比較するグラフである。(A) And (b) is a graph which compares the amount of cleavage deviation by the shape of the 1st upper electrode. 比較のための第1の上部電極の形状を示す平面図である。It is a top view which shows the shape of the 1st upper electrode for a comparison. (a)〜(e)は本発明の一実施形態の各変形例の第1の上部電極の形状を示す平面図である。(A)-(e) is a top view which shows the shape of the 1st upper electrode of each modification of one Embodiment of this invention.

符号の説明Explanation of symbols

101 基板
102 n−GaN層
103 n−AlGa1−aN(0<a<1)クラッド層
104 n−GaN光ガイド層
105 多重量子井戸活性層
106 p−GaN光ガイド層
107 p−AlGa1−bN(0<b<1)クラッド層
108 p−GaNコンタクト層
109 LD構造
201 共振面ライン
202 2次劈開面ライン
203 劈開ガイド溝
204 導波路
205 正電極
206 第1の上部電極
207 共振面近傍領域
208 第2の上部電極
101 substrate 102 n-GaN layer 103 n-Al a Ga 1- a N (0 <a <1) cladding layer 104 n-GaN optical guide layer 105 multiple quantum well active layer 106 p-GaN optical guide layer 107 p-Al b Ga 1-b N (0 <b <1) cladding layer 108 p-GaN contact layer 109 LD structure 201 resonant surface line 202 secondary cleavage surface line 203 cleavage guide groove 204 waveguide 205 positive electrode 206 first upper electrode 207 Resonant surface vicinity region 208 Second upper electrode

Claims (14)

基板上に、発光部を含む活性層と、該活性層に形成されたストライプ状の導波路と、前記活性層に電流を供給する電極と、該電極の上に形成され、前記電極と電気的に接続された上部電極と、前記導波路における互いに対向する一対の共振面とを有する半導体レーザ素子であって、
前記上部電極は、前記共振面の近傍領域において、前記導波路を軸として平面対称に形成され、且つ、前記導波路に対して垂直な方向の幅が前記共振面に接近するにつれて縮小しており、
前記各共振面は、前記活性層及び基板のうちの少なくとも前記活性層に形成された劈開ガイド溝に沿って劈開されていることを特徴とする半導体レーザ素子。
An active layer including a light emitting portion on a substrate, a striped waveguide formed in the active layer, an electrode for supplying a current to the active layer, and an electrode electrically connected to the electrode A semiconductor laser device having an upper electrode connected to a pair of resonator surfaces facing each other in the waveguide,
The upper electrode is formed in plane symmetry with the waveguide as an axis in a region near the resonance surface, and the width in a direction perpendicular to the waveguide decreases as the resonance surface approaches the resonance surface. ,
Each of the resonance surfaces is cleaved along a cleavage guide groove formed in at least the active layer of the active layer and the substrate.
前記上部電極における前記導波路に対して垂直な方向の幅は、各劈開面の端部において最小且つ同一であることを特徴とする請求項1に記載の半導体レーザ素子。   2. The semiconductor laser device according to claim 1, wherein the width of the upper electrode in the direction perpendicular to the waveguide is the smallest and the same at the end of each cleavage plane. 前記上部電極は、前記導波路に対して垂直な方向の中心線を軸として平面対称に形成されていることを特徴とする請求項1又は2のいずれか1項に記載の半導体レーザ素子。   3. The semiconductor laser device according to claim 1, wherein the upper electrode is formed in plane symmetry with a center line in a direction perpendicular to the waveguide as an axis. 4. 前記上部電極における前記導波路に対して垂直な方向の幅は、連続的に縮小していることを特徴とする請求項1から3のいずれか1項に記載の半導体レーザ素子。   4. The semiconductor laser device according to claim 1, wherein a width of the upper electrode in a direction perpendicular to the waveguide is continuously reduced. 5. 前記上部電極における前記導波路に対して垂直な方向の最小幅は、前記導波路の幅よりも大きいことを特徴とする請求項1から4のいずれか1項に記載の半導体レーザ素子。   5. The semiconductor laser device according to claim 1, wherein a minimum width of the upper electrode in a direction perpendicular to the waveguide is larger than a width of the waveguide. 6. 前記電極は、前記各劈開面の少なくとも一方の端部に、前記導波路を覆わない領域を有していることを特徴とする請求項1から5のいずれか1項に記載の半導体レーザ素子。   6. The semiconductor laser device according to claim 1, wherein the electrode has a region that does not cover the waveguide at at least one end of each cleavage plane. 7. 前記劈開ガイド溝は、該劈開ガイド溝の底部が前記基板に達していることを特徴とする請求項1から6のいずれか1項に記載の半導体レーザ素子。   7. The semiconductor laser device according to claim 1, wherein a bottom of the cleavage guide groove reaches the substrate. 7. 前記劈開ガイド溝の深さは、2μm以上且つ20μm以下であることを特徴とする請求項7に記載の半導体レーザ素子。   8. The semiconductor laser device according to claim 7, wherein a depth of the cleavage guide groove is 2 μm or more and 20 μm or less. 前記劈開ガイド溝の前記導波路と平行な方向の幅は、1μm以上且つ30μm以下であることを特徴とする請求項1から8のいずれか1項に記載の半導体レーザ素子。   9. The semiconductor laser device according to claim 1, wherein a width of the cleavage guide groove in a direction parallel to the waveguide is 1 μm or more and 30 μm or less. 前記劈開ガイド溝の平面形状は、前記劈開ガイド溝における前記導波路と垂直な方向の少なくとも一方の端部が前記導波路に対して傾斜していることを特徴とする請求項1から9のいずれか1項に記載の半導体レーザ素子。   The planar shape of the cleavage guide groove is such that at least one end of the cleavage guide groove in a direction perpendicular to the waveguide is inclined with respect to the waveguide. The semiconductor laser device according to claim 1. 前記基板は窒化ガリウムであることを特徴とする請求項1から10のいずれか1項に記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the substrate is gallium nitride. ウェハ状態の基板の上に、発光部を含む活性層を形成する工程(a)と、
少なくとも前記活性層に対して、前記基板の劈開の補助となり且つ劈開面を含む領域に劈開ガイド溝を形成する工程(b)と、
前記活性層にストライプ状の導波路を形成する工程(c)と、
前記導波路の上に、前記活性層に電流を供給する電極を形成する工程(d)と、
前記電極の上に前記電極と接続する上部電極を形成する工程(e)と、
前記ウェハ状態の前記基板に対して前記劈開ガイド溝を補助として劈開を行い、前記導波路の共振面を形成する工程(f)とを備え、
前記工程(e)において、前記上部電極は、前記劈開面を含む領域において前記導波路を軸として平面対称に、且つ前記導波路に対して垂直な方向の幅が前記劈開面に接近するにつれて縮小するように形成することを特徴とする半導体レーザ素子の製造方法。
A step (a) of forming an active layer including a light emitting portion on a substrate in a wafer state;
A step (b) of forming a cleavage guide groove in a region that assists in cleavage of the substrate and includes a cleavage plane, at least with respect to the active layer;
Forming a striped waveguide in the active layer (c);
Forming an electrode for supplying current to the active layer on the waveguide (d);
Forming an upper electrode connected to the electrode on the electrode (e);
Cleaving the substrate in the wafer state with the aid of the cleavage guide groove to form a resonance surface of the waveguide (f),
In the step (e), the upper electrode is planarly symmetric with respect to the waveguide in an area including the cleavage plane, and is reduced as the width in a direction perpendicular to the waveguide approaches the cleavage plane. A method of manufacturing a semiconductor laser device, characterized by comprising:
前記工程(e)において、前記上部電極は、前記劈開面を含む領域において前記導波路に対して垂直な方向の劈開面を軸として平面対称に形成することを特徴とする請求項12に記載の半導体レーザ素子の製造方法。   13. The step (e), wherein the upper electrode is formed in plane symmetry with a cleavage plane in a direction perpendicular to the waveguide as an axis in a region including the cleavage plane. Manufacturing method of semiconductor laser device. 前記工程(b)において、前記劈開ガイド溝の平面形状は、前記劈開ガイド溝における前記導波路と垂直な方向の端部が前記導波路に対して尖部を有するように形成することを特徴とする請求項12又は13に記載の半導体レーザ素子の製造方法。   In the step (b), the planar shape of the cleavage guide groove is formed such that an end of the cleavage guide groove in a direction perpendicular to the waveguide has a pointed portion with respect to the waveguide. A method for manufacturing a semiconductor laser device according to claim 12 or 13.
JP2007159720A 2007-06-18 2007-06-18 Semiconductor laser device and manufacturing method Pending JP2008311547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007159720A JP2008311547A (en) 2007-06-18 2007-06-18 Semiconductor laser device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159720A JP2008311547A (en) 2007-06-18 2007-06-18 Semiconductor laser device and manufacturing method

Publications (1)

Publication Number Publication Date
JP2008311547A true JP2008311547A (en) 2008-12-25

Family

ID=40238876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159720A Pending JP2008311547A (en) 2007-06-18 2007-06-18 Semiconductor laser device and manufacturing method

Country Status (1)

Country Link
JP (1) JP2008311547A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673742B2 (en) 2011-12-06 2014-03-18 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2017152460A (en) * 2016-02-23 2017-08-31 スタンレー電気株式会社 Semiconductor light emitting element and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673742B2 (en) 2011-12-06 2014-03-18 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
TWI469209B (en) * 2011-12-06 2015-01-11 Mitsubishi Electric Corp Method for manufacturing semiconductor device
JP2017152460A (en) * 2016-02-23 2017-08-31 スタンレー電気株式会社 Semiconductor light emitting element and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP3822976B2 (en) Semiconductor device and manufacturing method thereof
JP4948307B2 (en) Semiconductor laser device and manufacturing method thereof
JP2009200478A (en) Semiconductor laser device and method of manufacturing the same
US7718454B2 (en) Method for manufacturing a semiconductor laser
JP7146736B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2008300584A (en) Nitride semiconductor laser element and manufacturing method thereof
JP2009081336A (en) Nitride-based semiconductor laser element and its manufacturing method
JP4446315B2 (en) Nitride semiconductor laser device manufacturing method
JP5471256B2 (en) Semiconductor device, semiconductor wafer, semiconductor wafer manufacturing method, semiconductor device manufacturing method
JP2010267871A (en) Semiconductor laser, and method of manufacturing the same
US20110013659A1 (en) Semiconductor laser device and method of manufacturing the same
JP2009071162A (en) Semiconductor device and manufacturing method of semiconductor device
JP2010056105A (en) Semiconductor laser element and manufacturing method thereof
CN1333501C (en) Semiconductor device and a method for the manufacture thereof
JP2008227461A (en) Method of manufacturing semiconductor laser
JP4959644B2 (en) Semiconductor laser device, semiconductor wafer, and manufacturing method of semiconductor laser device
JP5273459B2 (en) Manufacturing method of semiconductor laser
WO2008047751A1 (en) Nitride semiconductor laser device and its manufacturing method
JP2008311547A (en) Semiconductor laser device and manufacturing method
JP2009200341A (en) Nitride-based semiconductor wafer, and nitride-based semiconductor laser element, and method of manufacturing nitride-based semiconductor laser element
JP2009105184A (en) Nitride semiconductor laser device and method of producing the same
JP2004526306A (en) Or related improvements in optical devices
JP2005322786A (en) Nitride semiconductor element and its manufacturing method
JP5689297B2 (en) Semiconductor laser device and manufacturing method thereof
JP5079613B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof