JP2008311267A - Circuit module manufacturing method and circuit module - Google Patents
Circuit module manufacturing method and circuit module Download PDFInfo
- Publication number
- JP2008311267A JP2008311267A JP2007154846A JP2007154846A JP2008311267A JP 2008311267 A JP2008311267 A JP 2008311267A JP 2007154846 A JP2007154846 A JP 2007154846A JP 2007154846 A JP2007154846 A JP 2007154846A JP 2008311267 A JP2008311267 A JP 2008311267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- spacer
- circuit
- circuit module
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005520 cutting process Methods 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 24
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005304 joining Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 paper-phenol Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、三次元実装による回路モジュールの製造方法と、その製造方法によって得られる回路モジュールに関するものである。 The present invention relates to a method of manufacturing a circuit module by three-dimensional mounting and a circuit module obtained by the manufacturing method.
近年、携帯電話等の通信機器や各種電子機器は小型化、高機能化が進んできている。そのため、これらの機器を構成する回路モジュールにも小型化の要求が高まっており、機器の高機能化に伴って、回路モジュールに実装される電子部品の高密度化が進んできている。 In recent years, communication devices such as mobile phones and various electronic devices have been reduced in size and functionality. For this reason, there is an increasing demand for miniaturization of circuit modules constituting these devices, and with the increase in functionality of devices, the density of electronic components mounted on the circuit modules is increasing.
このような、小型化、さらには高機能化に伴う高密度実装の要求に応えるために、電子部品を実装した回路基板を複数枚積層する三次元実装が提案されている。三次元実装の例としては、特開2001−144244号公報に開示されている回路装置がある。この回路装置は、複数枚の実装基板を、バンプをスペーサーとして用いて上下方向に接続して、バンプによって形成された空間またはその空間を含めた全体を絶縁樹脂で被覆したものである。このような三次元実装で形成された回路モジュールは、高密度実装を実現することができ、さらには小型化を実現することが可能となる。 In order to meet such demands for high-density mounting accompanying downsizing and further enhancement of functionality, three-dimensional mounting in which a plurality of circuit boards on which electronic components are mounted has been proposed. As an example of three-dimensional mounting, there is a circuit device disclosed in Japanese Patent Laid-Open No. 2001-144244. In this circuit device, a plurality of mounting boards are connected in the vertical direction using bumps as spacers, and a space formed by the bumps or the entire space including the spaces is covered with an insulating resin. The circuit module formed by such three-dimensional mounting can realize high-density mounting, and further can achieve downsizing.
しかしながら、このようにバンプをスペーサーとして実装基板を積層する方法においては、回路モジュールの小型化が進むにつれて、バンプの占有面積が問題になってきた。三次元実装の場合、実装基板間の空間にも電子部品が実装されるので、その空間は実装する部品の高さより高くする必要がある。そのためバンプとして例えば半田ボールを用いた場合、バンプの高さと略同程度の直径分の面積が必要となる。そこでバンプの占有面積を削減する方法としてスタッドバンプや金属ポスト等のアスペクト比が比較的大きいバンプを用いる方法が考えられる。しかし、バンプの実装面積が小さくなるにつれて、バンプの実装が困難になり、かつ第二の回路基板の支持が不安定になっていくので、バンプのアスペクト比を大きくすることにも限界があった。 However, in the method of stacking the mounting substrates using the bumps as spacers as described above, the area occupied by the bumps has become a problem as the circuit module becomes smaller. In the case of three-dimensional mounting, electronic parts are also mounted in the space between the mounting boards, so that the space needs to be higher than the height of the component to be mounted. Therefore, for example, when a solder ball is used as the bump, an area corresponding to a diameter approximately equal to the height of the bump is required. Therefore, as a method for reducing the area occupied by the bumps, a method using a bump having a relatively large aspect ratio such as a stud bump or a metal post can be considered. However, as the bump mounting area becomes smaller, it becomes more difficult to mount the bump and the support of the second circuit board becomes unstable, so there is a limit to increasing the bump aspect ratio. .
また近年、生産性の向上と製造コスト削減のため、1枚の基板に回路モジュールを多数個形成して、後工程にてダイシングソーやワイヤーソー等によって切断分割して、個別の回路モジュールを製造する方法すなわち多数個取りが行われている。このような方法では、切断するためのスペースが必要となるため、さらに電子部品の実装面積を圧迫することになる。そのため小型化及び高密度実装が難しくなってきている。 In recent years, in order to improve productivity and reduce manufacturing costs, a large number of circuit modules are formed on a single substrate, and then cut and divided by a dicing saw or wire saw in a later process to manufacture individual circuit modules. That is, a large number of pieces are taken. In such a method, a space for cutting is required, which further presses down the mounting area of the electronic component. Therefore, miniaturization and high-density mounting are becoming difficult.
そこで本発明では、三次元実装の回路モジュールを多数個取りで得る場合において、スペーサーの占有面積を極力小さくして、電子部品の実装面積を確保できる回路モジュールの製造方法を提案する。また、この製造方法を用いることによって製造が可能な、小型で部品実装密度が高い回路モジュールを提案する。 Therefore, the present invention proposes a method of manufacturing a circuit module that can secure the mounting area of an electronic component by minimizing the area occupied by the spacer when a large number of three-dimensionally mounted circuit modules are obtained. In addition, a small circuit module having a high component mounting density that can be manufactured by using this manufacturing method is proposed.
本発明では第一の解決手段として、一方の面に電子部品が実装された第一の回路基板と、一方の面に電子部品が実装された第ニの回路基板とを、スペーサーを介して積層する回路モジュールの製造方法において、前記第一の回路基板の集合基板を用意するステップと、前記第一の回路基板の集合基板の切断予定線上の一部に、前記スペーサーを実装するステップと、前記スペーサー上に前記第二の回路基板を搭載するステップと、前記第一の回路基板の集合基板と、前記第二の回路基板との間の空間を、硬化性樹脂で封止するステップと、前記第一の回路基板の集合基板を、前記切断予定線に沿って前記スペーサーごと切断分割するステップと、を有する回路モジュールの製造方法を提案する。 In the present invention, as a first solution, a first circuit board having an electronic component mounted on one surface and a second circuit board having an electronic component mounted on one surface are stacked via a spacer. In the method of manufacturing a circuit module, the step of preparing a collective board of the first circuit board, the step of mounting the spacer on a part of the cutting line of the collective board of the first circuit board, Mounting the second circuit board on a spacer, sealing a space between the assembly board of the first circuit board and the second circuit board with a curable resin, and Proposing a method of manufacturing a circuit module comprising: a step of cutting and dividing the aggregate substrate of the first circuit boards together with the spacers along the planned cutting line.
上記第一の解決手段では、集合基板を切断分割するときに、同時にスペーサーが分割される。そのため第一の回路基板上に第二の回路基板を積層する工程におけるスペーサーのアスペクト比に対して、分割後のスペーサーのアスペクト比が大きくなる(半分に分割した場合はアスペクト比が2倍になる)。よって、前記積層工程では比較的小さなアスペクト比のスペーサーを用いることによって、第一の回路基板へのスペーサーの実装を簡易にすることができるとともに第二の回路基板の支持を安定させることができる。また、分割後にはスペーサーのアスペクト比を大きくして、回路基板上のスペーサーの占有面積を小さくすることができる。 In the first solution, when the collective substrate is cut and divided, the spacer is divided at the same time. Therefore, the aspect ratio of the spacer after the division in the step of laminating the second circuit board on the first circuit board is increased (the aspect ratio is doubled when the spacer is divided in half). ). Therefore, by using a spacer having a relatively small aspect ratio in the laminating step, the mounting of the spacer on the first circuit board can be simplified and the support of the second circuit board can be stabilized. Further, after the division, the spacer aspect ratio can be increased to reduce the area occupied by the spacer on the circuit board.
このような製造方法で得られた回路モジュールは、スペーサーの占有面積が小さくなるので、電子部品の実装面積が大きくなり、小型で部品実装密度の高い回路モジュールとなる。 Since the circuit module obtained by such a manufacturing method has a small occupied area of the spacer, the mounting area of the electronic component is increased, and the circuit module is small and has a high component mounting density.
また、このような回路モジュールは、スペーサーが側面に露出するので、スペーサーを金属等の導電体で構成することにより、側面端子電極として利用が可能になる。そこで、本発明では、第二の解決手段として、上記第一の解決手段に加えて、スペーサーを第一の回路基板上に実装するステップにおいて、前記第一の回路基板の集合基板の切断予定線を跨ぐようにビアが形成されており、該ビア上に導電体で形成された前記スペーサーを実装する回路モジュールの製造方法を提案する。 Further, in such a circuit module, since the spacer is exposed on the side surface, the spacer can be used as a side terminal electrode by forming the spacer with a conductor such as metal. Therefore, in the present invention, as a second solution means, in addition to the first solution means, in the step of mounting the spacer on the first circuit board, the cutting line of the collective board of the first circuit board A method of manufacturing a circuit module is proposed in which a via is formed so as to straddle the substrate and the spacer formed of a conductor is mounted on the via.
上記第二の解決手段によれば、ビアの導体と導電性のスペーサーが電気的に接続されるため、ビアの導体の補助によりスペーサーへの半田付けが可能になる。よって、スペーサーを側面端子電極として利用可能になる。 According to the second solution, since the via conductor and the conductive spacer are electrically connected, soldering to the spacer is possible with the assistance of the via conductor. Therefore, the spacer can be used as a side terminal electrode.
本発明によれば、スペーサーの占有面積を極力小さくすることができるので、回路モジュールにおける電子部品の実装面積を大きくすることができる。また、この製造方法を用いることによって、小型で部品実装密度が高い回路モジュールを得ることができる。 According to the present invention, the area occupied by the spacer can be reduced as much as possible, so that the mounting area of the electronic component in the circuit module can be increased. Further, by using this manufacturing method, a small circuit module having a high component mounting density can be obtained.
本発明の回路モジュールにかかる第一の実施形態について、図1乃至図6に基づいて説明する。なお、以降の図面においては、便宜上回路基板上の配線等を省略してある。図1及び図2に示す回路モジュール1は、第一の回路基板2上に、スペーサー4を介して第二の回路基板3が積層されており、第一の回路基板2上、第一の回路基板2と第二の回路基板3との間の空間及び第二の回路基板3上を封止樹脂5で被覆・充填したものである。
A first embodiment according to a circuit module of the present invention will be described with reference to FIGS. In the following drawings, wiring on the circuit board is omitted for convenience. In the
この回路モジュール1は、同様の回路モジュールが格子状に多数個並べられた集合基板から切断分割されたもののうちの一つである。そのため回路モジュール1の4つの側面は切断面となる。この側面の一部にはスペーサー4が露出している。このスペーサー4は、集合基板の切断予定線上に並べられるため、切断分割時に同時に切断される。そのためスペーサー4の切断面は、回路モジュール1の切断面と同一平面上に存在している。
This
第一の回路基板2は、集合基板の形で提供され、回路モジュール1を集合基板から切り出すときに個別の回路基板に分割される。そのため、第一の回路基板2の切断面は回路モジュール1の切断面と同一平面上に存在し、スペーサー4の切断面とも同一平面上に存在する。第一の回路基板2は、図1及び図2においては単層の基板であるが、多層基板を用いても良いしコンデンサやコイル導体等の受動電子部品を内蔵した多層基板でも良い。また、第一の回路基板2は、図1及び図2においては片面に電子部品を実装したものであるが、両面に電子部品を実装したものでも良い。基板の材質は、ガラス−エポキシ樹脂、紙−フェノール、ポリイミド樹脂等の樹脂基板や、アルミナや酸化チタン系等のセラミック基板が用いられる。
The
第ニの回路基板3はスペーサー4を介して第一の回路基板2上に積層される。第ニの回路基板3を積層する場合は、第二の回路基板3を集合基板の形で供給しても良いし、予め個別の回路基板に分割してから供給しても良い。また、第二の回路基板3は、図1及び図2においては第一の回路基板2よりも小さい寸法になっているが、同じ寸法の基板でも良い。また、第二の回路基板3は、図1及び図2においては基板側面が露出しているが、全体を封止樹脂で覆われていても良い。また、第二の回路基板3は第一の回路基板2と同様に、片面に電子部品を実装したものでも両面に電子部品を実装したものでも良いし、基板の材質も同様のものが用いられる。ただし、第一の回路基板2の材質と第二の回路基板3の材質を、互いに異なるものにしても、同じにしても良い。
The
スペーサー4は、第一の回路基板2と第二の回路基板3との間に空間を形成させるもので、その高さ寸法は第一の回路基板2と第二の回路基板3に実装される電子部品の高さによって適宜設定される。このスペーサー4は、集合基板の切断予定線上に並べられ、切断分割時に2分割される。すなわち、スペーサー4を隣接する2つの個別の回路モジュール間で共用させることにより、回路モジュール一個あたりのスペーサー4の占有面積を半分以下にすることができる。なおここで、「スペーサー4の占有面積を半分以下にする」とは、集合基板を切断分割するときに、比較的厚みの厚いダイシングブレードを用いることによってスペーサー4を切削すると、残ったスペーサー4の占有面積が切削カスの分だけ元のスペーサー4の占有面積の半分より小さくなることを言う。スペーサー4の材質としては、回路基板と同時に切断分割されるため、第一の回路基板2及び第二の回路基板3と同じ材料を用いることができる。また、スペーサー4の材質として樹脂を用いる場合は、回路基板と同じ材質の他様々な樹脂が適宜利用できる。また、スペーサー4の材質としてCuやNi等の導電性金属を用いた場合、第一の回路基板2の配線と第二の回路基板3の配線とを電気的に接続するコネクタとして利用することができる。スペーサー4は、個別の回路モジュール1個につき1個以上あれば良く、その個数は適宜調整できる。また、スペーサー4を複数設ける場合は、材質が異なるものを適宜入れても良い。
The
封止樹脂5は、熱硬化性樹脂、紫外線効果樹脂または光硬化樹脂等の絶縁性の硬化樹脂を用いて形成される。具体的にはエポキシ樹脂やシリコーン樹脂等が挙げられる。封止樹脂5は、回路モジュール1の全体を被覆しても良いし、一部を被覆しても良く、例えば第一の回路基板2と第二の回路基板3との間の空間のみに充填させても良い。封止樹脂5は、集合基板を分割する前に被覆・充填しても良いし、分割後に被覆・充填しても良い。
The sealing
このような回路モジュール1は次のようにして形成される。なお、本発明の回路モジュールの製造方法は、以下の方法に限定されるものではなく、発明の範囲内において適宜変更が可能である。
Such a
まず図3に示すように、第一の回路基板の集合基板2aを用意する。この第一の回路基板の集合基板2aは図3(a)に示すように、同じ配線パターン及び同じ部品配置を有する複数の回路基板が格子状に並べられており、切断予定線CLで切断分割することにより個別の第一の回路基板2となる。第一の回路基板の集合基板2aの配列は、長手方向に隣接する個別基板同士では互いに180度回転させた並びになっており、幅方向に隣接する個別基板同士では同じ方向に向けた並びになっている。また、第一の回路基板の集合基板2aは、切断予定線CLにあたる位置に、切断分割しやすいようにするための溝やミシン目が形成されていても良い。
First, as shown in FIG. 3, a first circuit board
次に図4(a)に示すように、第一の回路基板の集合基板2aの切断予定線CL上に、スペーサー4を実装する。スペーサー4は、図4(a)のC−C線を個別基板の中心線とした場合、中心線に対して線対称の位置になるように配置される。スペーサー4が樹脂やセラミックスで形成されている場合は、単に第一の回路基板2と第二の回路基板3との間の空間を形成するだけなので、スペーサー4の配置に制限は無いが、スペーサー4を第一の回路基板2と第二の回路基板3とを電気的に接続するバンプとして利用する場合は接続位置が決まっているので、中心線に対して線対称の位置になるように配置する。このようにして、図4(b)に示すように、スペーサー4が切断予定線CLで分割されるように配置される。
Next, as shown in FIG. 4A, the
スペーサー4を第一の回路基板の集合基板2aに接合する方法としては、材質が樹脂やセラミックスの場合は、接着剤による接合が挙げられ、材質が金属の場合は、接着剤による接合の他に、半田付けや超音波接合等、金属バンプの接合に用いられる種々の方法が使用可能である。この場合、スペーサー4を実装する位置にランドが形成されていることが好ましい。なお、スペーサー4の形状は、円柱状の他、角柱状等、安定して基板を支えることができるものであれば良い。
As a method of joining the
次に図5(a)に示すように、スペーサー4の上に第二の回路基板の集合基板3aを搭載する。なお、図5では、第二の回路基板3の寸法が第一の回路基板2の寸法より小さいので、第二の回路基板の集合基板3aは、第一の回路基板2の長さ方向と平行な方向に2枚並んでいるものとなる。この2枚は互いに180度回転させた並びになっている。図5(b)に示すように、第二の回路基板の集合基板3aの切断予定線を、第一の回路基板の集合基板2aの切断予定線に合わせるように搭載する。接合方法としては、前述の第一の回路基板の集合基板2aとスペーサー4との接合に用いた方法が使用可能である。
Next, as shown in FIG. 5A, the second circuit board
次に図6に示すように、第一の回路基板の集合基板2a上、第二の回路基板の集合基板3a上及びスペーサー4の周囲を封止樹脂5で被覆・充填する。次いで切断予定線CLに沿ってダイシングソーまたはワイヤーソー等を用いて切断分割する。このようにして個別の回路モジュール1が得られる。なお、封止樹脂5の被覆・充填は、集合基板を切断分割した後でも良いが、生産効率と、第一の回路基板2と第二の回路基板3との積層を安定させた状態で切断分割を行うために、先に封止樹脂5の被覆・充填を行うのが好ましい。
Next, as shown in FIG. 6, the sealing
続いて本発明の回路モジュールにかかる第ニの実施形態について、図7乃至図11に基づいて説明する。図7及び図8に示す回路モジュール11は、第一の回路基板12上に、スペーサー14を介して第二の回路基板13が積層されており、第一の回路基板12上、第一の回路基板12と第二の回路基板13との間の空間及び第二の回路基板13上を封止樹脂15で被覆・充填したものである。第一の実施形態と異なる点は、スペーサー14が端子電極の役目を有しており、第一の回路基板12に形成されたビア16上にスペーサー14が実装されている点である。
Next, a second embodiment according to the circuit module of the present invention will be described with reference to FIGS. In the
このビア16は、スペーサー14を側面端子電極として利用するための補助を行うために形成されたものである。ビアを形成しない場合、第一の回路基板12自体は半田ぬれ性が良くないので、半田がスペーサー14に付くのを阻害する。そのため端子電極に半田が付かなくなる状態になる。ここでビア16上にスペーサー14を実装した場合、ビア16の金属膜が半田ぬれ性を良好にするので、半田がスペーサー14へぬれ上がる。これによって端子電極に半田が付いた状態になる。すなわちビア16がスペーサー14に半田が付くのを補助するため、スペーサー14を側面端子電極として利用することができるようになる。
The via 16 is formed to assist in using the
このような回路モジュール11は次のようにして形成される。まず図9に示すように、第一の回路基板の集合基板12aを用意する。この第一の回路基板の集合基板12aは、前出の第一の実施形態の第一の回路基板の集合基板2aと同様に、同じ配線パターン及び同じ部品配置を有する複数の回路基板が格子状に並べられている。そして側面端子電極が形成される位置の切断予定線CLを跨ぐように、ビア16が形成されている。このビア16は、周知のビア形成方法、例えばドリルなどで穴を開け、この穴に無電解メッキまたは導電ペーストによって導電体を充填する方法などにより形成可能である。なお、ビア16の配置は、第一の回路基板12の長さ方向の中心線に対して線対称になるように配置する。
Such a
次に図10に示すように、ビア16上に導電金属で形成されたスペーサー14を実装する。スペーサー14とビア16との接合には、半田付けや超音波接合等、金属バンプの接合に用いられる種々の方法が使用可能である。
Next, as shown in FIG. 10, a
次に図11に示すように、スペーサー14の上に第二の回路基板の集合基板13aを搭載する。スペーサー14を第二の回路基板13の端子電極として利用する場合には、第二の回路基板13上の、スペーサー14と接合する位置にランドを設けて電気的に接合できるようにするのが好ましい。ただし、電気的に接続する必要がない場合にはランドを形成する必要はなく、接合方法も接着剤による方法が適用可能である。以降のステップについては、第一の実施形態と同様である。このようにして、スペーサー14を側面端子電極として利用した回路モジュール14を得ることができる。
Next, as shown in FIG. 11, a second circuit
上記第一の実施形態及び第二の実施形態による回路モジュール1、11は、スペーサーの占有面積を極小化し、電子部品の実装面積を極大化することができる。これにより小型で高機能な回路モジュールが得られる三次元実装を実現することができる。
The
1、11 回路モジュール
2、12 第一の回路基板
2a、12a 第一の回路基板の集合基板
3、13 第ニの回路基板
3a、13a 第ニの回路基板の集合基板
4、14 スペーサー
5、15 封止樹脂
16 ビア
DESCRIPTION OF
Claims (4)
前記第一の回路基板の集合基板を用意するステップと、
前記第一の回路基板の集合基板の切断予定線上の一部に、前記スペーサーを実装するステップと、
前記スペーサー上に前記第二の回路基板を積層するステップと、
前記第一の回路基板の集合基板と、前記第二の回路基板との間の空間を、硬化性樹脂で封止するステップと、
前記第一の回路基板の集合基板を、前記切断予定線に沿って前記スペーサーごと切断分割するステップと、
を有することを特徴とする回路モジュールの製造方法。 In a method for manufacturing a circuit module, in which a first circuit board having an electronic component mounted on one surface and a second circuit board having an electronic component mounted on one surface are stacked via a spacer,
Preparing a collective substrate of the first circuit board;
Mounting the spacer on a portion of the first circuit board on the cutting line of the assembly board; and
Laminating the second circuit board on the spacer;
Sealing the space between the assembly board of the first circuit board and the second circuit board with a curable resin;
Cutting and dividing the aggregate substrate of the first circuit board together with the spacer along the planned cutting line;
A method for manufacturing a circuit module, comprising:
前記スペーサーは前記第一の回路基板の側面付近に配置されており、前記スペーサーの切断面と、前記第一の回路基板の切断面と、が同一平面上に存在している
ことを特徴とする回路モジュール。 A first circuit board with electronic components mounted on one side and a second circuit board with electronic components mounted on one side are stacked via a spacer and cut and divided into a substantially rectangular shape. In the formed circuit module,
The spacer is disposed near a side surface of the first circuit board, and the cut surface of the spacer and the cut surface of the first circuit board exist on the same plane. Circuit module.
The circuit module according to claim 3, wherein the spacer is formed of a conductor and constitutes a side terminal electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154846A JP2008311267A (en) | 2007-06-12 | 2007-06-12 | Circuit module manufacturing method and circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154846A JP2008311267A (en) | 2007-06-12 | 2007-06-12 | Circuit module manufacturing method and circuit module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008311267A true JP2008311267A (en) | 2008-12-25 |
Family
ID=40238654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154846A Pending JP2008311267A (en) | 2007-06-12 | 2007-06-12 | Circuit module manufacturing method and circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008311267A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014097725A1 (en) * | 2012-12-18 | 2014-06-26 | 株式会社村田製作所 | Laminate electronic device and method of manufacturing same |
JP2016025319A (en) * | 2014-07-24 | 2016-02-08 | 浜松ホトニクス株式会社 | Method of manufacturing electronic component |
WO2017082416A1 (en) * | 2015-11-11 | 2017-05-18 | 京セラ株式会社 | Electronic component package |
WO2019026835A1 (en) * | 2017-08-04 | 2019-02-07 | 株式会社フジクラ | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board |
CN113078122A (en) * | 2020-01-06 | 2021-07-06 | 日月光半导体制造股份有限公司 | Semiconductor device package and method of manufacturing the same |
WO2022080360A1 (en) * | 2020-10-16 | 2022-04-21 | 株式会社村田製作所 | Electronic component module, sub-module, and method for producing same |
US11527480B2 (en) | 2020-04-30 | 2022-12-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236694A (en) * | 1995-02-24 | 1996-09-13 | Nec Corp | Semiconductor package and manufacture thereof |
JP2000216503A (en) * | 1998-11-20 | 2000-08-04 | Alps Electric Co Ltd | High frequency module and manufacture thereof |
JP2001267492A (en) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | Manufacturing method for semiconductor module |
WO2006035528A1 (en) * | 2004-09-29 | 2006-04-06 | Murata Manufacturing Co., Ltd. | Stack module and method for manufacturing the same |
JP2006261387A (en) * | 2005-03-17 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Module and its manufacturing method |
-
2007
- 2007-06-12 JP JP2007154846A patent/JP2008311267A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236694A (en) * | 1995-02-24 | 1996-09-13 | Nec Corp | Semiconductor package and manufacture thereof |
JP2000216503A (en) * | 1998-11-20 | 2000-08-04 | Alps Electric Co Ltd | High frequency module and manufacture thereof |
JP2001267492A (en) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | Manufacturing method for semiconductor module |
WO2006035528A1 (en) * | 2004-09-29 | 2006-04-06 | Murata Manufacturing Co., Ltd. | Stack module and method for manufacturing the same |
JP2006261387A (en) * | 2005-03-17 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Module and its manufacturing method |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014097725A1 (en) * | 2012-12-18 | 2017-01-12 | 株式会社村田製作所 | Multilayer electronic device and manufacturing method thereof |
US9907180B2 (en) | 2012-12-18 | 2018-02-27 | Murata Manufacturing Co., Ltd. | Multilayer electronic device and manufacturing method therefor |
WO2014097725A1 (en) * | 2012-12-18 | 2014-06-26 | 株式会社村田製作所 | Laminate electronic device and method of manufacturing same |
US10321567B2 (en) | 2014-07-24 | 2019-06-11 | Hamamatsu Photonics K.K. | Method for producing electronic components |
JP2016025319A (en) * | 2014-07-24 | 2016-02-08 | 浜松ホトニクス株式会社 | Method of manufacturing electronic component |
CN106537587A (en) * | 2014-07-24 | 2017-03-22 | 浜松光子学株式会社 | Method for producing electronic components |
KR20170034787A (en) * | 2014-07-24 | 2017-03-29 | 하마마츠 포토닉스 가부시키가이샤 | Method for producing electronic components |
KR102270440B1 (en) * | 2014-07-24 | 2021-06-28 | 하마마츠 포토닉스 가부시키가이샤 | Method for producing electronic components |
CN106537587B (en) * | 2014-07-24 | 2019-01-15 | 浜松光子学株式会社 | The manufacturing method of electronic component |
US10388628B2 (en) | 2015-11-11 | 2019-08-20 | Kyocera Corporation | Electronic component package |
EP3376537A4 (en) * | 2015-11-11 | 2019-04-17 | KYOCERA Corporation | BOX OF ELECTRONIC COMPONENTS |
JPWO2017082416A1 (en) * | 2015-11-11 | 2018-06-14 | 京セラ株式会社 | Electronic component package |
WO2017082416A1 (en) * | 2015-11-11 | 2017-05-18 | 京セラ株式会社 | Electronic component package |
WO2019026835A1 (en) * | 2017-08-04 | 2019-02-07 | 株式会社フジクラ | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board |
JPWO2019026835A1 (en) * | 2017-08-04 | 2020-07-09 | 株式会社フジクラ | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board |
US11277924B2 (en) | 2017-08-04 | 2022-03-15 | Fujikura Ltd. | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board |
US20210210433A1 (en) * | 2020-01-06 | 2021-07-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
CN113078122A (en) * | 2020-01-06 | 2021-07-06 | 日月光半导体制造股份有限公司 | Semiconductor device package and method of manufacturing the same |
US11362036B2 (en) | 2020-01-06 | 2022-06-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US12176295B2 (en) | 2020-01-06 | 2024-12-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US11527480B2 (en) | 2020-04-30 | 2022-12-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US12142571B2 (en) | 2020-04-30 | 2024-11-12 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
WO2022080360A1 (en) * | 2020-10-16 | 2022-04-21 | 株式会社村田製作所 | Electronic component module, sub-module, and method for producing same |
US12309932B2 (en) | 2020-10-16 | 2025-05-20 | Murata Manufacturing Co., Ltd. | Electronic component module, sub-module, and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5132101B2 (en) | Stack package structure, unit package used for manufacturing the same, and manufacturing method | |
JP2701802B2 (en) | Printed circuit board for bare chip mounting | |
JP2011023751A (en) | Electronic component built-in type multilayer printed wiring board and manufacturing method thereof | |
JP2008311267A (en) | Circuit module manufacturing method and circuit module | |
JP5861260B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5610105B1 (en) | Electronic component built-in module | |
JP2013051336A (en) | Wiring board with built-in component, and manufacturing method therefor | |
JP2009277916A (en) | Wiring board, manufacturing method thereof, and semiconductor package | |
JP2007207802A (en) | Electronic circuit module and manufacturing method thereof | |
TW201325343A (en) | High precision self aligning die for embedded die packaging | |
JP2007266111A (en) | Semiconductor device, laminated semiconductor device using the same, base substrate, and semiconductor device manufacturing method | |
JP5454681B2 (en) | Module substrate and manufacturing method thereof | |
JP2005217348A (en) | Three-dimensional electronic circuit device and its relay substrate and relay frame | |
JP2016171211A (en) | Coil module | |
CN111106074B (en) | Power module and method for manufacturing the same | |
KR101394964B1 (en) | Semiconductor package and the method of fabricating the same | |
JP4934444B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2013073989A (en) | Surface mounting passive element component, component carrier tape, wiring board with built-in component | |
JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
JP2017028228A (en) | Multichip module and manufacturing method thereof | |
JPWO2012060121A1 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2010219180A (en) | Electronic component mounting structure, method for mounting electronic component, and substrate connecting component | |
JP2009099816A (en) | Semiconductor device, method for manufacturing the same, and method for mounting the semiconductor device | |
WO2013153717A1 (en) | Electronic apparatus and method for manufacturing same | |
WO2018052081A1 (en) | High frequency module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100610 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20120113 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120119 |
|
A02 | Decision of refusal |
Effective date: 20121112 Free format text: JAPANESE INTERMEDIATE CODE: A02 |