[go: up one dir, main page]

JP2008294257A - Semiconductor substrate detachment method and electrostatic chuck device - Google Patents

Semiconductor substrate detachment method and electrostatic chuck device Download PDF

Info

Publication number
JP2008294257A
JP2008294257A JP2007138688A JP2007138688A JP2008294257A JP 2008294257 A JP2008294257 A JP 2008294257A JP 2007138688 A JP2007138688 A JP 2007138688A JP 2007138688 A JP2007138688 A JP 2007138688A JP 2008294257 A JP2008294257 A JP 2008294257A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
residual charge
back surface
voltage
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007138688A
Other languages
Japanese (ja)
Inventor
Sumiko Okamura
澄子 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007138688A priority Critical patent/JP2008294257A/en
Publication of JP2008294257A publication Critical patent/JP2008294257A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a separation method of a semiconductor substrate which can easily separate the semiconductor substrate from on a chucking stage without being influenced by existence of an insulating layer covering the rear of the semiconductor substrate and a variation of its film thickness, and an electrostatic chuck device. <P>SOLUTION: This method is one that separates a wafer W of which the rear is chucked and fixed to a surface of a chucking stage 1 by an electrostatic force from the chucking stage 1 concerned. This method contains the steps of: applying a voltage to the chucking stage 1 to remove electric charges electrified to the rear of the wafer W; detecting the remaining electric charges further remaining on the rear of the wafer W after the electric charges are removed; and applying a voltage negating the detected remaining electric charges to the chucking stage 1 to remove the remaining electric charges on the rear of the wafer W. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体基板の脱離方法及び静電チャック装置に関する。   The present invention relates to a semiconductor substrate detachment method and an electrostatic chuck device.

この種の従来技術として、例えば特許文献1、2には、静電力を利用して半導体基板(
例えば、ウエーハ)をステージ上に吸着固定する静電チャック装置が記載されている。静
電チャック装置は、当該装置の電源回路から静電チャックへ電圧を印加し、半導体基板の
裏面と静電チャックの表面とにそれぞれ逆の分極を生じさせ、静電力(主に、クーロン力
)により半導体基板をステージ上に吸着して固定する。また、ステージ上から半導体基板
を脱離させるときは、吸着時と正負が逆の電圧(即ち、逆バイアス)を静電チャックに印
加して半導体基板の裏面に帯電していた電荷を除去し、その後、ピン等を用いて半導体基
板をステージ上からリフトアップさせていた(以下、この動作をリフトピンアップともい
う。)。
特開平10−303287号公報 特開平11−31737号公報
As this type of prior art, for example, Patent Documents 1 and 2 disclose that a semiconductor substrate (using electrostatic force)
For example, an electrostatic chuck device for attracting and fixing a wafer) on a stage is described. The electrostatic chuck device applies a voltage from the power supply circuit of the device to the electrostatic chuck to cause reverse polarization on the back surface of the semiconductor substrate and the surface of the electrostatic chuck, respectively, and electrostatic force (mainly Coulomb force) The semiconductor substrate is sucked and fixed on the stage. In addition, when the semiconductor substrate is detached from the stage, a voltage opposite in polarity to that at the time of adsorption (that is, reverse bias) is applied to the electrostatic chuck to remove the electric charge charged on the back surface of the semiconductor substrate, Thereafter, the semiconductor substrate was lifted up from the stage using pins or the like (hereinafter, this operation is also referred to as lift pinup).
JP-A-10-303287 JP-A-11-31737

ところで、半導体基板の裏面に絶縁層が存在する場合、半導体基板間でその裏面の絶縁
層の厚さにばらつきがあること、製品の種類により上記絶縁層の厚さが異なること、また
、製品の種類により上記絶縁層の種類が異なることから、一つの脱離シーケンスでは半導
体基板をステージ上から脱離させ易いケースと、脱離させにくいケースとが混在していた
。特に、逆バイアスの印加後も上記絶縁層に電荷が多く残留している場合は、半導体基板
の脱離が難しく、リフトピンアップを無理に行うと半導体基板がステージ上で跳ねたり滑
ったりしてしまうおそれがあった。また、最悪の場合は、半導体基板がステージから落ち
てしまう可能性があった。
そこで、この発明はこのような問題に鑑みてなされたものであって、半導体基板の裏面
を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板を吸着ステ
ージ上から容易に脱離させることが可能な半導体基板の脱離方法及び静電チャック装置の
提供を目的とする。
By the way, when there is an insulating layer on the back surface of the semiconductor substrate, the thickness of the insulating layer on the back surface varies between the semiconductor substrates, the thickness of the insulating layer varies depending on the product type, Since the type of the insulating layer differs depending on the type, a case where the semiconductor substrate is easily detached from the stage and a case where the semiconductor substrate is difficult to remove are mixed in one detachment sequence. In particular, if a large amount of charge remains in the insulating layer even after reverse bias is applied, it is difficult to remove the semiconductor substrate, and if the lift pin-up is performed forcibly, the semiconductor substrate will jump or slip on the stage. There was a fear. In the worst case, the semiconductor substrate may fall off the stage.
Therefore, the present invention has been made in view of such a problem, and the semiconductor substrate can be easily removed from the suction stage without being affected by the presence of an insulating layer covering the back surface of the semiconductor substrate or variations in the film thickness. It is an object of the present invention to provide a method for detaching a semiconductor substrate and an electrostatic chuck device that can be detached.

上記課題を解決するために、発明1の半導体基板の脱離方法は、静電力によって吸着ス
テージの表面にその裏面が吸着固定された半導体基板を、当該吸着ステージから脱離させ
る方法であって、前記吸着ステージに電圧を印加して、前記半導体基板の裏面に帯電して
いる電荷を除去するステップと、前記電荷を除去した後も前記半導体基板の裏面に残留す
る残留電荷を検出するステップと、検出された前記残留電荷を打ち消すような電圧を前記
吸着ステージに印加して、前記半導体基板の裏面の前記残留電荷を除去するステップと、
を含むことを特徴とするものである。ここで、半導体基板は例えばウエーハである。ウエ
ーハは例えばシリコンからなり、その裏面はシリコン酸化膜又はシリコン窒化膜等の絶縁
膜で覆われている場合が多い。
In order to solve the above-mentioned problem, the semiconductor substrate desorption method according to the first aspect of the present invention is a method for desorbing a semiconductor substrate having its back surface adsorbed and fixed to the surface of the adsorption stage by electrostatic force from the adsorption stage, Applying a voltage to the adsorption stage to remove charges charged on the back surface of the semiconductor substrate; detecting residual charges remaining on the back surface of the semiconductor substrate even after removing the charges; Applying a voltage that cancels the detected residual charge to the suction stage to remove the residual charge on the back surface of the semiconductor substrate;
It is characterized by including. Here, the semiconductor substrate is, for example, a wafer. The wafer is made of, for example, silicon, and its back surface is often covered with an insulating film such as a silicon oxide film or a silicon nitride film.

発明2の半導体基板の脱離方法は、発明1の方法において、前記残留電荷を検出するス
テップと、検出された前記残留電荷を打ち消すような前記電圧を前記吸着ステージに印加
して前記残留電荷を除去するステップと、を連続して繰り返し行うことを特徴とするもの
である。
発明3の半導体基板の脱離方法は、発明1又は発明2の方法において、前記吸着ステー
ジの内部に予めコイルを設けておき、前記残留電荷を検出するステップでは、前記半導体
基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘導電流を測定し、その測定値
に基づいて前記残留電荷を算出することを特徴とするものである。
The method for detaching a semiconductor substrate according to a second aspect is the method according to the first aspect, wherein the step of detecting the residual charge and the voltage that cancels the detected residual charge are applied to the adsorption stage to reduce the residual charge. The step of removing is repeatedly performed continuously.
The method for detaching a semiconductor substrate according to a third aspect is the method according to the first or second aspect, wherein in the step of previously providing a coil inside the adsorption stage and detecting the residual charge, the charged state of the back surface of the semiconductor substrate Inductive current generated in the coil in accordance with the change is measured, and the residual charge is calculated based on the measured value.

発明1〜3の半導体基板の脱離方法によれば、吸着ステージから半導体基板を脱離させ
る際に、半導体基板ごとに適した電圧を吸着ステージに印加することができ、半導体基板
の裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板の裏
面の残留電荷を0(ゼロ)に近づけることができる。従って、半導体基板の脱離をスムー
ズに行うことができる。これにより、例えば、リフトピンアップ時に半導体基板が吸着ス
テージ上で跳ねたり滑ったりしてしまう等の不具合を防止することができる。
According to the semiconductor substrate desorption method of the first to third aspects, when desorbing the semiconductor substrate from the adsorption stage, a voltage suitable for each semiconductor substrate can be applied to the adsorption stage, and the back surface of the semiconductor substrate is covered. The residual charge on the back surface of the semiconductor substrate can be brought close to 0 (zero) without being affected by the presence of the insulating layer and variations in the film thickness. Therefore, the semiconductor substrate can be smoothly detached. As a result, for example, it is possible to prevent problems such as the semiconductor substrate jumping or sliding on the suction stage during lift pin-up.

発明4の静電チャック装置は、静電力によって前記吸着ステージの表面に半導体基板の
裏面を吸着して固定する静電チャック装置であって、前記吸着ステージに接続された電源
と、前記吸着ステージの内部に設けられたコイルと、前記電源及び前記コイルと配線を介
して接続され、前記電源を動作させて前記吸着ステージに所定の電圧を印加する制御部と
、を備え、前記制御部は、前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに
生じる誘導電流を測定する機能と、その測定値に基づいて前記半導体基板の裏面に残留し
ている残留電荷を算出する機能と、を有するものである。
このような構成であれば、制御部によって算出される残留電荷に基づいて、半導体基板
ごとに適した電圧を吸着ステージに印加することができ、半導体基板の裏面の残留電荷を
0(ゼロ)に近づけることができる。従って、半導体基板の脱離をスムーズに行うことが
できる。
An electrostatic chuck device according to a fourth aspect of the present invention is an electrostatic chuck device that attracts and fixes the back surface of the semiconductor substrate to the front surface of the suction stage by electrostatic force, and includes a power source connected to the suction stage and the suction stage. A coil provided inside, and a control unit connected to the power source and the coil via wiring and operating the power source to apply a predetermined voltage to the suction stage, the control unit comprising: A function of measuring an induced current generated in the coil in accordance with a change in a charged state of the back surface of the semiconductor substrate, and a function of calculating a residual charge remaining on the back surface of the semiconductor substrate based on the measured value. Is.
With such a configuration, a voltage suitable for each semiconductor substrate can be applied to the adsorption stage based on the residual charge calculated by the control unit, and the residual charge on the back surface of the semiconductor substrate is set to 0 (zero). You can get closer. Therefore, the semiconductor substrate can be smoothly detached.

以下、図面を参照しながら、本発明の実施の形態について説明する。
図1は、本発明の実施の形態に係る静電チャック装置の構成例を示す図である。図1(
a)は吸着ステージ1の内部の構成例を示す平面図であり、図1(b)は静電チャック装
置の全体構成例を示す概念図である。また、図1(b)に示す吸着ステージ1及び、静電
チャック3a、3bの断面は、図1(a)のX−X´断面に対応している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a configuration example of an electrostatic chuck device according to an embodiment of the present invention. Figure 1
FIG. 1A is a plan view showing an internal configuration example of the suction stage 1, and FIG. 1B is a conceptual diagram showing an overall configuration example of the electrostatic chuck device. The cross section of the suction stage 1 and the electrostatic chucks 3a and 3b shown in FIG. 1B corresponds to the XX ′ cross section of FIG.

図1(a)及び(b)に示すように、この静電チャック装置は例えば双極(Bi−Po
lar)型の装置であり、吸着ステージ1と、この吸着ステージ1内に設けられた静電チ
ャック3a及び3bと、この静電チャック3a及び3bに配線を介して接続された直流電
源5と、吸着ステージ1内に設けられたコイル7と、これら直流電源5とコイル7とに配
線を介して接続された制御部10と、制御部10に接続された記憶部13と、スイッチ1
5とを有する。
As shown in FIGS. 1A and 1B, this electrostatic chuck device is, for example, a bipolar (Bi-Po).
lar) type apparatus, an adsorption stage 1, electrostatic chucks 3a and 3b provided in the adsorption stage 1, and a DC power source 5 connected to the electrostatic chucks 3a and 3b via wires, A coil 7 provided in the suction stage 1, a control unit 10 connected to the DC power source 5 and the coil 7 via wiring, a storage unit 13 connected to the control unit 10, and a switch 1
And 5.

これらの中で、吸着ステージ1は絶縁体からなり、絶縁体の表面にウエーハWを載置す
るステージ面が形成されている。また、静電チャック3a及び3bは、吸着ステージ1内
部のステージ面(即ち、表面)に近接した位置に設けられている。これら静電チャック3
a及び3bには、必要とされる時間の間、直流電圧が印加できるようにスイッチ15を介
して直流電源5が接続されており、静電チャック3aには正電圧又は負(0Vを含む)電
圧の一方が、静電チャック3bにはその他方の電圧がそれぞれ印加されるようになってい
る。直流電源5は、例えば可変定電圧電源である。
Among these, the adsorption stage 1 is made of an insulator, and a stage surface on which the wafer W is placed is formed on the surface of the insulator. The electrostatic chucks 3a and 3b are provided at positions close to the stage surface (that is, the surface) inside the suction stage 1. These electrostatic chucks 3
A direct current power source 5 is connected to a and 3b through a switch 15 so that a direct current voltage can be applied for a required time, and the electrostatic chuck 3a has a positive voltage or a negative (including 0V). One of the voltages is applied to the other side of the electrostatic chuck 3b. The DC power source 5 is, for example, a variable constant voltage power source.

また、図1(a)及び(b)に示すように、コイル7は吸着ステージ1内部の表面に近
接した位置であって、その外周部に近い位置に設けられている。このコイル7は、ウエー
ハWの裏面に帯電又は残留している電荷を検出するためのものである。ウエーハWの帯電
状態が変わるとその周辺では磁界の変化が起こり、この磁界の変化をコイル7に生じる誘
導電流で把握することができる。
Further, as shown in FIGS. 1A and 1B, the coil 7 is provided at a position close to the surface inside the suction stage 1 and close to the outer peripheral portion thereof. The coil 7 is for detecting charges that are charged or remaining on the back surface of the wafer W. When the charged state of the wafer W changes, a change in the magnetic field occurs around it, and this change in the magnetic field can be grasped by the induced current generated in the coil 7.

より詳しく説明すると、ウエーハWは例えばシリコンであり、その裏面には例えば図示
しない絶縁層(一例として、シリコン酸化膜やシリコン窒化膜など)が形成されている。
このようなウエーハWを吸着ステージ1に載せ、図2に示すように、静電チャック3aに
負電圧を印加すると、その表面には正(+)電荷が現れる。また、静電チャック3aの真
上に位置するステージ表面には負(−)電荷が現れ、その真上のウエーハW裏面には正(
+)電荷が現れる。つまり、吸着ステージ1とウエーハWとに分極が生じる。
More specifically, the wafer W is made of silicon, for example, and an insulating layer (not shown) (for example, a silicon oxide film or a silicon nitride film) is formed on the back surface thereof.
When such a wafer W is placed on the suction stage 1 and a negative voltage is applied to the electrostatic chuck 3a as shown in FIG. 2, positive (+) charges appear on the surface. Further, negative (−) charge appears on the surface of the stage located directly above the electrostatic chuck 3a, and positive (
+) A charge appears. That is, polarization occurs in the suction stage 1 and the wafer W.

このとき、図2の実線矢印で示すように、吸着ステージ1の表面から静電チャック3a
に向けて見かけ上、電流Iが流れる。周知のように、電流Iが流れるとその周囲に磁界H
が発生するが、コイル7は、この磁界Hの変化によって誘導電流が生じるようにその配置
位置と軸心方向とが調整されている。例えば、図1(a)及び(b)に示すように、コイ
ル7は、その軸心方向が静電チャック3aの外周に沿うように配置されている。また、図
2に示す状態から静電チャック3a及び3bにそれぞれ0Vを印加すると、上記の分極状
態はその多くが解消される。このときは、静電チャック3aから吸着ステージ1の表面に
向けて見かけ上、電流Iが流れる。
At this time, as indicated by a solid line arrow in FIG.
Apparently, the current I flows. As is well known, when a current I flows, a magnetic field H is generated around it.
However, the arrangement position and the axial direction of the coil 7 are adjusted so that an induced current is generated by the change of the magnetic field H. For example, as shown in FIGS. 1A and 1B, the coil 7 is arranged so that the axial direction of the coil 7 is along the outer periphery of the electrostatic chuck 3a. Further, when 0V is applied to the electrostatic chucks 3a and 3b from the state shown in FIG. 2, most of the above polarization states are eliminated. At this time, an apparent current I flows from the electrostatic chuck 3 a toward the surface of the suction stage 1.

制御部10は、例えばロジックICとRAM等で構成されている。コイル7で生じる誘
導電流は制御部10が測定する。また、記憶部13は、例えば不揮発性メモリ又はハード
ディスク等で構成されている。記憶部13には、コイル7に生じる誘導電流の大きさから
、ウエーハWの裏面に残留する電荷(即ち、WF残留電荷)を算出する演算式や、このW
F残留電荷を打ち消すために必要な逆バイアスの条件(例えば、電圧の大きさや、印加時
間等)を算出する演算式が格納されている。また、記憶部13には、ウエーハWを吸着ス
テージ1に固定したり、吸着ステージ1から脱離させたりするためのシーケンス等が格納
されている。制御部10は、これらの情報を記憶部13から読み出すことができ、読み出
した情報に基づいて、静電チャック3a及び3bに電圧を印加することができる。
The control unit 10 is composed of, for example, a logic IC and a RAM. The induced current generated in the coil 7 is measured by the control unit 10. The storage unit 13 is configured by, for example, a nonvolatile memory or a hard disk. In the storage unit 13, an arithmetic expression for calculating the charge remaining on the back surface of the wafer W (that is, WF residual charge) from the magnitude of the induced current generated in the coil 7,
An arithmetic expression for calculating a reverse bias condition (for example, voltage magnitude, application time, etc.) necessary for canceling the F residual charge is stored. The storage unit 13 also stores a sequence for fixing the wafer W to the suction stage 1 and detaching it from the suction stage 1. The control unit 10 can read out the information from the storage unit 13 and can apply a voltage to the electrostatic chucks 3a and 3b based on the read out information.

次に、図1、2に示した静電チャック装置の動作例について説明する。
図3(a)及び(b)は、ESC電圧及びWF残留電荷の経時変化の一例を示す図と表
(その1)である。図3(a)の横軸は、静電チャック装置によるウエーハWの吸着プロ
セスを開始してからの経過時間tを示す。また、図3(a)の縦軸は電圧値を示す。
なお、この例では、静電チャック3aに印加する電圧をESC電圧という。ESCとは
、Electro Static Chuckの略である。静電チャック3aにESC電
圧が印加されるときには、これと同じタイミングで、静電チャック3bにESC電圧と反
対の極性であって、その絶対値が同じ値の電圧が印加される。但し、ESC電圧が0Vの
ときは、静電チャック3bに印加される電圧も0Vである。また、この例では、静電チャ
ック3aの真上のウエーハW裏面に帯電又は残留する電荷をWF残留電荷という。静電チ
ャック3bの真上のウエーハW裏面に残留する電荷は、上記のWF残留電荷と反対の極性
であってその絶対値が同じ値の電荷となる。但し、WF残留電荷が0Vのときは、静電チ
ャック3bの真上にウエーハW裏面に残留する電荷も0Vとなる。
Next, an operation example of the electrostatic chuck apparatus shown in FIGS.
FIGS. 3A and 3B are a diagram and a table (part 1) showing an example of the change over time of the ESC voltage and the WF residual charge. The horizontal axis of Fig.3 (a) shows the elapsed time t after starting the adsorption | suction process of the wafer W by an electrostatic chuck apparatus. Moreover, the vertical axis | shaft of Fig.3 (a) shows a voltage value.
In this example, the voltage applied to the electrostatic chuck 3a is referred to as an ESC voltage. ESC is an abbreviation for Electro Static Chuck. When the ESC voltage is applied to the electrostatic chuck 3a, a voltage having the same polarity as the ESC voltage and the same absolute value is applied to the electrostatic chuck 3b at the same timing. However, when the ESC voltage is 0V, the voltage applied to the electrostatic chuck 3b is also 0V. In this example, the charge charged or remaining on the back surface of the wafer W directly above the electrostatic chuck 3a is referred to as WF residual charge. The charge remaining on the back surface of the wafer W immediately above the electrostatic chuck 3b has a polarity opposite to that of the WF residual charge and has the same absolute value. However, when the WF residual charge is 0V, the charge remaining on the back surface of the wafer W immediately above the electrostatic chuck 3b is also 0V.

以上のことを前提にして、静電チャック装置によるウエーハの吸着及び脱離プロセスに
ついて説明する。
図3(a)及び(b)に示すように、まず始めに、ESC電圧を0Vから1500Vま
で上げて、ウエーハWを吸着ステージ1に吸着、固定させると共に、そのバイアス印加の
状態を一定時間保持する(t=0〜3秒)。ここでは、例えば制御部10からの制御信号
によってスイッチ15を閉じ、この状態で静電チャック3aに1500Vを印加すると共
に、静電チャック3bに−1500Vを印加する。これにより、吸着ステージ1とウエー
ハWとにそれぞれ分極が生じ、ウエーハW裏面の帯電状態は図1に示したようになる。そ
して、吸着ステージ1とウエーハWとの間には静電力が働く。この静電力によって、ウエ
ーハWの裏面は吸着ステージ1の表面に吸着されて固定される。
Based on the above, the wafer adsorption and desorption processes by the electrostatic chuck apparatus will be described.
As shown in FIGS. 3A and 3B, first, the ESC voltage is raised from 0V to 1500V to attract and fix the wafer W to the suction stage 1, and the bias application state is maintained for a certain period of time. (T = 0 to 3 seconds). Here, for example, the switch 15 is closed by a control signal from the control unit 10, and in this state, 1500 V is applied to the electrostatic chuck 3a and −1500 V is applied to the electrostatic chuck 3b. As a result, polarization occurs in the suction stage 1 and the wafer W, and the charged state of the back surface of the wafer W is as shown in FIG. An electrostatic force acts between the suction stage 1 and the wafer W. By this electrostatic force, the back surface of the wafer W is attracted and fixed to the surface of the suction stage 1.

次に、ESC電圧を1500Vから1000Vまで下げる(t=3〜4秒)。そして、
ESC電圧を1000Vに保持した状態で、吸着ステージ1に吸着保持されたウエーハW
に対して所定の処理を施す(t=4秒〜7秒)。ここで、所定の処理とは、例えば、ウエ
ーハWの表面に対するドライエッチング等である。
次に、吸着ステージ1上からウエーハWを脱離するステップに移行する。例えば、ES
C電圧を1000Vから−500Vまで下げて、静電チャック3aに−500Vを印加す
ると共に、静電チャック3bに500Vを印加する(t=7〜8秒)。つまり、静電チャ
ック3a及び3bに逆バイアスを印加する。そして、この逆バイアスの印加状態を一定時
間維持する(t=8〜9秒)。これにより、吸着ステージ1とウエーハWとに生じていた
分極は解消され、静電力が弱まる。次に、ESC電圧を0Vに戻す(t=9〜10秒)。
Next, the ESC voltage is lowered from 1500 V to 1000 V (t = 3 to 4 seconds). And
Wafer W sucked and held on suction stage 1 with ESC voltage held at 1000V
Is subjected to predetermined processing (t = 4 to 7 seconds). Here, the predetermined treatment is, for example, dry etching on the surface of the wafer W.
Next, the process proceeds to the step of detaching the wafer W from the suction stage 1. For example, ES
The C voltage is lowered from 1000 V to −500 V, −500 V is applied to the electrostatic chuck 3 a, and 500 V is applied to the electrostatic chuck 3 b (t = 7 to 8 seconds). That is, a reverse bias is applied to the electrostatic chucks 3a and 3b. And the application state of this reverse bias is maintained for a fixed time (t = 8-9 seconds). As a result, the polarization generated in the suction stage 1 and the wafer W is eliminated, and the electrostatic force is weakened. Next, the ESC voltage is returned to 0 V (t = 9 to 10 seconds).

その後、WF残留電荷を検出する。そして、この検出結果に基づいて、吸着ステージ1
上からのウエーハWの脱離ステップを再度行うか否かを判断する(t=10〜11秒)。
ここで、ESC電圧を0Vに戻したときのWF残留電荷が0V、又は0Vとみなせる程度
に小さい場合は、ウエーハWの脱離ステップを再度行う必要はないと判断する。また、E
SC電圧を0Vに戻したときのWF残留電荷が0Vよりも大きい、又は小さい場合は、ウ
エーハWの脱離ステップを再度行う必要が有ると判断する。この判断は例えば制御部10
が行う。
Thereafter, the WF residual charge is detected. Based on the detection result, the suction stage 1
It is determined whether or not the desorption step of the wafer W from above is performed again (t = 10 to 11 seconds).
Here, if the WF residual charge when the ESC voltage is returned to 0 V is small enough to be regarded as 0 V or 0 V, it is determined that it is not necessary to perform the wafer W desorption step again. E
If the WF residual charge when the SC voltage is returned to 0V is larger or smaller than 0V, it is determined that the wafer W desorption step needs to be performed again. This determination is made, for example, by the control unit 10.
Do.

ところで、図1及び図2に示した静電チャック装置では、WF残留電荷を、コイル7を
流れる誘導電流の大きさで把握することができる。即ち、ESC電圧を例えば−500V
から0Vに戻すと、吸着ステージ1の表面とウエーハW裏面との分極が解消され、静電チ
ャック3aから吸着ステージ1の表面に向けて見かけ上、電流Iが流れる。ここで、ES
C電圧を0Vに戻した後もウエーハWの裏面に残留する電荷が多いほど、吸着ステージ1
内の分極は解消されにくいので、電流Iは小さな値となる。そして、電流Iが小さいとい
うことは、磁界Hが小さく、その結果として、コイル7で生じる誘導電流も小さくなる。
このようにして、WF残留電荷の大きさを誘導電流の大きさで把握することができる。
Incidentally, in the electrostatic chuck device shown in FIGS. 1 and 2, the WF residual charge can be grasped by the magnitude of the induced current flowing through the coil 7. That is, the ESC voltage is set to -500V, for example
When the voltage is returned to 0 V, the polarization between the front surface of the suction stage 1 and the back surface of the wafer W is eliminated, and the current I apparently flows from the electrostatic chuck 3 a toward the front surface of the suction stage 1. Where ES
The more the charge remaining on the back surface of the wafer W after the C voltage is returned to 0 V, the more the adsorption stage 1
Since the internal polarization is difficult to be eliminated, the current I becomes a small value. When the current I is small, the magnetic field H is small, and as a result, the induced current generated in the coil 7 is also small.
In this way, the magnitude of the WF residual charge can be grasped by the magnitude of the induced current.

例えば図5に示すように、ESC電圧を−500Vから0Vに戻したときにWF残留電
荷が0Vとなるときの誘導電流をIaとする。また、ESC電圧を−500Vから0Vに
戻したときにウエーハWの裏面に正電荷が残留する(即ち、WF残留電荷>0V)ときの
誘導電流をIbとする。そして、誘導電流Iaの最大値と誘導電流Ibの最大値との差を
ΔIとする。
For example, as shown in FIG. 5, when the ESC voltage is returned from −500 V to 0 V, the induced current when the WF residual charge becomes 0 V is Ia. Further, when the ESC voltage is returned from −500 V to 0 V, an induced current when positive charge remains on the back surface of the wafer W (that is, WF residual charge> 0 V) is defined as Ib. A difference between the maximum value of the induced current Ia and the maximum value of the induced current Ib is defined as ΔI.

ここで、ΔIとWF残留電荷との間には相関があり、ΔIが大きいほどWF残留電荷は
大きい。また、ΔI=0Vのとき、WF残留電荷は0Vである。さらに、逆バイアスが高
電圧であるほど誘導電流Ia、Ibの値は大きくなり易いので、これらの差分であるΔI
の値も大きくなり易い。例えば、逆バイアスが−500Vのときよりも、−1000Vの
ときの方がΔIは大きくなり易い。
Here, there is a correlation between ΔI and the WF residual charge, and the larger the ΔI, the larger the WF residual charge. When ΔI = 0V, the WF residual charge is 0V. Furthermore, since the values of the induced currents Ia and Ib are likely to increase as the reverse bias is higher, ΔI that is the difference between these values.
The value of tends to be large. For example, ΔI tends to be larger when the reverse bias is −1000 V than when the reverse bias is −500 V.

従って、誘導電流Iaを、実際に印加することが予想される逆バイアスの電圧値ごとに
実験又はシミュレーションによって予め求めておき、これらの値を例えば記憶部13に格
納しておく。また、ΔIとWF残留電荷との関係を示す関係式についても、これを実際に
印加することが予想される逆バイアスの電圧値ごとに実験又はシミュレーションによって
予め求めておき、その関係式を例えば記憶部13に格納しておく。
Therefore, the induced current Ia is obtained in advance by experiment or simulation for each reverse bias voltage value that is expected to be actually applied, and these values are stored in the storage unit 13, for example. Also, a relational expression indicating the relation between ΔI and WF residual charge is also obtained in advance by experiment or simulation for each reverse bias voltage value that is expected to be actually applied, and the relational expression is stored, for example, Stored in the unit 13.

そして、WF残留電荷を検出するときには、実際に印加した逆バイアス(例えば、−5
00V)に対応する誘導電流Iaの値を記憶部13から読み出す。また、これと並行して
、実際に印加した逆バイアス(例えば、−500V)に対応する上記の関係式を記憶部1
3から読み出す。次に、誘導電流Ibを実際に測定し、この測定値Ibと読み出されたI
aの値からΔIを算出する。算出されたΔIを上記の関係式に代入することで、WF残留
電荷を算出することができる。このように、誘導電流Iaの値からWF残留電荷を算出す
る処理と、この算出結果に基づいて脱離ステップを再度実行するか否かを判断する処理は
、例えば制御部10が行う。
なお、この実施の形態では、図3(a)及び(b)に示すように、1回目の逆バイアス
印加ではウエーハW裏面の電荷を十分に打ち消すことができず、WF残留電荷が例えば2
00Vである場合を想定する。このような場合、逆バイアスが不測しているので、制御部
ウエーハWの脱離ステップを再度行う必要があると判断する。
When the WF residual charge is detected, the reverse bias actually applied (for example, −5
The value of the induced current Ia corresponding to 00V) is read from the storage unit 13. In parallel with this, the above relational expression corresponding to the actually applied reverse bias (for example, −500 V) is stored in the storage unit 1.
Read from 3. Next, the induced current Ib is actually measured, and the measured value Ib and the read I
ΔI is calculated from the value of a. By substituting the calculated ΔI into the above relational expression, the WF residual charge can be calculated. As described above, for example, the control unit 10 performs the process of calculating the WF residual charge from the value of the induced current Ia and the process of determining whether or not to perform the desorption step again based on the calculation result.
In this embodiment, as shown in FIGS. 3A and 3B, the charge on the back surface of the wafer W cannot be sufficiently canceled by the first reverse bias application, and the WF residual charge is, for example, 2
Assume a case of 00V. In such a case, since the reverse bias is unpredictable, it is determined that the desorption step of the control unit wafer W needs to be performed again.

図4(a)及び(b)は、ESC電圧及びWF残留電荷の経時変化の一例を示す図と表
(その2)である。図4は図3の続きであり、図4(a)の横軸はウエーハWの脱離プロ
セスを開始してからの経過時間tを示し、その縦軸は電圧値を示す。
上述のように、脱離ステップを再度実行する必要があると判断した場合は、図4(a)
及び(b)に示すように、ESC電圧を0Vから−200Vまで下げ、静電チャック3a
に−200Vを印加すると共に、静電チャック3bに200Vを印加する(t=11〜1
2秒)。そして、ESC電圧を−200Vに一定時間維持する(t=12〜13秒)。こ
れにより、吸着ステージ1とウエーハWとに残留していた分極は打ち消され、吸着ステー
ジ1とウエーハWとの間に働く静電力はさらに弱まる。
FIGS. 4A and 4B are a diagram and a table (part 2) illustrating an example of the temporal change of the ESC voltage and the WF residual charge. FIG. 4 is a continuation of FIG. 3, and the horizontal axis of FIG. 4A indicates the elapsed time t from the start of the wafer W desorption process, and the vertical axis indicates the voltage value.
As described above, when it is determined that the desorption step needs to be performed again, FIG.
And as shown in (b), the ESC voltage is lowered from 0V to -200V, and the electrostatic chuck 3a
-200V is applied to the electrostatic chuck 3b, and 200V is applied to the electrostatic chuck 3b (t = 11 to 1).
2 seconds). Then, the ESC voltage is maintained at −200 V for a certain time (t = 12 to 13 seconds). Thereby, the polarization remaining on the suction stage 1 and the wafer W is canceled out, and the electrostatic force acting between the suction stage 1 and the wafer W is further weakened.

次に、ESC電圧を0Vに戻す(t=13〜14秒)。その後、WF残留電荷を検出す
る。そして、この検出結果に基づいて、吸着ステージ1上からのウエーハWの脱離ステッ
プを再度行うか否かを判断する(t=14〜15秒)。ここで、ESC電圧を0Vに戻し
たときのWF残留電荷が0V、又は0Vとみなせる程度に小さい場合は、脱離ステップを
再度行う必要はないと判断する。また、ESC電圧を0Vに戻したときのWF残留電荷が
いまだ大きい場合には、脱離ステップを再度行う必要が有ると判断する。
Next, the ESC voltage is returned to 0 V (t = 13 to 14 seconds). Thereafter, the WF residual charge is detected. Then, based on the detection result, it is determined whether or not the desorption step of the wafer W from the suction stage 1 is performed again (t = 14 to 15 seconds). Here, when the WF residual charge when the ESC voltage is returned to 0V is small enough to be regarded as 0V or 0V, it is determined that it is not necessary to perform the desorption step again. If the WF residual charge when the ESC voltage is returned to 0 V is still large, it is determined that the desorption step needs to be performed again.

この実施の形態では、図4(a)及び(b)に示すように、2回目の逆バイアス印加後
もWF残留電荷を0Vとすることができず、その値は−100Vである場合を想定する。
このような場合は、脱離ステップを再度行う必要が有ると判断し、今度は−100VのW
F残留電荷を打ち消すように逆バイアス印加を行うことになる。
これ以降、3回目の逆バイアス印加(t=15〜18秒)と、4回目の逆バイアス印加
(t=19〜22秒)を行うが、その手順は例えば2回目の逆バイアス印加と同じである
。また、逆バイアスの回数を重ねるごとに、その印加電圧(即ち、ESC電圧)の絶対値
を徐々に小さくすると良い。WF残留電荷は、その直前に印加される電圧よりも絶対値の
小さな電圧となるので、逆バイアスの印加電圧を徐々に小さくしていくことで、WF残留
電荷を最終的に0V、又は0Vとみなせる程度に小さくすることができる。
In this embodiment, as shown in FIGS. 4A and 4B, it is assumed that the WF residual charge cannot be set to 0V even after the second reverse bias application, and the value is −100V. To do.
In such a case, it is determined that the desorption step needs to be performed again, and this time, the -100V W
The reverse bias is applied so as to cancel the F residual charge.
Thereafter, the third reverse bias application (t = 15 to 18 seconds) and the fourth reverse bias application (t = 19 to 22 seconds) are performed. The procedure is the same as the second reverse bias application, for example. is there. In addition, the absolute value of the applied voltage (that is, the ESC voltage) may be gradually reduced each time the number of reverse biases is increased. Since the WF residual charge has a smaller absolute value than the voltage applied immediately before, the WF residual charge is finally reduced to 0V or 0V by gradually decreasing the reverse bias applied voltage. It can be made as small as possible.

このように、本発明の実施の形態によれば、吸着ステージ1からウエーハWを脱離させ
る際に、ウエーハWごとに適した電圧を吸着ステージ1に印加することができ、ウエーハ
Wの裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、ウエーハWの
裏面の残留電荷を0(ゼロ)に近づけることができる。従って、ウエーハWを吸着ステー
ジ1上からスムーズに脱離させることができ、リフトピンアップ時にウエーハWが吸着ス
テージ1上で跳ねたり滑ったりしてしまう等の不具合を防止することができる。
As described above, according to the embodiment of the present invention, when the wafer W is desorbed from the suction stage 1, a voltage suitable for each wafer W can be applied to the suction stage 1. The residual charge on the back surface of the wafer W can be brought close to 0 (zero) without being affected by the presence of the insulating layer to be covered or variations in the film thickness. Accordingly, the wafer W can be smoothly detached from the suction stage 1, and problems such as the wafer W jumping or sliding on the suction stage 1 during lift pin up can be prevented.

なお、上記の実施形態では、WF残留電荷が0(ゼロ)となるときの誘導電流Iaを実
験又はシミュレーションによって予め求めておき、この値を例えば記憶部13に格納して
おく場合について説明した。そして、WF残留電荷を検出するときは、記憶部13に格納
された誘導電流Iaの値と、実際に測定される誘導電流Ibとの差であるΔIの値から、
WF残留電荷を算出することを説明した。
In the above embodiment, the case where the induced current Ia when the WF residual charge becomes 0 (zero) is obtained in advance by experiment or simulation and this value is stored in, for example, the storage unit 13 has been described. Then, when detecting the WF residual charge, from the value of ΔI that is the difference between the value of the induced current Ia stored in the storage unit 13 and the actually measured induced current Ib,
The calculation of the WF residual charge has been described.

しかしながら、本発明では、これ以外の方法でも、逆バイアス印加後のWF残留電荷を
算出することが可能である。例えば、図6(a)のステップS1からS4において、ES
C電圧が変化する際にコイル7で生じる誘導電流の積分値(つまり、移動電荷量)を測定
しておく。例えば図6(b)に示すように、ステップS1で測定された誘導電流の積分値
をc1、ステップS2で測定された誘導電流の積分値をc2、ステップS3で測定された
誘導電流の積分値をc3、ステップS4で測定された誘導電流の積分値をc4とすると、
c1及びc4は正の値、c2及びc3は負の値で表すことができる。
However, in the present invention, it is possible to calculate the WF residual charge after applying the reverse bias even by other methods. For example, in steps S1 to S4 in FIG.
The integral value (that is, the amount of moving charges) of the induced current generated in the coil 7 when the C voltage changes is measured in advance. For example, as shown in FIG. 6B, the integrated value of the induced current measured in step S1 is c1, the integrated value of the induced current measured in step S2 is c2, and the integrated value of the induced current measured in step S3. Is c3, and the integrated value of the induced current measured in step S4 is c4.
c1 and c4 can be represented by positive values, and c2 and c3 can be represented by negative values.

ここで、c1〜c4の和(即ち、正負を相殺して残った電荷量)は、WF残留電荷と相
関があり、c1〜c4の和が0のときウエーハW裏面の残留電荷は0である。また、c1
〜c4の和が正の値のときは逆バイアスが不足しており、c1〜c5の和が負の値のとき
は逆バイアスが過剰となっている。そこで、ステップS1〜S4でコイル7に生じる誘導
電流c1〜c4をそれぞれ測定し、ステップc4を終了した後でこれらc1〜c4を合算
することで、逆バイアスの過不足を判断することができる。
Here, the sum of c1 to c4 (that is, the amount of charge remaining after canceling the positive / negative) has a correlation with the WF residual charge, and when the sum of c1 to c4 is 0, the residual charge on the back surface of the wafer W is 0. . C1
The reverse bias is insufficient when the sum of .about.c4 is a positive value, and the reverse bias is excessive when the sum of c1 to c5 is a negative value. Therefore, by measuring the induced currents c1 to c4 generated in the coil 7 in steps S1 to S4, and adding these c1 to c4 after completing step c4, it is possible to determine whether the reverse bias is excessive or insufficient.

また、ステップS4における逆バイアスの印加電圧(即ち、ESC電圧)と、この印加
電圧によって生じる誘導電流の積分値c4との関係を実験又はシミュレーションによって
予め求めておき、この関係を示す式を記憶部13に格納しておく。そして、ステップS4
では、c1〜c4の和が0となるように印加電圧を設定する。このような方法によれば、
誘導電流c1〜c4の和はほぼゼロとなるので、WF残留電荷を精度良く0(ゼロ)に近
づけることができる。
Further, the relationship between the reverse bias applied voltage (ie, ESC voltage) in step S4 and the integrated value c4 of the induced current generated by this applied voltage is obtained in advance by experiment or simulation, and an equation indicating this relationship is stored in the storage unit. 13. And step S4
Then, the applied voltage is set so that the sum of c1 to c4 becomes zero. According to this method,
Since the sum of the induced currents c1 to c4 is substantially zero, the WF residual charge can be brought close to 0 (zero) with high accuracy.

実施の形態に係る静電チャック装置の構成例を示す図。The figure which shows the structural example of the electrostatic chuck apparatus which concerns on embodiment. 電流I、磁界H及びコイル7における誘導電流の発生メカニズムを示す図。The figure which shows the generation | occurrence | production mechanism of the induction current in the electric current I, the magnetic field H, and the coil 7. FIG. ESC電圧及びWF残留電荷の経時変化の一例を示す図(その1)。The figure which shows an example of a time-dependent change of an ESC voltage and WF residual charge (the 1). ESC電圧及びWF残留電荷の経時変化の一例を示す図(その2)。FIG. 2 is a diagram illustrating an example of changes over time in an ESC voltage and a WF residual charge (part 2); 誘導電流Ia、Ibの大きさを模式的に示す図。The figure which shows typically the magnitude | size of the induced currents Ia and Ib. 誘導電流が生じるステップs1〜s4と、誘導電流の積分値c1〜c4を示す図。The figure which shows step s1-s4 which an induced current produces, and the integrated value c1-c4 of an induced current.

符号の説明Explanation of symbols

1 吸着ステージ、3a、3b 静電チャック、5 直流電源、7 コイル、10 制
御部、13 記憶部、15 スイッチ、c1〜c4 誘導電流の積分値
DESCRIPTION OF SYMBOLS 1 Adsorption stage, 3a, 3b Electrostatic chuck, 5 DC power supply, 7 Coil, 10 Control part, 13 Memory | storage part, 15 Switch, c1-c4 Integral value of induced current

Claims (4)

静電力によって吸着ステージの表面にその裏面が吸着固定された半導体基板を、当該吸
着ステージから脱離させる方法であって、
前記吸着ステージに電圧を印加して、前記半導体基板の裏面に帯電している電荷を除去
するステップと、
前記電荷を除去した後も前記半導体基板の裏面に残留する残留電荷を検出するステップ
と、
検出された前記残留電荷を打ち消すような電圧を前記吸着ステージに印加して、前記半
導体基板の裏面の前記残留電荷を除去するステップと、を含むことを特徴とする半導体基
板の脱離方法。
A method of detaching a semiconductor substrate having its back surface adsorbed and fixed to the surface of an adsorption stage by electrostatic force from the adsorption stage,
Applying a voltage to the suction stage to remove the electric charge charged on the back surface of the semiconductor substrate;
Detecting residual charge remaining on the back surface of the semiconductor substrate even after the charge is removed;
Applying a voltage that cancels the detected residual charge to the adsorption stage, and removing the residual charge on the back surface of the semiconductor substrate.
前記残留電荷を検出するステップと、検出された前記残留電荷を打ち消すような前記電
圧を前記吸着ステージに印加して前記残留電荷を除去するステップと、を連続して繰り返
し行うことを特徴とする請求項1に記載の半導体基板の脱離方法。
The step of detecting the residual charge and the step of applying the voltage that cancels the detected residual charge to the adsorption stage to remove the residual charge are repeated in succession. Item 2. A method for detaching a semiconductor substrate according to Item 1.
前記吸着ステージの内部に予めコイルを設けておき、
前記残留電荷を検出するステップでは、
前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘導電流を測定し
、その測定値に基づいて前記残留電荷を算出することを特徴とする請求項1又は請求項2
に記載の半導体基板の脱離方法。
A coil is provided in advance inside the suction stage,
In the step of detecting the residual charge,
3. The residual charge is calculated based on a measured value of an induced current generated in the coil in accordance with a change in a charging state on the back surface of the semiconductor substrate.
2. A method for detaching a semiconductor substrate according to 1.
静電力によって前記吸着ステージの表面に半導体基板の裏面を吸着して固定する静電チ
ャック装置であって、
前記吸着ステージに接続された電源と、
前記吸着ステージの内部に設けられたコイルと、
前記電源及び前記コイルと配線を介して接続され、前記電源を動作させて前記吸着ステ
ージに所定の電圧を印加する制御部と、を備え、
前記制御部は、前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘
導電流を測定する機能と、その測定値に基づいて前記半導体基板の裏面に残留している残
留電荷を算出する機能と、を有することを特徴とする静電チャック装置。
An electrostatic chuck device that attracts and fixes the back surface of the semiconductor substrate to the surface of the suction stage by electrostatic force,
A power source connected to the suction stage;
A coil provided inside the suction stage;
A controller that is connected to the power source and the coil via wiring, and operates the power source to apply a predetermined voltage to the suction stage; and
The control unit calculates a residual charge remaining on the back surface of the semiconductor substrate based on a function of measuring an induced current generated in the coil in accordance with a change in a charging state on the back surface of the semiconductor substrate, and the measured value. An electrostatic chuck device having a function of
JP2007138688A 2007-05-25 2007-05-25 Semiconductor substrate detachment method and electrostatic chuck device Withdrawn JP2008294257A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007138688A JP2008294257A (en) 2007-05-25 2007-05-25 Semiconductor substrate detachment method and electrostatic chuck device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007138688A JP2008294257A (en) 2007-05-25 2007-05-25 Semiconductor substrate detachment method and electrostatic chuck device

Publications (1)

Publication Number Publication Date
JP2008294257A true JP2008294257A (en) 2008-12-04

Family

ID=40168664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007138688A Withdrawn JP2008294257A (en) 2007-05-25 2007-05-25 Semiconductor substrate detachment method and electrostatic chuck device

Country Status (1)

Country Link
JP (1) JP2008294257A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2211379A1 (en) * 2009-01-23 2010-07-28 Samsung Mobile Display Co., Ltd. Electrostatic chuck and device of manufacturing organic light emitting diode having the same
JP2013149935A (en) * 2011-12-20 2013-08-01 Tokyo Electron Ltd Withdrawal control method and plasma processing device
JP2016115759A (en) * 2014-12-12 2016-06-23 株式会社アルバック Vacuum processor and vacuum processing method
US20180182656A1 (en) * 2016-12-26 2018-06-28 Tokyo Electron Limited Measurement method, method of removing static electricity, and plasma processing apparatus
CN111863691A (en) * 2019-04-26 2020-10-30 东京毅力科创株式会社 Electricity elimination method and substrate processing device
JP7488149B2 (en) 2020-08-03 2024-05-21 株式会社アルバック Vacuum processing apparatus and vacuum processing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2211379A1 (en) * 2009-01-23 2010-07-28 Samsung Mobile Display Co., Ltd. Electrostatic chuck and device of manufacturing organic light emitting diode having the same
US8325457B2 (en) 2009-01-23 2012-12-04 Samsung Display Co., Ltd. Electrostatic chuck and device of manufacturing organic light emitting diode having the same
JP2013149935A (en) * 2011-12-20 2013-08-01 Tokyo Electron Ltd Withdrawal control method and plasma processing device
JP2016115759A (en) * 2014-12-12 2016-06-23 株式会社アルバック Vacuum processor and vacuum processing method
US20180182656A1 (en) * 2016-12-26 2018-06-28 Tokyo Electron Limited Measurement method, method of removing static electricity, and plasma processing apparatus
JP2018107265A (en) * 2016-12-26 2018-07-05 東京エレクトロン株式会社 Measurement method, neutralization method and plasma processing apparatus
US10755957B2 (en) * 2016-12-26 2020-08-25 Tokyo Electron Limited Measurement method, method of removing static electricity, and plasma processing apparatus
CN111863691A (en) * 2019-04-26 2020-10-30 东京毅力科创株式会社 Electricity elimination method and substrate processing device
JP7488149B2 (en) 2020-08-03 2024-05-21 株式会社アルバック Vacuum processing apparatus and vacuum processing method

Similar Documents

Publication Publication Date Title
JP2008294257A (en) Semiconductor substrate detachment method and electrostatic chuck device
KR102458423B1 (en) Detection method, charge neutralization method and plasma processing apparatus
US8149562B2 (en) System for decharging a wafer or substrate after dechucking from an electrostatic chuck
KR102001018B1 (en) Method for detaching sample and plasma processing device
US10975468B2 (en) Method of cleaning plasma processing apparatus
US8270142B2 (en) De-clamping wafers from an electrostatic chuck
JP4484883B2 (en) Method for treating adsorbed material
TW202303827A (en) Semiconductor processing method
TWI829915B (en) Discharging method, substrate processing method and substrate processing apparatus
JP6708358B2 (en) Plasma processing apparatus and sample separation method
JPH11297803A (en) Electrostatic suction device and method of detaching object
JP2011040658A (en) Workpiece holding apparatus, method of controlling electrostatic chuck, and method of manufacturing semiconductor device
JP4226101B2 (en) Substrate removal method from electrostatic chuck plate surface
JP3913355B2 (en) Processing method
US11658012B2 (en) Control method and plasma processing apparatus
JP4579206B2 (en) Detachment state determination method and vacuum processing apparatus
KR101526509B1 (en) Fixing chuck using lorentz force
JP3271548B2 (en) Disconnection detection method of electrostatic chuck circuit
JP2000156400A (en) Separating method and separating equipment of substrate
KR102277816B1 (en) Apparatus for treating substrate
JP2014107382A (en) Detachment method of semiconductor substrate
JP2008277706A (en) Semiconductor processing apparatus, method of detecting substrate attracting state of electrostatic chuck
JPH10163306A (en) Method and apparatus for manufacturing semiconductor device
JP2004087576A (en) Vacuum processing apparatus
Li et al. Transfer-conditon optimization of an electrochemical-based nanoimprint lithography for 1: 1 transfer of thin-film edge electrodes

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100803