JP2008287672A - 計算機システムの管理装置及び方法 - Google Patents
計算機システムの管理装置及び方法 Download PDFInfo
- Publication number
- JP2008287672A JP2008287672A JP2007134674A JP2007134674A JP2008287672A JP 2008287672 A JP2008287672 A JP 2008287672A JP 2007134674 A JP2007134674 A JP 2007134674A JP 2007134674 A JP2007134674 A JP 2007134674A JP 2008287672 A JP2008287672 A JP 2008287672A
- Authority
- JP
- Japan
- Prior art keywords
- path
- information
- processor
- paths
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
Abstract
【課題】故障箇所の適切な交換タイミングを管理者が判断できるようにする。
【解決手段】複数のプロセッサを有した複数のプロセッサモジュールと、複数のプロセッサモジュールと外部機器との間の通信のインタフェースとなる複数の入出力デバイスと、複数のプロセッサモジュールと複数の入出力デバイスが接続され複数のスイッチ部を有する接続機構とを備えた計算機システムについて、その接続機構が有する複数のスイッチ部をネットワークとして管理する。具体的には、それら複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ複数のパスを定義した管理情報を取得し、取得した管理情報を解析することで、それら複数のパスに関するパス状況を把握し、把握されたパス状況に関するパス状況情報を作成して、そのパス状況情報を出力する。
【選択図】図1
【解決手段】複数のプロセッサを有した複数のプロセッサモジュールと、複数のプロセッサモジュールと外部機器との間の通信のインタフェースとなる複数の入出力デバイスと、複数のプロセッサモジュールと複数の入出力デバイスが接続され複数のスイッチ部を有する接続機構とを備えた計算機システムについて、その接続機構が有する複数のスイッチ部をネットワークとして管理する。具体的には、それら複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ複数のパスを定義した管理情報を取得し、取得した管理情報を解析することで、それら複数のパスに関するパス状況を把握し、把握されたパス状況に関するパス状況情報を作成して、そのパス状況情報を出力する。
【選択図】図1
Description
本発明は、計算機システムを管理するための技術に関する。
例えば、基幹業務を処理するような計算機システムは、365日24時間稼動し続けるサービスを提供することが要件となる。このような計算機システムでは、該システムを構成するデバイス(例えば、CPU、メモリ等のハードウェア)で障害が発生した場合には、できる限り短時間で障害箇所(ここでは障害の発生したデバイス)の交換とサービスの復旧をする必要がある。しかし、人手によるデバイスの交換と再設定を伴うサービス復旧処理には長時間を所要し、またヒューマンエラーによる更なる遅延発生の可能性がある。
その対策の一つとして、障害が予想されるデバイスに対して予備のデバイス、つまりプールデバイスを用意し、あらかじめ計算機システムに導入しておき、稼働中のデバイスの障害発生時に自動処理によって障害箇所をプールデバイスに切替える手法が採用されることがある。
このような手法を用いることで、サービス停止を伴う故障箇所の交換が必要となる場合は少なくする事ができる。しかし、一方で、その故障箇所の交換が必要なタイミングを特定することが難しく、計算機システムの管理技術の向上が必要となる。
計算機システムの管理技術として、例えば、特許文献1と特許文献2が知られている。
特許文献1には、例えば、ホットプラグ可能なコンポーネントを計算機システムに接続した時に、接続されたホットプラグ可能なコンポーネントが壊れているか否かを検証するための技術が開示されている。
特許文献2には、例えば、計算機システムに接続されているが現在使用されていない予備のCELL(CPUや、主記憶装置(例えばメモリ)が実装されているボード)を、BIOS起動の仕組みを使って定期的に動作確認を行うための技術が開示されている。
これらの技術を用いることで、ホットプラグ可能なコンポーネント又は予備のCELLが故障した際には、その故障の状況を把握することができる。
計算機システムの停止時間長をなるべく短くするためには、システムを停止しての故障箇所の交換はできるだけ避けるべきであるし、故障箇所を交換しないとやがて計算機システムがダウンしてしまうような状況ならば、故障箇所を速やかに交換すべきである。このため、故障箇所を交換するタイミングを適切にすることが望ましい。しかし、上述した特許文献1及び2に開示されている技術では、故障箇所の特定はできるものの、適切な交換タイミングを管理者が判断することはできない。
従って、本発明の目的は、故障箇所の適切な交換タイミングを管理者が判断できるようにすることにある。
プロセッサを有したプロセッサモジュールと、プロセッサモジュールと外部機器との間の通信のインタフェースとなる入出力デバイスと、プロセッサモジュールと入出力デバイスが接続され複数のスイッチ部を有する接続機構とを備えた計算機システムについて、その接続機構が有する複数のスイッチ部をネットワークとして管理する。具体的には、それら複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ複数のパスを定義した管理情報を取得し、取得した管理情報を解析することで、それら複数のパスに関するパス状況を把握し、把握されたパス状況に関するパス状況情報を作成して、そのパス状況情報を出力する。
一つの実施形態では、上述した計算機システムを管理する管理装置が備えられる。管理装置は、複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ定義された複数のパスに関する管理情報を取得する取得部と、取得された管理情報を解析することでパス状況を把握し、把握されたパス状況に関するパス状況情報を作成する把握部と、パス状況情報を出力する出力部とを備える。出力部は、例えば、表示装置を有する遠隔の通信端末にパス状況情報を送信し、その通信端末が、そのパス状況情報を表示装置に表示しても良い。或いは、例えば、管理装置が表示装置を有し、出力部が、その表示装置にパス状況情報を表示しても良い。出力部は、パス状況情報を音声で出力しても良い。
計算機システムには、プロセッサ、プロセッサモジュール及び入出力デバイスのうちの少なくとも一つが複数個備えられていても良い。
一つの実施形態では、上記の管理情報には、どのパスにどのプロセッサが対応付けられているかを表す情報と、各パスの状態を表す情報とが含まれる。把握部は、プロセッサ(例えば、管理者から入力された情報を基に特定されたプロセッサ)についてのパス状況として、そのプロセッサに対応付けられているパスの状態を基に冗長度を把握し、パス状況情報として、その冗長度を含んだ情報を作成することができる。具体的には、例えば、把握部は、上記特定されたプロセッサに対応付けられている故障状態パスの数と、そのプロセッサに対応付けられている使用可能状態パスの数とのうちの少なくとも一方を把握することができる。また、把握部は、パス状況情報として、故障状態パスの数と、使用可能状態パスの数と、その故障状態パスの数とその使用可能状態パスの数との合計に対する使用可能状態パスの数の割合とのうちの少なくとも一つを含んだ情報を作成することができる。
一つの実施形態では、使用可能状態パスとして、使用状態パスと、未使用状態パスとがある。未使用状態パスとは、使用状態パスが故障状態パスとなった場合に使用状態パスに切り替えられ得るパスである。把握部は、上記特定されたプロセッサに対応付けられており一部共有となるパスの数をパス状況として把握し、パス状況情報として、一部共有となるパスの数を更に含んだ情報を作成することができる。一部共有のパスとは、プロセッサ(例えば上記特定されたプロセッサ)に対応付けられている未使用状態パスであって、そのプロセッサと非関連のプロセッサに対応付けられている使用状態パスが属するスイッチ部に属しているパスである。
非関連のプロセッサとは、例えば、上記特定されたプロセッサに割当てられている計算処理領域とは異なる計算処理領域に割り当てられているプロセッサである。計算処理領域は、複数のプロセッサモジュールの全部又は一部である。
一つの実施形態では、把握部は、プロセッサ(例えば上記特定されたプロセッサ)に対応付けられている各パスに属する各スイッチ部別に、そのスイッチ部が属する使用可能状態パスの数であって、そのプロセッサに対応付けられている使用可能状態パスの数である使用可能所属パス数を算出し、パス状況情報として、そのプロセッサについての使用可能状態パス数と上記算出された使用可能所属パス数とが一致するスイッチ部の数である一点障害数を更に含んだ情報を作成することができる。
一つの実施形態では、管理情報には、前記複数のパスの各々について、パスの状態を表す情報と、パスに属する二以上のスイッチ部の並びを表す情報とが含まれる。把握部は、プロセッサ(例えば上記特定されたプロセッサ)用のパス情報を作成し、そのパス管理情報に基づいて、そのプロセッサ用のスイッチ部情報を作成することができる。そのパス情報には、そのプロセッサに対応付けられている各パスについての状態を表す情報と所属する二以上のスイッチ部を表す情報とが含まれる。上記スイッチ部情報には、そのパス情報から特定される各スイッチ部について、そのスイッチ部が属する各パスの状態と、その各パスの状態から算出された使用可能所属パス数とが含まれる。
一つの実施形態では、管理情報には、どのパスにプロセッサが対応付けられているかを表す情報と、各パスの状態を表す情報とが含まれる。把握部は、パス状況として、プロセッサに対応付けられている各パスに属する各スイッチ部別に、そのスイッチ部が属する使用可能状態パスの数であって、そのプロセッサに対応付けられている使用可能状態パスの数である使用可能所属パス数を算出し、パス状況情報として、そのプロセッサについての使用可能状態パス数と上記算出された使用可能所属パス数とが一致するスイッチ部の数である一点障害数を含んだ情報を作成することができる。
一つの実施形態では、上述の接続機構は、スイッチ装置であり、複数のスイッチ部は、スイッチ装置を構成する、スイッチ機能を有した複数の部品とすることができる。
上述した複数の実施形態のうちの二以上を組み合わせることもできる。また、上述した各部(取得部、把握部及び出力部)を計算機システムに内蔵することで、管理機能を有した計算機システムを構築することも可能である。さらに、上述した各部(取得部、把握部及び出力部)は、ハードウェア、コンピュータプログラム又はそれらの組み合わせ(例えば一部をコンピュータプログラムにより実現し残りをハードウェアで実現すること)により構築することができる。コンピュータプログラムは、所定のプロセッサに読み込まれて実行される。また、コンピュータプログラムがプロセッサに読み込まれて行われる情報処理の際、適宜に、メモリ等のハードウェア資源上に存在する記憶域が使用されてもよい。また、コンピュータプログラムは、CD−ROM等の記録媒体から計算機にインストールされてもよいし、通信ネットワークを介して計算機にダウンロードされてもよい。
以下、本発明の一実施形態を、図面により詳細に説明する。
図1は、本発明の一実施形態に係る管理システムと計算機システムの構成例を示す。
計算機システム102は、複数(又は1つ)のCPUモジュール105と、複数(又は1つ)のI/O(Input/Output)デバイス111と、複数(又は1つ)のI/Oパス切替デバイス108とを備える計算処理装置である。CPUモジュール105に各種プログラムがロードされることで、計算機システム102により様々なサービスが提供される。
CPUモジュール105は、上記サービスを提供する処理の主体となる装置であり、1つ(または複数)のCPU106と、1つ(または複数)のメモリ106とを備える。CPUモジュール105は、複数(または1つ)のI/Oパス切替デバイス108を介して、I/Oデバイス111と相互に(言い換えれば通信可能に)接続される。CPU106は、計算機システム102における中央処理装置(Central Processing Unit)やマイクロプロセッサなどの処理装置である。メモリ107は、計算システム102における主記憶装置である。
I/Oパス切替デバイス108は、CPUモジュール105とI/Oデバイス111とを通信可能に接続するスイッチ装置(例えば回路基板)である。I/Oパス切替デバイス108は、複数のポートを有する。それら複数のポートのうち、CPUモジュール105が接続されるポートが、参照符号109で示されており、I/Oデバイス111に接続されるポートが、参照番号110で示されている。以下、便宜上、ポート109を「上位ポート109」と呼び、ポート110を「下位ポート110」と呼ぶことがある。上位ポート109と下位ポート110との間は、後述するようにネットワークとみなすことができ、そのネットワーク(以下、内部ネットワーク)に、上位ポート109及び下位ポート110が接続され、故に、CPUモジュール105の一部または全てと、I/Oデバイス111の一部または全てとが相互に接続される。
I/Oデバイス111は、計算機システム102を、計算機システム102の外部機器(例えば、図示しない通信ネットワーク或いはケーブルで接続されたストレージ装置)に接続するためのデバイスである。I/Oデバイス111は、例えば、Ethernet(登録商標)カードやFibre Channelカードなどであり、1つ(または複数)のポート(以下、I/Oポート)112を備える。I/Oポート112に上記外部機器が接続される。
本実施形態では、このような計算機システム102を管理する管理システム184が備えられる。管理システム184は、I/Oパス評価システム101と、I/Oパス評価システム101の入出力コンソールとなる管理端末104とを備える。
I/Oパス評価システム101は、I/Oパス評価CPUモジュール120と、記憶デバイス130を備える。I/Oパス評価システム101は、外部ネットワーク201、記憶デバイス202、ディスク媒体203などに接続されており、適宜、これら(外部ネットワーク201、記憶デバイス202、ディスク媒体203)からI/Oパス評価処理を実行するコンピュータプログラム(I/Oパス評価部123)をメモリ122にロードし、CPU121でI/Oパス評価部123を実行することで、I/Oパス評価処理を実行することができる。
I/Oパス評価システム101は、管理者103から指定されたOS領域ID(後に説明するOS領域の識別子であるOS領域ID)を含むOS領域指定情報200を管理端末104から受信し、OS領域指定情報200の受信に応答してI/Oパス評価処理を行い、該処理結果を表すI/Oパス評価結果情報900を、管理端末104へ送信する。送信されたI/Oパス評価結果情報900は、管理端末104の表示装置に表示され、管理者103に閲覧される。
I/Oパス評価CPUモジュール120は、上記I/Oパス評価処理を実行する主体の処理装置であり、CPU121とメモリ122を備える。CPU121は、メモリ122にロードされたI/Oパス評価処理部123の演算処理を行う。メモリ122は、上記ロードされたI/Oパス評価処理部123を一時的に記憶する。I/Oパス評価部123は、CPU121で演算処理されることで、記憶デバイス130にアクセスし、I/Oパス評価処理を実行する。
記憶デバイス130は、I/Oノード情報600や、I/Oパス情報700や、OS領域情報800を記憶する。これらの情報600、700及び800は、I/Oパス評価部123がI/Oパス評価処理を実行する際に必要となる情報である。これらの情報600、700及び800のうちの少なくとも一つは、計算機システム102から取得された情報であっても良いし、管理者103から管理端末104を介して入力された情報であっても良い。前者の場合、具体的には、例えば、情報600、700及び800のうちの少なくとも一つが、計算機システム102が管理する記憶資源(例えば、CPUモジュール105内のメモリ107、或いは、I/Oパス切替デバイス108内の図示しないメモリ)に記憶されており、計算機システム102の中又は外に存在する管理モジュールが、I/Oパス評価CPUモジュール120から情報取得要求を受け、その情報取得要求に応答して、上記記憶資源に記憶されている情報を、I/Oパス評価システム101に送信してもよい。
I/Oパス評価システム101は、本明細書中では、計算機システム102に直接接続する外部システムとして記載しているが、例えば、計算機システム102の一部(すなわち、計算機システム102に内蔵されるシステム)としても差し支えないし、あるいは、通信ネットワークを介して計算機システム102に接続される遠隔のシステムとしても差し支えない。
図12に、I/O切替デバイス108の構成例を示す。以下の説明では、CPUモジュール105の側を「上位側」と呼び、I/Oデバイス111の側を「下位側」と呼ぶことがある。
図12に示すように、I/O切替デバイス108には、スイッチ機能を有する複数の部品1202がある。各部品1202と、他の一以上の部品1202との間には、電気信号が流れる物理的なリンク(例えば、回路基板上にプリントされたリード、或いはケーブル)が貼られている。それら複数の部品1202と複数のリンクとの構成を、ネットワークとみなすことができる。すなわち、I/O切替デバイスを構成する部品(例えばプロセッサを含みスイッチとして機能するモジュール)を、「ノード」とみなすことができる。以下、そのノードのことを「I/Oノード」と呼ぶ。I/Oパスの一端(先頭)にあるI/Oノード1202がCPU106と接続されることで、I/Oパスの始点はCPU106となり、I/Oパスの他端(最後尾)にあるI/Oノード1202がI/Oデバイス111と接続されることで、I/Oパスの終点はI/Oデバイス111が有するI/Oポート112となる。本実施形態では、一つのI/Oパスにつき、終点となるI/Oポート112の数を二以上とすることが可能である。
次に、前述したI/Oノード情報600、I/Oパス情報700及びOS領域情報800について説明する。
まず、図6を用いて、I/Oノード情報600の構成例を説明する。なお、図6のI/Oノード情報600は、複数のI/O切替デバイス108の構成が図12に例示する構成となっている場合の情報である。以下、説明をより分かり易くするために、図12も適宜参照する。
I/Oノード情報600には、I/Oパス切替デバイス108の内部ネットワークを構成する各I/Oノードについて、I/Oノードに関する情報が記録されている。具体的には、例えば、或る一つのI/Oノード(以下、図6の説明において便宜上「当該I/Oノード」と呼ぶ)について言えば、当該I/Oノードに関する情報には、当該I/Oノードの識別子であるI/OノードID601と、当該I/Oノードの状態を表す情報である状態602と、前方ノードID603と、後方ノードID604と、当該I/Oノードが所属する(例えば、先頭、中継点、或いは最後尾となる)I/Oパスの識別子である所属I/OパスID605と、その所属I/Oパスの状態を表す情報である所属I/Oパス状態606とが含まれる。
前方ノードID603は、当該I/Oノードよりも1つ上位側にあるI/Oノードの識別子である。もし、当該I/Oノードが、I/Oパスの先頭のI/Oノードである場合には、前方ノードID603は、CPU106の識別子となる。具体的には、例えば、図12からも分かるように、当該I/Oノードが、I/Oノード:001(I/OノードID601が、「NODE_001」であるI/Oノード)である場合、I/Oノード:001より1つ上位側に存在するデバイスはCPU:001(識別子が「CPU_001」であるCPU)であるため、当該I/Oノードの前方I/OノードID603は、「CPU_001」106となる。
一方、後方ノードID604は、当該I/Oノードよりも1つ下位側にあるI/Oノードの識別子である。もし、当該I/Oノードが、I/Oパスの最後尾のI/Oノードである場合には、後方ノードID604は、I/Oポート112の識別子となる。具体的には、例えば、図12からも分かるように、当該I/Oノードが、I/Oノード:013である場合、I/Oノード:013より1つ下位側に存在するデバイスはI/Oポート:001(識別子が「I/O_001」であるI/Oポート112)、002、005及び006であるため、当該I/Oノードの後方I/OノードID604は、「I/O_001」、「I/O_002」、「I/O_005」及び「I/O_006」となる。
以上が、I/Oノード情報600についての説明である。なお、図12では、I/Oノード1202を表すブロック内の符号は、そのI/Oノード1202の識別子を表している(CPU106及びI/Oポート112についても同様である)。また、I/Oノード1202を表すブロックに重ねられているブロックの中に記載の識別子は、そのI/Oノード1202を通過するI/Oパスの識別子を表している。具体的には、例えば、ノード:001に、I/Oパス:001(識別子が「PATH_001」であるI/Oパス)〜I/Oパス:008の8本のI/Oパスが所属し、ノード:013を、I/Oパス:001、I/Oパス:017、I/Oパス:033、I/Oパス:049、I/Oパス:009、I/Oパス:025、I/Oパス:041及びI/Oパス:057の8本のI/Oパスが経由する。
次に、図7を用いて、I/Oパス情報700の構成例を説明する。
このI/Oパス情報700も、内部ネットワークの全体構成が図12に例示する構成となっている場合の情報である。すなわち、図6のI/Oノード情報600は、I/Oノードについての情報であるのに対し、図7のI/Oパス情報700は、I/Oパスについての情報であるが、内容は、実質的に同じである。そのため、例えばI/Oパス評価部123によって、I/Oノード情報600の形式を変換することでI/Oパス情報700が作成されても良いし、逆に、I/Oパス情報700の形式を変換することでI/Oノード情報600が作成されても良い。
I/Oパス情報700には、内部ネットワークを構成する複数のノード1202のうちの二以上のノード1202の並びで定義された各I/Oパスに関する情報が記録されている。具体的には、例えば、或る一つのI/Oパス(以下、図7の説明において便宜上「当該I/Oパス」と呼ぶ)について言えば、当該I/Oパスに関する情報には、当該I/Oパスの識別子であるI/OパスID701と、当該I/Oパスの状態を表す情報である状態702と、当該I/Oパスの始点となるCPU106(言い換えれば、当該I/Oパスの先頭ノードに接続されているCPU106)の識別子である始点CPU_ID703と、当該I/Oパスの終点となるI/Oポート112(言い換えれば、当該I/Oパスの最後尾ノードに接続されているI/Oデバイス111が有するI/Oポート112)の識別子である終点I/OID704と、I/Oルーティング705とが含まれる。I/Oルーティング705は、当該I/Oパスの構成を表す情報であり、具体的には、始点CPU106から終点I/Oポート112まで辿る途上にある各I/Oノードの識別子を順に並べたものである(終端には終端を示す“END”が記録されている)。
なお、図では、状態702(及び図6での所属I/Oパス状態606)として、“使用中”、“未使用”、“故障中”の3種類が示されている。
“使用中”とは、当該I/Oパスは、使用されているということを意味する。具体的には、当該I/Oパスが割当てられているCPU106から発行されたコマンド及びデータが当該I/Oパスを流れることを意味する。“使用中”である当該I/Oパスは、OS領域に割当てられているI/Oパス(以下、割当I/Oパス)である。
“未使用”とは、当該I/Oパスが、OS領域に属するCPU106に対応付けられているものの、実際には未割当て(割当て候補)のI/Oパスであることを意味する。言い換えれば、そのCPU106からコマンドが発行されても当該I/Oパスをそのコマンドが流れることが無いことを意味する。OS領域に割当てられているI/Oパスの状態702が“使用中”から“故障中”となった場合に、当該I/Oパスの状態702は、“未使用”から“使用中”に切り替えられ得る。
“故障中”とは、当該I/Oパスが所属するI/Oノードが故障中であることを意味する。
次に、図8を用いて、OS領域情報800の構成例を説明する。
本明細書中では、OS領域とは、一般の物理分割技術や論理分割技術、SMP(Symmetric Multiple Processor:対称型マルチプロセッサ)技術などを用いて構成される計算処理領域のことである。計算処理領域とは、複数のCPUモジュール105を組み合わせたうちの一部もしくは全部にあたる領域のことである。複数のCPUモジュール105を組み合わせたうちの一部とは、一つのCPUモジュール105の全部又は一部である。I/Oポート112およびI/Oパスも、OS領域単位で割り当てるため、I/Oパス評価処理の対象としてOS領域を一意に特定することで、I/Oパス評価処理で扱うCPU、I/Oポート、およびI/Oパスを特定することができる。つまり、OS領域を特定するということは、CPUとI/Oポートの組合せと、その間をつなぐI/Oパスの一群とを特定することを意味する。
OS領域情報800には、CPU106や、I/Oポート112や、I/OパスのOS(Operating System)への割当情報が記録されている。具体的には、例えば、或る一つのOS領域(以下、図8の説明において便宜上「当該OS領域」と呼ぶ)について言えば、当該OS領域についての割当情報に、当該OS領域の識別子であるOS領域ID801と、当該OS領域に割り当てられたI/Oポート112の識別子である割当I/O_ID802と、当該OS領域に割り当てられたCPUの識別子である割当CPU_ID803と、当該OS領域に割り当てられたI/Oパスの識別子である割当I/OパスID804とが含まれる(以下、OS領域に割当てられているI/Oパスを「割当I/Oパス」と呼ぶこともある)。
図13は、図12に示した内部ネットワーク構成のうちの一部分、具体的には、OS領域:002(OS領域ID801が「OS_002」であるOS領域)に関わる部分を示す。以下、図13を参照して、I/Oパス切替デバイス108で行われる処理や、I/Oパスの状態702(及び図6での所属I/Oパス状態606)を説明する(その際、適宜に、図6、図7或いは図8を参照する)。
図13では、最後尾のI/Oノードのブロックの右上には、I/Oパスの識別子が記録されているブロックが重ねられているが、そのI/Oパスの識別子は、CPU:003に割当てられている8本のI/Oパスのうちのその最後尾のI/Oノードに所属するI/Oパスの識別子である。具体的には、最後尾のI/Oノード:015にI/Oパス:035及び043が所属することが示されている。
図6乃至図8に示した情報が、I/Oパス切替デバイス108に設けられている記憶領域(例えば、各I/Oノードが有する各記憶領域、或いは、複数のI/Oノードの共有領域)に設定されている。その情報に基づいて、I/Oパス切替デバイス108では種々の処理が実行される。
例えば、OS領域:002には、CPU:003が割当てられており、CPU:003に、I/Oパス:044が割当てられている(図13ではI/Oパス:044が太線で示されている)。このため、CPU:003から発行されたコマンドは、I/Oパス:044を経由してその、I/Oパス:044の終点I/Oポート:003、004、007或いは008に送られる(すなわち、先頭I/Oノード:006が、中継点I/Oノード:010にそのコマンドを転送し、中継点I/Oノード:010が、最後尾I/Oノード:015にそのコマンドを転送し、最後尾I/Oノード:015が、終点I/Oポート:003、004、007或いは008にそのコマンドを送る)。
また、例えば、I/Oパス:044の状態702が“故障中”となった場合、状態702が“未使用”である一以上のI/Oパスの中から選択されたI/Oパスの状態702が“未使用”から“使用中”に切り替えられる(例えば、I/Oパス:044が所属するいずれかのI/Oノードに障害が発生した場合、割当I/Oパスは、I/Oパス:044からI/Oパス:043に切り替えられる)。
図2は、OS領域指定情報200の構成例を示す。この図2は、OS領域情報800における複数のOS領域ID801から、管理者103の任意のOS領域ID「OS_002」を選択した場合の図である。図2は、一つのOS領域ID801が選択された図であるが、複数のOS領域ID801が選択されても良い。管理端末104が、管理者103からの指示により、I/Oパス評価システム101のI/Oパス評価部123に対し、OS領域の一覧を表示することの要求を送信する。I/Oパス評価部123は、その要求に応答して、OS領域情報800に記録されているOS領域ID801の一覧を作成し、作成したOS領域ID801の一覧を管理端末104へ送信する(更に、OSの種類が送信されても良いし、OS領域情報800それ自体が送信されても良い)。管理端末104は、OS領域ID801の一覧を表示し、管理者103所望のOS領域ID801の指定を受け付ける。管理端末104は、管理者103から選択されたOS領域IDを含むOS領域指定情報200を、I/Oパス評価システム101に送信する。
図3は、OS領域指定情報200を受信したI/Oパス評価部123により実行される処理の流れを示すフローチャートである。以下の説明では、適宜、指定OS領域は、OS領域:002であるとする。
I/Oパス評価部123は、管理端末104より、図2で示したOS領域指定情報200を受信すると、図8で示したOS領域情報800から、指定OS領域に対応する割当CPUID803の一覧(例えば「CPU_003」)を取得する(ステップ302)。
I/Oパス評価部123は、取得した割当CPUID803の一覧から、I/Oパス評価処理が未実施の割当CPUID803を1つ取得し(ステップ303)、取得した割当CPUID803に対応したCPU106(以下、そのCPU106を、図3、図4及び図5の説明において、便宜上、「当該CPU」と呼ぶ)について、I/Oパス評価処理(ステップ304、ステップ305、ステップ306)を開始する。
I/Oパス評価処理においては、I/Oパス評価部123は、まず、取得した割当CPU_ID803(例えば「CPU_003」)を用いて、I/Oパス情報700とI/Oノード情報600を参照し、当該CPU用のI/Oパス情報1000を生成する(ステップ304)。
次に、I/Oパス評価部123は、I/Oノード情報600と、ステップ304で生成した当該CPU用のI/Oパス情報1000を参照し、当該CPU用のI/Oノード情報1100を生成する(ステップ305)。I/Oパス評価部123は、上記生成した当該CPU用のI/Oパス情報1000と当該CPU用のI/Oノード情報1100とを参照し、I/Oパス評価結果情報900を生成する(ステップ306)。
以上のステップ304乃至306により当該CPUについてI/Oパス評価処理を終えたならば、I/Oパス評価部123は、ステップ302で取得した割当CPUID803の一覧のうち、I/Oパス評価処理が未実施の割当CPU_IDがあるかどうかを判断する(ステップ307)。未実施の割当CPU_IDがある場合には(ステップ307でYES)、I/Oパス評価部123は、未実施の一つの割当CPU_IDを選択して再度ステップ303以降の処理を実行し、未実施の割当CPU_IDが無い場合には(ステップ307でNO)、一連の処理動作を終了する。
以上のような処理動作を行うことで、ステップ301で受信したOS領域指定情報200で指定されているOS領域に割り当てられているCPUに対応付けられている(つまりそのCPUを始点とした)I/Oパスについての評価をすることができる。
図4は、図3のステップ304で、当該CPU用のI/Oパス情報1000を生成する処理の流れを示すフローチャートである。
I/Oパス評価部123は、I/Oパス情報700のうち、当該CPUの識別子が始点CPU_ID703(例えば「CPU_003」)である一以上I/OパスID701(例えば「PATH_043」、「PATH_044」など)から、ステップ304の処理が未実施のI/OパスID701(例えば「PATH_043」)を1つ取得する(ステップ401)。
次に、I/Oパス評価部123は、ステップ401で取得したI/OパスID701に対応した状態702及びI/Oルーティング705をI/Oパス情報700から抽出する(ステップ402)。
ステップ402で抽出した結果、状態702が“未使用”以外であれば(ステップ403)、I/Oパス評価部123は、ステップ409以降の処理を実行する。一方、ステップ402で抽出した結果、状態702が“未使用”であれば(ステップ404)、I/Oパス評価部123は、I/Oノード情報600から、ステップ402で抽出したI/Oルーティング705を構成するI/OノードIDに対応する所属I/OパスID605(但し、ステップ401で取得したI/OパスID701以外の所属I/OパスID605)を全て取得する(ステップ405)。
次に、I/Oパス評価部123は、OS領域情報800を参照し、ステップ405で取得した所属I/OパスID605の一覧の中に、指定OS領域(例えばOS領域:002)以外のOS領域(例えばOS領域:001、003など)で、所属I/Oパス状態606が“使用中”のI/Oパスがあるか否かを判断する(ステップ406)。言い換えれば、I/Oパス評価部123は、指定OS領域以外のOS領域に割当てられているCPU106(例えばCPU:001、002、004など)に割当I/OパスID804が対応付けられており、ステップ405で取得した所属I/OパスID605の一覧の中にその割当I/OパスID804と一致する所属I/OパスID605が含まれているか否かを判断する。つまり、このステップ406では、指定OS領域以外のOS領域に関するI/Oパスの状態が参照される。
ステップ406での判断の結果、指定OS領域以外のOS領域について所属I/Oパス状態606が“使用中”のI/Oパスが無ければ(ステップ406でYES)、I/Oパス評価部123は、ステップ409以降の処理を実行する。
一方、ステップ406での判断の結果、指定OS領域以外のOS領域で所属I/Oパス状態606が“使用中”のI/Oパスがあれば(ステップ406でNO)、ステップ401で取得したI/OパスID701の状態702を“一部共有”に変更する(ステップ408)。すなわち、“使用中”、“未使用”、“故障中”及び“一部共有”のうち、“一部共有”は、この図4の処理流れにおいてI/Oパス評価部123によって検出される状態である。
“一部共有”という状態は、或るOS領域に属する或るCPU106を始点とする当該I/Oパスの状態702が“未使用”から“使用中”に切り替わった場合に、他のOS領域に属する割当I/Oパスと少なくとも一つのノードが共有されることを意味する。このため、状態が“一部共有”であるI/Oパスは、元は“未使用”のI/Oパスであって、OS領域指定情報200で指定されているOS領域ID201に対応したOS領域(以下、指定OS領域)と異なるOS領域の割当I/Oパスが所属するノードに所属しているI/Oパスである。“一部共有”という状態は、前述したように、図4の処理流れにおいて検出されるため、“一部共有”を表す値は、図6や図7に示した情報には登録されず、図10に示す当該CPU用のI/Oパス情報1000の状態1002として登録される。
I/Oパス評価部123は、ステップ401で取得したI/OパスID701と、I/OパスID701に対応した状態702と、I/OパスID701に対応したI/Oルーティング705とを、当該CPU用のI/Oパス情報1000の新しいエントリとして追加登録する(ステップ409)。もし、今回が初めての登録であり、且つ、当該CPU用のI/Oパス情報1000が無い場合には、I/Oパス評価部123は、全てがブランクの当該CPU用のI/Oパス情報1000を作成してから追加登録を行うことができる。
次に、I/Oパス評価部123は、当該CPUの識別子が始点CPUID703である一以上のI/OパスID701に、ステップ304の処理を未実施のI/OパスID701が残っているかどうかを判断する(ステップ410)。残っている場合は(ステップ401でYES)、I/Oパス評価部123は、ステップ401以降の処理を行い、残っていない場合は(ステップ401でNO)、ステップ304を終了する。
以上の図4の処理が行われることにより(つまり、図3のステップ304が終了した時点で)、当該CPU用のI/Oパス情報1000が完成する。
図10は、当該CPU用のI/Oパス情報1000の構成例を示した図である。具体的には、当該CPUがCPU:003である場合のI/Oパス情報1000を示す。当該CPU用のI/Oパス情報1000には、当該CPUについてのI/Oパスに関する情報として、I/OパスID1001と、I/Oパスの状態1002と、I/Oルーティング1003とが含まれる。これらは、それぞれ、登録されたI/OパスID701、状態702及びI/Oルーティング705である。
図13と図10とから、当該CPU:003には、8本のI/Oパスが接続されており、そのうち、I/Oパス:047、048の状態1002が、それぞれが経由するI/Oノード:012が故障中であるために“故障中”となっており、その他の6本のI/Oパス:035、036、039、040、043及び044が、使用可能I/Oパスとなっている。つまり、「使用可能I/Oパス」とは、状態1002が“故障中”以外(具体的には、“使用中”、“未使用”或いは“一部共有”)であるI/Oパスのことである。
なお、当該CPU用のI/Oパス情報1000は、例えば、メモリ122のワークエリアなどに一時記憶され、ステップ305及びステップ306で参照された後は、I/O評価部123によって消去されてもよい。
図5は、図3のステップ305で、当該CPU用のI/Oノード情報1100を生成する処理の流れを示すフローチャートである。
I/Oパス評価部123は、当該CPU用のI/Oパス情報1000のI/Oルーティング1003を構成するI/OノードIDの中から、図3のステップ305の処理が未実施のI/OノードIDを1つ取得する(ステップ501)。
次に、I/Oパス評価部123は、I/Oノード情報600を参照し、ステップ501で取得したI/OノードIDと一致するI/OノードID601に対応する所属I/OパスID605を全て取得しメモリ122に記憶させる(ステップ502)。
I/Oパス評価部123は、ステップ502で取得した所属I/OパスID605の一覧と、当該CPU用のI/Oパス情報1000におけるI/OパスID1001とを比較し、互いに一致する所属I/OパスID605のみをメモリ122に残す(ステップ503)。
I/Oパス評価部123は、ステップ503で残った所属I/OパスID605と互いに一致したI/OパスID1001に対応する状態1002(所属I/Oパス状態)をメモリ122に記憶させる(ステップ504)。
I/Oパス評価部123は、ステップ504で記憶させた所属I/Oパス状態が“使用中”、“未使用”、あるいは“一部共有”である所属I/OパスIDの数を表す情報(使用可能所属I/Oパス数)をメモリ122に記憶させる(ステップ505)。
次に、I/Oパス評価部123は、ステップ501で取得したI/OノードID、メモリ122に記憶されている所属I/OパスID605、所属I/Oパス状態、及び使用可能所属I/Oパス数を、I/Oノード情報1100の新しいエントリとして追加登録する(ステップ506)。もし、初めての登録であり、且つ、当該CPU用のI/Oノード情報1100が無い場合には、I/Oパス評価部123は、全てがブランクの当該CPU用のI/Oノード情報1100を作成してから追加登録を行うことができる。
I/Oパス評価部123は、当該CPU用のI/Oパス情報1000のI/Oルーティング1003に、ステップ305の処理を未実施のI/OノードIDが残っているかどうかを判断する(ステップ507)。残っている場合は(ステップ507でYES)、I/Oパス評価部123は、ステップ501以降の処理を行い(ステップ507)、残っていない場合は一連の処理操作を終了する(ステップ508)。
以上の図5の処理が行われることにより(つまり、図3のステップ305が終了した時点で)、当該CPU用のI/Oノード情報1100が完成する。
図11は、当該CPU用のI/Oノード情報1100の構成例を示した図である。具体的には、当該CPUがCPU:003である場合のI/Oノード情報1100を示す。
当該CPU用のI/Oノード情報1100には、当該CPUに接続される各I/Oパスを構成する各ノードに関する情報として、I/OノードID1101と、所属I/OパスID1102と、所属I/Oパス状態1102と、使用可能所属I/Oパス数1104とが含まれる。使用可能所属I/Oパス数1104は、当該CPUについてのSPOF(Single Point Of Failure:一点障害)の数を算出するために求められた情報である。
なお、当該CPU用のI/Oノード情報1100は、例えば、メモリ122のワークエリアなどに一時記憶され、ステップ306で参照された後は、I/Oパス評価部123により消去されて良い。また、図10のI/Oパス情報1000を作成すること無く、図11のI/Oノード情報1100が作成されても良いが、一旦I/Oパス情報1000を作成し、その情報1000を用いてI/Oノード情報1100を作成する方が、高速にI/Oノード情報1100を作成することが期待できる。
図9は、I/Oパス評価結果情報900の構成例を示す図である。具体的には、当該CPUがCPU:003である場合のI/Oパス評価結果情報900を示す。
I/Oパス評価結果情報900は、ステップ304で生成された当該CPU用のI/Oパス情報1000と、ステップ305で生成された当該CPU用のI/Oノード情報1100を参照して生成される情報である。
I/Oパス評価結果情報900は、I/Oパスを評価した対象であるCPU(つまり当該CPU)の識別子であるCPUID902と、その評価結果を表す情報要素である評価結果情報要素903とから構成される。また、I/Oパス評価結果情報900は、当該CPUに割り当てられているOS領域の識別子であるOS領域ID901を含んでいてもよい。このI/Oパス評価結果情報900が、管理端末104に送られ、管理端末104によって表示される。管理者は、このI/Oパス評価結果情報900を閲覧すること、故障箇所の適切な交換タイミングを判断することができる。なお、この実施形態では、交換される故障対象は、故障中のI/Oノードのみであっても良いし、故障中のI/Oノードを有したI/Oパス切替デバイス108であっても良い。
I/Oパス評価結果情報900は、CPU_ID単位、もしくはOS領域IDとCPUIDの組合せの単位で作成される。具体的には、例えば、一つの当該CPU用のI/Oパス情報1000と一つの当該CPU用のI/Oノード情報1100とから当該CPUに対応したI/Oパス評価結果情報900が作成されても良いし、指定OS領域が割当てられている複数のCPU106にそれぞれ対応したI/Oパス情報1000及びI/Oノード情報1100からI/Oパス評価結果情報900が作成されても良い。
I/Oパス評価結果情報要素903は、I/Oパス冗長度評価904とI/OパスSPOF数910を含む。
I/Oパス冗長度評価904は、I/Oパス情報1000を参照して生成される情報である。I/Oパス冗長度評価904には、状態1002が“使用中”であるI/Oパスの数を表す使用中906と、状態1002が“未使用”であるI/Oパスの数を表す未使用907と、状態1002が“一部共有”であるI/Oパスの数を表す一部共有908と、状態1002が“故障中”であるI/Oパスの数を表す故障中909とが含まれる。また、I/Oパス冗長度評価904には、使用中906、未使用907、および一部共有908がそれぞれ表すI/Oパス数の合計である使用可能I/Oパス数905が含まれる。管理者は、I/Oパス冗長度評価904を閲覧することで、指定OS領域:002が割当てられているCPU:003について、使用可能なI/Oパスの数、言いかえれば、現状のI/Oパスの冗長度を把握することができる。I/Oパス評価部123が、I/Oパス情報1000を参照することで、使用中906、未使用907、一部共有908、故障中909及び使用可能I/Oパス数905を算出するが、I/Oパス評価結果情報900に含まれる情報(言い換えれば、管理端末104に表示される情報)は、使用可能I/Oパス数905のみであっても良い。
I/OパスSPOF数910は、I/Oノード情報1100を参照して生成される情報であり、I/Oノード情報1100の使用可能所属I/Oパス数1104と、上記算出された使用可能I/Oパス数905とが互いに等しくなったI/OノードID1101の数を示している。I/OパスSPOF数910は、I/Oパス評価部123が、各使用可能所属I/Oパス数1104と上記算出された使用可能I/Oパス数905とを比較することにより、算出される。
或るI/Oノードについての使用可能所属I/Oパス数1104と、上記算出された使用可能I/Oパス数905とが互いに一致するということは、CPU:003についての使用可能I/Oパスが全て、その或るI/Oノードに所属するということ、つまり、その或るI/Oノードが一点障害となる得る部位であるということを示す。管理者は、I/OパスSPOF数910を閲覧することで、指定OS領域:002が割当てられているCPU:003について、一点障害となり得るI/Oノードの数を知ることができ、以って、現状のI/Oパスの信頼性を把握することができる。
なお、図10及び図11の例によれば、使用可能I/Oパス数905が“6”であるのに対し、複数の使用可能所属I/Oパス数1104のうちの最大の使用可能所属I/Oパス数1104が“4”である。このため、使用可能I/Oパス数905はいずれの使用可能所属I/Oパス数1104とも互いに一致することが無いので、図9に例示するように、I/OパスSPOF数910は“0”となる。
しかし、例えば、使用可能I/Oパス数905が“6”から“4”に減っており、且つ、最大の使用可能所属I/Oパス数1104が“4”が2つであれば(すなわち図11のままであれば)、使用可能I/Oパス数905“4”と互いに一致する最大の使用可能所属I/Oパス数1104“4”は2つであるため、I/OパスSPOF数910は、“2”となる。
さらに、例えば、使用可能I/Oパス数905が“4”から“2”に減っている場合、最大の使用可能所属I/Oパス数1104は、“4”から“2”以下になっている。なぜなら、使用可能I/Oパス数905よりも最大の使用可能所属I/Oパス数1104の方が大きいということは生じないためである。具体的には、例えば、使用可能I/Oパス数905が“4”から“2”に減っており、且つ、図11において、使用可能所属I/Oパス数1104が“4”から“2”に減っており他に変更が無い場合、使用可能I/Oパス数905“2”と互いに一致する最大の使用可能所属I/Oパス数1104“2”は7つあるため、I/OパスSPOF数910は、“7”となる。
以上、本発明の好適な実施形態を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこれらの実施形態にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。
101…I/Oパス評価システム、102…計算機システム、104…管理端末、105…CPUモジュール、106…CPU、107…メモリ、108…I/Oパス切替デバイス、109,110…ポート、111…I/Oデバイス、112…I/Oポート、120…I/Oパス評価CPUモジュール、121…CPU、122…メモリ、123…I/Oパス評価部、130…記憶デバイス、201…ネットワーク、202…ストレージ、203…ディスク、600…I/Oノード情報、700…I/Oパス情報、800…OS領域情報、900…I/Oパス評価結果情報
Claims (11)
- 計算機システムを管理する管理装置であって、
前記計算機システムが、
プロセッサを有したプロセッサモジュールと、
前記プロセッサモジュールと前記計算機システムの外にある外部機器との間の通信のインタフェースとなる入出力デバイスと、
前記プロセッサモジュールと前記入出力デバイスとが接続される、複数のスイッチ部で構成されたネットワークを有する接続機構と
を備え、
前記管理装置が、
前記複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ定義された複数のパスに関する管理情報を取得する取得部と、
前記取得された管理情報を解析することで、パス状況を把握し、把握されたパス状況に関するパス状況情報を作成する把握部と、
前記パス状況情報を出力する出力部と
を備える管理装置。 - 前記管理情報には、どのパスにプロセッサが対応付けられているかを表す情報と、各パスの状態を表す情報とが含まれ、
前記把握部は、前記パス状況として、前記プロセッサに対応付けられているパスの状態を基に冗長度を把握し、前記パス状況情報として、その冗長度を含んだ情報を作成する、
請求項1記載の管理装置。 - 前記計算機システム内のプロセッサは複数個であり、
使用可能状態パスとして、使用状態パスと、未使用状態パスとがあり、
未使用状態パスとは、使用状態パスが故障状態パスとなった場合に使用状態パスに切り替えられ得るパスであり、
前記把握部は、管理者から入力された情報を基に特定されたプロセッサに対応付けられており一部共有となるパスの数を前記パス状況として把握し、前記パス状況情報として、一部共有となるパスの数を更に含んだ情報を作成し、
前記一部共有のパスとは、前記特定されたプロセッサに対応付けられている未使用状態パスであって、前記特定されたプロセッサと非関連のプロセッサに対応付けられている使用状態パスが属するスイッチ部に属しているパスである、
請求項2記載の管理装置。 - 前記非関連のプロセッサとは、前記特定されたプロセッサに割当てられている計算処理領域とは異なる計算処理領域に割り当てられているプロセッサであり、
前記計算処理領域は、前記複数のプロセッサモジュールの全部又は一部である、
請求項3記載の管理装置。 - 前記把握部は、前記プロセッサに対応付けられている各パスに属する各スイッチ部別に、そのスイッチ部が属する使用可能状態パスの数であって、前記プロセッサに対応付けられている使用可能状態パスの数である使用可能所属パス数を算出し、前記パス状況情報として、前記プロセッサについての使用可能状態パス数と前記算出された使用可能所属パス数とが一致するスイッチ部の数である一点障害数を更に含んだ情報を作成する、
請求項2記載の管理装置。 - 前記管理情報には、前記複数のパスの各々について、パスの状態を表す情報と、パスに属する二以上のスイッチ部の並びを表す情報とが含まれ、
前記把握部は、前記プロセッサ用のパス情報を作成し、そのパス管理情報に基づいて、前記プロセッサ用のスイッチ部情報を作成し、
前記パス情報には、前記プロセッサに対応付けられている各パスについての状態を表す情報と所属する二以上のスイッチ部を表す情報とが含まれ、
前記スイッチ部情報には、前記パス情報から特定される各スイッチ部について、そのスイッチ部が属する各パスの状態と、その各パスの状態から算出された使用可能所属パス数とが含まれる、
請求項5記載の管理装置。 - 前記管理情報には、どのパスにプロセッサが対応付けられているかを表す情報と、各パスの状態を表す情報とが含まれ、
前記把握部は、前記パス状況として、前記プロセッサに対応付けられている各パスに属する各スイッチ部別に、そのスイッチ部が属する使用可能状態パスの数であって、そのプロセッサに対応付けられている使用可能状態パスの数である使用可能所属パス数を算出し、前記パス状況情報として、そのプロセッサについての使用可能状態パス数と前記算出された使用可能所属パス数とが一致するスイッチ部の数である一点障害数を含んだ情報を作成する、
請求項1記載の管理装置。 - 前記接続機構は、スイッチ装置であり、
前記複数のスイッチ部は、前記スイッチ装置を構成する、スイッチ機能を有した複数の部品である、
請求項1記載の管理装置。 - プロセッサを有したプロセッサモジュールと、
前記プロセッサモジュールと外部機器との間の通信のインタフェースとなる入出力デバイスと、
前記プロセッサモジュールと前記入出力デバイスとが接続される、複数のスイッチ部で構成されたネットワークを有する接続機構と
を備えた計算機システムを管理する方法であって、
前記複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ定義された複数のパスに関する管理情報を取得し、
前記取得された管理情報を解析することでパス状況を把握し、
前記把握されたパス状況に関するパス状況情報を作成し、
前記作成されたパス状況情報を表示する、
管理方法。 - プロセッサを有したプロセッサモジュールと、
前記プロセッサモジュールと外部機器との間の通信のインタフェースとなる入出力デバイスと、
前記プロセッサモジュールと前記入出力デバイスとが接続される、複数のスイッチ部で構成されたネットワークを有する接続機構と
を備えた計算機システムを管理する装置としてコンピュータを動作させるためのコンピュータプログラムであって、
前記複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ定義された複数のパスに関する管理情報を取得し、
前記取得された管理情報を解析することでパス状況を把握し、
前記把握されたパス状況に関するパス状況情報を作成し、
前記作成されたパス状況情報を出力する、
ことを前記コンピュータのプロセッサに実行させるコンピュータプログラム。 - プロセッサを有したプロセッサモジュールと、
前記プロセッサモジュールと外部機器との間の通信のインタフェースとなる入出力デバイスと、
前記プロセッサモジュールと前記入出力デバイスとが接続される、複数のスイッチ部で構成されたネットワークを有する接続機構と、
前記複数のスイッチ部のうちの二以上のスイッチ部の並びでそれぞれ定義された複数のパスに関する管理情報を取得する取得部と、
前記取得された管理情報を解析することでパス状況を把握し、把握されたパス状況に関するパス状況情報を作成する把握部と、
前記パス状況情報を出力する出力部と
を備える計算機システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007134674A JP2008287672A (ja) | 2007-05-21 | 2007-05-21 | 計算機システムの管理装置及び方法 |
US12/123,716 US20080294940A1 (en) | 2007-05-21 | 2008-05-20 | Method and device for managing computing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007134674A JP2008287672A (ja) | 2007-05-21 | 2007-05-21 | 計算機システムの管理装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008287672A true JP2008287672A (ja) | 2008-11-27 |
Family
ID=40073515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007134674A Pending JP2008287672A (ja) | 2007-05-21 | 2007-05-21 | 計算機システムの管理装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080294940A1 (ja) |
JP (1) | JP2008287672A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003167794A (ja) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | Sanのアクセスパスの診断システム |
JP2003204327A (ja) * | 2001-12-28 | 2003-07-18 | Hitachi Ltd | コンピュータシステムの管理方法、管理プログラム、記憶装置および表示装置 |
JP2005149274A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 情報処理システム、管理装置、論理デバイス選択方法及びプログラム |
JP2006148376A (ja) * | 2004-11-18 | 2006-06-08 | Mitsubishi Electric Corp | ネットワーク監視システム、ネットワーク上位監視装置、ネットワーク下位監視装置及びネットワーク監視方法 |
JP2006244016A (ja) * | 2005-03-02 | 2006-09-14 | Nec Corp | コンピュータシステム及びアクセスパスの管理方法 |
JP2006293459A (ja) * | 2005-04-06 | 2006-10-26 | Hitachi Ltd | 負荷分散コンピュータシステム、経路設定プログラム及びその方法 |
JP2007026089A (ja) * | 2005-07-15 | 2007-02-01 | Hitachi Ltd | アクセスパス管理方法及びプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570867B1 (en) * | 1999-04-09 | 2003-05-27 | Nortel Networks Limited | Routes and paths management |
US7616584B2 (en) * | 2004-11-12 | 2009-11-10 | Cisco Technology, Inc. | Minimizing single points of failure in paths with mixed protection schemes |
-
2007
- 2007-05-21 JP JP2007134674A patent/JP2008287672A/ja active Pending
-
2008
- 2008-05-20 US US12/123,716 patent/US20080294940A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003167794A (ja) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | Sanのアクセスパスの診断システム |
JP2003204327A (ja) * | 2001-12-28 | 2003-07-18 | Hitachi Ltd | コンピュータシステムの管理方法、管理プログラム、記憶装置および表示装置 |
JP2005149274A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 情報処理システム、管理装置、論理デバイス選択方法及びプログラム |
JP2006148376A (ja) * | 2004-11-18 | 2006-06-08 | Mitsubishi Electric Corp | ネットワーク監視システム、ネットワーク上位監視装置、ネットワーク下位監視装置及びネットワーク監視方法 |
JP2006244016A (ja) * | 2005-03-02 | 2006-09-14 | Nec Corp | コンピュータシステム及びアクセスパスの管理方法 |
JP2006293459A (ja) * | 2005-04-06 | 2006-10-26 | Hitachi Ltd | 負荷分散コンピュータシステム、経路設定プログラム及びその方法 |
JP2007026089A (ja) * | 2005-07-15 | 2007-02-01 | Hitachi Ltd | アクセスパス管理方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20080294940A1 (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7787388B2 (en) | Method of and a system for autonomously identifying which node in a two-node system has failed | |
JP5080140B2 (ja) | I/oデバイス切り替え方法 | |
JP5176604B2 (ja) | 通信装置および通信方法 | |
US7925817B2 (en) | Computer system and method for monitoring an access path | |
JP5828348B2 (ja) | 試験サーバ、情報処理システム、試験プログラムおよび試験方法 | |
JP4448878B2 (ja) | 障害回復環境の設定方法 | |
US20090282283A1 (en) | Management server in information processing system and cluster management method | |
JP5577953B2 (ja) | 判定プログラム、検証装置及び検証方法 | |
JP5058582B2 (ja) | ストレージデバイスのマルチパスシステム、その障害箇所特定方法及びプログラム | |
WO2013171865A1 (ja) | 管理方法及び管理システム | |
JP2011159243A (ja) | Raid装置、異常デバイス検出装置および異常デバイス検出方法 | |
JPH04351032A (ja) | ネットワーク切替制御方法 | |
JP2008287672A (ja) | 計算機システムの管理装置及び方法 | |
JP6134720B2 (ja) | 接続方法 | |
CN114124803B (zh) | 设备管理方法、装置、电子设备及存储介质 | |
CN112612201B (zh) | 自动化系统、创建自动化系统的方法和计算机可读介质 | |
JP7537137B2 (ja) | 中継装置、情報処理プログラム、情報処理方法及びストレージシステム | |
US20140156896A1 (en) | Advanced programmable interrupt controller identifier (apic id) assignment for a multi-core processing unit | |
JP5696492B2 (ja) | 故障検出装置、故障検出方法、及び、故障検出プログラム | |
JP2000132519A (ja) | 分散シミュレーションシステム | |
CN118796515B (zh) | 应用与消息队列高可用连接服务系统、方法、设备和介质 | |
JP4061549B2 (ja) | ネットワークコンピュータシステム | |
KR100604552B1 (ko) | 클러스터 시스템에서 상태 정보 및 제어 명령의 공유를통한 시스템 장애 대응방법 | |
JP2025011644A (ja) | 計算機システム及び情報の取得方法 | |
CN118075113A (zh) | 网络配置方法、装置、设备、存储介质及产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |