JP2008282887A - Liquid crystal display device and manufacturing method thereof - Google Patents
Liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2008282887A JP2008282887A JP2007124037A JP2007124037A JP2008282887A JP 2008282887 A JP2008282887 A JP 2008282887A JP 2007124037 A JP2007124037 A JP 2007124037A JP 2007124037 A JP2007124037 A JP 2007124037A JP 2008282887 A JP2008282887 A JP 2008282887A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display device
- liquid crystal
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 本発明は、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、導電率が高いソース電極あるいはドレイン電極を備えた液晶表示装置及びその製造方法を提供することにある。
【解決手段】 本発明では、液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする。さらに、本発明は、前記TFT電極において、半導体層あるいは画素電極と、前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする。
【選択図】図1
PROBLEM TO BE SOLVED: To provide a liquid crystal display device having a source electrode or a drain electrode having a high conductivity while forming an oxide film having high adhesion to a semiconductor layer or a pixel electrode to prevent oxidation of wiring materials and the like. And a manufacturing method thereof.
In the present invention, in a TFT electrode on a TFT substrate constituting a liquid crystal display device, a source electrode or a drain electrode is composed of a layer mainly composed of copper and an oxide covering the layer mainly composed of copper. It is characterized by becoming. Furthermore, the present invention is characterized in that in the TFT electrode, the semiconductor layer or the pixel electrode and the source electrode or the drain electrode are in ohmic contact.
[Selection] Figure 1
Description
液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする液晶表示装置およびその製造方法に関する。 A TFT electrode on a TFT substrate constituting a liquid crystal display device, wherein the source electrode or the drain electrode comprises a layer mainly composed of copper and an oxide covering the layer mainly composed of copper. The present invention relates to an apparatus and a manufacturing method thereof.
近年、薄くて軽量であり、しかも低電圧で駆動できる、消費電力が少ない液晶表示装置(LCD)が広く使用されるようになった。そして、この液晶表示装置は、年々大画面化し、TV画像のような動画を表示するように要求されている。それには、低抵抗で導電性の高い材料によって配線を構成する必要がある。それに応えて、近年では、この用途の配線は、アルミニウム合金よりも低抵抗である、すなわち、導電率のより高い銅(Cu)を用いて構成されている。 In recent years, liquid crystal display devices (LCDs) that are thin and lightweight and that can be driven at a low voltage and have low power consumption have been widely used. This liquid crystal display device is required to have a larger screen year by year and display a moving image such as a TV image. For this purpose, it is necessary to form the wiring with a material having low resistance and high conductivity. In response, in recent years, the wiring for this application is made of copper (Cu) having a lower resistance than that of an aluminum alloy, that is, having a higher conductivity.
このような、液晶表示装置の大画面化に伴って、ゲート配線材料は、モリブデン合金からアルミニウム合金又はアルミニウムクラッドなどへと変遷してきた。アルミニウム(Al)には、ヒロック、エレクトロマイグレーション等の問題がある。 With such an increase in screen size of the liquid crystal display device, the gate wiring material has been changed from a molybdenum alloy to an aluminum alloy or an aluminum clad. Aluminum (Al) has problems such as hillocks and electromigration.
例えば、特許文献1に開示されたように、Al−Nd合金からなる配線材料が提案され、あるいは、陽極酸化したAl、あるいは、Mo合金でクラッド化したAl、二層化したAlが使用されている。そして、このAlNd合金の場合は、抵抗率が5.1μΩ・cmであり、純Alでは2.5μΩ・cmである。 For example, as disclosed in Patent Document 1, a wiring material made of an Al—Nd alloy has been proposed, or anodized Al, Al clad with a Mo alloy, or double-layered Al is used. Yes. In the case of this AlNd alloy, the resistivity is 5.1 μΩ · cm, and in the case of pure Al, it is 2.5 μΩ · cm.
そのため、純Alを実際に用いるには、ヒロック、マイグレーション等の対策として、Ti/Al/Ti/あるいはMo/Al/Moの3層構造の配線を用いることになる。これによって、成膜の工程が増えることが問題として残る。 Therefore, in order to actually use pure Al, as a countermeasure against hillocks, migration, etc., wiring with a three-layer structure of Ti / Al / Ti / or Mo / Al / Mo is used. As a result, an increase in the number of film forming steps remains as a problem.
一方で、これらのゲート電極材料よりも低い電気抵抗を有する材料として、銅が注目されるようになった。しかしながら、銅は、LCDのTFT基板である、ガラスとの密着性が悪いことに加え、絶縁層を形成する際に、酸化され易いとの問題がある。 On the other hand, copper has attracted attention as a material having a lower electrical resistance than these gate electrode materials. However, copper has a problem that it is easily oxidized when an insulating layer is formed, in addition to poor adhesion to glass, which is a TFT TFT substrate.
そこで、このような問題を解決するために、近年、TFT−LCDでは合金化した銅配線を用いる技術が試みられている。この技術は、合金元素が、基板と反応生成物を形成することによって、基板との密着性を確保し、同時に、添加元素がCu表面で酸化物を形成することによって、Cuの耐酸化性膜として作用することを狙ったものである。 Therefore, in order to solve such problems, in recent years, a technique using an alloyed copper wiring has been attempted in the TFT-LCD. In this technique, the alloy element forms a reaction product with the substrate, thereby ensuring adhesion with the substrate, and at the same time, the additive element forms an oxide on the Cu surface, thereby forming an oxidation resistant film of Cu. It aims to act as.
しかし、提案された技術では、狙った特性が十分に発現されていない。すなわち、Cu中に合金元素が残留することによってCuの電気抵抗が高くなり、Al又はAl合金を用いた配線材料に対する優位性を示すことができなかった。 However, the proposed technology does not sufficiently exhibit the targeted characteristics. That is, the electrical resistance of Cu increases due to the alloy element remaining in Cu, and the superiority to the wiring material using Al or Al alloy cannot be shown.
さらに、特許文献2に示すように、TFT−LCDに銅配線を用いるためには、Cuと基板との間にMo合金膜を形成し、これによって基板との密着性及びバリア性を、確保する技術が考えられている。 Furthermore, as shown in Patent Document 2, in order to use a copper wiring in a TFT-LCD, a Mo alloy film is formed between Cu and the substrate, thereby ensuring adhesion and barrier properties with the substrate. Technology is considered.
しかしながら、この技術では、Mo合金を成膜する工程が増加すると共に、配線の実効抵抗が増加するという問題がある。さらに、ソース電極及びドレイン電極にはCu単層を用いているが、その安定性には問題が残る。 However, this technique has a problem that the number of steps for forming the Mo alloy increases and the effective resistance of the wiring increases. Furthermore, although a Cu single layer is used for the source electrode and the drain electrode, a problem remains in its stability.
また、特許文献3には、Cu配線に関するこれらの問題点を解決するために、Cuの周りにTaN、TiN、WNなどの高融点窒化物を形成する技術が提案されている。しかしながら、この技術では、従来の配線材料に比べるとバリア層を形成するための材料と、さらに付加的なプロセスが必要であること、及び高抵抗のバリア層を厚く成膜するため、配線の実効抵抗が上昇するという問題がある。 Patent Document 3 proposes a technique for forming high melting point nitrides such as TaN, TiN, and WN around Cu in order to solve these problems related to Cu wiring. However, this technique requires a material for forming a barrier layer and an additional process as compared with conventional wiring materials, and forms a high resistance barrier layer thickly. There is a problem that resistance increases.
また、特許文献4には、TFT−LCDの配線にCuにMg、Ti、Crのうち一種以上の元素を添加することによって密着性と耐酸化性を向上させることが開示されている。しかしながら、添加元素が配線中に残存して配線抵抗が増加するという問題がある。また、添加元素が基板の酸化物を還元し、還元された元素が配線中に拡散して配線抵抗が増大するという問題もある。 Patent Document 4 discloses that adhesion and oxidation resistance are improved by adding one or more elements of Mg, Ti, and Cr to Cu in the wiring of the TFT-LCD. However, there is a problem that the additive element remains in the wiring and the wiring resistance increases. There is also a problem that the additive element reduces the oxide of the substrate, and the reduced element diffuses into the wiring to increase the wiring resistance.
特許文献5には、Cuに0.3〜10重量%のAgを添加して、耐酸化性の向上を図ることが開示されている。しかしながら、ガラス基板との密着性が改善されておらず、液晶プロセスに耐え得る、十分な耐酸化性が得られないという問題がある。 Patent Document 5 discloses that 0.3 to 10% by weight of Ag is added to Cu to improve oxidation resistance. However, the adhesion to the glass substrate is not improved, and there is a problem that sufficient oxidation resistance that can withstand the liquid crystal process cannot be obtained.
特許文献6には、密着性を向上させるために、Cuに0.5〜5重量%のTi、Mo、Ni、Al、Agのうち少なくとも1種の元素を添加した銅合金が提案されている。しかしながら、添加元素によって配線の電気抵抗が上昇するという問題がある。 Patent Document 6 proposes a copper alloy in which at least one element selected from 0.5 to 5% by weight of Ti, Mo, Ni, Al, and Ag is added to Cu in order to improve adhesion. . However, there is a problem that the electrical resistance of the wiring is increased by the additive element.
特許文献7には、Cuに0.1〜3.0重量%のMoを添加し、Moを粒界に偏析させることで、粒界拡散による酸化を抑制することが提案されている。しかしながら、この技術はCuの耐酸化性を向上させることは出来るものの、配線抵抗が増加するという問題がある。 Patent Document 7 proposes that 0.1 to 3.0% by weight of Mo is added to Cu and segregates Mo to grain boundaries to suppress oxidation due to grain boundary diffusion. However, although this technique can improve the oxidation resistance of Cu, there is a problem that the wiring resistance increases.
特許文献8では、Cu に適切な添加元素を添加した銅合金によって、この添加元素が酸化膜を形成して保護被膜となり、Cuの酸化を抑止し、保護被膜を隣接する絶縁層との界面に形成して、相互拡散を抑止する。これによって、高導電性で、かつ、基板との密着性に優れた銅配線を提供している。さらに、この銅配線を用いた液晶表示装置を提供する。この外添加元素の一つがMnであることが好ましいとの示唆がある。しかし、この技術では、液晶表示装置に用いる配線構造、TFTの電極構造の特徴を具現化するのに十分ではない。 In Patent Document 8, a copper alloy in which an appropriate additive element is added to Cu.sub.2, the additive element forms an oxide film to form a protective film, which suppresses Cu oxidation, and places the protective film on the interface with the adjacent insulating layer. Form and deter interdiffusion. This provides a copper wiring that is highly conductive and has excellent adhesion to the substrate. Furthermore, a liquid crystal display device using this copper wiring is provided. There is a suggestion that one of the additional elements is preferably Mn. However, this technique is not sufficient to realize the characteristics of the wiring structure used in the liquid crystal display device and the electrode structure of the TFT.
特許文献9では、TFT−LCDに用いるTFT構造を提案し、Cu合金をゲート電極に適用した場合、ゲート電極が酸化膜で被覆されるTFT構造を具体的に提示している。その中で、Cuを第1の金属とすると、第2の金属にはTi,Zr,Hf,Ta,Nb,Si,B,La,Nd,Sm,Eu,Gd,Dy,Y,Yb,Ce,Mg,Th,Crの中から選ばれた少なくとも1種であると提示している。しかしながら、この第2の金属は本発明の添加元素とは異なる。 Patent Document 9 proposes a TFT structure used in a TFT-LCD, and specifically presents a TFT structure in which the gate electrode is covered with an oxide film when a Cu alloy is applied to the gate electrode. If Cu is the first metal, Ti, Zr, Hf, Ta, Nb, Si, B, La, Nd, Sm, Eu, Gd, Dy, Y, Yb, Ce are used as the second metal. , Mg, Th, and Cr. However, this second metal is different from the additive element of the present invention.
これらのいずれの文献においても、TFT電極におけるソース電極あるいはドレイン電極構造に言及していない。しかし、該ソース電極あるいはドレイン電極構造には、半導体層あるいは画素電極との高い密着性、使用される環境への耐性、ソース電極あるいはドレイン電極部の電気的接合としての安定性が求められ、液晶表示装置の重要は構成要素である。
上述したように、これらの従来技術では、Cuに合金添加元素を添加して半導体層あるいは画素電極との密着性及び耐酸化性を確保する試みがなされたが、いずれの場合も十分な結果が得られていない。また、TFT電極におけるソース電極あるいはドレイン電極構造に求められる、半導体層あるいは画素電極との高い密着性、使用される環境への耐性、ソース電極あるいはドレイン電極の電気的接合としての安定性について、十分な結果が得られていない。 As described above, in these conventional techniques, attempts have been made to ensure adhesion and oxidation resistance with a semiconductor layer or a pixel electrode by adding an alloy additive element to Cu. However, in either case, sufficient results are obtained. Not obtained. In addition, sufficient adhesion to the semiconductor layer or pixel electrode required for the structure of the source or drain electrode in the TFT electrode, resistance to the environment in which it is used, and stability as an electrical junction of the source or drain electrode are sufficient. The result is not obtained.
特に、文献8では、この銅配線を用いた液晶表示装置が示唆されているが、この示唆された技術のみでは、液晶表示装置に用いるゲート配線構造を具現化するに十分な構成を果たすことができない。また、文献9においては、ゲート電極を被覆する酸化膜は酸素雰囲気中での加熱処理によって形成される第2の金属を主体とする酸化層であることが明示されているが、本発明にあるように、加熱処理によってCu合金とそれが接するSi酸化膜とが反応してソース電極あるいはドレイン電極に酸化被膜を形成して半導体層あるいは画素電極との密着性を確保することは、まったく解明されておらず、その示唆すらない。 In particular, Document 8 suggests a liquid crystal display device using this copper wiring. However, only the suggested technique can achieve a configuration sufficient for realizing a gate wiring structure used in a liquid crystal display device. Can not. Reference 9 clearly states that the oxide film covering the gate electrode is an oxide layer mainly composed of the second metal formed by heat treatment in an oxygen atmosphere. Thus, it is completely elucidated that the Cu alloy reacts with the Si oxide film in contact with the heat treatment to form an oxide film on the source electrode or the drain electrode to ensure the adhesion with the semiconductor layer or the pixel electrode. It does not suggest that.
すなわち、Cu合金を成膜する工程を少ないプロセスで実現する、配線の実効抵抗を低下させる、および、半導体層あるいは画素電極との密着性を改善するという、これらの課題の全てを解決することが必要であるが、上述の従来技術では、これらを解決することができず、実際の製品を製造するのは困難である。 In other words, it is possible to solve all of these problems such as realizing the Cu alloy film forming process with a small number of processes, reducing the effective resistance of the wiring, and improving the adhesion with the semiconductor layer or the pixel electrode. Although necessary, the above-described conventional technology cannot solve these problems, and it is difficult to manufacture an actual product.
本発明は、かかる状況に鑑みてなされたものであって、その課題は、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、ソース電極あるいはドレイン電極を含む配線材料等の酸化を防止できると共に、アモルファス・シリコンなどの半導体層とパッシベーション層とに挟持されたソース電極あるいはドレイン電極を有するTFT構造からなる液晶表示装置及びその製造方法を提供することにある。そして、これらの課題を同時に満たし、実際の製造プロセスに適用可能な配線、電極又は端子電極(特に、ソース電極あるいはドレイン電極)を形成することである。 The present invention has been made in view of such a situation, and its problem is to form an oxide film having high adhesion to a semiconductor layer or a pixel electrode, and to oxidize wiring materials including a source electrode or a drain electrode. The present invention provides a liquid crystal display device having a TFT structure having a source electrode or a drain electrode sandwiched between a semiconductor layer of amorphous silicon or the like and a passivation layer, and a method for manufacturing the same. And it is forming the wiring, electrode, or terminal electrode (especially source electrode or drain electrode) which satisfy | fills these subjects simultaneously and can be applied to an actual manufacturing process.
以下に、本発明の目的を達成するための手段(1)〜(25)を例示する。
(1)液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする液晶表示装置。
(2)前記TFT電極において、パッシベーション層を有し、該パッシベーション層が前記ソース電極あるいはドレイン電極上に形成されていることを特徴とする前記(1)に記載の液晶表示装置。
(3)前記パッシベーション層が、窒化シリコン(SiNx)層であることを特徴とする前記(2)に記載の液晶表示装置。
(4)前記パッシベーション層が、シリコン酸化物(SiOx)層またはシリコン窒素酸化物(SiNyOx)層であることを特徴とする前記(2)に記載の液晶表示装置。
(5)前記パッシベーション層が、有機層であることを特徴とする前記(2)に記載の液晶表示装置。
(6)前記TFT電極において、半導体層と前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする前記(1)に記載の液晶表示装置。
(7)前記TFT電極において、画素電極と前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする前記(1)に記載の液晶表示装置。
(8)前記画素電極が、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)であることを特徴とする前記(7)に記載の液晶表示装置。
(9)前記酸化物の主成分がMnであり、かつ前記酸化物の副成分がCuであることを特徴とする前記(1)に記載の液晶表示装置。
(10)前記酸化物は、組成式がCuXMnYSiZO(0<X<Y,0<Z<Y)であることを特徴とする前記(1)に記載の液晶表示装置。
(11)前記銅を主体とした層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする前記(1)に記載の液晶表示装置。
(12)前記Mnの添加量が、0.5−25 at %であることを特徴とする前記(11)に記載の液晶表示装置。
(13)前記酸化物が、CuおよびSiを含むことを特徴とする前記(1)に記載の液晶表示装置。
(14)液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が半導体層とパッシベーション層に挟持された構造を有し、該ソース電極あるいはドレイン電極は、銅を主成分とした第一の層と、当該第一の層の外周部を被覆する酸化物からなる第二の層からなり、さらに該第二の層の組成式が、CuXMnYSiZO(0<X<Y,0<Z<Y)であることを特徴とする液晶表示装置。
(15)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、Pr 及びNd からなる群から選択された少なくとも1種の金属であることを特徴とする前記(14)に記載の液晶表示装置。
(16)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする前記(14)に記載の液晶表示装置。
(17)前記Mnの添加量が、0.5−25 at %であることを特徴とする前記(16)に記載の液晶表示装置。
(18)前記第二の層の主成分がMnであり、かつ前記第二の層の副成分がCuであることを特徴とする前記(14)に記載の液晶表示装置。
(19)前記第二の層が、CuおよびSiを含むことを特徴とする前記(14)に記載の液晶表示装置。
(20)液晶表示装置を構成するTFT基板上のソース電極あるいはドレイン電極において、銅を主とした銅合金層をおよそ150℃乃至400℃で加熱処理することによって、該銅合金の添加元素がガラス中の酸化珪素と反応して、該銅合金層の外周部を被覆する酸化物を形成することを特徴とする液晶表示装置の製造方法。
(21)前記銅合金層の外周部を被覆する酸化物の膜厚が、1−30nmであることを特徴とする前記(20)に記載の液晶表示装置の製造方法。
(22)有機EL表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が半導体層とパッシベーション層に挟持された構造を有し、該ソース電極あるいはドレイン電極は銅を主成分とした第一の層と、当該第一の層の外周部を被覆する酸化物からなる第二の層からなり、さらに該第二の層の組成式が、CuXMnYSiZO(0<X<Y,0<Z<Y)であることを特徴とする有機EL表示装置。
(23)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、Pr 及びNd からなる群から選択された少なくとも1種の金属であることを特徴とする前記(22)に記載の有機EL表示装置。
(24)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする前記(22)に記載の有機EL表示装置。
(25)前記Mnの添加量が、0.5−25 at %であることを特徴とする前記(22)に記載の有機EL表示装置。
Hereinafter, means (1) to (25) for achieving the object of the present invention will be exemplified.
(1) In the TFT electrode on the TFT substrate constituting the liquid crystal display device, the source electrode or the drain electrode is composed of a layer mainly composed of copper and an oxide covering the layer mainly composed of copper. Liquid crystal display device.
(2) The liquid crystal display device according to (1), wherein the TFT electrode has a passivation layer, and the passivation layer is formed on the source electrode or the drain electrode.
(3) The liquid crystal display device according to (2), wherein the passivation layer is a silicon nitride (SiNx) layer.
(4) The liquid crystal display device according to (2), wherein the passivation layer is a silicon oxide (SiOx) layer or a silicon nitrogen oxide (SiNyOx) layer.
(5) The liquid crystal display device according to (2), wherein the passivation layer is an organic layer.
(6) The liquid crystal display device according to (1), wherein in the TFT electrode, the semiconductor layer and the source electrode or the drain electrode are in ohmic contact.
(7) The liquid crystal display device according to (1), wherein in the TFT electrode, the pixel electrode and the source electrode or the drain electrode are in ohmic contact.
(8) The liquid crystal display device according to (7), wherein the pixel electrode is ITO (indium tin oxide), IZO (indium zinc oxide), or ITZO (indium tin zinc oxide).
(9) The liquid crystal display device according to (1), wherein the main component of the oxide is Mn, and the subcomponent of the oxide is Cu.
(10) The liquid crystal display device according to (1), wherein the oxide has a composition formula of Cu X Mn Y Si Z O (0 <X <Y, 0 <Z <Y).
(11) The liquid crystal display device according to (1), wherein the copper-based layer is formed of a copper alloy, and the additive element of the copper alloy is Mn.
(12) The liquid crystal display device according to (11), wherein the amount of Mn added is 0.5-25 at%.
(13) The liquid crystal display device according to (1), wherein the oxide contains Cu and Si.
(14) A TFT electrode on a TFT substrate constituting a liquid crystal display device has a structure in which a source electrode or a drain electrode is sandwiched between a semiconductor layer and a passivation layer, and the source electrode or the drain electrode contains copper as a main component. And a second layer made of an oxide covering the outer periphery of the first layer, and the composition formula of the second layer is Cu X Mn Y Si Z O (0 < A liquid crystal display device, wherein X <Y, 0 <Z <Y).
(15) The first layer is formed of a copper alloy, and the additive element of the copper alloy is a group consisting of Mn, Zn, Ga, Li, Ge, Sr, Ag, In, Sn, Ba, Pr, and Nd. The liquid crystal display device according to (14), wherein the liquid crystal display device is at least one metal selected from the group consisting of:
(16) The liquid crystal display device according to (14), wherein the first layer is formed of a copper alloy, and an additive element of the copper alloy is Mn.
(17) The liquid crystal display device according to (16), wherein the amount of Mn added is 0.5-25 at%.
(18) The liquid crystal display device according to (14), wherein the main component of the second layer is Mn, and the subcomponent of the second layer is Cu.
(19) The liquid crystal display device according to (14), wherein the second layer contains Cu and Si.
(20) In the source electrode or drain electrode on the TFT substrate constituting the liquid crystal display device, the copper alloy layer mainly composed of copper is heat-treated at about 150 ° C. to 400 ° C., so that the additive element of the copper alloy becomes glass A method for producing a liquid crystal display device, comprising: reacting with silicon oxide therein to form an oxide covering an outer peripheral portion of the copper alloy layer.
(21) The method for manufacturing a liquid crystal display device according to (20), wherein the thickness of the oxide covering the outer periphery of the copper alloy layer is 1 to 30 nm.
(22) A TFT electrode on a TFT substrate constituting an organic EL display device has a structure in which a source electrode or a drain electrode is sandwiched between a semiconductor layer and a passivation layer, and the source electrode or the drain electrode contains copper as a main component. And a second layer made of an oxide covering the outer periphery of the first layer, and the composition formula of the second layer is Cu X Mn Y Si Z O (0 < An organic EL display device, wherein X <Y, 0 <Z <Y).
(23) The first layer is formed of a copper alloy, and the additive element of the copper alloy is a group consisting of Mn, Zn, Ga, Li, Ge, Sr, Ag, In, Sn, Ba, Pr and Nd. The organic EL display device according to (22), wherein the organic EL display device is at least one metal selected from the group consisting of:
(24) The organic EL display device according to (22), wherein the first layer is formed of a copper alloy, and an additive element of the copper alloy is Mn.
(25) The organic EL display device according to (22), wherein the amount of Mn added is 0.5-25 at%.
本発明によれば、配線あるいは電極の電気抵抗率を純銅に近くし、低抵抗とし、かつ、その配線表面にCuの酸化を防止すると共に、半導体層あるいは画素電極との密着性が高い酸化被膜層を形成した銅合金の配線あるいは電極を有した液晶表示装置を実現でき、ゲート電圧パルスの伝播遅延に起因する画像のムラを抑えることができる。さらに、配線及び電極の工程を短縮し、TFT工程の簡略化に寄与し、製造コスト低減の効果を期待できる。該ソース電極あるいはドレイン電極構造を有することから、半導体層あるいは画素電極との高い密着性が得られ、該被覆酸化物により使用環境から該電極が保護され、高い耐環境性を有し、電気的にはオーミック接合を保持し電気的に接合が安定である。さらに、本発明は有機EL表示装置に同様の効果をもたらす。 According to the present invention, the electrical resistivity of the wiring or electrode is made close to that of pure copper, the resistance is reduced, and oxidation of Cu is prevented on the surface of the wiring, and the oxide film has high adhesion to the semiconductor layer or the pixel electrode. A liquid crystal display device having a copper alloy wiring or electrode in which a layer is formed can be realized, and unevenness in an image due to propagation delay of a gate voltage pulse can be suppressed. Furthermore, the process of wiring and electrodes can be shortened, contributing to simplification of the TFT process, and an effect of reducing the manufacturing cost can be expected. Due to the source electrode or drain electrode structure, high adhesion to the semiconductor layer or the pixel electrode is obtained, the electrode is protected from the use environment by the coating oxide, has high environmental resistance, and is electrically Has an ohmic contact and is electrically stable. Furthermore, the present invention brings the same effect to the organic EL display device.
以下、本発明の実施例を、図面に基づき説明する。本実施例において、TFT基板上のa−Si TFTに関する各電極及びマトリックスを構成する配線に、銅合金を適用する技術を説明する。先ず、本発明に利用される液晶表示装置について説明する。 Embodiments of the present invention will be described below with reference to the drawings. In the present embodiment, a technique of applying a copper alloy to each electrode and wiring constituting the matrix relating to the a-Si TFT on the TFT substrate will be described. First, a liquid crystal display device used in the present invention will be described.
図1は、液晶表示装置(LCD:Liquid Crystal Dsiplay)モジュールの断面の概念図を示す。液晶表示装置は大画面化の動向になり、アクティブ・マトリックス方式LCDが用いられる。それを代表するのが、薄膜トランジスタ(TFT:Thin Film Transistor)によってLCDを駆動するTFT−LCDである。図1はそのTFT−LCDモジュールを表す。その構成は、LCDパネル1、駆動回路2、バックライト3及びシャーシ4からなる。LCDパネル1は、上下に配置されたTFT基板11とカラーフィルタ(CF)基板12からなる。 FIG. 1 is a conceptual diagram of a cross section of a liquid crystal display (LCD) module. Liquid crystal display devices tend to have larger screens, and active matrix LCDs are used. A typical example is a TFT-LCD in which an LCD is driven by a thin film transistor (TFT). FIG. 1 shows the TFT-LCD module. The configuration includes an LCD panel 1, a drive circuit 2, a backlight 3, and a chassis 4. The LCD panel 1 includes a TFT substrate 11 and a color filter (CF) substrate 12 which are arranged on the upper and lower sides.
駆動回路2は、外部からLCDパネル1に電気信号を与えて駆動するものである。その構成は、LCDドライバLSI・チップ21あるいはLCDドライバLSI、多層プリント板(PCB)22、コントロール回路23からなる。LCDドライバLSIチップ21あるいはLCDドライバLSIは異方性導電性フィルムによってLCDパネルの端子電極と電気的に接続される。それに、バックライト・ユニット311および導光板39が付設され、シャーシ4によってモジュール構造が出来上がる。 The driving circuit 2 is driven by giving an electric signal to the LCD panel 1 from the outside. The configuration includes an LCD driver LSI / chip 21 or an LCD driver LSI, a multilayer printed board (PCB) 22, and a control circuit 23. The LCD driver LSI chip 21 or the LCD driver LSI is electrically connected to the terminal electrode of the LCD panel by an anisotropic conductive film. In addition, a backlight unit 311 and a light guide plate 39 are attached, and the chassis 4 completes a module structure.
図2は、LCDパネル1の断面の概念図である。TFT基板11とCF基板12の間隙に液晶層(LC層)13が形成される。その間隙は、3〜5μm程度であり、この間隙寸法は、スペーサ14をパネル内部に配置して制御する。液晶層は液状であり、周辺のシール15によって封着される。液晶層では液晶分子の配列を光学結晶として機能するように制御する。基板内面の界面に対して液晶分子を縦あるいは横に配列させる。これを配向という。 FIG. 2 is a conceptual diagram of a cross section of the LCD panel 1. A liquid crystal layer (LC layer) 13 is formed in the gap between the TFT substrate 11 and the CF substrate 12. The gap is about 3 to 5 μm, and the gap size is controlled by arranging the spacer 14 inside the panel. The liquid crystal layer is liquid and is sealed by a peripheral seal 15. In the liquid crystal layer, the arrangement of liquid crystal molecules is controlled so as to function as an optical crystal. Liquid crystal molecules are aligned vertically or horizontally with respect to the interface on the inner surface of the substrate. This is called orientation.
その配向膜17がTFT基板11及びCF基板12の内面、いわゆる、液晶層側に塗布される。さらに、偏向フィルム18および19が、TFT基板11及びCF基板12の外面に配置されている。TFT基板には、TFT111、保持容量(CS)112、画素電極113が配置される。TFT111、保持容量112、画素電極113が一つの画素の基本構成になる。一つのLCDパネルには、この画素が数100万個配置される。このため、これらの画素はTFT基板11上で配線によって、マトリックス状に接続されている。 The alignment film 17 is applied to the inner surfaces of the TFT substrate 11 and the CF substrate 12, that is, the so-called liquid crystal layer side. Further, deflection films 18 and 19 are arranged on the outer surfaces of the TFT substrate 11 and the CF substrate 12. A TFT 111, a storage capacitor (C S ) 112, and a pixel electrode 113 are disposed on the TFT substrate. The TFT 111, the storage capacitor 112, and the pixel electrode 113 form a basic configuration of one pixel. One LCD panel has several million pixels. For this reason, these pixels are connected in a matrix on the TFT substrate 11 by wiring.
対向するCF基板12には、ブラックマトリクス(BM)121、三原色(赤、緑、青)からなるカラーフィルタ(CF)122、共通電極123からなる。共通電極123については、通常、CF基板側に配置されるが、IPS液晶(In−Plane Switching Nematic Liquid Crystal)モードでは、TFT基板11に配置される。図3にIPS液晶の模式図を示す。 The opposing CF substrate 12 includes a black matrix (BM) 121, a color filter (CF) 122 composed of three primary colors (red, green, and blue), and a common electrode 123. The common electrode 123 is normally disposed on the CF substrate side, but is disposed on the TFT substrate 11 in an IPS liquid crystal (In-Plane Switching Nematic Liquid Crystal) mode. FIG. 3 shows a schematic diagram of an IPS liquid crystal.
図2において、共通電極123は透明電極であり、ITO(酸化インジウム錫)あるいはIZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)が用いられる。これを外部に引き出すため、ショート部分161によって、TFT基板11に引き出される。各電極は、接続パッド162によって駆動回路2と電気的に接続される。また、TFT基板11及びCF基板12には、光に対して透明性が要求され、硬質ガラスが用いられる。なお、図3に示すIPS液晶に関しては、USP2,701,698およびUSP5,598,285を参照されたい。 In FIG. 2, the common electrode 123 is a transparent electrode, and ITO (indium tin oxide), IZO (indium zinc oxide), or ITZO (indium tin zinc oxide) is used. In order to pull this out to the outside, it is pulled out to the TFT substrate 11 by the short portion 161. Each electrode is electrically connected to the drive circuit 2 by a connection pad 162. Further, the TFT substrate 11 and the CF substrate 12 are required to be transparent with respect to light, and hard glass is used. For the IPS liquid crystal shown in FIG. 3, refer to USP 2,701,698 and USP 5,598,285.
図4は、画素部31及びTFT部32の平面図、断面図 とその等価回路である。各画素はゲート配線33と信号配線34に接続している。従って、図4の平面図にみるように、TFT部は3種の電極であるゲート電極351、ソース電極352及びドレイン電極353を有する。ドレイン電極353はスルーホールを通して画素電極113に接続する。 FIG. 4 is a plan view, a cross-sectional view, and an equivalent circuit of the pixel portion 31 and the TFT portion 32. Each pixel is connected to a gate wiring 33 and a signal wiring 34. Therefore, as shown in the plan view of FIG. 4, the TFT portion includes a gate electrode 351, a source electrode 352, and a drain electrode 353 which are three kinds of electrodes. The drain electrode 353 is connected to the pixel electrode 113 through a through hole.
図5の断面図でわかるように、半導体はアモルファス・シリコン(a−Si)36であり、ゲート絶縁膜37は窒化シリコン(SiNX)あるいはシリコン酸化膜(SiOx)あるいはそれらの積層膜、または有機物層である。各画素部の等価回路(図6)に表わすと、TFTの各電極間には寄生容量Cgs、Cgd、Cdsが付加される。対向基板上の共通電極123との間には液晶層があり、等価回路ではClcになる。これと並列に、蓄積容量Cs が形成されている。 As can be seen from the cross-sectional view of FIG. 5, the semiconductor is amorphous silicon (a-Si) 36, and the gate insulating film 37 is silicon nitride (SiN x ), silicon oxide film (SiO x ), or a laminated film thereof, or Organic layer. In the equivalent circuit of each pixel portion (FIG. 6), parasitic capacitances C gs , C gd , C ds are added between the respective electrodes of the TFT. There is a liquid crystal layer between the common electrode 123 on the counter substrate and it is C lc in the equivalent circuit. In parallel with this, the storage capacitor C s is formed.
図7、図8、図9には、3種類のa−Si TFT構造を示す、スタガ型であるトップゲート構造、逆スタガ型であるチャネルストッパ構造、逆スタガ型であるチャネルエッチ構造がある。これらの中で、実用上は、図9のチャネルエッチ構造を用いることが多い。
[ゲート電極]
7, 8, and 9, there are a staggered top gate structure, an inverted staggered channel stopper structure, and an inverted staggered channel etch structure showing three types of a-Si TFT structures. Of these, the channel etch structure of FIG. 9 is often used in practice.
[Gate electrode]
次に、TFT電極のゲート配線に銅合金を適用する技術を説明する。アモルファス・シリコンを用いるTFT電極 では、前記したように、逆スタガ型チャネルエッチ構造を適用することが多い。この場合、ゲート電極はガラス基板上のスパッタ法で成膜し、ウエットエッチングによってパターンを形成する。その場合には、図26の断面図のように、ゲート電極は機械的ストレスを軽減するためテーパ形状を有する。 Next, a technique for applying a copper alloy to the gate wiring of the TFT electrode will be described. As described above, an inverted staggered channel etch structure is often applied to TFT electrodes using amorphous silicon. In this case, the gate electrode is formed by sputtering on a glass substrate, and a pattern is formed by wet etching. In that case, as shown in the cross-sectional view of FIG. 26, the gate electrode has a tapered shape to reduce mechanical stress.
本発明に係る銅合金の一つであるCuMnをゲート電極として用いた場合のTFT構造を説明する。ガラス基板として、例えば、無アルカリ・ガラスを使用するのが好ましい。無アルカリ・ガラスの組成の一例を以下に示す。
成分 含有率(%)
SiO2 49.0
Al2O3 11.0
B2O3 15.0
金属(Feなど)
25.0
アルカリ −
A TFT structure when CuMn, which is one of the copper alloys according to the present invention, is used as a gate electrode will be described. As the glass substrate, for example, alkali-free glass is preferably used. An example of the composition of alkali-free glass is shown below.
Component content (%)
SiO 2 49.0
Al 2 O 3 11.0
B 2 O 3 15.0
Metal (Fe etc.)
25.0
Alkali-
次に、ガラス基板上にCuMn合金のスパッタリングによりCuMn薄膜を成膜する。膜厚は約200nm程度になる。その後に、ガラス基板を微量の酸化性雰囲気中で約200―450℃以上で約3分―50時間加熱処理することにより、MnがCu中を拡散して、ガラスの界面とCuMn 薄膜の表面に2−10nmの厚みの酸化物層47を形成する。ゲート電極351とガラス基板11との界面では、CuMn中の添加元素であるMnが拡散して、該界面でガラス中のSiO2と反応し、形成される酸化物は、(Cu,Mn,Si)Oxになる。この酸化物により、ゲート電極351とガラス基板11との密着性を確保できる。さらに、酸化マンガンMnOxがCuのガラス中への拡散を防止する。 Next, a CuMn thin film is formed on the glass substrate by sputtering of a CuMn alloy. The film thickness is about 200 nm. Thereafter, the glass substrate is heat-treated at about 200 to 450 ° C. or more for about 3 minutes to 50 hours in a small amount of oxidizing atmosphere, so that Mn diffuses in Cu, and the glass interface and the surface of the CuMn thin film are diffused. An oxide layer 47 having a thickness of 2 to 10 nm is formed. At the interface between the gate electrode 351 and the glass substrate 11, Mn, which is an additive element in CuMn, diffuses and reacts with SiO 2 in the glass at the interface, and the oxide formed is (Cu, Mn, Si ) becomes O x. With this oxide, the adhesion between the gate electrode 351 and the glass substrate 11 can be secured. Furthermore, manganese oxide MnO x prevents the diffusion of Cu into the glass.
一方、CuMn膜の表面では雰囲気中の酸素と反応して数nm厚みの酸化物層(Cu,Mn)Oxを形成する。その後に、ゲート電極はウエットエッチングによりパターニングされ、その両端はテ―パ状になる。さらに、これを微量の酸素雰囲気中で約200−450℃に加熱処理して、同様にテーパ部に酸化物層47を形成する。 On the other hand, the surface of the CuMn film reacts with oxygen in the atmosphere to form an oxide layer (Cu, Mn) O x having a thickness of several nm. Thereafter, the gate electrode is patterned by wet etching, and both ends thereof are tapered. Furthermore, this is heat-processed at about 200-450 degreeC in a trace amount oxygen atmosphere, and the oxide layer 47 is similarly formed in a taper part.
ゲート電極351に酸化物層を形成する他の方法を説明する。ゲート電極の形成に続いて、ゲート絶縁膜及び半導体膜であるSiN/a−Si/n+a−Siの三層をプラズマCVD(chemical vapor deposition)(以下、単にプラズマCVDという。)によって連続的に成膜する。このときの基板温度は約300−350℃であり、加熱処理に十分な温度である。プラズマCVD装置に基板を投入する際の基板温度を約300−350℃にし、微量な酸素雰囲気中で酸化物層47を形成することができる。ガラス基板との界面では前記と同様の酸化物層が形成される。 Another method for forming an oxide layer on the gate electrode 351 is described. Following the formation of the gate electrode, three layers of SiN / a-Si / n + a-Si, which are a gate insulating film and a semiconductor film, are continuously formed by plasma CVD (chemical vapor deposition) (hereinafter simply referred to as plasma CVD). Film. The substrate temperature at this time is about 300 to 350 ° C., which is a sufficient temperature for the heat treatment. The substrate temperature when the substrate is put into the plasma CVD apparatus is set to about 300 to 350 ° C., and the oxide layer 47 can be formed in a small amount of oxygen atmosphere. An oxide layer similar to the above is formed at the interface with the glass substrate.
一方、ゲート電極351とゲート絶縁膜37の界面に形成される酸化物層47は、最終的に(Cu, Mn, Si)OX になる。この酸化物層47はゲート電極351とゲート絶縁膜37との密着性を確保し、かつ、Cuのゲート絶縁膜37への拡散を防止できる。また、ゲート絶縁膜37がSiONの場合もあり、このときには、CuMn中を拡散したMnはゲート絶縁膜37の酸素と反応して酸化膜47を形成する。この場合の酸化膜47も最終的には前記と同様に、(Cu, Mn, Si)OX になる。 On the other hand, an oxide layer 47 formed on the interface between the gate electrode 351 and the gate insulating film 37 is finally (Cu, Mn, Si) becomes O X. This oxide layer 47 can secure the adhesion between the gate electrode 351 and the gate insulating film 37 and can prevent diffusion of Cu into the gate insulating film 37. In some cases, the gate insulating film 37 is SiON. At this time, Mn diffused in CuMn reacts with oxygen in the gate insulating film 37 to form an oxide film 47. In this case, the oxide film 47 finally becomes (Cu, Mn, Si) O X as described above.
このようにして、CuMn合金中のMnは拡散して酸化物層47に固定されることから、ゲート電極351は純Cuに近くなる。純Cuの抵抗率が1.7μΩ・cmであるのに対して、微量の酸素雰囲気中で約200−250℃の加熱処理により、抵抗率2.2μΩ・cmのゲート電極を得ることができる。この値は十分にAlの抵抗率よりも低い。ゲート電極351はこの状態でゲート配線を形成することから、前記したゲート電圧パルスの伝播遅延を軽減し、その結果、シェーディングによるLCDの明るさのムラを軽減できる。 In this way, Mn in the CuMn alloy diffuses and is fixed to the oxide layer 47, so that the gate electrode 351 is close to pure Cu. While the resistivity of pure Cu is 1.7 μΩ · cm, a gate electrode having a resistivity of 2.2 μΩ · cm can be obtained by heat treatment at about 200 to 250 ° C. in a small amount of oxygen atmosphere. This value is sufficiently lower than the resistivity of Al. Since the gate electrode 351 forms the gate wiring in this state, the propagation delay of the gate voltage pulse described above can be reduced, and as a result, the uneven brightness of the LCD due to shading can be reduced.
上記技術は、ガラス基板11とゲート絶縁膜37、いわゆる異種の絶縁層に挟持されたゲート電極351あるいはゲート配線に銅合金であるCuMnを適用し、電極を被覆する酸化物層47を形成し、接する絶縁層であるガラス基板11及びゲート絶縁膜37へのCuの拡散侵入を防ぎ、かつ、ゲート電極351に接する絶縁層との密着性を確保したものである。 In the above technique, CuMn which is a copper alloy is applied to the glass substrate 11 and the gate insulating film 37, the gate electrode 351 sandwiched between so-called different types of insulating layers or the gate wiring, and the oxide layer 47 covering the electrode is formed, This prevents Cu from diffusing and penetrating into the glass substrate 11 and the gate insulating film 37 that are in contact with the insulating layer, and ensures adhesion with the insulating layer in contact with the gate electrode 351.
さらに、ゲート電極351及びゲート配線である銅合金CuMnは、Mnが被覆酸化物層47に拡散することにより純銅に近い状態となり、純銅に近い低抵抗値を実現できる。 Furthermore, the copper alloy CuMn which is the gate electrode 351 and the gate wiring is in a state close to pure copper when Mn diffuses into the coating oxide layer 47, and a low resistance value close to pure copper can be realized.
さらに、ゲート電極であるCuMn層は単層の成膜でよく、被覆する酸化物層47を形成することにより、純銅に近い低抵抗を実現し、画像のシェーディングを軽減することができる。また、従来のCu配線ではCu合金/純Cu/Cu合金の3層を成膜したのに対し、該技術においては銅合金(例えばCuMn合金)の単層の成膜でよく、この成膜工程を短縮でき、コスト低減に有効である。 Further, the CuMn layer as the gate electrode may be formed as a single layer, and by forming the oxide layer 47 to be covered, low resistance close to that of pure copper can be realized, and image shading can be reduced. Further, in the conventional Cu wiring, three layers of Cu alloy / pure Cu / Cu alloy are formed, but in this technique, a single layer of copper alloy (for example, CuMn alloy) may be formed. This is effective in reducing costs.
[ソース電極あるいはドレイン電極]
次に、本発明に係わる液晶表示装置を構成するTFT基板上のTFT電極において、銅合金(特にCuMn)をTFTのソース電極あるいはドレイン電極に適用した本発明について説明する。
[Source electrode or drain electrode]
Next, the present invention in which a copper alloy (particularly CuMn) is applied to the TFT source electrode or drain electrode in the TFT electrode on the TFT substrate constituting the liquid crystal display device according to the present invention will be described.
本発明に用いられるパッシベーション層としては、例えば、窒化シリコン(SiNx)層、シリコン酸化物(SiOx)層、シリコン窒素酸化物(SiNyOx)層または有機層などが挙げられる。該有機層としては、例えば、流動性のよいポリイミドなどが挙げられる。本発明に用いられる半導体層としては、例えば、アモルファス・シリコン(a−Si)層または不純物を含むアモルファス・シリコン(n+a−Si)層などが挙げられる。さらに、本発明に用いられる画素電極としては、例えば、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)などが挙げられる。これらのうち、ITO(酸化インジウム錫)を用いることが最も好ましい。ただし、加工性等の問題を解決する上では、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)が好ましい。 Examples of the passivation layer used in the present invention include a silicon nitride (SiNx) layer, a silicon oxide (SiOx) layer, a silicon nitrogen oxide (SiNyOx) layer, or an organic layer. Examples of the organic layer include polyimide having good fluidity. Examples of the semiconductor layer used in the present invention include an amorphous silicon (a-Si) layer or an amorphous silicon (n + a-Si) layer containing impurities. Furthermore, examples of the pixel electrode used in the present invention include ITO (indium tin oxide), IZO (indium zinc oxide), ITZO (indium tin zinc oxide), and the like. Of these, it is most preferable to use ITO (indium tin oxide). However, in order to solve problems such as workability, IZO (indium zinc oxide) or ITZO (indium tin zinc oxide) is preferable.
次に、銅合金(例えば、CuMn)をソース電極あるいはドレイン電極として適用する本発明の製造工程について、一例を挙げて説明する。 Next, an example is given and demonstrated about the manufacturing process of this invention which applies a copper alloy (for example, CuMn) as a source electrode or a drain electrode.
SiH/a−Si/n+a−Siからなる3層をドライエッチングによってパターニングした後に、スパッタリングによって 銅合金(例えば、CuMn)を成膜し、これをウエットエッチングによってソース電極あるいはドレイン電極のパターンを形成する。この後に、微量の酸素雰囲気中で約200−450℃の加熱処理をすることにより、ソース電極あるいはドレイン電極を被覆する数nm厚みの酸化物層として(Cu,Mn,Si)Oxあるいは(Cu,Mn)OX を形成する。このとき、半導体層(例えば、a−Si層)あるいは絶縁層(例えば、SiN層)とソース電極あるいはドレイン電極が接する界面では、半導体層(例えば、a−Si層)あるいは絶縁層(例えば、SiN層)に残存する酸素と銅合金(例えばCuMn合金)が反応して酸化物層を形成する。 After patterning three layers of SiH / a-Si / n + a-Si by dry etching, a copper alloy (for example, CuMn) is formed by sputtering, and a pattern of the source electrode or drain electrode is formed by wet etching. . Thereafter, a heat treatment of about 200 to 450 ° C. is performed in a small amount of oxygen atmosphere to form an oxide layer having a thickness of several nm covering the source electrode or the drain electrode as (Cu, Mn, Si) O x or (Cu , Mn) O X. At this time, at the interface where the semiconductor layer (for example, a-Si layer) or the insulating layer (for example, SiN layer) and the source electrode or the drain electrode are in contact, the semiconductor layer (for example, a-Si layer) or the insulating layer (for example, SiN) Oxygen remaining in the layer) reacts with a copper alloy (for example, a CuMn alloy) to form an oxide layer.
続いて、TFTのチャネルを形成した後に、パッシベーション膜(例えば、SiN層)を基板温度約250−300℃でプラズマCVDによって成膜し、パターニングする。この過程において、基板温度約250−300℃のプロセスを経ることにより、酸化物層は、最終的に数nm厚みの(Cu,Mn,Si)Ox になる。または、ソース電極あるいはドレイン電極をパターニングした後、特別の加熱処理をすることなくパッシベーション膜を形成するときは、約250−300℃の基板加熱によってMnが拡散し酸化物層が形成されて、ソース電極あるいはドレイン電極に被覆層が形成される。 Subsequently, after forming the channel of the TFT, a passivation film (for example, a SiN layer) is formed by plasma CVD at a substrate temperature of about 250 to 300 ° C. and patterned. In this process, the oxide layer finally becomes (Cu, Mn, Si) O x having a thickness of several nanometers through a process at a substrate temperature of about 250 to 300 ° C. Alternatively, after patterning the source electrode or the drain electrode, when forming a passivation film without special heat treatment, Mn diffuses by heating the substrate at about 250 to 300 ° C., and an oxide layer is formed. A coating layer is formed on the electrode or drain electrode.
この結果得られた酸化物層によって、絶縁層及び半導体層と、ソース電極あるいはドレイン電極との密着性が確保される。さらに、半導体層(例えば、n+a−Si層)と、ソース電極あるいはドレイン電極との電気的な接続においては、酸化物層が数nm厚みの高抵抗層として機能するので、電気的な接続においてオーミック接合を阻害することにはならない。 The oxide layer obtained as a result ensures adhesion between the insulating layer and the semiconductor layer and the source or drain electrode. Furthermore, in the electrical connection between the semiconductor layer (for example, the n + a-Si layer) and the source electrode or the drain electrode, the oxide layer functions as a high resistance layer having a thickness of several nanometers. It does not interfere with conjugation.
ソース電極あるいはドレイン電極と半導体層(例えば、n+a−Si層)との界面において酸化物被膜層が形成されるが、ここでの絶縁膜(例えば、窒化シリコン)と半導体層(例えば、アモルファス・シリコン)とに挟持された銅合金(例えば、CuMn)からなる薄膜は、加熱処理によって絶縁膜(例えば、窒化シリコン)と半導体層(例えば、アモルファス・シリコン)の界面に酸化物層を形成し、その組成は(Cu,Mn,Si)OX になる。 An oxide film layer is formed at the interface between the source or drain electrode and the semiconductor layer (for example, n + a-Si layer). Here, the insulating film (for example, silicon nitride) and the semiconductor layer (for example, amorphous silicon) A thin film made of a copper alloy (for example, CuMn) sandwiched between and an oxide layer forms an oxide layer at the interface between an insulating film (for example, silicon nitride) and a semiconductor layer (for example, amorphous silicon) by heat treatment. composition becomes (Cu, Mn, Si) O X.
さらに、該界面の酸化物層には、CuとSiが銅合金薄膜及びシリコン薄膜から相互に拡散しており、これによって、該酸化物層は高抵抗層として作用し、オーミック接合の接続は確保される。さらに、TFT基板あるいはTFT−LCDパネル完成後のエージングによって、数10Vの電圧が印加されることにより、膜厚が数nmと薄い該酸化物層は絶縁破壊し、結果として該酸化物層の導通が取れて、該酸化物層を介してオーミック接合の接続は確保される。 Furthermore, Cu and Si are diffused from the copper alloy thin film and the silicon thin film in the oxide layer at the interface, thereby the oxide layer acts as a high resistance layer and secures an ohmic junction connection. Is done. Furthermore, when a voltage of several tens of volts is applied by aging after completion of the TFT substrate or the TFT-LCD panel, the oxide layer as thin as several nanometers breaks down, resulting in conduction of the oxide layer. And the connection of the ohmic junction is secured through the oxide layer.
さらに、ソース電極あるいはドレイン電極は、前記したのと同様に純Cuに近い低抵抗となり、伝播遅延による不具合を軽減できる。さらにまた、銅合金(例えば、CuMn)の単層を成膜することでよく、従来に比較して、成膜工程を短縮し、コスト低減に有効である。 Further, the source electrode or the drain electrode has a low resistance close to that of pure Cu, as described above, and can reduce problems due to propagation delay. Furthermore, a single layer of a copper alloy (for example, CuMn) may be formed, which is effective for shortening the film forming process and reducing the cost as compared with the conventional case.
次に、本発明である液晶表示装置におけるTFT電極のソース電極あるいはドレイン電極の例を、図10、図11、図12および図13に基づいて説明する。 Next, examples of the source electrode or drain electrode of the TFT electrode in the liquid crystal display device according to the present invention will be described with reference to FIGS. 10, 11, 12, and 13. FIG.
図10は、半導体層がアモルファス・シリコン(a−Si)層36および不純物を含むアモルファス・シリコン(n+a−Si)層45であって、かつゲート電極351の周囲に酸化物層47を有する場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。 FIG. 10 shows a case where the semiconductor layer is an amorphous silicon (a-Si) layer 36 and an amorphous silicon (n + a-Si) layer 45 containing impurities and an oxide layer 47 around the gate electrode 351. FIG. 3 is a diagram showing a source and drain electrode structure coated with an oxide layer 46.
図11は、半導体層がアモルファス・シリコン(a−Si) 層36および不純物を含むアモルファス・シリコンn+a−Si層45であって、ゲート電極351の周囲に酸化物層を有さない場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。 FIG. 11 shows an oxidation in the case where the semiconductor layer is an amorphous silicon (a-Si) layer 36 and an amorphous silicon n + a-Si layer 45 containing impurities and does not have an oxide layer around the gate electrode 351. 3 is a diagram showing a source electrode and drain electrode structure coated with a physical layer 46. FIG.
図12は、半導体層がアモルファス・シリコンa−Si 層36であって、かつゲート電極351の周囲に酸化物層47を有する場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。 FIG. 12 shows a source and drain electrode structure coated with an oxide layer 46 when the semiconductor layer is an amorphous silicon a-Si layer 36 and has an oxide layer 47 around the gate electrode 351. FIG.
図13は、半導体層がアモルファス・シリコンa−Si 層36であって、ゲート電極351の周囲に酸化物層を有さない場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。 FIG. 13 shows a source and drain electrode structure coated with an oxide layer 46 when the semiconductor layer is an amorphous silicon a-Si layer 36 and does not have an oxide layer around the gate electrode 351. FIG.
上記に例示した本発明のTFT電極構造の製造プロセスは、例えば次のとおりである。まず、半導体層(例えば、アモルファス・シリコンa−Si 層36あるいは不純物を含むアモルファス・シリコンn+a−Si層)45の上部面に約1−2nmの薄い酸化シリコン層SiOxを形成した後に、銅合金(例えば、CuMn)の薄膜を形成し、約200℃〜350℃の熱処理をすることによって、半導体層(例えば、a−Si層あるいはn+a−Si層)と銅合金(例えば、CuMn)との中間層にMnがCuMn層から移動して、MnOxを主体とする酸化物層である(Mn, Cu, Si)Ox 層を数nmの厚みで形成する。 The manufacturing process of the TFT electrode structure of the present invention exemplified above is as follows, for example. First, after forming a thin silicon oxide layer SiOx of about 1-2 nm on the upper surface of the semiconductor layer 45 (for example, amorphous silicon a-Si layer 36 or amorphous silicon n + a-Si layer containing impurities), a copper alloy ( For example, an intermediate layer of a semiconductor layer (for example, an a-Si layer or an n + a-Si layer) and a copper alloy (for example, CuMn) is formed by forming a thin film of CuMn) and performing a heat treatment at about 200 ° C. to 350 ° C. Mn moves from the CuMn layer to form an (Mn, Cu, Si) Ox layer having a thickness of several nm, which is an oxide layer mainly composed of MnOx.
該酸化物層は電気的に高抵抗層であり、半導体層(例えば、アモルファス・シリコン層あるいは不純物を含むアモルファス・シリコン)と銅を主体としたソース電極352あるいはドレイン電極353との界面は、電気的にオーミック接合として接続される。 The oxide layer is an electrically high resistance layer, and the interface between the semiconductor layer (for example, an amorphous silicon layer or amorphous silicon containing impurities) and the source electrode 352 or the drain electrode 353 mainly composed of copper is electrically connected to the oxide layer. Connected as an ohmic junction.
該界面に膜厚約1〜2nmの薄い該酸化シリコン層SiOxを形成する手段としては、オゾン酸化法あるいはプラズマ酸化法などが挙げられる。あるいは、水蒸気の噴霧によって、該アモルファス・シリコンa−Si層あるいは不純物を含むアモルファス・シリコンn+a−Si層の上部面に水酸化基 (−OH) を付着させる手段も有効である。 Examples of means for forming the thin silicon oxide layer SiOx having a thickness of about 1 to 2 nm on the interface include an ozone oxidation method and a plasma oxidation method. Alternatively, a means for attaching a hydroxyl group (—OH) to the upper surface of the amorphous silicon a-Si layer or the amorphous silicon n + a-Si layer containing impurities by spraying water vapor is also effective.
次に、本発明である上記TFT電極構造において、ソース電極あるいはドレイン電極と画素電極(ITO)とがオーミック接合していることを実証している図14、並びにソース電極あるいはドレイン電極と非晶質Si(a−Si)とがオーミック接合していることを実証している図15について説明する。 Next, in the TFT electrode structure according to the present invention, FIG. 14 demonstrating that the source or drain electrode and the pixel electrode (ITO) are in ohmic contact, and the source or drain electrode and the amorphous structure. Reference is made to FIG. 15 demonstrating that Si (a-Si) is in ohmic contact.
本発明であるTFT電極構造において、ソース電極あるいはドレイン電極構造では、電気的な接合の安定性が求められる。それには、各接合部が電気的にオーミック接合であることが望ましい。本発明になる、銅を主体としたソース電極あるいはドレイン電極は酸化マンガンを主とした酸化物層で被覆されている。このように薄い酸化物層が介在するが、安定したオーミック接合を示す。その実験例を以下に示す。TRANSFER LENGTH METHOD(TLM法)で測定した接触抵抗の結果である。 In the TFT electrode structure according to the present invention, the stability of electrical bonding is required for the source electrode or drain electrode structure. For this purpose, it is desirable that each junction is electrically ohmic junction. The source electrode or drain electrode mainly composed of copper according to the present invention is covered with an oxide layer mainly composed of manganese oxide. Although a thin oxide layer is interposed as described above, a stable ohmic junction is exhibited. An example of the experiment is shown below. It is a result of the contact resistance measured by TRANSFER LENGTH METHOD (TLM method).
図14は、Cu−4at.%Mnを透明電極(ITO)基板上に約200nmの厚さで成膜したものを示す。基板上には開孔系が約0.5ミリ、孔の端部の距離が約0.5ミリ(孔の中心間の距離は約1ミリ)のモリブデンマスクを置いて、それからCu−Mnを成膜した。よって、丸い電極が等間隔で形成されている。一方、図15は、Cu−4at.%Mnを非晶質Si(a−Si)に成膜したものを示す。 14 shows Cu-4at. 1 shows a film of% Mn formed on a transparent electrode (ITO) substrate with a thickness of about 200 nm. A molybdenum mask with an opening system of about 0.5 mm and a distance between the ends of the holes of about 0.5 mm (the distance between the centers of the holes is about 1 mm) is placed on the substrate, and then Cu—Mn is deposited. A film was formed. Therefore, round electrodes are formed at equal intervals. On the other hand, FIG. 1 shows a film of% Mn formed on amorphous Si (a-Si).
図14および図15では、異なる二つの電極にプローバを接触させてI−V特性を測定した結果を示した。電極間の間隔を変えてI−V特性を求めた。この測定結果からコンタクト抵抗値が得ることができた。 FIG. 14 and FIG. 15 show the results of measuring IV characteristics by contacting a prober with two different electrodes. The IV characteristics were obtained by changing the interval between the electrodes. The contact resistance value could be obtained from this measurement result.
図14は、CuMnを薄膜形成した後温度250℃で30分熱処理した場合並びにCuMnを薄膜形成した後処理を行っていない場合(以下、この条件をAs−depという。)での、ソース電極あるいはドレイン電極(CuMn)と画素電極(ITO)との間のI−V特性を示したものである。図15は、CuMnを薄膜形成した後温度200℃で30分熱処理した場合並びにAs−depでの、ソース電極あるいはドレイン電極(CuMn)と非晶質Si(a−Si)との間のI−V特性を示したものである。 FIG. 14 shows a case where the source electrode or the heat treatment is performed at a temperature of 250 ° C. for 30 minutes after the CuMn thin film is formed and when the post-treatment is not performed after the CuMn thin film is formed (hereinafter, this condition is referred to as As-dep). The IV characteristics between the drain electrode (CuMn) and the pixel electrode (ITO) are shown. FIG. 15 shows a case where CuMn is formed into a thin film and then heat-treated at a temperature of 200 ° C. for 30 minutes and I-deposition between the source or drain electrode (CuMn) and amorphous Si (a-Si) at As-dep. V characteristics are shown.
これらの図においてI−V関係が比例直線であるので、接合がオーミック接合であると実証されている。従って、この図の全ての条件でオーミック接合が成り立っている。 In these figures, since the IV relationship is a proportional straight line, it is proved that the junction is an ohmic junction. Therefore, an ohmic junction is established under all conditions in this figure.
次に、液晶表示装置において、TFT−LCDパネルと駆動回路であるドライバLSIと接続する、外部への引出し用の電極端子に、この銅合金を適用する内容について説明する。液晶表示装置のTFT−LCDにおいて、CuMnに代表される銅配線を用いたゲート配線及び信号配線の電極端子33は、後述の製造工程を経ることによって、配線を酸化物47によって被覆した構造を成す。 Next, the contents of applying this copper alloy to the electrode terminal for leading to the outside, which is connected to the TFT-LCD panel and the driver LSI as the driving circuit in the liquid crystal display device, will be described. In a TFT-LCD of a liquid crystal display device, a gate wiring using a copper wiring represented by CuMn and an electrode terminal 33 of a signal wiring have a structure in which the wiring is covered with an oxide 47 through a manufacturing process described later. .
この酸化物47は酸化マンガンを主体としており、これに銅(Cu)あるいは珪素(Si)等が含まれることがある。これによって、大気雰囲気に対して安定であり、さらに、駆動回路との接続性に関してはこの酸化物層47が数nmの厚みであることから、熱圧着あるいは電圧印加によって十分なコンタクト部の導電性を確保できる。さらに、ガラス等の絶縁物である基板との間に該酸化物を形成し、該基板との高い密着性を有する。 The oxide 47 is mainly composed of manganese oxide, which may contain copper (Cu) or silicon (Si). Accordingly, the oxide layer 47 is several nm thick with respect to the connection with the driving circuit, so that the contact layer is sufficiently conductive by thermocompression bonding or voltage application. Can be secured. Further, the oxide is formed between a substrate which is an insulator such as glass, and has high adhesion to the substrate.
その実施例を図16乃至図25に示す。さらに、耐環境性を確保するのは、通常、図16、図17のように透明電極71であるITOあるいはIZOあるいはITZOとの積層構造が採用される。この構造において、この酸化物層47は厚みが数nmであり、電圧印加によって十分な導電性を確保できる。なお、図26に図示する構成にすることにより、本発明のTFT電極の製造方法として、既存の工程をそのまま利用することができるので、製造プロセスを大きく変更することなく実施することが可能になる。 Examples thereof are shown in FIGS. Furthermore, in order to ensure environmental resistance, a laminated structure with ITO, IZO, or ITZO, which is the transparent electrode 71, is usually employed as shown in FIGS. In this structure, the oxide layer 47 has a thickness of several nm, and sufficient conductivity can be ensured by applying a voltage. In addition, since the existing process can be used as it is as a manufacturing method of the TFT electrode of the present invention by adopting the configuration shown in FIG. 26, it can be carried out without greatly changing the manufacturing process. .
さらにまた、この酸化物層47は、透明電極71へのCuの侵入を防止する役割を持っており、耐環境性に優れた端子構造を提供する。さらにまた、図17、19に示すように、この酸化物層の膜圧が10nm〜数10nmである場合には耐環境性の確保が可能であり、銅電極の単層で電極端子を形成できる。この場合、異方性導電フィルムとの電気的な接続は熱圧着によって可能である。さらに、図20には、パッシベーション層(保護膜)44を除去した電極端子の構造を示す。
〔オーミック接合〕
Furthermore, the oxide layer 47 has a role of preventing Cu from entering the transparent electrode 71 and provides a terminal structure having excellent environmental resistance. Furthermore, as shown in FIGS. 17 and 19, when the film pressure of this oxide layer is 10 nm to several tens of nm, it is possible to ensure environmental resistance, and an electrode terminal can be formed with a single layer of copper electrode. . In this case, electrical connection with the anisotropic conductive film is possible by thermocompression bonding. Further, FIG. 20 shows the structure of the electrode terminal from which the passivation layer (protective film) 44 is removed.
[Ohmic junction]
本発明であるソース電極あるいはドレイン電極構造では、電気的な接合の安定性が求められる。それには、半導体層との接合部が電気的にオーミック接合であることが望ましい。本発明であるソース電極あるいはドレイン電極は、銅を主体とした合金層を、酸化マンガンを主とした酸化物層で被覆したものである。このように薄い酸化物層が介在し、安定したオーミック接合を示す。それを証明するための実験例を以下に示す。TRANSFER LENGTH METHOD (TLM法)で測定した接触抵抗の結果である。Cu−4at.%Mnを透明電極(ITO)基板上に200nmの厚さで成膜した。基板上には開孔系が0.5ミリ、孔の端部の距離が0.5ミリ(孔の中心間の距離は1ミリ)のモリブデンマスクを置いて、それからCu−Mnを成膜した。よって、丸い電極が等間隔で形成されている。 The source electrode or drain electrode structure according to the present invention is required to have stable electrical bonding. For this purpose, it is desirable that the junction with the semiconductor layer be an electrical ohmic junction. The source electrode or drain electrode according to the present invention is obtained by coating an alloy layer mainly composed of copper with an oxide layer mainly composed of manganese oxide. Thus, a thin oxide layer intervenes and shows a stable ohmic junction. An experimental example to prove this is shown below. It is a result of the contact resistance measured by TRANSFER LENGTH METHOD (TLM method). Cu-4at. % Mn was deposited to a thickness of 200 nm on a transparent electrode (ITO) substrate. On the substrate, a molybdenum mask having an opening system of 0.5 mm and a distance between the ends of the holes of 0.5 mm (the distance between the centers of the holes is 1 mm) was placed, and then Cu—Mn was deposited. . Therefore, round electrodes are formed at equal intervals.
図21乃至図24には、異なる二つの電極にプローバを接触させてI−V特性を測定した結果を示した。電極間の間隔を変えてI−V特性を求めた。この測定結果からコンタクト抵抗値が得ることができた。ここで、図21乃至24において、I−V特性は、各実験パラメータにおいて、直線性を示しており、これはITOとCuMnとが、オーミック接合であることを実証しているものである。種々の温度で熱処理した結果においても、同様の結果になっており、オーミック接合が形成されている。ここで、図21は、熱処理温度150℃で処理時間を30分とした場合のI−V特性を示したものである。図22は、熱処理温度200℃で処理時間を30分とした場合のI−V特性を示したものである。図23は、熱処理温度250℃で処理時間を30分とした場合のI−V特性を示したものである。図24は、熱処理温度300℃で処理時間を30分とした場合のI−V特性を示したものである。 FIG. 21 to FIG. 24 show the results of measuring IV characteristics by contacting a prober with two different electrodes. The IV characteristics were obtained by changing the interval between the electrodes. The contact resistance value could be obtained from this measurement result. Here, in FIGS. 21 to 24, the IV characteristics show linearity in each experimental parameter, which proves that ITO and CuMn are ohmic junctions. The results of heat treatment at various temperatures are similar, and an ohmic junction is formed. Here, FIG. 21 shows IV characteristics when the heat treatment temperature is 150 ° C. and the treatment time is 30 minutes. FIG. 22 shows IV characteristics when the heat treatment temperature is 200 ° C. and the treatment time is 30 minutes. FIG. 23 shows IV characteristics when the heat treatment temperature is 250 ° C. and the treatment time is 30 minutes. FIG. 24 shows IV characteristics when the heat treatment temperature is 300 ° C. and the treatment time is 30 minutes.
これらの種々の温度で熱処理をした場合の結果について、図25には、コンタクト抵抗を縦軸に、熱処理温度を横軸にプロットしている。熱処理温度の上昇に伴って、バリア層の厚さが増加するため、コンタクト抵抗値も増加する。この結果から、酸化マンガンを主とする酸化物層が介在する銅を主体とした電極と、半導体層あるいは透明電極とはオーミック接合であることを証している。そのため、当初、我々が可能性として考慮していた、トンネル効果ではなく、この実験結果は、電気的なオーミック接合として安定であることを示している。図25において、熱処理温度250℃以上になると、コンタクト抵抗値はほぼ飽和する。そのため、特別な熱処理工程を設けることなく、通常の液晶表示装置の製造工程で、適正なコンタクト抵抗値のソース電極あるいはドレイン電極の形成が可能となる。 With respect to the results when heat treatment is performed at these various temperatures, FIG. 25 plots the contact resistance on the vertical axis and the heat treatment temperature on the horizontal axis. As the heat treatment temperature increases, the thickness of the barrier layer increases, so that the contact resistance value also increases. From this result, it is proved that the electrode mainly composed of copper with the oxide layer mainly composed of manganese oxide and the semiconductor layer or the transparent electrode are in ohmic junction. Therefore, rather than the tunnel effect we initially considered as a possibility, this experimental result shows that it is stable as an electrical ohmic junction. In FIG. 25, when the heat treatment temperature is 250 ° C. or higher, the contact resistance value is almost saturated. For this reason, it is possible to form a source electrode or a drain electrode having an appropriate contact resistance value in a normal manufacturing process of a liquid crystal display device without providing a special heat treatment process.
また、酸化Mnを主とした酸化物層は、数ナノメーターの厚みであり、電圧の印加によって絶縁破壊がおこり、導電性が生ずるとも考えられる。しかしながら、この絶縁破壊がおこる導電性には、若干の不安定性が残る。本発明の実験結果においては、このような絶縁破壊がおこる接合ではなく、酸化物層の介在するITOとCuMnとの接合が、オーミックであることが実証できた。このため、本発明の接合は、電気的に安定であることを示しているものである。
[Cu合金]
In addition, the oxide layer mainly composed of Mn oxide has a thickness of several nanometers, and it is considered that dielectric breakdown occurs due to application of voltage, and conductivity is generated. However, some instability remains in the conductivity at which this dielectric breakdown occurs. In the experimental results of the present invention, it was proved that the junction between ITO and CuMn intervening with the oxide layer is ohmic rather than the junction where such dielectric breakdown occurs. For this reason, the joining of this invention has shown that it is electrically stable.
[Cu alloy]
本発明の液晶表示装置に適用する、銅合金における添加元素について説明する。本発明の液晶表示装置に関して、TFT−LCDにおけるゲート配線33、信号配線34、ゲート電極351、ソース電極352及びドレイン電極353に適用される、銅合金における添加元素は、酸化物形成自由エネルギーはCuより負の大きい値をとり、かつ、Cu中における添加元素の拡散係数(以下、特に断らない限り単に、拡散係数という。)がCuの自己拡散係数より大きい金属である。 The additive element in the copper alloy applied to the liquid crystal display device of the present invention will be described. Regarding the liquid crystal display device of the present invention, the additive element in the copper alloy applied to the gate wiring 33, the signal wiring 34, the gate electrode 351, the source electrode 352 and the drain electrode 353 in the TFT-LCD is an oxide formation free energy of Cu. A metal having a larger negative value and a diffusion coefficient of an additive element in Cu (hereinafter, simply referred to as a diffusion coefficient unless otherwise specified) is larger than a self-diffusion coefficient of Cu.
添加元素の拡散係数をCuの自己拡散係数より大きなものを選択することによって、Cu表面に速く到達させて、Cu合金表面に添加元素による酸化被膜層を優先的に形成させることができる。 By selecting a diffusion coefficient of the additive element that is larger than the self-diffusion coefficient of Cu, it is possible to quickly reach the Cu surface and form an oxide film layer of the additive element preferentially on the Cu alloy surface.
すなわち、これは、添加元素の拡散係数がCuの自己拡散係数より小さいと、添加元素がCu合金表面に到達するまでに相当の時間が必要なために、Cu合金表面ではCuO、Cu2O等のCu酸化被膜層を形成してしまう。 In other words, this is the diffusion coefficient of the additive element is smaller than the self-diffusion coefficient of Cu, because the additional element is required considerable time to reach the Cu alloy surface, the Cu alloy surface CuO, Cu 2 O, etc. Cu oxide film layer is formed.
この場合、Cu酸化被膜層は強固でないために、酸素がCu酸化被膜層の内部に侵入し、Cu合金内部で添加元素の酸化物を形成する。さらに、Cuの酸化が進行すると金属状態のCuが次第に少なくなり、液晶表示装置の配線等に使用されている場合には、電気抵抗が大きくなる。 In this case, since the Cu oxide film layer is not strong, oxygen penetrates into the Cu oxide film layer and forms an oxide of the additive element inside the Cu alloy. Furthermore, as the oxidation of Cu proceeds, the metallic Cu gradually decreases, and the electrical resistance increases when it is used for wiring of a liquid crystal display device.
そこで、本発明に適用する銅合金では、添加元素の拡散係数をCuの自己拡散係数より大きなものを選択することによって、この課題の解決を図った。 Therefore, in the copper alloy applied to the present invention, this problem has been solved by selecting an additive element having a diffusion coefficient larger than the self-diffusion coefficient of Cu.
次に、本発明に適用される銅合金の添加元素を、具体的に説明する。銅合金における添加元素としては、Cu合金中の添加量が0.1〜25at %の範囲で固溶する添加元素が好適である。さらに、Cu合金中の添加量が0.5〜15at %の範囲で固溶する添加元素がより好適である。最も好ましいCu合金中の添加量は、0.5〜5at %である。Cu合金中で固溶状態にないと、添加元素が拡散しにくいからである。特に、Cuと金属間化合物を形成すると、添加元素は殆ど拡散しなくなるからである。 Next, the additive element of the copper alloy applied to the present invention will be specifically described. As the additive element in the copper alloy, an additive element that is solid-solved within a range of 0.1 to 25 at% of the additive amount in the Cu alloy is suitable. Furthermore, an additive element that dissolves in a Cu alloy in an amount of 0.5 to 15 at% is more preferable. The most preferable addition amount in the Cu alloy is 0.5 to 5 at%. This is because the additive element is difficult to diffuse unless it is in a solid solution state in the Cu alloy. In particular, when an intermetallic compound is formed with Cu, the additive element hardly diffuses.
さらに、Cu合金中の添加元素の添加量が0.1at %未満では、形成される酸化被膜層が薄くなってCuの酸化進行を阻止することができなくなる。一方、添加元素の添加量が25at %を越えると、常温近傍で添加元素の固相が析出することがある。 Furthermore, if the additive amount of the additive element in the Cu alloy is less than 0.1 at%, the oxide film layer to be formed becomes thin and the progress of Cu oxidation cannot be prevented. On the other hand, when the amount of the additive element added exceeds 25 at%, a solid phase of the additive element may be precipitated near room temperature.
本発明に適用するCu合金における添加元素は、具体的に、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、Pr及びNdからなる群から選択される、少なくとも1種である。また、添加元素は、Mn、ZnおよびGaからなる群から選択される少なくとも1種の金属とすることがより好ましい。これらは単独でもよいし、複数の添加元素を同時に適用することもできる。特に、添加元素は、マンガン(Mn)であることが最も好ましい。Cu合金には、不可避的に、例えば、S、Se、Te、Pb、Si等の不純物が混入する場合があるが、これらについて、例えば銅合金の電気伝導度、引張強度等の低下を招かない限り、許容される。 The additive element in the Cu alloy applied to the present invention is specifically at least one selected from the group consisting of Mn, Zn, Ga, Li, Ge, Sr, Ag, In, Sn, Ba, Pr, and Nd. It is. The additive element is more preferably at least one metal selected from the group consisting of Mn, Zn and Ga. These may be used alone or a plurality of additive elements may be applied simultaneously. In particular, the additive element is most preferably manganese (Mn). For example, impurities such as S, Se, Te, Pb, and Si may inevitably be mixed into the Cu alloy. However, for example, the electrical conductivity and tensile strength of the copper alloy are not reduced. As long as it is acceptable.
本発明において、Cu合金を形成する方法は、特に限定されない。すなわち、電界メッキ法、溶解メッキ法等のメッキ法、真空蒸着法、スパッタリング法等の物理蒸着法を用いることができる。このようにして成膜されたCu合金を熱処理することで酸化被膜層が形成される。 In the present invention, the method for forming the Cu alloy is not particularly limited. That is, a plating method such as an electric field plating method or a dissolution plating method, or a physical vapor deposition method such as a vacuum evaporation method or a sputtering method can be used. An oxide film layer is formed by heat-treating the Cu alloy thus formed.
熱処理温度は、例えば、約150〜400℃、好ましくは約150〜350℃であり、さらに好ましくは約150〜300℃である。本発明において、CuMnの配線を形成するために独立した熱処理を行うことも可能であるが、CuMn上にパッシベーション層を形成する時に150〜400℃のCVD処理を行うので、CuMn配線を形成するための独立した熱処理を製造工程から省くことができる。さらに、本発明において、かかるCVD熱処理温度は150〜300℃であることが好ましいが、この温度帯であってもCuMn配線の形成が十分可能である。これは、近年のCVD熱処理温度を下げるという要望に応えるものである。 The heat processing temperature is about 150-400 degreeC, for example, Preferably it is about 150-350 degreeC, More preferably, it is about 150-300 degreeC. In the present invention, an independent heat treatment can be performed to form a CuMn wiring. However, since a CVD process is performed at 150 to 400 ° C. when forming a passivation layer on CuMn, a CuMn wiring is formed. This independent heat treatment can be omitted from the manufacturing process. Furthermore, in the present invention, the CVD heat treatment temperature is preferably 150 to 300 ° C., but CuMn wiring can be sufficiently formed even in this temperature range. This meets the recent demand for lowering the CVD heat treatment temperature.
熱処理時間は、例えば2分〜5時間の範囲である。熱処理温度が150℃未満では酸化被膜の形成に時間がかかり、生産性が低下する。一方、450℃を越えるとCu合金の添加元素が表面に拡散、到達する前に、Cuが酸化して酸化被膜を形成するという問題がある。また、熱処理時間が2分未満では酸化物膜厚が薄く、一方、5時間を越えると酸化物被膜の形成に時間がかかり過ぎる。 The heat treatment time is, for example, in the range of 2 minutes to 5 hours. When the heat treatment temperature is less than 150 ° C., it takes time to form an oxide film, and productivity is lowered. On the other hand, when the temperature exceeds 450 ° C., Cu is oxidized to form an oxide film before the additive element of the Cu alloy diffuses and reaches the surface. Further, when the heat treatment time is less than 2 minutes, the oxide film thickness is thin, while when it exceeds 5 hours, it takes too much time to form the oxide film.
次に、本発明の銅合金の1種であるCuMnにおいて、低抵抗率を実現する一例を示す。熱処理によってCuMnは、配線あるいは電極本体とそれを被覆する酸化膜層になる。熱処理時間(秒)とその配線本体の抵抗率(μΩ・cm)との関係を加熱雰囲気中の酸素濃度(ppm)をパラメータに実施例を図27に示す。 Next, an example of realizing a low resistivity in CuMn which is one type of the copper alloy of the present invention will be shown. By heat treatment, CuMn becomes a wiring or electrode body and an oxide film layer covering it. FIG. 27 shows an example of the relationship between the heat treatment time (seconds) and the resistivity (μΩ · cm) of the wiring body with the oxygen concentration (ppm) in the heating atmosphere as a parameter.
図27の測定では、配線本体の上側の表層部にもCuとMnとを含む酸化物を形成し、この上層表層部の酸化物層を除去し、Cu配線本体を露出させてCu配線本体の電気抵抗率を測定した。その結果によると、Cu配線本体の抵抗率は極めて低く、酸素濃度50ppm、熱処理時間4分において2.2μΩ・cmであり、純粋なCuバルク材料の電気抵抗率1.7μΩ・cmに近い値になった。すなわち、TFT−LCDにおいて、低抵抗配線を実現し、画質向上を図るに、十分な数値を実現することができた。 In the measurement of FIG. 27, an oxide containing Cu and Mn is also formed on the upper surface layer portion of the wiring body, the oxide layer on the upper surface layer portion is removed, the Cu wiring body is exposed, and the Cu wiring body is exposed. The electrical resistivity was measured. According to the result, the resistivity of the Cu wiring body is extremely low, the oxygen concentration is 50 ppm, and the heat treatment time is 4 minutes, 2.2 μΩ · cm, which is close to the electrical resistivity of pure Cu bulk material of 1.7 μΩ · cm. became. That is, in the TFT-LCD, it was possible to realize a numerical value sufficient to realize low resistance wiring and improve image quality.
CuMnの薄膜からMnのほとんどが加熱処理によって逃げ出していまい、酸化物層を形成するので、配線本体は、純銅に近い抵抗率を実現することができるのである。 Most of Mn escapes from the CuMn thin film by heat treatment, and an oxide layer is formed. Therefore, the wiring body can realize a resistivity close to that of pure copper.
また、図28には、同様に、熱処理時間に対する相対抵抗率を加熱時間をパラメータとした実施例を示す。加熱時間150℃〜400℃において、加熱時間約2分で低抵抗率に飽和することがわかる。これは、工程時間としては十分に短く、TFT−LCDの製造に十分な数値である。
[シェーディング]
Similarly, FIG. 28 shows an example in which the relative resistivity with respect to the heat treatment time is set with the heating time as a parameter. It can be seen that at a heating time of 150 ° C. to 400 ° C., saturation occurs at a low resistivity in about 2 minutes of heating time. This is sufficiently short as a process time, and is a sufficient value for manufacturing a TFT-LCD.
[shading]
次に、本発明の顕著な効果である、配線の低抵抗化による画像品質の向上のうち、特に、シェーディングの削減効果について、説明する。先ず、TFT−LCDの動作について、具体的に説明する。本発明に用いる表示装置は、画素がマトリックス状に配置されたLCDを用い、これをアクティブ・マトリックス方式(Active Matrix)LCD(AM−LCD)という。 Next, the effect of reducing shading among the improvement of image quality due to the low resistance of wiring, which is a remarkable effect of the present invention, will be described. First, the operation of the TFT-LCD will be specifically described. The display device used in the present invention uses an LCD in which pixels are arranged in a matrix, and this is called an active matrix LCD (AM-LCD).
例えば、デジタルTV用TFT−LCDの場合、フルHD仕様ではその画素数が(1920x3)x1080になる。すなわち、走査線が1080であり、一方、1つの絵素は3原色(赤、緑、青)からなるために、水平方向を3倍し、信号線が5760になる。このTFT−LCDでは、画素を構成するTFTのゲート電極には、図29に示すゲート電圧VGが印加される。通常、VGは10−15Vとなる。 For example, in the case of a TFT-LCD for digital TV, the number of pixels is (1920 × 3) × 1080 in the full HD specification. That is, the scanning line is 1080, and on the other hand, since one picture element is composed of three primary colors (red, green, and blue), the horizontal direction is tripled and the signal line is 5760. In the TFT-LCD, the gate electrode of the TFT constituting the pixel, the gate voltage V G shown in FIG. 29 is applied. Normally, V G is a 10-15V.
一方、ソース電極には信号電圧VSが印加され、ゲート電圧パルスが走査信号になる。1画面を表示するフレーム周波数を60Hzとすると、フレーム時間は16.7msとなる。線順次走査で1080本の走査線を走査すると、ゲート電圧パルス幅は約16μsになる。 On the other hand, the signal voltage V S is applied to the source electrode, and the gate voltage pulse becomes a scanning signal. If the frame frequency for displaying one screen is 60 Hz, the frame time is 16.7 ms. When 1080 scanning lines are scanned by line sequential scanning, the gate voltage pulse width becomes about 16 μs.
図29のように、ゲート電圧パルスの周期は16.7ms、パルス幅は約16μsである。一方、液晶を駆動するために、ソース電極に印加される信号電圧は、LCD駆動電圧Vlcを約5Vとすると、電圧振幅が2倍の約10Vになる。図29では、信号電圧と共通電極に印加される共通電圧Vcomとの差分が液晶層駆動電圧VP(t)になり、これを交流するためにフレーム毎にVP(t)の極性を反転する、フレーム反転方式での駆動波形の一例を示す。 As shown in FIG. 29, the period of the gate voltage pulse is 16.7 ms, and the pulse width is about 16 μs. On the other hand, the signal voltage applied to the source electrode for driving the liquid crystal is about 10 V, which is twice the voltage amplitude when the LCD drive voltage V lc is about 5 V. In FIG. 29, the difference between the signal voltage and the common voltage V com applied to the common electrode is the liquid crystal layer drive voltage V P (t), and the polarity of V P (t) is changed for each frame in order to exchange this. An example of the drive waveform in the frame inversion method for inversion is shown.
この場合、LCDの透過率は信号電圧を電圧変調して、ディスプレイの輝度を変調する。さらに、ゲート電圧パルスがオフの期間(これはほぼフレーム時間に相当する約16msになる)は、液晶層駆動電圧は保持される。 In this case, the transmittance of the LCD modulates the luminance of the display by modulating the signal voltage. Further, the liquid crystal layer driving voltage is maintained during a period in which the gate voltage pulse is off (this is approximately 16 ms, which corresponds to a frame time).
この様子を図29に示す。液晶層駆動電圧は、書き込み時と保持状態からなる。また、LCDの透過率は液晶層駆動電圧VP(t)の実効値に依存する。このため、LCD駆動電圧Vlcは次式のように表わす。
−−−−−−−−−− (1)
ところで、a−Si TFTのスイッチング時間は容量負荷を駆動することとa−Siの移動度が低く0.3−1.0cm2/V secであることからμs オーダーである。従って、ゲート電圧 パルス幅16.7μsの間にTFTのスイッチ・オンに数μsを要する。
This situation is shown in FIG. The liquid crystal layer driving voltage consists of a writing state and a holding state. Further, the transmittance of the LCD depends on the effective value of the liquid crystal layer driving voltage V P (t). Therefore, the LCD drive voltage V lc is expressed as the following equation.
---------- (1)
By the way, the switching time of the a-Si TFT is on the order of μs because the capacitive load is driven and the mobility of the a-Si is low and is 0.3-1.0 cm 2 / V sec. Accordingly, it takes several μs to switch on the TFT during the gate voltage pulse width of 16.7 μs.
さらに、液晶層が容量負荷であるために信号電圧の印加に遅れが生ずる。その結果、液晶層駆動電圧VP(t)の立ち上がりに遅れが生ずることになる。さらに、フルHD仕様のTV用TFT−LCDでは、一つの行に5760個の画素が配置されている。ゲート配線には、配線の端部にゲート電圧パルスを印加して、一つの行に配置された複数のTFTを同時に励起する。 Further, since the liquid crystal layer is a capacitive load, a delay occurs in the application of the signal voltage. As a result, a delay occurs in the rise of the liquid crystal layer driving voltage V P (t). Furthermore, in a full HD specification TV TFT-LCD, 5760 pixels are arranged in one row. For the gate wiring, a gate voltage pulse is applied to the end of the wiring to simultaneously excite a plurality of TFTs arranged in one row.
このとき、ゲート電圧パルスは、端部から各画素のゲート電極に伝播する。
その伝播速度は、ゲート配線の抵抗値とゲート配線に寄生する電気容量が増大すると遅くなる。これをゲート電圧パルスの伝播遅延という。この伝播遅延が大きくなると、液晶層駆動電圧の書き込み時に書き込みに十分な時間を得られなくなり、各画素の液晶駆動電圧が所定の値に達することが出来なくなる。このため、液晶層の透過率にムラが生じ、すなわち、画面の明るさにムラが生ずる、シェーディングの原因になる。もちろん、上述したIPS液晶およびVA液晶でも、同様にシェーディングの原因になり得る。
At this time, the gate voltage pulse propagates from the end to the gate electrode of each pixel.
The propagation speed decreases as the resistance value of the gate wiring and the electric capacitance parasitic on the gate wiring increase. This is called the propagation delay of the gate voltage pulse. When this propagation delay becomes large, a sufficient time for writing cannot be obtained when writing the liquid crystal layer driving voltage, and the liquid crystal driving voltage of each pixel cannot reach a predetermined value. For this reason, the transmittance of the liquid crystal layer is uneven, that is, the brightness of the screen is uneven, which causes shading. Of course, the above-described IPS liquid crystal and VA liquid crystal can also cause shading.
上述のゲート電圧パルスの伝播遅延のモデルを図30に示す。ゲート配線の各画素毎を抵抗Rと寄生容量Cとで等価的に表わすことができる。この各段毎のRCのゲート電圧 パルスの遅延が累積し、終端のノードn5760では、その伝播遅延が数μsに達する。 FIG. 30 shows a model of the propagation delay of the gate voltage pulse described above. Each pixel of the gate wiring can be equivalently expressed by a resistor R and a parasitic capacitance C. The delay of the RC gate voltage pulse for each stage is accumulated, and the propagation delay reaches several μs at the terminal node n5760.
このときのLCDの明るさの分布を模式的に表わすと、ノーマリ・ホワイト・モードのLCDでは、ゲート配線に沿って明るさが徐々に変化し、終端では液晶層駆動電圧が十分でなく、本来の黒表示ではなく、明るくなってしまう。このため、ゲート配線の抵抗値を小さくすることによって、ゲート電圧パルスの伝播遅延が小さくなる。その結果、画面の明るさのムラ、つまりシェーディングが抑えられる。 When the brightness distribution of the LCD at this time is schematically represented, in the normally white mode LCD, the brightness gradually changes along the gate wiring, and the liquid crystal layer driving voltage is not sufficient at the end, Instead of black display, it becomes brighter. For this reason, the propagation delay of the gate voltage pulse is reduced by reducing the resistance value of the gate wiring. As a result, uneven brightness of the screen, that is, shading can be suppressed.
本発明では、上述の純銅に近い銅配線を用いることによって、このシェーディングを図示する図30のように、削減することができる。 In the present invention, this shading can be reduced as shown in FIG. 30 by using a copper wiring close to the pure copper described above.
一方、ソース配線ではノード数が1080であり、ゲート配線に比較すると伝播遅延の問題は軽い。しかし、LCDパネルが大画面化するに伴い、ソース配線での伝播遅延が1−3μsと無視し得ない値になることから、CuMn合金をソース配線に適用して、この伝播遅延を軽減することはLCD画面の明るさのムラを軽減するのに有効である。
[ガラスとの密着性]
On the other hand, the number of nodes in the source wiring is 1080, and the problem of propagation delay is lighter than that in the gate wiring. However, as the LCD panel becomes larger, the propagation delay in the source wiring becomes a negligible value of 1-3 μs. Therefore, the CuMn alloy is applied to the source wiring to reduce this propagation delay. Is effective in reducing unevenness in the brightness of the LCD screen.
[Adhesion with glass]
次に、銅合金CuMnとガラスとの密着性について説明する。銅合金CuMnによって形成される薄膜配線及び電極は、加熱処理によって形成される酸化物層によって被覆される。 Next, adhesion between the copper alloy CuMn and glass will be described. Thin film wirings and electrodes formed of the copper alloy CuMn are covered with an oxide layer formed by heat treatment.
液晶表示装置において、この配線及びこの電極は、ガラス基板及びこの絶縁層との間で、良好な密着性を有することが必須となる。その密着性は、一般に、テープテストによって判断される。表1に示すように、純Cu薄膜を絶縁膜SiO2上に形成した場合には、密着性が得られずに剥離が生ずる。 In the liquid crystal display device, it is essential that the wiring and the electrode have good adhesion between the glass substrate and the insulating layer. The adhesion is generally determined by a tape test. As shown in Table 1, in the case of forming a pure Cu thin film on the insulating film SiO 2, the release occurs without adhesion can not be obtained.
[表1]
[Table 1]
一方、CuとMnの二層薄膜では、加熱処理によってそれらの界面にCuとSiとの相互拡散が生じ、それらの界面にはその組成式がCuXMnYSiZO(0<X<Y, 0<Z<Y)からなる酸化物層を形成する。これにより、絶縁層SiO2 との間で良好な密着性が得られる。 On the other hand, in the two-layer thin film of Cu and Mn, mutual diffusion of Cu and Si occurs at the interface by heat treatment, and the composition formula is Cu X Mn Y Si Z O (0 <X <Y , 0 <Z <Y). Thereby, favorable adhesiveness is obtained between the insulating layers SiO 2 .
密着性を評価するテープテスト試験法として、テープをCu薄膜表面につけて、引き剥がす際に薄膜の剥離状態を評価した。テープは、爪で押さえつけるくらい接着させてからはがす。 As a tape test test method for evaluating adhesion, a tape was attached to the surface of a Cu thin film, and the peeled state of the thin film was evaluated when the tape was peeled off. Adhere the tape so that it can be pressed with a nail, and then peel it off.
この作業を薄膜の同一箇所で10回程度繰り返し行い、基板と密着しているかどうか確認する。この試験法で、テープテスト試験法の結果を詳細に分析した。 This operation is repeated about 10 times at the same location of the thin film to check whether it is in close contact with the substrate. With this test method, the results of the tape test test method were analyzed in detail.
それによると、CuMn二層薄膜では、200℃以上の加熱処理によって低い電気抵抗率を示した。一方、密着性に関しては、150℃の加熱処理では、一部に剥離が見られた。250℃の加熱処理では、加熱時間が3分、30分、1時間、20時間、100時間の全ての条件において良好な密着性を示した。同様に、350℃の加熱処理においても良好な密着性を示した。 According to this, the CuMn bilayer thin film showed a low electrical resistivity by heat treatment at 200 ° C. or higher. On the other hand, regarding the adhesion, peeling was observed in part in the heat treatment at 150 ° C. The heat treatment at 250 ° C. showed good adhesion under all conditions of heating time of 3 minutes, 30 minutes, 1 hour, 20 hours, and 100 hours. Similarly, good adhesiveness was also exhibited in the heat treatment at 350 ° C.
Cu−4at %Mn合金を、SiO2基板に成膜して400℃で30分熱処理した場合の界面密着強度を純CuとSiO2の間に、半導体配線で多用されるTaを形成した場合と比較した例を図31に示す。密着強度は、ナノスクラッチ法によって測定し、横軸には6ミクロンの距離をスクラッチする時間をプロットし、スクラッチ速度を変化して測定したことを示す。どのスクラッチ速度においても、Cu−Mn/SiO2の方がCu/Ta/SiO2に比べて、大きい荷重を必要とし、密着強度が高いことを示している。 Interfacial adhesion strength when Cu-4at% Mn alloy was formed on a SiO2 substrate and heat-treated at 400 ° C. for 30 minutes was compared with the case where Ta frequently used in semiconductor wiring was formed between pure Cu and SiO2. An example is shown in FIG. The adhesion strength is measured by the nano scratch method, and the horizontal axis plots the time for scratching a distance of 6 microns, indicating that the measurement was performed by changing the scratch speed. It shows that Cu-Mn / SiO2 requires a larger load and higher adhesion strength than Cu / Ta / SiO2 at any scratch speed.
絶縁膜SiO2 上のこの配線及びこの電極との界面を成すこの酸化物層では、図32、図33に示すように、組成式がCuXMnYSiZOになり、非晶質である。このように、その界面では、Mnを主体とした酸化物層が形成されることによってCu配線と絶縁層との相互拡散を防止できる。さらにCuとSiが酸化物層との界面付近で連続的な濃度変化をしており、これによって良好な密着性が得られていると思われる。 In this oxide layer that forms an interface with this wiring and this electrode on the insulating film SiO 2 , as shown in FIGS. 32 and 33, the composition formula is Cu X Mn Y Si Z O and is amorphous. . Thus, at the interface, the interdiffusion between the Cu wiring and the insulating layer can be prevented by forming an oxide layer mainly composed of Mn. Furthermore, Cu and Si have a continuous concentration change in the vicinity of the interface with the oxide layer, and it seems that good adhesion is obtained.
これにより、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、導電率が高い配線、電極又は端子電極(特に、ソース電極あるいはドレイン電極)を備えた液晶表示装置及びその製造方法を提供することができる。そして、これらの課題を同時に満たし、実際の製造プロセスに適用可能な配線、電極又は端子電極(特に、ソース電極あるいはドレイン電極)を形成することが可能となる。 As a result, an oxide film having high adhesion to the semiconductor layer or the pixel electrode can be formed to prevent the wiring material and the like from being oxidized, and the wiring, electrode, or terminal electrode (especially source electrode or drain electrode) having high conductivity. And a method of manufacturing the same. In addition, it is possible to form wirings, electrodes, or terminal electrodes (particularly, source electrodes or drain electrodes) that satisfy these problems and can be applied to an actual manufacturing process.
なお、本実施例では、Cu−4at %Mn合金をスパッタ装置を用いてガラス基板上に成膜した。その後、純アルゴン雰囲気中において150〜350℃の温度範囲で熱処理を行った。熱処理に要した 時間は10分から60分とした。成膜後に熱処理を行わない試料、および熱処理を行った試料において、合金薄膜表面にスコッチテープを貼り付けてテープを剥がすこと によって、薄膜が剥離するかどうかの評価(テープテスト)を行った。その結果、熱処理を行わない合金薄膜はガラス基板から剥離した。一方で、図35に示すように、200℃で20分以上、あるいは250℃以上の温度で10分以上の熱処理を行った場合は、合金薄膜はガラス基板に密着していた。同様のテープテストを純Cu薄膜においても行ったところ、全ての熱処理条件で剥離が生じた。このことから、Cu−Mn合金を用いて、200℃以上の温度で熱処理を行うことによって、ガラス基板に対して 良好な密着性を示すことが明らかになった。 In this example, a Cu-4 at% Mn alloy was formed on a glass substrate using a sputtering apparatus. Thereafter, heat treatment was performed in a temperature range of 150 to 350 ° C. in a pure argon atmosphere. The time required for the heat treatment was 10 to 60 minutes. In a sample that was not heat-treated after film formation and a sample that was heat-treated, a scotch tape was applied to the surface of the alloy thin film and the tape was peeled off to evaluate whether or not the thin film was peeled off (tape test). As a result, the alloy thin film not subjected to heat treatment was peeled off from the glass substrate. On the other hand, as shown in FIG. 35, when the heat treatment was performed at 200 ° C. for 20 minutes or more, or at a temperature of 250 ° C. or more for 10 minutes or more, the alloy thin film was in close contact with the glass substrate. When the same tape test was performed on a pure Cu thin film, peeling occurred under all heat treatment conditions. From this, it became clear that by performing heat treatment at a temperature of 200 ° C. or higher using a Cu—Mn alloy, good adhesion to a glass substrate is exhibited.
図34に、Cu−Mn合金を250℃で10分の熱処理を行った後の断面TEM組織を示 す。上がCu−Mn合金薄膜の部分であり、下がガラス基板である。両層の界面には 均一なコントラストを有する反応層が観察される。TEMに付属のX線エネルギー分散分光(XEDS)装置を用いて分析した結果、界面の反応層はMnを主体とする酸化物であることが判明した。この酸化物の形成が界面の密着性を改善できた理由である。 FIG. 34 shows a cross-sectional TEM structure after the Cu—Mn alloy was heat-treated at 250 ° C. for 10 minutes. The upper part is a Cu-Mn alloy thin film part, and the lower part is a glass substrate. A reaction layer with uniform contrast is observed at the interface between the two layers. As a result of analysis using an X-ray energy dispersive spectroscopy (XEDS) apparatus attached to the TEM, it was found that the reaction layer at the interface was an oxide mainly composed of Mn. This is the reason why the formation of this oxide has improved the adhesion at the interface.
抵抗率を減少するためには、界面層を形成するのに十分なだけのMnを添加するのが最適である。例えば、200nmの合金膜を250℃で10分の熱処理を行う場合には、6nmの厚さの界面層が形成される。界面層に含有されるMn量は約50%であるので、厚さにして3nm程度の純Mnが存在するのと同等である。よって、合金に添加されるべきMn濃度は体積比にして3/200のMnとなり、CuとMnの密度を考慮すると、Cu−(1〜2)原子%Mnが最適である。合金膜の厚さが100nmの場合は、この2倍のMn濃度が必要であり、合金膜の厚さが300nmの場合には、この1.5倍のMn濃度が必要である。 In order to reduce the resistivity, it is optimal to add Mn sufficient to form the interface layer. For example, when a 200 nm alloy film is heat-treated at 250 ° C. for 10 minutes, an interface layer having a thickness of 6 nm is formed. Since the amount of Mn contained in the interface layer is about 50%, it is equivalent to the presence of pure Mn having a thickness of about 3 nm. Therefore, the Mn concentration to be added to the alloy is 3/200 Mn in volume ratio, and Cu- (1-2) atomic% Mn is optimal considering the density of Cu and Mn. When the thickness of the alloy film is 100 nm, this Mn concentration twice is required, and when the thickness of the alloy film is 300 nm, this Mn concentration is 1.5 times higher.
また、Cu−Mn合金をガラス基板に成膜後、各温度で所定の時間の熱処理を行なった後の、テープテストによる密着性評価の結果を、図35に示す。この図では、剥離が生じたケースはXとして、場合によっては剥離が起こる場合は△として、剥離が全く生じない場合は○として表示している。なお、純Cuは、全条件で剥離が生じている。図35から、本発明においては、250℃以上の場合に、剥離が全く生じなくなる。 In addition, FIG. 35 shows the results of adhesion evaluation by a tape test after a Cu—Mn alloy film is formed on a glass substrate and then heat-treated at each temperature for a predetermined time. In this figure, the case where peeling occurs is indicated as X, in some cases as Δ when peeling occurs, and as ○ when no peeling occurs. Pure Cu is peeled off under all conditions. From FIG. 35, in the present invention, peeling does not occur at all at 250 ° C. or higher.
なお、界面層を形成するのに必要な量以上のMnが添加されている合金の場合は、酸素を不可避不純物として含有する高純度Arガス(酸素濃度が0.1ppm以下)雰囲気中で熱処理を行えばよい。図36に350℃で熱処理を行った場合のガラス基板上の合金薄膜の抵抗率、ならびに表面に形成されたMn酸化物の厚さの時間変化を示す。図36に示したように、界面層を形成して合金膜中に残留したMnは、純Ar中に含まれる0.1ppm以下の酸素と反応して表面に酸化物を形成することによって、合金膜中から排出できる。図36に示したように、表面のMn酸化物の成長に伴って抵抗率が減少することが明らかになった。30分の熱処理後の抵抗率は純Cu薄膜と同等の値まで減少する。この状態での合金膜中のMn濃度をXEDSで調べたところ、Mnを検出することができず、Mn酸化物の形成によって余剰 Mnは完全に合金膜中から排出できることが明らかになった。
[製造プロセス]
In the case of an alloy to which Mn is added in an amount necessary for forming the interface layer, heat treatment is performed in an atmosphere of high purity Ar gas (oxygen concentration is 0.1 ppm or less) containing oxygen as an inevitable impurity. Just do it. FIG. 36 shows changes over time in the resistivity of the alloy thin film on the glass substrate and the thickness of the Mn oxide formed on the surface when heat treatment is performed at 350 ° C. As shown in FIG. 36, the Mn remaining in the alloy film by forming the interface layer reacts with oxygen of 0.1 ppm or less contained in pure Ar to form an oxide on the surface, whereby the alloy It can be discharged from the membrane. As shown in FIG. 36, it became clear that the resistivity decreased with the growth of the Mn oxide on the surface. The resistivity after the heat treatment for 30 minutes decreases to a value equivalent to that of a pure Cu thin film. When the Mn concentration in the alloy film in this state was examined by XEDS, it was found that Mn could not be detected, and excess Mn could be completely discharged from the alloy film by the formation of Mn oxide.
[Manufacturing process]
本発明の液晶表示装置に関して、TFT−LCD(thin film transistor−liquid crystal display)の配線材料及び電極材料として用いる、銅合金に係わる酸化物層及び酸化物層の製造プロセスを説明する。 With respect to the liquid crystal display device of the present invention, an oxide layer and an oxide layer manufacturing process related to a copper alloy used as a wiring material and an electrode material of a TFT-LCD (thin film transistor-liquid crystal display) will be described.
図37には、TFT製造プロセスの基本を示す。金属、半導体、絶縁体の薄膜51を成膜し、マスク52およびレジスト53を用いたホトエッチングによってパターンを形成する。金属の成膜にはスパッタが用いられ、半導体と絶縁膜の成膜にはCVD(Chemical Vapor Deposition)が用いられる。エッチングには、ドライエッチングあるいはウエットエッチングが用いられる。配線となる金属にはウエットエッチングを用いることが多い。これを、4−5回繰り返して、TFTを製造する。 FIG. 37 shows the basic TFT manufacturing process. A metal, semiconductor, or insulator thin film 51 is formed, and a pattern is formed by photoetching using a mask 52 and a resist 53. Sputtering is used for forming a metal, and CVD (Chemical Vapor Deposition) is used for forming a semiconductor and an insulating film. For the etching, dry etching or wet etching is used. Wet etching is often used for the metal used as the wiring. This is repeated 4-5 times to produce a TFT.
その中から、露光用ホトマスクを5種用いる、5マスクのプロセスを図38に示す。その順序は、(1)マスク1により、ウエットエッチングに用いてゲートパターンを形成する。(2)マスク2により、ドライエッチングを用いてSiN/a−Si/n+a−Siの3層を一括加工し、パターンを形成する。(3)マスク3によって、ウエットエッチングを用いてソース/ドレイン電極のパターンを形成する。(4)マスク3によって、不純物を含むアモルファス・シリコン(n+a−Si)をドライエッチングを用いてチャネルの構造を作る。(5)マスク4によって、パッシベーション層(保護膜)であるSiN膜をパターニングする。(6)マスク5によって、透明電極であるITO(Indium Tin Oxide)膜をパターニングする。これによって、TFT基板が製造される。 FIG. 38 shows a five-mask process using five types of photomasks for exposure. The order is as follows: (1) A gate pattern is formed by using the mask 1 for wet etching. (2) Using mask 2, three layers of SiN / a-Si / n + a-Si are collectively processed using dry etching to form a pattern. (3) Source / drain electrode patterns are formed by the mask 3 using wet etching. (4) A channel structure is formed by dry etching of amorphous silicon (n + a-Si) containing impurities using the mask 3. (5) The mask 4 patterns the SiN film that is a passivation layer (protective film). (6) The mask 5 is used to pattern an ITO (Indium Tin Oxide) film that is a transparent electrode. Thereby, a TFT substrate is manufactured.
図39に、標準的な5マスクのプロセスによって形成したTFT構造の断面を示す。図40に示すように、外部電極となるゲート端子部では、金属薄膜とITO膜との積層構造になる。図41には各画素の平面図を示す。 FIG. 39 shows a cross section of a TFT structure formed by a standard 5-mask process. As shown in FIG. 40, the gate terminal portion serving as the external electrode has a laminated structure of a metal thin film and an ITO film. FIG. 41 shows a plan view of each pixel.
本発明に係わる銅合金の添加元素を酸化物層の元素よりも酸化物形成自由エネルギーを負の大きい値にすることによって、上述の酸化物を還元して酸化被膜層を形成することができる。また酸化雰囲気であれば酸化物を還元することなく酸化被膜層を形成することができる。 By making the additive element of the copper alloy according to the present invention have a negative oxide formation free energy larger than that of the element of the oxide layer, the oxide can be reduced to form an oxide film layer. In an oxidizing atmosphere, an oxide film layer can be formed without reducing the oxide.
そして、本発明に関するTFT−LCDの配線材料及び電極材料として適用するCu合金を、酸素を含有する絶縁膜と接触させておくと、その界面でCu合金が拡散してきて添加元素が酸化して酸化被膜層を形成する。 When the Cu alloy applied as the wiring material and electrode material of the TFT-LCD according to the present invention is brought into contact with the insulating film containing oxygen, the Cu alloy diffuses at the interface, and the added element is oxidized and oxidized. A coating layer is formed.
さらに、絶縁層に含まれる金属元素、Cu合金中のCu、添加元素がそれぞれ酸化物を形成して一つになって複合酸化物被膜を形成する。例えば、TFT基板がSiO2等の酸化物を含む場合、基板上にCu合金中のゲート配線を設け、これを熱処理すると、ゲート配線を形成するCu合金中の添加元素が、基板とゲート配線の界面に拡散して、基板の酸素と反応して酸化物となり、これによって酸化被膜層を形成する。 Furthermore, the metal element contained in the insulating layer, Cu in the Cu alloy, and the additive element each form an oxide to form a composite oxide film. For example, when the TFT substrate includes an oxide such as SiO 2 , a gate wiring in a Cu alloy is provided on the substrate, and when this is heat-treated, an additive element in the Cu alloy that forms the gate wiring will be It diffuses to the interface and reacts with oxygen on the substrate to become an oxide, thereby forming an oxide film layer.
また、例えば、ゲート電極351の上には、SiNO等によって構成されたゲート絶縁膜37が設けられるが、製造過程で加熱処理を施すことで、ゲート電極351とゲート絶縁膜37との界面に(Cu、Si、添加元素)Oxで表される酸化物層を形成する。このようにして、TFT−LCDの配線材料および電極材料として銅合金を用いてその表面に酸化物層を設けることができる。 In addition, for example, a gate insulating film 37 made of SiNO or the like is provided on the gate electrode 351. By performing heat treatment in the manufacturing process, the interface between the gate electrode 351 and the gate insulating film 37 ( An oxide layer represented by (Cu, Si, additive element) O x is formed. Thus, an oxide layer can be provided on the surface of the TFT-LCD using a copper alloy as a wiring material and an electrode material.
本発明に係る液晶表示装置の製造方法を提供する。本発明に係わるTFT−LCDのTFT基板11の製造において、基板上に、Cuを主成分とし、その表面または基板との界面に、前記Cuに添加した添加元素の酸化物層を形成する銅合金を物理蒸着法又は化学気相成長法によって成膜する工程と、得られた銅合金膜をホトエッチングして各配線及び各電極のうち少なくとも一つを形成する。 A method for manufacturing a liquid crystal display device according to the present invention is provided. In manufacturing the TFT substrate 11 of the TFT-LCD according to the present invention, a copper alloy containing Cu as a main component and forming an oxide layer of the additive element added to Cu on the surface or the interface with the substrate on the substrate. Forming a film by physical vapor deposition or chemical vapor deposition, and photoetching the obtained copper alloy film to form at least one of each wiring and each electrode.
この場合において、前記銅合金は、前記添加元素がMn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、PrおよびNdからなる群から選択される少なくとも1種の金属であることが好ましい。また、この場合において、前記形成された配線あるいは電極のうち少なくとも一つの表面に酸化物層を形成する工程を有するものとすることができる。 In this case, the copper alloy is at least one metal selected from the group consisting of Mn, Zn, Ga, Li, Ge, Sr, Ag, In, Sn, Ba, Pr, and Nd. It is preferable. In this case, the method may further include a step of forming an oxide layer on at least one surface of the formed wiring or electrode.
前記酸化物層形成工程における雰囲気ガスは、1ppm以上100ppm以下の酸素を含有するアルゴンなどの不活性ガスが望ましい。さらに、該雰囲気ガス中の酸素濃度は、5〜50ppmであることが好ましい。あるいは、酸素を不可避不純物として含有するアルゴンガスを用いることもできる。さらにまた、前記酸化物形成工程は、前記配線あるいは電極のうち少なくとも一つを形成した後、150〜400℃で、2分〜50時間加熱して、前記配線あるいは電極の少なくとも一つの表面に、前記銅合金における添加元素の酸化物層を形成する工程とすることができる。 The atmosphere gas in the oxide layer forming step is preferably an inert gas such as argon containing 1 ppm or more and 100 ppm or less of oxygen. Furthermore, the oxygen concentration in the atmospheric gas is preferably 5 to 50 ppm. Alternatively, argon gas containing oxygen as an inevitable impurity can be used. Furthermore, in the oxide forming step, after forming at least one of the wiring or electrode, the oxide is formed by heating at 150 to 400 ° C. for 2 minutes to 50 hours to form at least one surface of the wiring or electrode. It can be set as the process of forming the oxide layer of the additive element in the said copper alloy.
絶縁膜SiO2 上に、純度99.9999%のCuと純度99.98%のMnからなるCu−2 at,% Mn合金をターゲット材料として用いて、その合金の薄膜を成膜し、150℃以上、450℃以下の温度で熱処理を施した。その後、オージェ電子分光法によって薄膜表面から深さ方向の組成を分析した。 On the insulating film SiO 2 , a Cu-2 at,% Mn alloy composed of 99.9999% purity Cu and 99.98% purity Mn is used as a target material to form a thin film of the alloy at 150 ° C. As described above, heat treatment was performed at a temperature of 450 ° C. or lower. Thereafter, the composition in the depth direction from the surface of the thin film was analyzed by Auger electron spectroscopy.
さらに、断面試料を作製して、その断面写真を図42に示す。透過電子顕微鏡とX線エネルギー損失分光器(EELS)を用いて組織観測と組成分析を行った。その結果の一例を図43に示す。Cu−Mn合金と絶縁基板との界面付近及びCu−Mn合金表面付近においてMnを主元素とする安定な酸化物層が数nm〜20数nmの厚みで形成されている。 Furthermore, a cross-sectional sample was prepared, and a cross-sectional photograph thereof is shown in FIG. Structure observation and composition analysis were performed using a transmission electron microscope and an X-ray energy loss spectrometer (EELS). An example of the result is shown in FIG. In the vicinity of the interface between the Cu—Mn alloy and the insulating substrate and in the vicinity of the surface of the Cu—Mn alloy, a stable oxide layer containing Mn as a main element is formed with a thickness of several to 20 nm.
図44には、熱処理時間に対する酸化物層の膜厚の変化を示す。表2には、CuMn合金中のMn原子濃度、熱処理時間、熱処理温度に対して、得られた酸化物層の膜厚を示す。図32および33には、酸化層の組成分布の拡大図を示す。Mnは、酸化物層のほぼ中心にピークを有する分布を示す。Cuは、配線本体側から酸化物層に侵入するが、絶縁膜へのCuの侵入を防止していることがわかる。 FIG. 44 shows changes in the thickness of the oxide layer with respect to the heat treatment time. Table 2 shows the thickness of the obtained oxide layer with respect to the Mn atom concentration in the CuMn alloy, the heat treatment time, and the heat treatment temperature. 32 and 33 show enlarged views of the composition distribution of the oxide layer. Mn shows a distribution having a peak at substantially the center of the oxide layer. It can be seen that Cu enters the oxide layer from the wiring body side, but prevents Cu from entering the insulating film.
[表2]
[Table 2]
本発明の液晶表示装置において、この銅合金としてCuMnを用いる場合、スパッタリング・ターゲットに関する要件を提供する。本発明に係わるTFT−LCDでは、特に、ゲート配線での伝播遅延が大きくなる。これを軽減するには、上述のように、銅配線を用い、かつ、純銅に近い低抵抗の配線を実現するのが好ましい。 In the liquid crystal display device of the present invention, when CuMn is used as the copper alloy, the requirements regarding the sputtering target are provided. In the TFT-LCD according to the present invention, the propagation delay in the gate wiring is particularly large. In order to reduce this, as described above, it is preferable to use a copper wiring and realize a low-resistance wiring close to pure copper.
図45は、CuMnを用いたゲート配線の断面図を示す。配線本体171及び酸化膜被覆層172からなる。その図45中のパラメータa,b,h,t1,t2は各部の寸法を表わす。a,bは数μm−10数μmであり、hは200−500nm である。t1 および t2 は2−10nm である。この場合、配線本体171純銅に近い抵抗率を実現するには、熱処理によって形成される酸化膜被覆層172に含有されるMn量に相当するMn量が、熱処理前の配線本体171であるCuMnに含有されることが好ましい。したがって、スパッタリングのターゲットに含有される添加元素であるMnの含有量が規定される。
[有機EL]
FIG. 45 shows a cross-sectional view of a gate wiring using CuMn. It consists of a wiring body 171 and an oxide film coating layer 172. The parameters a, b, h, t 1 and t 2 in FIG. 45 represent the dimensions of each part. a and b are several μm-10 several μm, and h is 200-500 nm. t 1 and t 2 are 2-10 nm. In this case, in order to achieve a resistivity close to that of the pure copper of the wiring body 171, the amount of Mn corresponding to the amount of Mn contained in the oxide film coating layer 172 formed by heat treatment is reduced in CuMn that is the wiring body 171 before the heat treatment. It is preferable to contain. Therefore, the content of Mn, which is an additive element contained in the sputtering target, is defined.
[Organic EL]
本発明は、TFT型液晶表示装置に限定されるものではなく、有機EL表示装置にも適用が可能である。本発明に係わる有機ELの一例を図46に示す。ガラス基板201と、このガラス基板201上に順次積層された陽極(ITO)202、ホール輸送層(HTL)203、発光層(EML)204、電子輸送層(ETL)205及び電子輸送層205の上部に配置された陰極206から主として構成されている。発光層としては、例えばジアミン類等の有機物が用いられる。陽極202と陰極206とは電源を介して電極線によって電気的に接続されている。各層の厚さは、例えば、数十nm程度である。 The present invention is not limited to the TFT type liquid crystal display device, and can also be applied to an organic EL display device. An example of the organic EL according to the present invention is shown in FIG. A glass substrate 201, and an anode (ITO) 202, a hole transport layer (HTL) 203, a light emitting layer (EML) 204, an electron transport layer (ETL) 205, and an upper portion of the electron transport layer 205 sequentially stacked on the glass substrate 201 The cathode 206 is mainly composed of the cathode 206. For the light emitting layer, organic substances such as diamines are used. The anode 202 and the cathode 206 are electrically connected by an electrode line through a power source. The thickness of each layer is, for example, about several tens of nm.
有機EL表示装置には、基板181上でマトリックス状に交叉する走査線194と信号線195及び電源線196があり、走査線194と信号線195と電源線196に囲まれた画素領域198があり、一例としてこの画素領域198に有機EL素子191、駆動TFT192、スイッチTFT193がある。 The organic EL display device includes a scanning line 194, a signal line 195, and a power supply line 196 that intersect in a matrix on the substrate 181, and a pixel region 198 surrounded by the scanning line 194, the signal line 195, and the power supply line 196. As an example, the pixel region 198 includes an organic EL element 191, a driving TFT 192, and a switch TFT 193.
有機ELはガラス基板上に積層された陽極、正孔輸送層、有機発光層、電子輸送層及び陰極とを有する。1画素がTFT回路と有機EL素子からなり、複数の画素がマトリックス状に配置される、いわゆる、アクティブ・マトリックス有機EL表示装置である。 The organic EL has an anode, a hole transport layer, an organic light emitting layer, an electron transport layer, and a cathode laminated on a glass substrate. This is a so-called active matrix organic EL display device in which one pixel includes a TFT circuit and an organic EL element, and a plurality of pixels are arranged in a matrix.
1画素の等価回路を図47に示す。また、図48には、この画素の断面図を示す。例えば、ガラス基板181上に駆動用TFT部182と有機EL素子184、ここにTFTの電極183、金属からなる陰極185及び透明電極186があり、この例では光187は基板の下部へ発光される。 An equivalent circuit of one pixel is shown in FIG. FIG. 48 shows a cross-sectional view of this pixel. For example, a driving TFT unit 182 and an organic EL element 184 are provided on a glass substrate 181, where an electrode 183 of the TFT, a cathode 185 made of metal, and a transparent electrode 186, and in this example, light 187 is emitted to the lower part of the substrate. .
アクティブ・マトリックス方式有機EL表示装置において、アクティブ・マトリックス方式液晶表示装置に発生したゲート電圧パルスの伝播遅延に起因する画像のムラが発生する。それに対処するに、導電率の高い配線材料として銅合金が用いられる。 In the active matrix type organic EL display device, image unevenness due to the propagation delay of the gate voltage pulse generated in the active matrix type liquid crystal display device occurs. To cope with this, a copper alloy is used as a wiring material having high conductivity.
本発明の銅合金は、走査線及び信号線に有用である。本発明に係る有機EL表示装置において、走査線、信号線、電源線及びTFTの電極の少なくとも一つは、銅を主成分とし、配線あるいは電極を被覆した、銅に添加した添加元素の酸化物層を形成する銅合金からなる。その配線の断面は図45のような構造になる。 The copper alloy of the present invention is useful for scanning lines and signal lines. In the organic EL display device according to the present invention, at least one of the scanning line, the signal line, the power supply line, and the TFT electrode includes copper as a main component and an oxide of an additive element added to copper covering the wiring or electrode. It consists of a copper alloy that forms the layer. The cross section of the wiring has a structure as shown in FIG.
さらにまた、銅合金は、添加元素が銅合金表面に拡散して、添加元素の酸化被膜層が形成される銅合金であってよい。さらにまた、添加元素は、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、PrおよびNdからなる群から選択される少なくとも1種の金属とすることができる。また、添加元素は、Mn、ZnおよびGaからなる群から選択される少なくとも1種の金属とすることがより好ましい。さらに、添加元素をMnとすることが最も好ましい。 Furthermore, the copper alloy may be a copper alloy in which an additive element diffuses on the surface of the copper alloy to form an oxide film layer of the additive element. Furthermore, the additive element can be at least one metal selected from the group consisting of Mn, Zn, Ga, Li, Ge, Sr, Ag, In, Sn, Ba, Pr, and Nd. The additive element is more preferably at least one metal selected from the group consisting of Mn, Zn and Ga. Further, the additive element is most preferably Mn.
さらにまた、外部引き出し電極端子の構造は、図16あるいは図17あるいは図18あるいは図19あるいは図20であることが好ましい。
Furthermore, the structure of the external lead electrode terminal is preferably as shown in FIG. 16, FIG. 17, FIG. 18, FIG. 19, or FIG.
1 LCDパネル
2 駆動回路
3 バックライト
4 シャーシ
11 TFT基板
12 カラーフィルタ基板
13 液晶層(LC層)
14 スペーサ
15 シール
17 配向膜
18 偏光フィルム
19 偏光フィルム
21 LCDドライバLSI・チップ
22 多層プリント板(PCB)
23 コントロール回路
31 画素部
32 TFT部
33 ゲート配線
34 信号配線
36 アモルファス・シリコン(a−Si)
37 ゲート絶縁膜
38 ランプ
39 導光板
43 チャネルエッチ部
44 パッシベーション層(保護膜)
45 不純物を含むアモルファス・シリコン(n+a−Si)
46 ソース及びドレイン電極の酸化物層
47 ゲート電極の酸化物層
51 薄膜
52 マスク
53 レジスト
71 ITO膜
111 TFT
112 保持容量(CS)
113 画素電極
121 ブラックマトリックス(BM)
122 カラーフィルタ(CF)
123 共通電極
161 ショート部分
162 接続パッド
181 基板
182 駆動TFT部
183 TFTの電極
184 有機EL素子
185 陰極
186 陽極(透明電極)
187 発光
191 有機El素子
192 駆動TFT
193 スイッチTFT
194 走査線
195 信号線
196 電源線
198 画素領域
201 ガラス基板
202 陽極(ITO)
203 ホール輸送層(HTL)
204 発光層(EML)
205 電子輸送層(ETL)
206 陰極
311 バックライトユニット
351 ゲート電極
352 ソース電極
353 ドレイン電極
DESCRIPTION OF SYMBOLS 1 LCD panel 2 Drive circuit 3 Backlight 4 Chassis 11 TFT substrate 12 Color filter substrate 13 Liquid crystal layer (LC layer)
14 Spacer 15 Seal 17 Alignment Film 18 Polarizing Film 19 Polarizing Film 21 LCD Driver LSI / Chip 22 Multilayer Printed Circuit Board (PCB)
23 Control Circuit 31 Pixel Unit 32 TFT Unit 33 Gate Wiring 34 Signal Wiring 36 Amorphous Silicon (a-Si)
37 Gate insulating film 38 Lamp 39 Light guide plate 43 Channel etched portion 44 Passivation layer (protective film)
45 Amorphous silicon containing impurities (n + a-Si)
46 Oxide layer of source and drain electrode 47 Oxide layer of gate electrode 51 Thin film
52 Mask 53 Resist 71 ITO film 111 TFT
112 Holding capacity (C S )
113 Pixel electrode 121 Black matrix (BM)
122 Color filter (CF)
123 Common electrode 161 Short part 162 Connection pad 181 Substrate 182 Driving TFT part 183 TFT electrode 184 Organic EL element 185 Cathode 186 Anode (Transparent electrode)
187 Light emission 191 Organic EL element 192 Drive TFT
193 Switch TFT
194 Scan line 195 Signal line 196 Power line 198 Pixel region 201 Glass substrate 202 Anode (ITO)
203 Hole transport layer (HTL)
204 Emission layer (EML)
205 Electron transport layer (ETL)
206 Cathode 311 Backlight unit 351 Gate electrode 352 Source electrode 353 Drain electrode
Claims (25)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007124037A JP5121299B2 (en) | 2007-05-09 | 2007-05-09 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007124037A JP5121299B2 (en) | 2007-05-09 | 2007-05-09 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008282887A true JP2008282887A (en) | 2008-11-20 |
| JP5121299B2 JP5121299B2 (en) | 2013-01-16 |
Family
ID=40143477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007124037A Expired - Fee Related JP5121299B2 (en) | 2007-05-09 | 2007-05-09 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5121299B2 (en) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009043798A (en) * | 2007-08-07 | 2009-02-26 | Mitsubishi Materials Corp | Thin film transistor |
| JP2009043797A (en) * | 2007-08-07 | 2009-02-26 | Mitsubishi Materials Corp | Thin film transistor |
| JP2010230965A (en) * | 2009-03-27 | 2010-10-14 | Hitachi Displays Ltd | Display device and display device manufacturing method |
| JP2011171581A (en) * | 2010-02-19 | 2011-09-01 | Kobe Steel Ltd | Thin-film transistor substrate, and display device |
| JP2011181607A (en) * | 2010-02-26 | 2011-09-15 | Hitachi Displays Ltd | Display device and method for manufacturing the display device |
| WO2012141089A1 (en) * | 2011-04-11 | 2012-10-18 | 株式会社日立製作所 | Display device and method for manufacturing same |
| CN102971857A (en) * | 2010-07-02 | 2013-03-13 | 合同会社先端配线材料研究所 | Thin film transistor |
| JP2013118367A (en) * | 2011-11-02 | 2013-06-13 | Hitachi Cable Ltd | Thin film transistor, manufacturing method of the same, display device equipped with thin film transistor and sputtering target material |
| JP2013149990A (en) * | 2010-02-26 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2013541192A (en) * | 2010-09-03 | 2013-11-07 | アプライド マテリアルズ インコーポレイテッド | Staggered thin film transistor and method for forming the same |
| WO2013187046A1 (en) * | 2012-06-14 | 2013-12-19 | パナソニック株式会社 | Thin film transistor |
| US8681282B2 (en) | 2008-08-19 | 2014-03-25 | Altiam Services Ltd. Llc | Liquid crystal display device |
| WO2015049818A1 (en) * | 2013-10-03 | 2015-04-09 | パナソニック株式会社 | Production method for thin film transistor substrate |
| WO2015083037A1 (en) * | 2013-12-03 | 2015-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2015087466A1 (en) * | 2013-12-10 | 2015-06-18 | 株式会社Joled | Thin film transistor substrate and production method for thin film transistor substrate |
| JP2015128153A (en) * | 2013-11-29 | 2015-07-09 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
| JPWO2015029286A1 (en) * | 2013-08-27 | 2017-03-02 | 株式会社Joled | Thin film transistor substrate manufacturing method and thin film transistor substrate |
| JPWO2016084700A1 (en) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
| JPWO2016084698A1 (en) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US10056494B2 (en) | 2009-11-13 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2018156963A (en) * | 2017-03-15 | 2018-10-04 | 株式会社リコー | Field-effect transistor, display element, display device, system, and method of manufacturing them |
| WO2019188843A1 (en) * | 2018-03-28 | 2019-10-03 | 大日本印刷株式会社 | Wiring board, and method for manufacturing wiring board |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124254A (en) * | 1982-01-20 | 1983-07-23 | Nippon Mining Co Ltd | Copper alloy for lead material of semiconductor device |
| JPH11194361A (en) * | 1997-12-26 | 1999-07-21 | Mitsubishi Electric Corp | Method for manufacturing thin film transistor array substrate and liquid crystal display device |
| JPH11274524A (en) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | X-ray imaging device |
| JP2000252472A (en) * | 1999-03-02 | 2000-09-14 | Matsushita Electric Ind Co Ltd | Thin film semiconductor device and method of manufacturing the same |
| JP2003005220A (en) * | 2001-03-21 | 2003-01-08 | Lg Phillips Lcd Co Ltd | Liquid crystal display device having two-layered source and drain electrodes and method of manufacturing the same |
| JP2004172150A (en) * | 2002-11-15 | 2004-06-17 | Nec Kagoshima Ltd | Manufacturing method of multilayer structure wiring |
| JP2005215649A (en) * | 2004-02-02 | 2005-08-11 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| WO2006025347A1 (en) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | Copper alloy and liquid-crystal display |
| JP2006073863A (en) * | 2004-09-03 | 2006-03-16 | Nikko Materials Co Ltd | Copper alloy wiring for semiconductor, sputtering target, and method for forming copper alloy wiring for semiconductor |
| JP2007017926A (en) * | 2005-06-07 | 2007-01-25 | Kobe Steel Ltd | Display device |
-
2007
- 2007-05-09 JP JP2007124037A patent/JP5121299B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124254A (en) * | 1982-01-20 | 1983-07-23 | Nippon Mining Co Ltd | Copper alloy for lead material of semiconductor device |
| JPH11194361A (en) * | 1997-12-26 | 1999-07-21 | Mitsubishi Electric Corp | Method for manufacturing thin film transistor array substrate and liquid crystal display device |
| JPH11274524A (en) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | X-ray imaging device |
| JP2000252472A (en) * | 1999-03-02 | 2000-09-14 | Matsushita Electric Ind Co Ltd | Thin film semiconductor device and method of manufacturing the same |
| JP2003005220A (en) * | 2001-03-21 | 2003-01-08 | Lg Phillips Lcd Co Ltd | Liquid crystal display device having two-layered source and drain electrodes and method of manufacturing the same |
| JP2004172150A (en) * | 2002-11-15 | 2004-06-17 | Nec Kagoshima Ltd | Manufacturing method of multilayer structure wiring |
| JP2005215649A (en) * | 2004-02-02 | 2005-08-11 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| WO2006025347A1 (en) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | Copper alloy and liquid-crystal display |
| JP2006073863A (en) * | 2004-09-03 | 2006-03-16 | Nikko Materials Co Ltd | Copper alloy wiring for semiconductor, sputtering target, and method for forming copper alloy wiring for semiconductor |
| JP2007017926A (en) * | 2005-06-07 | 2007-01-25 | Kobe Steel Ltd | Display device |
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009043798A (en) * | 2007-08-07 | 2009-02-26 | Mitsubishi Materials Corp | Thin film transistor |
| JP2009043797A (en) * | 2007-08-07 | 2009-02-26 | Mitsubishi Materials Corp | Thin film transistor |
| US9256110B2 (en) | 2008-08-19 | 2016-02-09 | Xenogenic Development Limited Liability Company | Liquid crystal display device |
| US8681282B2 (en) | 2008-08-19 | 2014-03-25 | Altiam Services Ltd. Llc | Liquid crystal display device |
| JP2010230965A (en) * | 2009-03-27 | 2010-10-14 | Hitachi Displays Ltd | Display device and display device manufacturing method |
| US10516055B2 (en) | 2009-11-13 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10944010B2 (en) | 2009-11-13 | 2021-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10056494B2 (en) | 2009-11-13 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11456385B2 (en) | 2009-11-13 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11955557B2 (en) | 2009-11-13 | 2024-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011171581A (en) * | 2010-02-19 | 2011-09-01 | Kobe Steel Ltd | Thin-film transistor substrate, and display device |
| US12033867B2 (en) | 2010-02-26 | 2024-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2013149990A (en) * | 2010-02-26 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US9911625B2 (en) | 2010-02-26 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2017175153A (en) * | 2010-02-26 | 2017-09-28 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11682562B2 (en) | 2010-02-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10304696B2 (en) | 2010-02-26 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2018133583A (en) * | 2010-02-26 | 2018-08-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11049733B2 (en) | 2010-02-26 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011181607A (en) * | 2010-02-26 | 2011-09-15 | Hitachi Displays Ltd | Display device and method for manufacturing the display device |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8866140B2 (en) | 2010-07-02 | 2014-10-21 | Advanced Interconnect Materials, Llc | Thin-film transistor |
| CN102971857A (en) * | 2010-07-02 | 2013-03-13 | 合同会社先端配线材料研究所 | Thin film transistor |
| JPWO2012002574A1 (en) * | 2010-07-02 | 2013-08-29 | 合同会社先端配線材料研究所 | Thin film transistor |
| JP2013541192A (en) * | 2010-09-03 | 2013-11-07 | アプライド マテリアルズ インコーポレイテッド | Staggered thin film transistor and method for forming the same |
| WO2012141089A1 (en) * | 2011-04-11 | 2012-10-18 | 株式会社日立製作所 | Display device and method for manufacturing same |
| JP2013118367A (en) * | 2011-11-02 | 2013-06-13 | Hitachi Cable Ltd | Thin film transistor, manufacturing method of the same, display device equipped with thin film transistor and sputtering target material |
| WO2013187046A1 (en) * | 2012-06-14 | 2013-12-19 | パナソニック株式会社 | Thin film transistor |
| JPWO2015029286A1 (en) * | 2013-08-27 | 2017-03-02 | 株式会社Joled | Thin film transistor substrate manufacturing method and thin film transistor substrate |
| US9627515B2 (en) | 2013-10-03 | 2017-04-18 | Joled Inc. | Method of manufacturing thin-film transistor substrate |
| JP6082912B2 (en) * | 2013-10-03 | 2017-02-22 | 株式会社Joled | Method for manufacturing thin film transistor substrate |
| WO2015049818A1 (en) * | 2013-10-03 | 2015-04-09 | パナソニック株式会社 | Production method for thin film transistor substrate |
| JP2015128153A (en) * | 2013-11-29 | 2015-07-09 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
| WO2015083037A1 (en) * | 2013-12-03 | 2015-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9991392B2 (en) | 2013-12-03 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2015087466A1 (en) * | 2013-12-10 | 2015-06-18 | 株式会社Joled | Thin film transistor substrate and production method for thin film transistor substrate |
| JP6019507B2 (en) * | 2013-12-10 | 2016-11-02 | 株式会社Joled | THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR PRODUCING THIN FILM TRANSISTOR SUBSTRATE |
| JPWO2016084700A1 (en) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
| JPWO2016084698A1 (en) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
| JP2018156963A (en) * | 2017-03-15 | 2018-10-04 | 株式会社リコー | Field-effect transistor, display element, display device, system, and method of manufacturing them |
| JPWO2019188843A1 (en) * | 2018-03-28 | 2021-03-25 | 大日本印刷株式会社 | Wiring board and how to manufacture the wiring board |
| KR20200136919A (en) * | 2018-03-28 | 2020-12-08 | 다이니폰 인사츠 가부시키가이샤 | Wiring board and method of manufacturing a wiring board |
| CN111868301A (en) * | 2018-03-28 | 2020-10-30 | 大日本印刷株式会社 | Wiring board and method of manufacturing wiring board |
| WO2019188843A1 (en) * | 2018-03-28 | 2019-10-03 | 大日本印刷株式会社 | Wiring board, and method for manufacturing wiring board |
| JP7468342B2 (en) | 2018-03-28 | 2024-04-16 | 大日本印刷株式会社 | Wiring board and method for manufacturing wiring board |
| US12028972B2 (en) | 2018-03-28 | 2024-07-02 | Dai Nippon Printing Co., Ltd. | Wiring board and manufacturing method of the wiring board |
| KR102720915B1 (en) * | 2018-03-28 | 2024-10-24 | 다이니폰 인사츠 가부시키가이샤 | Wiring board, and method of manufacturing the wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5121299B2 (en) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121299B2 (en) | Liquid crystal display | |
| JP5571887B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US8451394B2 (en) | Liquid crystal display device and manufacturing method therefor | |
| US8089158B2 (en) | Liquid crystal display device and manufacturing method therefor | |
| CN101344695B (en) | Display panel and manufacturing method thereof | |
| JP4705062B2 (en) | Wiring structure and manufacturing method thereof | |
| US9070600B2 (en) | Active matrix substrate, display panel, and display device | |
| US20120119207A1 (en) | Interconnection structure and method for manufacturing the same, and display device including interconnection structure | |
| US7642552B2 (en) | Liquid crystal display device and manufacturing method therefor | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| KR20070121594A (en) | TFT array substrate and manufacturing method thereof | |
| JP4453845B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| WO2007018052A1 (en) | Planar electronic display device and process for producing the same | |
| JP2008170744A (en) | Liquid crystal display device and manufacturing method thereof | |
| KR20100060003A (en) | Display device and cu alloy film for use in the display device | |
| CN101088166A (en) | Thin film transistor and manufacturing method thereof, thin film transistor substrate and manufacturing method thereof, liquid crystal display device using the thin film transistor, organic EL display device, and transparent conductive laminated substrate | |
| KR20070109192A (en) | Display substrate, manufacturing method thereof and display device having same | |
| KR101200949B1 (en) | Aluminum alloy film, electronic device, and active matrix substrate for electro-optic display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111014 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120405 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |