JP2008277908A - デジタルプレディストータ - Google Patents

Abstract

【課題】デジタルアナログ変換器の飽和による特性劣化を防止し、送信機全体として線形動作を実現することができるデジタルプレディストータを得る。
【解決手段】増幅器３で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器７によりアナログ信号へ変換して前記増幅器３に入力するようにしたデジタルプレディストータにおいて、前記デジタルアナログ変換器７と前記増幅器３との間に、入力電力の増加に対して利得が増加するような非線形特性を有するピーク伸張回路９を設けた。
【選択図】図１

Description

この発明は、増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路で作成し、デジタルアナログ変換器を介してアナログ信号へと変換して、増幅器に入力するデジタルプレディストータに関するものである。

衛星通信、地上マイクロ波通信、移動体通信、放送に使用する増幅器では、高効率と低ひずみ化の両立を図るために歪み補償回路が使用されてきた（例えば、非特許文献１及び特許文献１参照）。

例えば、増幅器で発生する非線形歪みをデジタル回路で補償する従来のデジタルプレディストータは、入力信号Ｖｉｎの瞬時振幅に応じて歪み補償テーブルから歪み補償データＷｏを読み出して入力信号Ｖｉｎに乗算することでプレディストーション信号Ｗｏ・Ｖｉｎを作成する。その後、プレディストーション信号は、デジタルアナログ変換器（デジタルアナログ変換器）を通してアナログ信号へと変換され、周波数変換回路でＲＦ帯へと周波数変換が行われ、プレディストーション信号Ｗｏ・Ｖｉｎが増幅器に入力される。

プレディストータでは、送信機全体としての利得特性がフラットとなるように、即ち、入力電力の大きさに因らず常に
｜Ｗｏ・Ｇ｜＝一定
となるように、歪み補償テーブルの歪み補償データＷｏがあらかじめ設定される。ここで、Ｇは増幅器の非線形利得である。このため、プレディストーション信号を増幅器に入力することで、増幅器で発生する非線形歪みを打ち消して送信機全体として線形な出力を得ることができる。

J.K.Cavers, IEEE Transactions on Vehicular Technology, vol. 39, no. 4, pp374-382, Nov. 1990. 特開２００３−３３２９２３号公報

しかしながら、従来のデジタルプレディストータでは、ＡＭ−ＰＭ歪みに加えて、飽和による増幅器のＡＭ−ＡＭ歪みを補正するために、プレディストータの利得は、入力電力の増加に対して増大する。このプレディストーション信号のピーク電力対アベレージ電力比（ＰＡＰＲ：Peak to Average Power Ratio）の増大により、増幅器の動作状態または入力信号のピーク電力対アベレージ電力比ＰＡＰＲによっては、デジタルアナログ変換器（デジタルアナログ変換器）が飽和してデジタルプレディストータとしての特性が劣化してしまう課題があった。

この発明は、デジタルアナログ変換器の飽和による特性劣化を防止し、送信機全体として線形動作を実現することができるデジタルプレディストータを得ることを目的とする。

この発明に係るデジタルプレディストータは、増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器によりアナログ信号へ変換して前記増幅器に入力するようにしたデジタルプレディストータにおいて、前記デジタルアナログ変換器と前記増幅器との間に、入力電力の増加に対して利得が増加するような非線形特性を有するピーク伸張回路を設けたことを特徴とする。

また、前記デジタルアナログ変換器と前記増幅器の間に、入力電力の増加に対して利得が増加するような非線形特性を有するドライバ増幅器を設けたことを特徴とする。

また、前記プレディストーション信号作成部と前記デジタルアナログ変換器との間に、瞬時信号のレベルを変換させる第一のレベル変換回路を設けると共に、前記デジタルアナログ変換器と前記増幅器との間に、信号のレベルを変換させる第二のレベル変換回路を設け、前記第一のレベル変換回路により、プレディストーション信号の瞬時振幅が所定の閾値よりも大きいときにプレディストーション信号のレベルをデジタルアナログ変換器が飽和しないレベルにまで下げ、前記第二のレベル変換回路により、プレディストーション信号のレベルを上げて元のプレディストーション信号の波形に戻すことを特徴とする。

また、前記プレディストーション信号に基づいて当該プレディストーション信号のピーク電力対アベレージ電力比が低下するように前記増幅器のバイアス電圧を制御するバイアス制御部を備えたことを特徴とする。

さらに、前記プレディストーション信号作成部は、入力信号の振幅に応じた歪み補償データを予め記憶する歪み補償テーブルとして、前記デジタルアナログ変換器が飽和しないように歪み補償データの上限値に制限を設けた制限付き歪み補償テーブルを備え、入力信号の瞬時振幅に応じて歪み補償データを前記制限付き歪み補償テーブルから読み出して入力信号に乗算することでプレディストーション信号を作成することを特徴とする。

この発明によれば、デジタルアナログ変換器の飽和による特性劣化を防止し、送信機全体として線形動作を実現することができる。

実施の形態１．
図１は、この発明の実施の形態１に係るデジタルプレディストータの構成を示すブロック図である。図１に示すデジタルプレディストータは、後述する増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号を作成するデジタル回路でなるプレディストーション信号作成部を備える。

プレディストーション信号作成部は、入力端子（ＢＢ ＩＮ）１から入力される入力信号Ｖｉｎに対し歪み補償データＷを乗算することでプレディストーション信号を作成する複素乗算器４と、入力信号Ｖｉｎの瞬時振幅値を検出するための振幅検出器５と、入力信号Ｖｉｎの振幅に応じた歪み補償データＷを予め記憶してなる歪み補償テーブル６とを有する。

また、図１に示すデジタルプレディストータは、プレディストーション信号作成部の複素乗算器４からのプレディストーション信号をデジタルアナログ変換するデジタルアナログ変換器（デジタルアナログ変換器）７と、デジタルアナログ変換器７からの出力をＲＦ帯へ周波数変換する周波数変換回路（ＵＰ ＣＯＮＶ）８と、入力電力の増加に対して利得が増加するような非線形特性を有するピーク伸張回路９と、ピーク伸張回路９を介した信号を増幅して増幅した信号を出力端子（ＲＦ ＯＵＴ）２から出力する増幅器３とを備えている。

次に動作について各ブロックの入力電力と利得特性の関係を示す図２を参照して説明する。振幅検出器５により検出される入力信号Ｖｉｎの瞬時振幅に応じて歪み補償テーブル６から歪み補償データＷを読み出して複素乗算器４により入力信号に乗算することでプレディストーション信号Ｗ・Ｖｉｎを作成する。その後、プレディストーション信号は、デジタルアナログ変換器７を通してアナログ信号へと変換され、周波数変換回路８でＲＦ帯へと周波数変換が行われる。

さらに、ピーク伸張回路９でプレディストーション信号Ｗ・Ｖｉｎのピークレベルが伸張されて、その出力信号Ｗ・Ａ・Ｖｉｎが増幅器３に入力される。プレディストータでは、送信機全体としての利得特性が入力電力の大きさに因らず常にフラットとなるように、即ち、
｜Ｗ・Ａ・Ｇ｜＝一定
となるように、歪み補償テーブル６の歪み補償データＷがあらかじめ設定される。ここで、Ｇは増幅器３の非線形利得である。

本実施の形態１では、ピーク伸張回路９の効果により、デジタルアナログ変換器７に入力する信号Ｗ・Ｖｉｎの最大値は、下式に示す如く、従来のデジタルプレディストータによるデジタルアナログ変換器に入力する信号Ｗｏ・Ｖｉｎの最大値よりも小さくなる。
ｍａｘ（｜Ｗ・Ｖｉｎ｜）＜ｍａｘ（｜Ｗｏ・Ｖｉｎ｜）

このため、デジタルアナログ変換器７に入力するプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲも、従来のプレディストータによるプレディストーション信号のピーク電力対アベレージ電力比ピーク電力対アベレージ電力比ＰＡＰＲよりも小さくなり、デジタルアナログ変換器７の飽和を回避することが可能となる。従って、本デジタルプレディストータでは、デジタルアナログ変換器７の飽和による特性劣化が防止できるため、送信機全体として線形動作が実現できる。

尚、ピーク伸張回路９の目的は、デジタルアナログ変換器７に要求されるダイナミックレンジの削減にあるため、ピーク伸張回路９の非線形特性は、入力電力の増加に対して利得が増加する様なものであれば何でも良く、それ自身が増幅器３の非線形歪みが補正できるような特性を有している必要性はない。

実施の形態２．
図３は、この発明の実施の形態２に係るデジタルプレディストータの構成を示すブロック図である。図３に示す実施の形態２の構成において、図１に示す実施の形態１の構成と同一部分は同一符号を付してその説明は省略する。図３に示す実施の形態２の構成では、図１に示す実施の形態１におけるピーク伸張回路９の代わりに、周波数変換回路８と増幅器３との間のレベルを繋ぐために、入力電力の増加に対して利得が増加するような非線形特性を有するドライバ増幅器１０を設けている。その他の構成は同一である。

次に動作について各ブロックの入力電力と利得特性の関係を示す図４を参照して説明する。振幅検出器５により検出される入力信号Ｖｉｎの瞬時振幅に応じて歪み補償テーブル６から歪み補償データＷを読み出して複素乗算器４により入力信号に乗算することでプレディストーション信号Ｗ・Ｖｉｎを作成する。その後、プレディストーション信号は、デジタルアナログ変換器７を通してアナログ信号へと変換され、周波数変換回路８でＲＦ帯へと周波数変換が行われる。

さらに、ドライバ増幅器１０でプレディストーション信号Ｗ・Ｖｉｎのピークレベルが増幅されてその出力信号Ｗ・Ａ・Ｖｉｎが増幅器３に入力される。プレディストータでは、送信機全体としての利得特性が入力電力の大きさに因らず常にフラットとなるように、即ち、
｜Ｗ・Ａ・Ｇ｜＝一定
となるように、歪み補償テーブル６のデータＷがあらかじめ設定される。ここで、Ｇは増幅器３の非線形利得である。

本実施の形態２では、ドライバ段増幅器１０の非線形特性の効果により、デジタルアナログ変換器７に入力する信号Ｗ・Ｖｉｎの最大値は、下式に示す如く、従来のデジタルプレディストータによるデジタルアナログ変換器７に入力する信号Ｗｏ・Ｖｉｎの最大値よりも小さくなる。 ｍａｘ（｜Ｗ・Ｖｉｎ｜）＜ｍａｘ（｜Ｗｏ・Ｖｉｎ｜）

このため、デジタルアナログ変換器７に入力するプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲも、従来のプレディストータによるプレディストーション信号のピーク電力対アベレージ電力比ピーク電力対アベレージ電力比ＰＡＰＲよりも小さくなり、デジタルアナログ変換器７の飽和を回避することが可能となる。従って、本デジタルプレディストータでは、デジタルアナログ変換器７の飽和による特性劣化が防止できるため、送信機全体として線形動作が実現できる。

実施の形態３．
図５は、この発明の実施の形態３に係るデジタルプレディストータの構成を示すブロック図である。図５に示す実施の形態３の構成において、図１に示す実施の形態１の構成と同一部分は同一符号を付してその説明は省略する。図５に示す実施の形態３の構成では、図１に示す実施の形態１におけるプレディストーション信号作成部の複素乗算器４とデジタルアナログ変換器７との間に、プレディストーション信号のピーク電力対アバレージ電力比を低下させるピーク抑圧回路１１を設けている。その他の構成は同一である。

次に動作について各ブロックの入力電力と利得特性の関係を示す図６を参照し説明する。振幅検出器５により検出される入力信号Ｖｉｎの瞬時振幅に応じて歪み補償テーブル６から歪み補償データＷｏを読み出して複素乗算器４により入力信号に乗算することでプレディストーション信号Ｗｏ・Ｖｉｎを作成する。その後、プレディストーション信号Ｗｏ・Ｖｉｎをピーク抑圧回路１１に入力し、ピーク抑圧回路１１の出力信号Ｗｏ・Ｂ・Ｖｉｎをデジタルアナログ変換器７を通してアナログ信号へと変換し、周波数変換回路８でＲＦ帯へと周波数変換が行われる。

さらに、ピーク伸張回路９でプレディストーション信号Ｗｏ・Ｖｉｎのピークレベルが伸張されてその出力信号Ｗｏ・Ｂ・Ａ・Ｖｉｎが増幅器３に入力される。プレディストータでは、送信機全体としての利得特性が入力電力の大きさに因らず常にフラットとなるように、即ち、
｜Ｗｏ・Ｂ・Ａ・Ｇ｜＝一定
となるように、歪み補償テーブル６のデータＷｏがあらかじめ設定される。ここで、Ｇは増幅器３の非線形利得である。

本実施の形態３では、デジタルアナログ変換器７の前段で実施されるピーク抑制回路１１によるプレディストーション信号のピーク抑圧により、デジタルアナログ変換器７に入力する信号Ｗｏ・Ｂ・Ｖｉｎの最大値は、下式に示す如く、従来のデジタルプレディストータによるデジタルアナログ変換器７に入力する信号Ｗｏ・Ｖｉｎの最大値よりも小さくなる。
ｍａｘ（｜Ｗｏ・Ｂ・Ｖｉｎ｜）＜ｍａｘ（｜Ｗｏ・Ｖｉｎ｜）

このため、デジタルアナログ変換器７に入力するプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲも、従来のプレディストータによるプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲよりも小さくなり、デジタルアナログ変換器の飽和を回避することが可能となる。本デジタルプレディストータでは、デジタルアナログ変換器の飽和による特性劣化が防止できるため、送信機全体として線形動作が実現できる。

なお、実施の形態３は、実施の形態１に適用したものであるが、実施の形態２にも同様に適用でき、図３に示す複素乗算器４と前記デジタルアナログ変換器７との間に、プレディストーション信号のピーク電力対アベレージ電力比を低下させるピーク抑圧回路１１を設けて、実施の形態１と同様な効果を得ることができる。

実施の形態４．
図７は、この発明の実施の形態４に係るデジタルプレディストータの構成を示すブロック図である。図７に示す実施の形態４の構成において、図１に示す実施の形態１の構成と同一部分は同一符号を付してその説明は省略する。図５に示す実施の形態３の構成では、図１に示す実施の形態１におけるプレディストーション信号作成部の複素乗算器４とデジタルアナログ変換器７との間に、デジタル的に信号レベルの変換を行う第一のレベル変換回路２０を設けると共に、デジタルアナログ変換器７と周波数変換回路８との間に、アナログ的に信号レベルの変換を行う第二のレベル変換回路２１を設けている。

また、図７に示すデジタルプレディストータは、複素乗算器４から出力されるプレディストーション信号の瞬時振幅値を検出する振幅検出器２２と、デジタル信号でなるプレディストーション信号の瞬時振幅に応じた利得データを予め記憶してなるレベル調整テーブル２３と、レベル調整テーブル２３の出力をテジタルアナログ変換するデジタルアナログ変換器２４と、デジタルアナログ変換器２４の出力に基づいてアナログ信号でなるプレディストーション信号のレベル変換を行うために第二のレベル変換回路２１に対しバイアス電圧の設定を行う電圧設定回路２５とを備え、第一のレベル変換回路２０により、プレディストーション信号の瞬時振幅が所定の閾値よりも大きいときにプレディストーション信号のレベルをデジタルアナログ変換器７が飽和しないレベルにまで下げ、第二のレベル変換回路２１により、プレディストーション信号のレベルを上げて元のプレディストーション信号の波形に戻すようになされている。なお、図１に示すピーク伸張回路９は設けていない。

次に動作について各ブロックの入力電力と利得特性の関係を示す図８を参照して説明する。振幅検出器５により検出される入力信号Ｖｉｎの瞬時振幅値に応じて歪み補償テーブル６から歪み補償データＷｏを読み出して複素乗算器４により入力信号に乗算することでプレディストーション信号Ｗｏ・Ｖｉｎを作成する。

その後、プレディストーション信号Ｗｏ・Ｖｉｎの瞬時振幅を振幅検出器２２により検出し、検出された瞬時振幅に応じて、レベル調整テーブル２３から利得データを読み出して第一のレベル変換回路２０により入力信号に乗算することで瞬時信号レベルの変換をデジタル的に行い、瞬時レベル変換後の信号Ｗｏ・Ｃ・Ｖｉｎを出力する。レベル調整テーブル２３にはデジタルアナログ変換器７でプレディストーション信号が飽和しないような利得データが記載されているものとする。

その後、瞬時レベル変換後のプレディストーション信号Ｗｏ・Ｃ・Ｖｉｎは、デジタルアナログ変換器７を通してアナログ信号へと変換する。デジタルアナログ変換器７から出力されたプレディストーション信号Ｗｏ・Ｃ・Ｖｉｎの瞬時レベルは、再度、プレディストーション信号Ｗｏ・Ｖｉｎの瞬時振幅に応じて電圧設定回路２５からの情報をもとに第二のレベル変換回路２１により瞬時信号レベルの変換をアナログ的に行い、瞬時レベル変換後の信号Ｗｏ・Ｃ・Ｄ・Ｖｉｎを出力する。

その後、瞬時レベル変換後のプレディストーション信号Ｗｏ・Ｃ・Ｄ・Ｖｉｎは、周波数変換回路８でＲＦ帯へと周波数変換が行われ、増幅器３に入力する。プレディストータでは、送信機全体としての利得特性が入力電力の大きさに因らず常にフラットとなるように、即ち、
｜Ｗｏ・Ｃ・Ｄ・Ｇ｜＝一定
となるように、歪み補償テーブル６のデータＷｏがあらかじめ設定される。ここで、Ｇは増幅器３の非線形利得である。

本実施の形態４では、第一のレベル変換回路２０によるデジタルアナログ変換器７の前段で実施されるプレディストーション信号のレベル変換により、デジタルアナログ変換器７に入力する信号Ｗｏ・Ｃ・Ｖｉｎの最大値は、下式に示す如く、従来のデジタルプレディストータによるデジタルアナログ変換器７に入力する信号Ｗｏ・Ｖｉｎの最大値よりも小さくなる。
ｍａｘ（｜Ｗｏ・Ｃ・Ｖｉｎ｜）＜ｍａｘ（｜Ｗｏ・Ｖｉｎ｜）

このため、デジタルアナログ変換器７に入力するプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲも、従来のプレディストータによるプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲよりも小さくなり、デジタルアナログ変換器７の飽和を回避することが可能となる。本デジタルプレディストータでは、デジタルアナログ変換器７の飽和による特性劣化が防止できるため、送信機全体として線形動作が実現できる。

実施の形態５．
図９は、この発明の実施の形態５に係るデジタルプレディストータの構成を示すブロック図である。図９に示す実施の形態５の構成において、図１に示す実施の形態１の構成と同一部分は同一符号を付してその説明は省略する。図９に示す実施の形態５の構成では、プレディストーション信号に基づいて当該プレディストーション信号のピーク電力対アベレージ電力比が低下するように増幅器３のバイアス電圧を制御するバイアス制御部を備えている。

このバイアス制御部は、実施の形態４と同様な、複素乗算器４から出力されるプレディストーション信号の瞬時振幅値を検出する振幅検出器２２と、デジタル信号でなるプレディストーション信号の瞬時振幅に応じた利得データを予め記憶してなるレベル調整テーブル２３と、レベル調整テーブル２３の出力をテジタルアナログ変換するデジタルアナログ変換器２４とを有すると共に、増幅器３のバイアス電圧を設定するための電圧設定回路２６を有する。なお、図１に示すピーク伸張回路９は設けていない。

次に動作について各ブロックの入力電力と利得特性の関係を示す図１０を参照して説明する。振幅検出器５により検出される入力信号Ｖｉｎの瞬時振幅に応じて歪み補償テーブル６から歪み補償データＷを読み出して複素乗算器４により入力信号に乗算することでプレディストーション信号Ｗ・Ｖｉｎを作成する。

その後、プレディストーション信号Ｗ・Ｖｉｎの瞬時振幅を振幅検出器２２により検出し、検出された瞬時振幅に応じて、レベル調整テーブル２３からデータを読み出してデジタルアナログ変換器２４を介して電圧設定回路２５によって増幅器３のバイアス電圧（ゲート電圧またはドレイン電圧）を制御する。このバイアス制御部では、増幅器３の飽和によるＡＭ−ＡＭ歪みが改善するように制御を行う。その結果、バイアス制御動作中の増幅器３のＡＭ−ＡＭ特性は平坦化され、プレディストーション信号のピーク対アベレージ電力比が低下する。

一方、プレディストーション信号Ｗ・Ｖｉｎは、デジタルアナログ変換器７を通してアナログ信号へと変換され、周波数変換回路８でＲＦ帯へと周波数変換が行われ、バイアス制御動作中の増幅器３に入力される。プレディストータでは、送信機全体としての利得特性が入力電力の大きさに因らず常にフラットとなるように、即ち、
｜Ｗ・Ｅ・Ｇ｜＝一定
となるように、歪み補償テーブル６のデータＷがあらかじめ設定される。ここで、Ｅ・Ｇはバイアス制御動作中の増幅器３の非線形利得である。

本実施の形態５では、増幅器３のＡＭ−ＡＭ特性は平坦化されるようにバイアス電圧の制御が行われるので、デジタルアナログ変換器７に入力する信号Ｗ・Ｖｉｎの最大値は、下式に示す如く、従来のデジタルプレディストータによるデジタルアナログ変換器７に入力する信号Ｗｏ・Ｖｉｎの最大値よりも小さくなる。
ｍａｘ（｜Ｗ・Ｖｉｎ｜）＜ｍａｘ（｜Ｗｏ・Ｖｉｎ｜）

このため、デジタルアナログ変換器７に入力するプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲも、従来のプレディストータによるプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲよりも小さくなり、デジタルアナログ変換器７の飽和を回避することが可能となる。本デジタルプレディストータでは、デジタルアナログ変換器７の飽和による特性劣化が防止できるため、送信機全体として線形動作が実現できる。

実施の形態６．
図１１は、この発明の実施の形態６に係るデジタルプレディストータの構成を示すブロック図である。図１１に示す実施の形態６の構成において、図１に示す実施の形態１の構成と同一部分は同一符号を付してその説明は省略する。図１１に示す実施の形態６の構成では、プレディストーション信号作成部の歪み補償テーブルとして、デジタルアナログ変換器７が飽和しないようにテーブルに記載されたデータの上限値に制限を設けた制限付き歪み補償テーブル３０を備える。なお、図１に示すピーク伸張回路９は設けていない。

次に動作について説明する。振幅検出器５により検出される入力信号Ｖｉｎの瞬時振幅に応じて制限付き歪み補償テーブル３０から歪み補償データＷ'を読み出して複素乗算器４により入力信号に乗算することでプレディストーション信号Ｗ'・Ｖｉｎを作成する。その後、プレディストーション信号は、デジタルアナログ変換器７を通してアナログ信号へと変換され、周波数変換回路８でＲＦ帯へと周波数変換が行われ、プレディストーション信号Ｗ'・Ｖｉｎが増幅器３に入力する。プレディストータでは、送信機全体としての利得特性が入力電力の大きさに因らず常にフラットとなるように、即ち、
｜Ｗ'・Ｇ｜＝一定
となるように、歪み補償テーブル６のデータＷ'があらかじめ設定される。ここで、Ｇは増幅器３の非線形利得である。

本実施の形態６において、制限付き歪み補償テーブル３０に記載されたデータはデジタルアナログ変換器７が飽和しないように上限値に制限がかけられているので、デジタルアナログ変換器７に入力する信号Ｗ'・Ｖｉｎの最大値は、下式に示す如く、従来のデジタルプレディストータによるデジタルアナログ変換器７に入力する信号Ｗｏ・Ｖｉｎの最大値よりも小さくなる。
ｍａｘ（｜Ｗ'・Ｖｉｎ｜）＜ｍａｘ（｜Ｗｏ・Ｖｉｎ｜）

このため、デジタルアナログ変換器７に入力するプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲも、従来のプレディストータによるプレディストーション信号のピーク電力対アベレージ電力比ＰＡＰＲよりも小さくなり、デジタルアナログ変換器の飽和を回避することが可能となる。本デジタルプレディストータでは、デジタルアナログ変換器の飽和による特性劣化が防止できるため、送信機全体として線形動作が実現できる。

この発明の実施の形態１に係るデジタルプレディストータの構成を示すブロック図である。 図１の各ブロックの入力電力と利得特性の関係を示す波形図である。 この発明の実施の形態２に係るデジタルプレディストータの構成を示すブロック図である。 図３の各ブロックの入力電力と利得特性の関係を示す波形図である。 この発明の実施の形態３に係るデジタルプレディストータの構成を示すブロック図である。 図５の各ブロックの入力電力と利得特性の関係を示す波形図である。 この発明の実施の形態３に係るデジタルプレディストータの構成を示すブロック図である。 図７の各ブロックの入力電力と利得特性の関係を示す波形図である。 この発明の実施の形態４に係るデジタルプレディストータの構成を示すブロック図である。 図９の各ブロックの入力電力と利得特性の関係を示す波形図である。 この発明の実施の形態５に係るデジタルプレディストータの構成を示すブロック図である。

符号の説明

１ 入力端子、２ 出力端子、３ 増幅器、４ 複素乗算器、５、２２ 振幅検出器、６ 歪み補償テーブル、７、２４ デジタルアナログ変換器（ＤＡＣ）、８ 周波数変換回路、９ ピーク伸張回路、１０ ドライバ増幅器、１１ ピーク抑圧回路、２０、２１ レベル変換回路、２３ レベル調整テーブル、２５、２６ 電圧設定回路、３０ 制限付き歪み補償テーブル。

Claims (7)

1. 増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器によりアナログ信号へ変換して前記増幅器に入力するようにしたデジタルプレディストータにおいて、
   前記デジタルアナログ変換器と前記増幅器との間に、入力電力の増加に対して利得が増加するような非線形特性を有するピーク伸張回路を設けたことを特徴とするデジタルプレディストータ。
2. 増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器によりアナログ信号へ変換して前記増幅器に入力するようにしたデジタルプレディストータにおいて、
   前記デジタルアナログ変換器と前記増幅器の間に、入力電力の増加に対して利得が増加するような非線形特性を有するドライバ増幅器を設けたことを特徴とするデジタルプレディストータ。
3. 請求項１または２に記載のデジタルプレディストータにおいて、
   前記プレディストーション信号作成部と前記デジタルアナログ変換器との間に、プレディストーション信号のピーク電力対アベレージ電力比を低下させるピーク抑圧回路を設けることを特徴とするデジタルプレディストータ。
4. 増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器によりアナログ信号へ変換して前記増幅器に入力するようにしたデジタルプレディストータにおいて、
   前記プレディストーション信号作成部と前記デジタルアナログ変換器との間に、瞬時信号のレベルを変換させる第一のレベル変換回路を設けると共に、
   前記デジタルアナログ変換器と前記増幅器との間に、信号のレベルを変換させる第二のレベル変換回路を設け、
   前記第一のレベル変換回路により、プレディストーション信号の瞬時振幅が所定の閾値よりも大きいときにプレディストーション信号のレベルをデジタルアナログ変換器が飽和しないレベルにまで下げ、
   前記第二のレベル変換回路により、プレディストーション信号のレベルを上げて元のプレディストーション信号の波形に戻す
   ことを特徴とするデジタルプレディストータ。
5. 増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器によりアナログ信号へ変換して前記増幅器に入力するようにしたデジタルプレディストータにおいて、
   前記プレディストーション信号に基づいて当該プレディストーション信号のピーク電力対アベレージ電力比が低下するように前記増幅器のバイアス電圧を制御するバイアス制御部を備えた
   ことを特徴とするデジタルプレディストータ。
6. 請求項５に記載のデジタルプレディストータにおいて、
   前記バイアス制御部は、前記プレディストーション信号の瞬時振幅値を検出する振幅検出器と、前記プレディストーション信号の瞬時振幅の検出値に応じた利得データを予め記憶してなるレベル調整テーブルと、前記レベル調整テーブルの出力に基づいて前記増幅器のバイアス電圧を設定するための電圧設定回路とを有する
   ことを特徴とするデジタルプレディストータ。
7. 増幅器で発生する非線形歪みを打ち消すようなプレディストーション信号をデジタル回路でなるプレディストーション信号作成部で作成し、前記プレディストーション信号をデジタルアナログ変換器によりアナログ信号へ変換して前記増幅器に入力するようにしたデジタルプレディストータにおいて、
   前記プレディストーション信号作成部は、入力信号の振幅に応じた歪み補償データを予め記憶する歪み補償テーブルとして、前記デジタルアナログ変換器が飽和しないように歪み補償データの上限値に制限を設けた制限付き歪み補償テーブルを備え、入力信号の瞬時振幅に応じて歪み補償データを前記制限付き歪み補償テーブルから読み出して入力信号に乗算することでプレディストーション信号を作成する
   ことを特徴とするデジタルプレディストータ。

Images