JP2008277797A - Image sensor - Google Patents
Image sensor Download PDFInfo
- Publication number
- JP2008277797A JP2008277797A JP2008093600A JP2008093600A JP2008277797A JP 2008277797 A JP2008277797 A JP 2008277797A JP 2008093600 A JP2008093600 A JP 2008093600A JP 2008093600 A JP2008093600 A JP 2008093600A JP 2008277797 A JP2008277797 A JP 2008277797A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- charge
- transfer
- control electrode
- imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】光照射により生成された電荷を規定のタイミングごとに積算することにより高感度化した撮像素子を提供する。
【解決手段】撮像素子1は、光照射により電荷を生成する光電変換部D1をそれぞれ備える撮像要素Pxが複数配列された撮像領域E1と、撮像領域E1で生成された電荷が規定のタイミングで転送され撮像要素Px毎の電荷をそれぞれ蓄積する蓄積要素Pyが複数配列された蓄積領域E2とを半導体上に備える。各蓄積要素Pyは、撮像要素Pxよりも飽和電荷量が大きく撮像領域E1から受け取った電荷が引き渡されることにより撮像要素Px毎に生成された電荷を積算する加算部F1を備える。
【選択図】図1An image pickup device with high sensitivity is provided by integrating charges generated by light irradiation at specified timings.
An imaging element includes an imaging region where a plurality of imaging elements Px each including a photoelectric conversion unit D1 that generates charges by light irradiation, and charges generated in the imaging region E1 are transferred at a specified timing. A storage region E2 in which a plurality of storage elements Py each storing charge for each imaging element Px is arranged is provided on the semiconductor. Each storage element Py includes an addition unit F1 that accumulates charges generated for each image pickup element Px by delivering a charge that has a larger saturation charge amount than the image pickup element Px and is received from the image pickup area E1.
[Selection] Figure 1
Description
本発明は、増感機能を有した撮像素子に関するものである。 The present invention relates to an image sensor having a sensitizing function.
一般に、光照射による電荷を生成し受光光量に応じた受光出力を取り出す撮像素子では、受光光量の多寡に応じて受光出力も変化する。露光時間が長くなれば受光光量が増加するが、受光光量を反映する有効な受光出力の上限および下限は、電荷の生成や電荷の転送を行う部位のサイズおよび不純物濃度により制限されている。つまり、露光時間を長くするだけでは、電荷の生成や電荷の転送を行う部位が飽和して受光光量を反映した受光出力が得られないから、感度を高めることはできない。 In general, in an image sensor that generates a charge by light irradiation and extracts a light reception output corresponding to the amount of received light, the light reception output also changes according to the amount of light received. Although the amount of received light increases as the exposure time increases, the upper and lower limits of the effective received light output that reflects the received light amount are limited by the size and impurity concentration of the part that generates and transfers charges. That is, simply increasing the exposure time cannot saturate the portion where charge generation or charge transfer occurs and cannot obtain a light reception output reflecting the amount of received light, and therefore cannot increase sensitivity.
撮像素子では露光時間を調節することが可能であるから、複数段階の露光時間で複数回の撮像を行い、露光が適正であった露光時間の電荷を用いて受光出力を得ることにより、ダイナミックレンジを広げることが考えられている(たとえば、特許文献1参照)。
ところで、特許文献1に記載の構成では、露光時間の長さを調節することにより受光光量を調節する構成を採用しているから、受光強度に対するダイナミックレンジが大きくなるものの受光出力として取り出される電荷量が増加するわけではなく、受光出力のダイナミックレンジは大きくならない。
By the way, in the structure of
本発明は上記事由に鑑みて為されたものであり、その目的は、光照射により生成された電荷を規定のタイミングごとに積算することにより高感度化し、しかも受光出力の飽和電荷量を大きくすることにより受光出力のダイナミックレンジを大きくした撮像素子を提供することにある。 The present invention has been made in view of the above-mentioned reasons, and its object is to increase the sensitivity by accumulating the charges generated by light irradiation at each specified timing and to increase the saturation charge amount of the light receiving output. Accordingly, an object of the present invention is to provide an image pickup device in which the dynamic range of light reception output is increased.
請求項1の発明は、光照射により電荷を生成する光電変換部をそれぞれ備える撮像要素が複数配列された撮像領域と、撮像領域で生成された電荷が規定のタイミングで転送され撮像要素毎の電荷をそれぞれ蓄積する遮光された蓄積要素が複数配列された蓄積領域とを半導体上に設け、各蓄積要素は、撮像要素よりも飽和電荷量が大きく撮像領域から受け取った電荷が複数回引き渡されることにより撮像要素毎に生成された電荷を積算する加算部を有していることを特徴とする。 According to the first aspect of the present invention, there is provided an imaging region in which a plurality of imaging elements each including a photoelectric conversion unit that generates charges by light irradiation, and charges generated in the imaging region are transferred at a specified timing, and the charges for each imaging element. And a storage region in which a plurality of light-shielded storage elements are arranged on a semiconductor, and each storage element has a larger saturation charge amount than the imaging element, and the charge received from the imaging region is delivered multiple times. It has the addition part which accumulate | stores the electric charge produced | generated for every imaging element, It is characterized by the above-mentioned.
請求項2の発明では、請求項1の発明において、前記撮像領域と前記蓄積領域とは、前記半導体上で隣接して異なる領域に形成されていることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the imaging region and the storage region are formed in different regions adjacent to each other on the semiconductor.
請求項3の発明では、請求項1または請求項2の発明において、前記蓄積要素は、撮像領域から転送された電荷を受け取る転送部を有し、撮像領域から転送部で受け取った電荷を前記加算部に引き渡して電荷の積算を行うことを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the present invention, the storage element includes a transfer unit that receives charges transferred from the imaging region, and adds the charges received by the transfer unit from the imaging region. It is characterized in that the charge is accumulated by handing it over to the unit.
請求項4の発明では、請求項3の発明において、前記撮像要素と前記蓄積要素とを複数個ずつ備える基本単位を前記半導体上に複数配列して構成され、前記撮像要素および前記蓄積要素は、それぞれ前記半導体上に絶縁層を介して配列された複数個の制御電極を備え、制御電極への印加電圧が制御されることにより前記撮像領域から前記蓄積領域への電荷転送が行われ、前記転送部と前記加算部とは互いに対面する関係に配置され、基本単位内において、撮像要素に設けた制御電極と転送部に設けた制御電極とは撮像領域と蓄積領域とが並ぶ第1方向の一直線上に配列され、転送部に設けた制御電極と加算部に設けた制御電極とは第1方向に交差する第2方向の一直線上に並ぶことを特徴とする。 According to a fourth aspect of the present invention, in the third aspect of the present invention, a plurality of basic units each including a plurality of the imaging elements and the storage elements are arranged on the semiconductor, and the imaging elements and the storage elements are Each of the plurality of control electrodes arranged on the semiconductor via an insulating layer is provided, and charge transfer from the imaging region to the storage region is performed by controlling a voltage applied to the control electrode, and the transfer The control unit provided in the imaging element and the control electrode provided in the transfer unit are straight lines in the first direction in which the imaging region and the storage region are arranged in the basic unit. The control electrode provided in the transfer unit and the control electrode provided in the addition unit are arranged on a line and are aligned on a straight line in the second direction intersecting the first direction.
請求項5の発明では、請求項4の発明において、前記撮像領域は、前記光電変換部により生成された電荷から除去する不要電荷の量を決める電荷保持部をさらに備え、電荷保持部と前記加算部とが前記第1方向において一列に配置されることを特徴とする。 According to a fifth aspect of the present invention, in the fourth aspect of the invention, the imaging region further includes a charge holding unit that determines an amount of unnecessary charges to be removed from the charge generated by the photoelectric conversion unit, and the charge holding unit and the addition Are arranged in a line in the first direction.
請求項6の発明では、請求項3ないし請求項5のいずれかの発明において、前記転送部と前記加算部との間に分離帯が形成され、転送部は半導体の主表面に配置した転送制御電極を有し、加算部は半導体の主表面に配置した加算制御電極を有し、転送制御電極と加算制御電極とに印加する電圧の制御により分離帯のポテンシャル障壁の高さを制御し、転送部と加算部との間の電荷移動を制御することを特徴とする。 According to a sixth aspect of the present invention, in the invention according to any one of the third to fifth aspects, a separation band is formed between the transfer section and the addition section, and the transfer section is disposed on the main surface of the semiconductor. The addition unit has an addition control electrode arranged on the main surface of the semiconductor, and controls the height of the potential barrier in the separation band by controlling the voltage applied to the transfer control electrode and the addition control electrode. It is characterized in that the charge transfer between the unit and the adding unit is controlled.
請求項7の発明では、請求項3ないし請求項5のいずれかの発明において、前記転送部と前記加算部との間に分離帯が形成され、転送部は半導体の主表面に配置した転送制御電極を有し、加算部は半導体の主表面に配置した加算制御電極を有し、さらに、前記半導体の主表面において転送制御電極と加算制御電極との間には分離帯のポテンシャル障壁の高さを制御し、転送部と加算部との間の電荷移動を制御する移動制御電極が配置されていることを特徴とする。 According to a seventh aspect of the present invention, in the invention according to any one of the third to fifth aspects, a separation band is formed between the transfer section and the addition section, and the transfer section is disposed on the main surface of the semiconductor. The addition portion has an addition control electrode disposed on the main surface of the semiconductor, and further, the height of the potential barrier of the separation band between the transfer control electrode and the addition control electrode on the main surface of the semiconductor. And a movement control electrode for controlling charge movement between the transfer section and the adding section is arranged.
請求項8の発明では、請求項3ないし請求項7のいずれかの発明において、前記加算部は、前記転送部よりも不純物濃度が高濃度であることを特徴とする。 According to an eighth aspect of the present invention, in any one of the third to seventh aspects, the addition unit has an impurity concentration higher than that of the transfer unit.
請求項9の発明では、請求項6または請求項7の発明において、前記転送部と前記加算部との間に転送部および加算部よりも不純物濃度が高濃度であるスリット領域を有していることを特徴とする。 According to a ninth aspect of the present invention, in the sixth or seventh aspect of the present invention, a slit region having a higher impurity concentration than the transfer unit and the addition unit is provided between the transfer unit and the addition unit. It is characterized by that.
請求項10の発明では、請求項6または請求項7の発明において、前記転送部と前記分離帯との間に形成され転送部よりも不純物濃度が高濃度である第1スリット領域と、前記加算部と前記分離帯との間に形成され加算部よりも不純物濃度が高濃度である第2スリット領域とのうち少なくとも一方を備えることを特徴とする。 According to a tenth aspect of the present invention, in the sixth or seventh aspect of the present invention, the first slit region formed between the transfer portion and the separation band and having a higher impurity concentration than the transfer portion, and the addition And at least one of a second slit region formed between the separation portion and the separation band and having an impurity concentration higher than that of the addition portion.
請求項11の発明では、請求項3ないし請求項10のいずれかの発明において、前記蓄積領域において、前記蓄積要素の両側には、前記加算部に隣接する第1のオーバーフロードレインと、前記転送部に隣接する第2のオーバーフロードレインとが形成されていることを特徴とする。 According to an eleventh aspect of the present invention, in the invention according to any one of the third to tenth aspects, in the accumulation region, on both sides of the accumulation element, a first overflow drain adjacent to the addition unit, and the transfer unit And a second overflow drain adjacent to the second overflow drain.
請求項12の発明では、請求項11の発明において、前記撮像領域において、前記光電変換部に隣接する第3のオーバーフロードレインが形成され、前記撮像領域と前記蓄積領域との間にオーバーフロードレインを設けない緩衝領域を形成していることを特徴とする。
In the invention of
請求項1の発明の構成によれば、撮像要素とは別に撮像要素毎の電荷をそれぞれ蓄積する蓄積要素を設け、撮像要素よりも飽和電荷量が大きく撮像要素毎に生成された電荷を積算する加算部を蓄積要素に設けているから、加算部において電荷を蓄積することにより増感することができる。また、加算部を光電変換部とは別に設けていることにより、半導体における占有面積を大きくしたり不純物濃度を高濃度にしたりして飽和電荷量を大きくとることができるから、増感する構成を容易に実現することができる。また、電荷を撮像素子の外部に取り出すことなく電荷を積算することができるから、応答速度(フレームレート)を低下させることなく電荷の積算が可能になる。 According to the configuration of the first aspect of the present invention, the storage element for storing the charge for each image pickup element is provided separately from the image pickup element, and the charge generated for each image pickup element is greater than that of the image pickup element. Since the addition unit is provided in the storage element, it can be sensitized by accumulating charges in the addition unit. In addition, since the addition unit is provided separately from the photoelectric conversion unit, the occupied area in the semiconductor can be increased or the impurity concentration can be increased to increase the saturation charge amount. It can be easily realized. In addition, since the charges can be integrated without taking them out of the image sensor, the charges can be integrated without reducing the response speed (frame rate).
なお、蓄積要素が撮像要素毎の電荷をそれぞれ蓄積することは、撮像要素と蓄積要素とが必ずしも一対一に対応していることを意味しているのではなく、蓄積要素は撮像要素の整数倍(2倍または4倍)であってもよい。つまり、1個の撮像要素に対して2個または4個の蓄積要素を対応付けたりすることが可能である。 Note that storing the charge for each imaging element by the storage element does not necessarily mean that the imaging element and the storage element have a one-to-one correspondence, but the storage element is an integral multiple of the imaging element. (2 times or 4 times) may be sufficient. That is, it is possible to associate two or four storage elements with one imaging element.
請求項2の発明の構成によれば、撮像領域と蓄積領域とを半導体上で異なる領域に形成していることにより、撮像要素の暗電流の増加を防止することができる。とくに、蓄積領域の不純物濃度を高くして蓄積領域の飽和電荷量を増加させる場合に、撮像領域と蓄積領域とが同領域に設けられていると、境界部分の電界強度が大きくなって暗電流が生じやすくなるが、撮像要素と蓄積領域とを異なる領域に設けていることにより、暗電流を抑制することができる。 According to the configuration of the second aspect of the present invention, since the imaging region and the storage region are formed in different regions on the semiconductor, an increase in dark current of the imaging element can be prevented. In particular, when the impurity concentration in the accumulation region is increased to increase the saturation charge amount in the accumulation region, if the imaging region and the accumulation region are provided in the same region, the electric field strength at the boundary increases and dark current is increased. However, dark current can be suppressed by providing the imaging element and the accumulation region in different regions.
また、撮像領域と蓄積領域とを同領域に設けていると、撮像領域と蓄積領域とのポテンシャル差によって撮像領域から蓄積領域に電荷が流れてしまうが、撮像領域と蓄積領域とを異なる領域に設けていることにより、撮像領域から蓄積領域へ電荷が自然に流出してしまうのを防止することができる。 Also, if the imaging area and the storage area are provided in the same area, charges flow from the imaging area to the storage area due to the potential difference between the imaging area and the storage area, but the imaging area and the storage area are different areas. By providing, it is possible to prevent the charge from flowing out naturally from the imaging region to the accumulation region.
請求項3の発明の構成によれば、蓄積領域において撮像要素からの電荷を受け取る転送部を加算部とは別に設け、撮像要素からの電荷を転送部を介して加算部に引き渡すから、転送部から加算部に電荷を移動させている期間に光電変換部では電荷を生成することができ、光電変換部から転送部に電荷を移動させる期間以外は光電変換部を電荷の生成に利用することが可能になる。その結果、単位時間において電荷を生成する期間を長くとることができ、高感度化が可能になる。
According to the configuration of the invention of
請求項4の発明の構成によれば、撮像要素と蓄積要素とがそれぞれ複数個の制御電極を有するとともに、撮像要素と蓄積要素とを複数個ずつ備える基本単位を半導体上に複数配列することにより撮像素子を構成してあり、各基本単位では、撮像要素に設けた制御電極と転送部に設けた制御電極とが一直線上に配列され、この方向と交差する方向の一直線上に転送部に設けた制御電極と加算部に設けた制御電極とが並ぶから、基本単位の繰り返しで撮像素子が構成され、蓄積領域では転送部と加算部とが交互に配列される。この構造は、フレームトランスファー方式のCCDイメージセンサに類似しているから、従来から提供されているフレームトランスファー方式のCCDイメージセンサの技術を利用して実現することが可能であって、実現が容易になる。 According to the fourth aspect of the invention, the imaging element and the storage element each have a plurality of control electrodes, and a plurality of basic units each including a plurality of imaging elements and storage elements are arranged on the semiconductor. In each basic unit, the control electrode provided in the imaging element and the control electrode provided in the transfer unit are arranged in a straight line, and provided in the transfer unit on a straight line in a direction intersecting this direction. Since the control electrode and the control electrode provided in the addition unit are arranged, the image pickup device is configured by repeating the basic unit, and the transfer unit and the addition unit are alternately arranged in the accumulation region. Since this structure is similar to a frame transfer type CCD image sensor, it can be realized by using the technology of a frame transfer type CCD image sensor that has been conventionally provided, and can be easily realized. Become.
請求項5の発明の構成によれば、光電変換部により生成された電荷から除去する不要電荷の量を決めるために設けた電荷保持部を加算部と第1方向において一列に配置しているから、基本単位において、蓄積領域では加算列と転送列との2列を利用し、撮像領域では撮像要素と電荷保持部とが2列分に相当する領域を利用することになり、結果的に半導体上のスペースを無駄なく利用することができる。 According to the configuration of the fifth aspect of the invention, the charge holding unit provided for determining the amount of unnecessary charge to be removed from the charge generated by the photoelectric conversion unit is arranged in a line in the first direction with the addition unit. In the basic unit, the accumulation region uses two columns of the addition column and the transfer column, and the imaging region uses an area corresponding to two columns of the imaging element and the charge holding unit, resulting in the semiconductor. The above space can be used without waste.
請求項6と請求項7との発明の構成によれば、転送部と加算部との間に分離帯を設けているから、光電変換部から転送部が電荷を受け取る期間において、転送部の電荷と加算部の電荷とが混ざり合うのを防止することができる。また、撮像要素に対応付けた蓄積要素に電荷が転送された後に、分離帯のポテンシャル障壁の高さを制御して転送部から加算部に電荷を移動させることにより、撮像要素ごとの電荷を撮像要素に対応付けた蓄積要素における加算部において積算することができる。とくに、請求項4の発明では、分離帯のポテンシャル障壁の高さを制御するために移動制御電極を設けているから、転送制御電極および加算制御電極とともに移動制御電極への印加電圧を制御することにより、転送部から加算部への電荷の移動を容易に行うことができる。
According to the configuration of the invention of
請求項8の発明の構成によれば、加算部の不純物濃度を転送部よりも高濃度にしているから、加算部の占有する面積を大きくすることなく加算部の飽和電荷量を大きくすることができる。すなわち、撮像素子のサイズを大型化を抑制しながらも飽和電荷量を大きくして増感することが可能になる。 According to the configuration of the eighth aspect of the invention, since the impurity concentration of the addition unit is higher than that of the transfer unit, the saturation charge amount of the addition unit can be increased without increasing the area occupied by the addition unit. it can. In other words, it is possible to increase the saturation charge amount and suppress sensitization while suppressing the increase in size of the image sensor.
請求項9の発明の構成によれば、転送部と加算部との間に転送部および加算部よりも不純物濃度が高濃度であるスリット領域を設けていることにより、転送部および加算部にそれぞれ電位勾配を形成することができ、しかもスリット領域は転送部と加算部との間に形成しているから、転送部から加算部への電荷移動が容易になる。また、転送部と加算部とが交互に複数組配列されているときには、隣接する組間で転送部と加算部との間にポテンシャル障壁が形成されることになり、隣接する組間での電荷の混合を抑制することができる。 According to the configuration of the ninth aspect of the invention, by providing the slit region having a higher impurity concentration than the transfer unit and the adder unit between the transfer unit and the adder unit, the transfer unit and the adder unit respectively. A potential gradient can be formed, and the slit region is formed between the transfer unit and the addition unit, so that charge transfer from the transfer unit to the addition unit is facilitated. In addition, when a plurality of pairs of transfer units and addition units are alternately arranged, a potential barrier is formed between the transfer unit and the addition unit between the adjacent groups, and the charge between the adjacent sets Mixing can be suppressed.
請求項10の発明の構成によれば、転送部と加算部との間に分離帯を備える構成において、転送部と分離帯との間、加算部と分離帯との間の少なくとも一方に不純物濃度が高濃度であるスリット領域を設けていることにより、転送部と加算部との少なくとも一方に電位勾配を形成し、転送部から加算部への電荷の移動を容易にすることができる。
According to the configuration of the invention of
請求項11の発明の構成によれば、蓄積領域において加算部に隣接する第1のオーバーフロードレインと転送部に隣接する第2のオーバーフロードレインとを形成しているから、転送部あるいは加算部において電荷が飽和しそうになると、オーバーフロードレインを通して電荷を廃棄することで、隣接する蓄積要素に電荷が溢れるのを防止し、ブルーミングの発生を抑制することができる。また、第1のオーバーフロードレインと第2のオーバーフロードレインとは蓄積要素の両側に配置しているから、転送部から加算部への電荷移動を妨げることがない。 According to the configuration of the eleventh aspect of the present invention, since the first overflow drain adjacent to the addition section and the second overflow drain adjacent to the transfer section are formed in the accumulation region, the charge in the transfer section or the addition section When it is likely to saturate, discarding the charge through the overflow drain prevents the adjacent storage element from overflowing and suppresses blooming. In addition, since the first overflow drain and the second overflow drain are arranged on both sides of the storage element, charge transfer from the transfer unit to the addition unit is not hindered.
請求項12の発明の構成によれば、撮像領域と蓄積領域との間にオーバーフロードレインを設けない緩衝領域を形成しているから、第1および第2のオーバーフロードレインの電位と第3のオーバーフロードレインの電位との干渉を防止し、撮像領域と蓄積領域との電荷が互いに他方のオーバーフロードレインに流れるのを防止することができ、受光光量を正確に反映させた電荷量を加算部に積算することができる。また、緩衝領域を配線用のスペースとして利用することが可能になる。 According to the configuration of the twelfth aspect of the present invention, since the buffer region in which the overflow drain is not provided is formed between the imaging region and the storage region, the potentials of the first and second overflow drains and the third overflow drain are formed. The charge of the imaging region and the storage region can be prevented from flowing to the other overflow drain, and the amount of charge that accurately reflects the amount of received light is integrated in the adder. Can do. In addition, the buffer area can be used as a wiring space.
以下に説明する実施形態では、撮像素子として、複数個の撮像要素Pxを垂直方向Dvに複数個配列した主列Lを形成するとともに、主列Lを水平方向Dhに複数列配列することによって、画素をマトリクス状に配列した2次元(エリア)イメージセンサを想定する。 In the embodiment described below, by forming a main row L in which a plurality of imaging elements Px are arranged in the vertical direction Dv as an imaging device, and by arranging a plurality of main rows L in the horizontal direction Dh, Assume a two-dimensional (area) image sensor in which pixels are arranged in a matrix.
また、以下に説明する実施形態では、撮像素子を発光源と組み合わせて構成したアクティブ形の空間情報の検出装置として対象空間に存在する物体までの距離を求める測距装置を例示する。空間情報の検出装置としては、測距装置のほか、物体の反射率や空間の媒質の透過率を求める装置などにも本発明の技術思想を適用することが可能である。 Further, in the embodiment described below, a distance measuring device that calculates a distance to an object existing in a target space is exemplified as an active type spatial information detecting device configured by combining an imaging element with a light emission source. As a spatial information detection device, the technical idea of the present invention can be applied to a device that obtains the reflectance of an object and the transmittance of a medium in space in addition to a distance measuring device.
(基本構造)
以下に説明する実施形態では、図1に示すように、CCDイメージセンサにおけるフレームトランスファー(以下、「FT」と略称する)方式の構成と同様に垂直転送レジスタが光電変換部D1と兼用された構造の撮像素子1を例示するが、図9に示すように、インターライントランスファー(以下、「IT」と略称する」)方式の構成と同様に光電変換部D1に隣接して垂直転送レジスタRvを配置した構造の撮像素子1においても以下の実施形態の技術を採用することが可能である。また、FT方式とIT方式との構造に適用可能であることから、フレームインターライントランスファー(以下、「FIT」と略称する)方式の構成に類似した構造であっても以下の実施形態の技術を採用することが可能である。
(Basic structure)
In the embodiment described below, as shown in FIG. 1, a structure in which a vertical transfer register is also used as a photoelectric conversion unit D1 as in the frame transfer (hereinafter abbreviated as “FT”) system in a CCD image sensor. As shown in FIG. 9, the vertical transfer register Rv is disposed adjacent to the photoelectric conversion unit D1 as in the configuration of the interline transfer (hereinafter abbreviated as “IT”) system, as shown in FIG. The technique of the following embodiment can also be adopted in the
以下では、FT方式に類似する構造はFT型、IT方式に類似する構造はIT型、FIT方式に類似する構造はFIT型として説明する。また、FT型の場合は、光電変換部D1を備える撮像領域E1と、撮像領域E1で生成された電荷を蓄積する蓄積領域E2とを半導体に備え、蓄積領域E2は遮光されているものとする。一方、IT型の場合は、光電変換部D1を配列した領域を撮像領域E1とし、光電変換部D1に隣接して設けた垂直転送レジスタRvを蓄積領域E2とする。したがって、FT型では撮像領域E1と蓄積領域E2とが1個ずつ設けられるが、IT型では撮像領域E1と蓄積領域E2とが複数個ずつ設けられる。 Hereinafter, a structure similar to the FT method will be described as an FT type, a structure similar to the IT method will be described as an IT type, and a structure similar to the FIT method will be described as an FIT type. In the case of the FT type, it is assumed that the imaging region E1 including the photoelectric conversion unit D1 and the storage region E2 that stores the charge generated in the imaging region E1 are provided in the semiconductor, and the storage region E2 is shielded from light. . On the other hand, in the case of the IT type, an area where the photoelectric conversion units D1 are arranged is an imaging area E1, and a vertical transfer register Rv provided adjacent to the photoelectric conversion unit D1 is an accumulation area E2. Accordingly, one imaging region E1 and one accumulation region E2 are provided in the FT type, while a plurality of imaging regions E1 and a plurality of accumulation regions E2 are provided in the IT type.
撮像領域E1には、それぞれ光電変換部D1を備え電荷を生成する撮像要素Pxが多数個配列され、蓄積領域E2には、撮像領域E1の各撮像要素Pxで生成された電荷を蓄積する蓄積要素Pyが多数個配列される。蓄積要素Pyの個数は撮像要素Pxの個数と一致している場合と一致していない場合とがある。撮像要素Pxと蓄積要素Pyとの個数が異なる場合には、蓄積要素Pyを撮像要素Pxに対して複数個ずつ対応付け、蓄積要素Pyを撮像要素Pxの整数倍(2倍または4倍が望ましい)とする。 A large number of imaging elements Px each having a photoelectric conversion unit D1 and generating charges are arranged in the imaging area E1, and a storage element for storing charges generated by the imaging elements Px in the imaging area E1 is arranged in the storage area E2. Many Py are arranged. The number of storage elements Py may or may not match the number of imaging elements Px. When the number of imaging elements Px and storage elements Py is different, a plurality of storage elements Py are associated with the imaging elements Px, and the storage elements Py are preferably integer multiples (2 or 4 times) of the imaging elements Px. ).
蓄積領域E2に設けた蓄積要素Pyは、積算要素Py1と転送要素Py2とからなり、撮像要素Pxで生成された電荷は転送要素Py2が仲介して積算要素Py1に引き渡すようにしてある。蓄積領域E2は、複数個の積算要素Py1を一直線上に配列した加算部F1と、複数個の転送要素Py2を一直線上に配列した転送部F2とが半導体上において複数列ずつ形成される。加算部F1と転送部F2とは平行に配置され、積算要素Py1の側方に転送要素Py2が配置される。積算要素Py1と転送要素Py2とは同数設けている。積算要素Py1と転送要素Py2とは一対一に対応するとは限らないが、後述するように、積算要素Py1を並べた加算部F1に配列されている加算制御電極41と、転送要素Py2を並べた転送部F2に配列されている転送制御電極42とは水平方向Dhの一直線上に並べられる。
The storage element Py provided in the storage area E2 includes an integration element Py1 and a transfer element Py2. The charge generated by the imaging element Px is transferred to the integration element Py1 through the transfer element Py2. In the storage region E2, an addition unit F1 in which a plurality of integration elements Py1 are arranged on a straight line and a transfer unit F2 in which a plurality of transfer elements Py2 are arranged on a straight line are formed in a plurality of columns on the semiconductor. The adding unit F1 and the transfer unit F2 are arranged in parallel, and the transfer element Py2 is arranged beside the integrating element Py1. The same number of integration elements Py1 and transfer elements Py2 are provided. Although the integration element Py1 and the transfer element Py2 do not necessarily correspond one-to-one, as described later, the
FT型では、後述するように、蓄積要素Pyを加算部F1と転送部F2とで構成し、IT型では、転送部を設けずに蓄積要素Pyを加算部F1のみで構成する。また、後述する電荷秤量部F3はFT型において設けるのが望ましい構成であるが、IT型であってもCCDイメージセンサの光電変換部に相当する構造を、後述する撮像要素Pxの構造に置き換えることによって、実現することができる。 In the FT type, as will be described later, the storage element Py is configured by the addition unit F1 and the transfer unit F2, and in the IT type, the storage element Py is configured by only the addition unit F1 without providing the transfer unit. The charge weighing unit F3 described later is preferably provided in the FT type. However, even in the IT type, the structure corresponding to the photoelectric conversion unit of the CCD image sensor is replaced with the structure of the imaging element Px described later. Can be realized.
以下では、FT型についてのみ説明するが、上述の説明を考慮すれば、IT型やFIT型への技術の転用も容易に行うことができる。 Hereinafter, only the FT type will be described, but if the above description is taken into consideration, the technology can be easily transferred to the IT type or the FIT type.
〔構造〕
図1は撮像素子1を正面から見た全体の概略構造である。図1における縦方向を画像における垂直方向Dv、横方向を画像における水平方向Dhとする。撮像素子1は1枚の半導体に形成されており、垂直方向Dvにおいて撮像領域E1と蓄積領域E2とに2分されている。
〔Construction〕
FIG. 1 shows an overall schematic structure of the
撮像領域E1では光照射により電荷を生成し、蓄積領域E2では撮像領域E1で生成された電荷を一時的に蓄積するとともに撮像素子1の外部に電荷を取り出す。撮像領域E1では、垂直方向Dvの一直線上に多数個の撮像要素Pxを配列した主列Lを形成し、複数の主列Lを水平方向Dhに離間させて平行に並べることにより、撮像要素Pxをマトリクス状に配列してある。
In the imaging area E1, charges are generated by light irradiation, and in the accumulation area E2, charges generated in the imaging area E1 are temporarily accumulated and the charges are taken out of the
図2(a)に1個の撮像要素Pxの構成を示し、図2(b)に1個の蓄積要素Pyの構成を示す。また、図3、図4は撮像要素Pxの断面図であり、図5は蓄積要素Pyの断面図を示している。 FIG. 2A shows the configuration of one imaging element Px, and FIG. 2B shows the configuration of one storage element Py. 3 and 4 are cross-sectional views of the imaging element Px, and FIG. 5 is a cross-sectional view of the storage element Py.
図2(a)(b)を併せた構成が、撮像素子1の基本単位であって、この基本単位を半導体上に複数配列することにより撮像素子1が形成される。基本単位には、撮像要素Pxと蓄積要素Pyとが複数個ずつ設けられる。
2A and 2B is a basic unit of the
撮像要素Pxは、図3、図4に示すように、第1導電形(図示例ではp形)の半導体(図示例ではシリコンを想定している)からなる素子形成層11の主表面側に、第2導電形(図示例ではn形)の半導体からなるウェル12を形成し、ウェル12の主表面に絶縁層(たとえば、酸化シリコンあるいは窒化シリコン)13を介して感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24とを配列した構成を有する。また、素子形成層11においてウェル12の範囲内には、第2導電形であって不純物濃度がウェル12よりも高濃度(つまり、n++形)である保持用ウェル14が形成される。保持用ウェル14には接続線26の一端部25がオーミックに接続され、接続線26の他端部には障壁制御電極24が接続される。ただし、接続線の一端部26に電極を設け、当該電極を保持用ウェル14に対して絶縁層13を介して配置してもよい。
As shown in FIGS. 3 and 4, the imaging element Px is disposed on the main surface side of the
感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24とは図2に示すように、平面視において矩形状ないし短冊状であって同寸法に形成され、幅方向(垂直方向Dv)における一直線上に配列される。つまり、感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24とは長手方向に直交する方向(つまり垂直方向Dv)の一直線上に中心を揃えて配列され、この方向が画素配列の垂直方向Dvになる。障壁制御電極24は1個であるが、感度制御電極21と分離電極22と蓄積電極23とは複数個(図示例では、感度制御電極21が6個、分離電極22と蓄積電極23とがそれぞれ3個)設けられる。なお、感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24とは必ずしも同寸法とする必要はなく、たとえば障壁制御電極24の長手方向(水平方向Dh)を分離電極22および蓄積電極23よりも大きくしてもよい。
As shown in FIG. 2, the
保持用ウェル14は、3個の分離電極22のうちの中央の分離電極22に対して画素配列の水平方向Dhの一側に隣接して配置される。また、素子形成層11には感度制御電極21および分離電極22に隣接してオーバーフロードレイン15が形成され、オーバーフロードレイン15には絶縁層13を介さずにドレイン電極(オーバーフロードレイン15と同じ部位に設けている)が直接接続される。オーバーフロードレイン15は、たとえば、ウェル12と同じ導電形で不純物濃度がウェル12よりも高濃度である領域として形成される。また、オーバーフロードレイン15は、感度制御電極21の長手方向(画素配列の水平方向Dh)の両側のうち保持用ウェル14と同じ側に形成される。この理由は後述する。素子形成層11において保持用ウェル14が形成される領域にはウェル12が張り出した形で形成されるが、ドレイン電極を形成している領域にはウェル12は形成されない。素子形成層11は、第2導電形のサブストレート10の上に形成される。
The holding well 14 is disposed adjacent to one side in the horizontal direction Dh of the pixel array with respect to the
感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24とのうち少なくとも感度制御電極21は透光性を有している。分離電極22と蓄積電極23と障壁制御電極24とは、透光性を有していないことが望ましいが、感度制御電極21と同時に形成されるから透光性を有している。したがって、撮像要素Pxにおいて素子形成層11の主表面は、感度制御電極21に対応する領域に形成した開口窓31(図4参照)を除いて全体が遮光膜30(図3〜5参照)により覆われる。また、以下の説明では、光照射により生成される電荷のうち電子を利用する例について説明するが、電荷としてホールを利用する場合には、半導体の導電形を入れ換え、また後述する電圧の極性を入れ換えることになる。
Of the
素子形成層11およびウェル12において感度制御電極21を配置した領域は、開口窓31を通して光が照射されることにより電荷を生成する光電変換部D1として機能する。また、ウェル12において、分離電極22を配置した領域は電荷分離部D2として機能し、蓄積電極23を配置した領域は電荷蓄積部D3として機能する。ウェル12において保持用ウェル14を配置した領域は電荷保持部D4として機能する。
The region where the
障壁制御電極24は、接続線26を介して保持用ウェル14と電気的に接続されている。接続線26は金属配線であり、障壁制御電極24は保持用ウェル14と同電位になる。したがって、保持用ウェル14に電荷を保持すると、保持用ウェル14の電荷量に応じた電圧が障壁制御電極24に印加される(あるいは、障壁制御電極24が保持用ウェル14の電荷量に応じて帯電する)。
The
保持用ウェル14には電子が保持されるから、障壁制御電極24に負電圧を印加することができ、電子に対するポテンシャル障壁が高くなる。つまり、分離電極22に対応する電荷分離部D2や蓄積電極23に対応する電荷蓄積部D3よりも電子に対するポテンシャル障壁が高くなり、電荷分離部D2と電荷蓄積部D3との間にポテンシャル障壁が形成されることになる。障壁制御電極24の直下におけるポテンシャル障壁の高さは保持用ウェル14の電荷量に応じて変化する。言い換えると、ポテンシャル障壁の高さは電荷保持部D4に保持される電荷量に応じて変化する。
Since electrons are held in the holding well 14, a negative voltage can be applied to the
障壁制御電極24と保持用ウェル14との電位は電荷保持部D4に保持された電荷量で決まるが、感度制御電極21と分離電極22と蓄積電極23とに印加する電圧は、別途に制御する必要がある。たとえば、正負2種類の電圧(+10V、−5V)を適宜のタイミングで印加する。そのため、感度制御電極21と分離電極22と蓄積電極23とには、2本の電源配線27a,27bのいずれかがオーミックに接続される。電源配線27a,27bは金属配線を用いるのが望ましい。また、感度制御電極21と分離電極22と蓄積電極23とについて、電源配線27a,27bを接続しない場合には、絶縁層(たとえば、酸化シリコンあるいは窒化シリコン)16を介して電源配線27a,27bとは絶縁する。
The potentials of the
ところで、素子形成層11の主表面には保持用ウェル14に対して垂直方向Dvに並んでリセットゲート電極28とリセットドレイン17とが形成される。平面視においては、リセットゲート電極28を挟んで保持用ウェル14とリセットドレイン17とが配置される。また、リセットゲート電極28とリセットドレイン17とは、保持用ウェル14に対して光電変換部D1側に配置される。リセットドレイン17は、たとえば不純物濃度が高濃度である第2導電形(つまり、n++)の領域として形成され、リセット電極(リセットドレイン17と同じ部位に設けている)が絶縁層13を介さずに直接接続される。リセット電極には一定のリセット電圧が印加される。
Meanwhile, the reset gate electrode 28 and the reset drain 17 are formed on the main surface of the
さらに、分離電極22と保持用ウェル14との間には転送ゲート電極29が配置される。転送ゲート電極29に適宜の電圧を印加すれば、転送ゲート電極29の直下にチャンネルが形成され、電荷分離部D2から電荷保持部D4への電荷の移動が可能になる。
Further, a
上述した分離電極22と蓄積電極23と障壁制御電極24とリセットゲート電極28と転送ゲート電極29とリセットドレイン17と電荷保持部D4とを配置した領域(図2に一点鎖線で囲んだ領域)は電荷秤量部F3を構成する。電荷秤量部F3のうち分離電極22と蓄積電極23と障壁制御電極24とは主列Lに沿う方向(つまり、垂直方向Dv)において光電変換部D1と一直線上に配列され、電荷保持部D4とリセットゲート電極28と転送ゲート電極29とリセットドレイン17とは、光電変換部D1が配列された一直線上とは異なる部位に配置される。言い換えると、当該一直線に対して水平方向Dhにずれて位置する。
The region where the
一方、蓄積領域E2は、各撮像要素Pxで生成された電荷をそれぞれ個別に蓄積する蓄積要素Pyを備える。ここでは、撮像要素Pxと蓄積要素Pyとを一対一に対応付ける場合を例として説明する。ただし、1個の撮像要素Pxを2個または4個の蓄積要素Pxに対応付けると、異なるタイミングで受光した受光光量に相当する電荷を各蓄積要素Pxに振り分けて蓄積することが可能になる。この動作は、後述する空間情報の検出装置において、一定周波数で強度を変調した強度変調光の複数の位相に対応した受光光量に相当する電荷を各蓄積要素Pxに振り分けて蓄積するのに利用できる。 On the other hand, the storage area E2 includes storage elements Py that individually store the charges generated by the imaging elements Px. Here, a case where the imaging element Px and the storage element Py are associated one-to-one will be described as an example. However, if one image pickup element Px is associated with two or four storage elements Px, it is possible to distribute and store charges corresponding to the amount of received light received at different timings to the storage elements Px. This operation can be used to distribute and accumulate charges corresponding to a plurality of received light amounts corresponding to a plurality of phases of intensity-modulated light whose intensity is modulated at a constant frequency in a spatial information detection apparatus to be described later. .
各蓄積要素Pyは、撮像要素Pxから引き渡された電荷を積算する加算部F1と、撮像領域E1で生成された電荷を受け取って加算部F1に引き渡す転送部F2とをそれぞれ有している。転送部F2と光電変換部D1とは垂直方向Dvの一直線上に配列されている。また、加算部F1は転送部F2に隣接して配置され、水平方向Dhにおいて加算部F1と転送部F2とが交互に配列される。また、電荷秤量部F3のうちの電荷保持部D4と加算部F1とは垂直方向Dvの一直線上に配置される。 Each storage element Py includes an adding unit F1 that integrates the charges delivered from the imaging element Px, and a transfer unit F2 that receives the charges generated in the imaging region E1 and delivers them to the adding unit F1. The transfer unit F2 and the photoelectric conversion unit D1 are arranged on a straight line in the vertical direction Dv. The adding unit F1 is disposed adjacent to the transfer unit F2, and the adding unit F1 and the transfer unit F2 are alternately arranged in the horizontal direction Dh. In addition, the charge holding unit D4 and the adding unit F1 in the charge weighing unit F3 are arranged on a straight line in the vertical direction Dv.
加算部F1においてはウェル12の主表面に絶縁層13を介して加算制御電極41が配置され、転送部F2においてはウェル12の主表面に絶縁層13を介して転送制御電極42が配置される。1つの蓄積要素Pyを構成する加算制御電極41と転送制御電極42との個数にはとくに制限はないが、本実施形態では、説明を簡単にするために加算制御電極41と転送制御電極42とを同数個設けているものとする。
In the addition part F1, the
また、加算制御電極41と転送制御電極42との形状および寸法についてもとくに制限はないが、本実施形態では、加算制御電極41および転送制御電極42を感度制御電極21と同形状かつ同寸法に形成しているものとする。さらに、感度制御電極21、分離電極22、蓄積電極23、障壁制御電極24と加算制御電極41および転送制御電極42との配列ピッチを等しくしてあり、FT方式のCCDセンサとの形状の相違が少なくなるように構成している。
In addition, the shape and size of the
すなわち、光電変換部D1と転送部F2とは垂直方向Dvの一直線上に配置されており、また分離電極22と蓄積電極23と障壁制御電極24も光電変換部D1と垂直方向Dvの一直線上に配置されており、感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24と転送制御電極42とは同形状かつ同寸法に形成されているから、これらの電極に印加する電圧を制御することにより、撮像領域E1から蓄積領域E2に電荷を転送することができる。つまり、撮像要素Pxから蓄積要素Pyへの電荷の転送を行い、さらに蓄積要素Pyから撮像素子1の外部に電荷を取り出すために電荷を転送することが可能になる。言い換えると、感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24とは、撮像領域E1から蓄積領域E2への電荷の転送に用いる際には制御電極として区別なく利用される。
That is, the photoelectric conversion unit D1 and the transfer unit F2 are arranged on a straight line in the vertical direction Dv, and the
1個の蓄積要素Pyは、たとえば8個ずつの加算制御電極41および転送制御電極42を含み、それぞれ4相駆動される。また、加算部F1と転送部F2との間にはポテンシャル障壁を形成する分離帯43が形成される。加算制御電極41と転送制御電極42とは撮像領域E1の制御電極(感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24)と同形状、同寸法に形成される。また、加算制御電極41と転送制御電極42とは互いに対面する関係に配置される。すなわち、それぞれ矩形状に形成されている加算制御電極41と転送制御電極42とが短辺同士を向かい合わせにして配置される。
One storage element Py includes, for example, eight
分離帯43を形成するには、加算制御電極41および転送制御電極42に適宜の電圧を印加することにより、図5(a)に示すように、加算制御電極41および転送制御電極42の直下にポテンシャル井戸W1,W2を形成する。このように加算部F1と転送部F2とにそれぞれポテンシャル井戸W1,W2を形成すれば、加算部F1と転送部F2との間にポテンシャル障壁B1が形成されることになり、このポテンシャル障壁B1を分離帯43として利用することができる。
In order to form the
また、上述したように、第1導電形(図2の構成例ではp形)の素子形成層11の主表面に、第2導電形(n形)のウェル12を形成しており、加算制御電極41および転送制御電極42はウェル12に対して絶縁層13を介して配置しているから、図5(b)のように、加算部F1および転送部F2に対応する部位にそれぞれウェル12を設ける構成を採用すれば、加算部F1と転送部F2との間にウェル12とは導電形の異なる素子形成層11が介在することになり(上述の例ではn形−p形−n形)、素子形成層11が分離帯43として機能する。ただし、ウェル12と分離帯43との導電形が異なっていると分離帯43として形成されるポテンシャル障壁が高くなるから、図5(c)のように、分離帯43の導電形をウェル12と同じにし不純物濃度をウェル12に対して低濃度(上述の例ではn−形)にすることで、分離帯43として機能させるようにしてもよい。
Further, as described above, the well 12 of the second conductivity type (n-type) is formed on the main surface of the
上述のように分離帯43を設けることによって、撮像領域E1から転送部F2に電荷を転送する際には、転送部F2の電荷と加算部F1の電荷とが混合されるのを防止することができる。また、加算制御電極41と転送制御電極42とに印加する電圧の関係を制御することにより、分離帯43に形成されるポテンシャル障壁B1を引き下げて転送部F2の電荷を加算部F1に転送することができる。
By providing the
転送部F2から加算部F1に電荷を転送する際には、転送部F2に電荷が残らないようにすることが望ましい。そこで、図6(a)に示すように、加算部F1と転送部F2との間において加算部F1および転送部F2よりも不純物濃度が高濃度(たとえば、n+形)であるスリット領域44を形成するのが望ましい。スリット領域44を設けることにより、図6(b)のように加算部F1と転送部F2とに、それぞれ他方に電荷Cを流し込むように傾斜した電位勾配が形成される。
When transferring charges from the transfer unit F2 to the adding unit F1, it is desirable that no charges remain in the transfer unit F2. Therefore, as shown in FIG. 6A, a
したがって、転送部F2の電荷Cが分離帯43のポテンシャル障壁B1を乗り越えるように、加算制御電極41と転送制御電極42とに印加する電圧の関係を制御すると(たとえば、転送部F2にポテンシャル井戸W2を形成する際に転送制御電極42に正電圧を印加している場合には、転送制御電極42の電圧印加を停止するか電圧を印加すると)、図6(c)のように転送部F2のポテンシャル井戸が消滅する(転送部F2のポテンシャルがポテンシャル障壁B1の高さに近付く)のに伴って、電荷Cが分離帯43を乗り越えて加算部F1に流れ込む。
Therefore, when the relationship between the voltages applied to the
上述の動作において、加算部F1のポテンシャル井戸W1は残されているから、電荷Cが逆流して転送部F2に流れ込むことはない。また、加算部F1においてもスリット領域44により電位勾配が形成されているから、転送部F2における電位勾配とともに、水平方向Dhにおいて隣接する蓄積要素Pyとの間では電荷が移動しにくく、隣接する蓄積要素Pyの間の電荷の混合が防止される。
In the above-described operation, since the potential well W1 of the adding unit F1 remains, the charge C does not flow backward and flow into the transfer unit F2. In addition, since the potential gradient is also formed in the addition unit F1 by the
スリット領域44は加算部F1と転送部F2との間であって、図6に示すように電位勾配を制御することができれば、どのような形で設けてもよい。たとえば、分離帯43の直下を含み加算部F1と転送部F2との間の全体に亘ってスリット領域44を形成することも可能である。図示例では、加算部F1と分離帯43との間と転送部F2と分離帯43との間との両方にスリット領域44を設けているが、一方のスリット領域44のみ設けるようにしてもよい。また、加算部F1寄りのスリット領域44は加算部F1よりも不純物濃度が高濃度であればよく、転送部F2寄りのスリット領域44は転送部F2よりも不純物濃度が高濃度であればよい。
The
加算部F1と転送部F2との近傍には、それぞれ垂直方向Dvのオーバーフロードレイン45.46が配置される。各オーバーフロードレイン45,46は、撮像領域E1に形成したオーバーフロードレイン15と同様に、絶縁層13を介さずにドレイン電極(オーバーフロードレイン45,46と同じ部位に設けている)が直接接続される。オーバーフロードレイン45,46は、たとえば、ウェル12と同じ導電形で不純物濃度がウェル12よりも高濃度である領域として形成される。
An overflow drain 45.46 in the vertical direction Dv is disposed in the vicinity of the adder F1 and the transfer unit F2. Similarly to the
蓄積要素Pyは、両オーバーフロードレイン45,46の間に形成される。つまり、蓄積要素Pyの両側にオーバーフロードレイン45,46が配設される。ここにおいて、水平方向Dhにおいて隣接する蓄積要素Pyの間のオーバーフロードレイン45,46は1本にまとめてもよい。オーバーフロードレイン45,46は、加算部F1および転送部F2において溢れた電荷を廃棄する機能を有し、いずれかの蓄積要素Pyにおいて飽和により溢れ出した電荷が水平方向Dhに隣接する蓄積要素Pyの電荷に混入されるのを防止し、結果的にブルーミングの発生を抑制する。 The storage element Py is formed between both overflow drains 45 and 46. That is, overflow drains 45 and 46 are disposed on both sides of the storage element Py. Here, the overflow drains 45 and 46 between the storage elements Py adjacent in the horizontal direction Dh may be combined into one. The overflow drains 45 and 46 have a function of discarding the charges overflowed in the adding unit F1 and the transfer unit F2, and the charges overflowed by saturation in any of the storage elements Py are stored in the storage elements Py adjacent to the horizontal direction Dh. It is prevented from being mixed in the electric charge, and as a result, the occurrence of blooming is suppressed.
また、上述のように、撮像領域E1では光電変換部D1と電荷保持部D4との電荷を廃棄できるようにオーバフロードレイン15が配置されているから、図7の上部に示しているように、光電変換部D1では電荷保持部D4に電荷が流れ込み易いように電位勾配が形成される。
Further, as described above, since the
ところで、蓄積領域E2においてスリット領域44と同様の電位勾配を形成するようにオーバーフロードレイン45,46を加算部F1と転送部F2との間に設けることが考えられるが、そのような構成を採用すると、転送部F2から加算部F1へ電荷を移動させることができなくなる。
By the way, it is conceivable to provide the overflow drains 45 and 46 between the addition unit F1 and the transfer unit F2 so as to form a potential gradient similar to that of the
これに対して本実施形態の構成では、オーバーフロードレイン45,46を設けていることにより、転送部F2では、図7の下部に示しているように分離帯43寄りの一端部から他端部に向かって電荷を流すように電位勾配が形成される。
On the other hand, in the configuration of the present embodiment, the overflow drains 45 and 46 are provided, so that the transfer unit F2 has one end near the
この電位勾配は、転送部F2から加算部F1への電荷の移動には必ずしも有利に作用しないが、撮像領域E1から蓄積領域E2への電荷移動の際には、電荷の移動を促進するような電位勾配を付与することを可能にし、撮像領域E1から蓄積領域E2への電荷の転送効率を高めることが可能になる。なお、上述したスリット領域44と組み合わせて用いれば、撮像領域E1から蓄積領域E2への電荷移動の効率はやや低下するものの、転送部F2から加算部F1への電荷移動の効率が高くなる。したがって、スリット領域44とオーバーフロードレイン45,46とを併用して電荷移動の効率を調節するのが望ましい。
This potential gradient does not necessarily have an advantageous effect on the movement of charges from the transfer unit F2 to the addition unit F1, but promotes the movement of charges during the movement of charges from the imaging region E1 to the storage region E2. It is possible to apply a potential gradient, and it is possible to increase the charge transfer efficiency from the imaging region E1 to the storage region E2. When used in combination with the above-described
撮像領域E1に設けたオーバーフロードレイン15と、蓄積領域E2に設けたオーバーフロードレイン45,46とは電気的には独立しているから、互いの影響が生じないように、電気的に分離することが望ましい。そこで、図7に示すように、撮像領域E1と蓄積領域E2との間にオーバーフロードレイン15,45,46を設けない緩衝領域E3を形成する。緩衝領域E3には加算制御電極41および転送制御電極42を設けることが可能であるが、電極を設けずに配線用のスペースとして用いるようにしてもよい。加算制御電極41および転送制御電極42を設ける場合には、10個ずつ程度設けることができる幅に形成する。また、配線用のスペースとして用いる場合には、配線の周囲の電界が撮像領域E1で生成された電荷に影響しないように、シールドなどの構成を採用するのが望ましい。
Since the
なお、撮像領域E1のオーバーフロードレイン15は電荷分離部D2における廃棄電荷の廃棄とともに光電変換部D1の残留電荷の廃棄にも用いているが、光電変換部D1の残留電荷の廃棄を行わない場合には省略し、電荷分離部D2の廃棄電荷の廃棄には電荷保持部D4と同様の技術を採用してもよい。この場合には、オーバーフロードレイン15は省略される。
Note that the
ところで、加算部F1は撮像領域E1で生成された電荷を積算するために設けられたものであり、転送部F2よりも飽和電荷量を大きくする必要がある。また、転送部F2には光電変換部D1で生成された電荷が転送され、かつ各積算要素Py1は、各撮像要素Pxから引き渡された電荷を積算するから、各撮像要素Pxよりも飽和電荷量を大きくしてある。飽和電荷量を大きくするには、占有面積(体積)を大きくすることが考えられるが、撮像素子1が大型化し材料コストが増加するという問題が生じる。また、加算部F1の占有面積が大きくなれば、単位面積当たりの画素数が少なくなる。
By the way, the addition unit F1 is provided to integrate the charges generated in the imaging region E1, and needs to have a larger saturation charge amount than the transfer unit F2. In addition, the charge generated by the photoelectric conversion unit D1 is transferred to the transfer unit F2, and each integrating element Py1 integrates the charge delivered from each imaging element Px. Therefore, the saturation charge amount is higher than that of each imaging element Px. Is enlarged. In order to increase the saturation charge amount, it is conceivable to increase the occupied area (volume). However, there arises a problem that the
そこで、本実施形態では、飽和電荷量を大きくするために、加算部F1の不純物濃度を転送部F2よりも高濃度にする技術を採用している。たとえば、転送部F2がn形である場合には、加算部F1をn+形にする。この場合、転送部F2のスリット領域44はn+形とし、加算部F1のスリット領域44はn++形にする。加算部F1の不純物濃度が転送部F2よりも高濃度であることにより、図6(b)に示すように、加算部F1のポテンシャル井戸W1は転送部F2のポテンシャル井戸W2よりも深くなり、電荷飽和量を大きくすることができる。しかも、不純物濃度の調整だけであるから占有面積に影響はなく、撮像素子1の大型化や単位面積当たりの画素数の低下が生じない。なお、不純物はたとえば拡散によりドープする。
Therefore, in this embodiment, in order to increase the saturation charge amount, a technique is adopted in which the impurity concentration of the addition unit F1 is higher than that of the transfer unit F2. For example, when the transfer unit F2 is an n-type, the adder F1 is an n + type . In this case, the
蓄積領域E2には、蓄積要素Pyに蓄積された電荷を撮像素子1の外部に取り出すための電荷取出部としてCCDイメージセンサと同様にCCDにより構成された水平転送レジスタRhも設けられる。水平転送レジスタRhは、基本的には加算部F1からの電荷を読み出すために用いるが、必要に応じて転送部F2からの電荷を読み出すこともできる。水平転送レジスタRhを転送された電荷は、撮像素子1に設けた出力部において電荷量に応じた電圧に変換され、受光出力として撮像素子1の外部に取り出される。水平転送レジスタRhおよび出力部の構成はCCDイメージセンサにおいて知られた技術であるから、ここではとくに説明しない。
The storage area E2 is also provided with a horizontal transfer register Rh made up of a CCD in the same manner as the CCD image sensor, as a charge extraction unit for taking out the charge accumulated in the storage element Py to the outside of the
上述した構成例では、光電変換部D1を除く部位を遮光膜30で覆っているが、撮像領域E1では分離電極22と蓄積電極23と障壁制御電極24とを覆うように遮光膜30を形成し、電荷保持部D4を遮光しない構成を採用してもよい。ただし、蓄積領域E2は全体を遮光膜30で覆う必要がある。
In the configuration example described above, the portion excluding the photoelectric conversion unit D1 is covered with the
また、上述した構成例では加算制御電極41と転送制御電極42との印加電圧を制御することにより、分離帯43のポテンシャルに対する加算部F1および転送部F2のポテンシャルを制御し、転送部F2から加算部F1への電荷の移動を行っているが、図8に示すように、分離帯43において移動制御電極47を設け、加算制御電極41および転送制御電極42に印加する電圧とともに、移動制御電極47に印加する電圧も調節することにより、転送部F2から加算部F1への電荷の移動を促進するようにしてもよい。移動制御電極47は、分離帯43となる素子形成層11の表面に絶縁層13を介して配置される。
In the configuration example described above, the potentials of the addition unit F1 and the transfer unit F2 with respect to the potential of the
したがって、図8(b)のように転送部F2に電荷Cが存在し、転送部F2と加算部F1との間にポテンシャル障壁B1が形成されている状態から、図8(c)のように転送制御電極42と加算制御電極41と移動制御電極47との直下のポテンシャルが等しくなるように、移動制御電極47に適宜の電圧を印加すれば、転送部F2から加算部F1に一部の電荷Cが移動する。
Therefore, from the state where the charge C exists in the transfer unit F2 as shown in FIG. 8B and the potential barrier B1 is formed between the transfer unit F2 and the addition unit F1, as shown in FIG. 8C. If an appropriate voltage is applied to the
次に、図8(d)のように、転送部F2として形成されたポテンシャル井戸W2を消滅させるように転送制御電極42の印加電圧を制御すると、電荷Cは加算制御電極41と移動制御電極47との直下に移動し、さらに、移動制御電極47の直下にポテンシャル障壁B1が形成されるように移動制御電極47の印加電圧を制御すると、加算部F1として形成されたポテンシャル井戸W1に電荷が移動する。つまり、図8の手順により、転送部F2から加算部F1に電荷を移動させることができる。
Next, as shown in FIG. 8D, when the voltage applied to the
〔動作〕
以下に、上述した図1の構成の撮像素子1について動作を説明する。図1の構成の一部を変更した他の構成についても、基本的な動作は同様であり、変更した部位の動作は構成の説明に付随して説明したので、以下では図1の構成の撮像素子1についての動作を説明する。また、利用する電荷を電子として説明する。
[Operation]
The operation of the
いま、ウェル12の中の電子を空乏化した状態で光を照射するものとする。ウェル12の中の電子を空乏化するには、オーバーフロードレイン15を通して光電変換部D1および電荷分離部D2に残留する電子を廃棄し、リセットゲート電極28にリセット電圧を印加して保持用ウェル14とリセットドレイン17との間にチャンネルを形成し、電荷保持部D4に残留する電子をリセットドレイン17を通して廃棄する。
Now, assume that light is irradiated in a state where electrons in the well 12 are depleted. In order to deplete the electrons in the well 12, the electrons remaining in the photoelectric conversion unit D1 and the charge separation unit D2 are discarded through the
また、垂直方向Dvにおいて光電変換部D1から電荷蓄積部D3に向かう向きにおいて光電変換部D1を上流側と定義すると、電荷蓄積部D3の電荷は垂直方向Dvに並ぶ下流側の撮像要素Pxの光電変換部D1に隣接して設けたオーバーフロードレイン15を通して廃棄することができる。
Further, if the photoelectric conversion unit D1 is defined as the upstream side in the direction from the photoelectric conversion unit D1 to the charge storage unit D3 in the vertical direction Dv, the charge in the charge storage unit D3 is the photoelectric of the downstream imaging element Px aligned in the vertical direction Dv. It can be discarded through the
ウェル12の中の電子を空乏化した後に、光電変換部D1の感度制御電極21に適宜の電圧を印加して光電変換部D1に電子に対するポテンシャル井戸を形成した状態で光を照射すると、ウェル12を含む素子形成層11において生成された電子とホールとのうち電子がポテンシャル井戸に集積され、ホールはサブストレート10を通して廃棄される。つまり、受光光量に応じた量の電子がポテンシャル井戸に集積される。感度制御電極21に印加する電圧の制御の具体例は後述する。
After the electrons in the well 12 are depleted, when an appropriate voltage is applied to the
光電変換部D1において受光光量に応じた量の電子(以下、電子は斜線部で示す)を集積させた後、まず図10の期間Taのように、分離電極22に電圧を印加して電荷分離部D2にポテンシャル井戸を形成し、光電変換部D1に集積された電子を電荷分離部D2に移動させる(図10(a)参照)。つまり、光電変換部D1から電荷分離部D2に電子が移動する。また、電荷分離部D2に移動させた電子は、転送ゲート電極29に適宜の電圧を印加し、電荷分離部D2と保持用ウェル14との間にチャンネルを形成して、電荷保持部D4に移動させる(図10(b)参照)。
After the amount of electrons corresponding to the amount of received light (hereinafter, the electrons are indicated by hatched portions) is accumulated in the photoelectric conversion unit D1, first, a voltage is applied to the
つまり、n形のウェル12に囲まれたn++形である保持用ウェル14では、ポテンシャルがウェル12よりも高く(電子に対するポテンシャルが低く)、ポテンシャルは電荷分離部D2よりも電荷保持部D4のほうが高くなっている。したがって、転送ゲート電極29に適宜の電圧を印加してチャンネルを形成すると、電荷分離部D2から電荷保持部D4に向かって電子が移動し、保持用ウェル14に電子が流れ込む。
In other words, the n ++ type holding well 14 surrounded by the n type well 12 has a higher potential than the well 12 (lower potential for electrons), and the potential is higher in the charge holding unit D4 than in the charge separation unit D2. Is higher. Therefore, when a channel is formed by applying an appropriate voltage to the
保持用ウェル14に電子が流れ込むに従って保持用ウェル14の電位が低下し、保持用ウェル14に電気的に接続された障壁制御電極24の電位が低下する(図10(d)参照)。つまり、障壁制御電極24の直下にポテンシャル障壁が形成される。また、保持用ウェル14に集積された電荷の一部は障壁制御電極24に移動するから、障壁制御電極24の直下には移動した電荷量に応じた高さのポテンシャル障壁が形成される。
As electrons flow into the holding well 14, the potential of the holding well 14 decreases, and the potential of the
なお、期間Taにおいて蓄積電極23には電圧を印加せず、電荷蓄積部D3には電子が集積されないようにしておく。分離電極22に電圧を印加した後に転送ゲート電極29に電圧を印加するか、分離電極22と転送ゲート電極29とに同時に電圧を印加するかは適宜に選択することができる。
Note that, during the period Ta, no voltage is applied to the
電荷保持部D4に電子が移動すると、期間Tbのように転送ゲート電極29への電圧印加を停止して電荷保持部D4に電子を保持させ、さらに、オーバフロードレイン15を制御して電荷分離部D2の電子を廃棄する(図10(b)(c)参照)。電子の廃棄の際には、分離電極22への電圧印加を停止すれば電子の廃棄を迅速に行うことができる。
When electrons move to the charge holding unit D4, the voltage application to the
上述した動作において光電変換部D1で受光した光は、受光光量に応じた受光出力を得るためではなく、障壁制御電極24の直下におけるポテンシャル障壁の高さを決めるために入射させている。上述の動作でポテンシャル障壁の高さが決まった後の動作が実際に受光出力を得る動作になる。
The light received by the photoelectric conversion unit D1 in the above-described operation is incident not for obtaining a light reception output corresponding to the amount of received light but for determining the height of the potential barrier immediately below the
受光出力を求めるための光を受光する前には、期間Tcのように、まずオーバーフロードレイン15を通して、ウェル12のうち電荷保持部D4を除く部位の電子を空乏化し、光電変換部D1および電荷分離部D2から電子を除去する(図10(c)参照)。
Before receiving the light for obtaining the light reception output, as in the period Tc, first, electrons in the portion of the well 12 excluding the charge holding portion D4 are depleted through the
光電変換部D1において受光光量に応じた電子を集積する際に、図11(a)のように、障壁制御電極24の直下にはポテンシャル障壁B2が形成されている。光電変換部D1で受光光量に応じた電子を集積した後、期間Tdのように、分離電極22に適宜の電圧を印加して電荷分離部D2に電子に対するポテンシャル井戸を形成するとともに、感度制御電極21への印加電圧を制御することにより、光電変換部D1から電荷分離部D2に電子を移動させる(図10(a)参照)。つまり、図11(b)のように、電荷分離部D2に電子が移動する。
When electrons corresponding to the amount of received light are integrated in the photoelectric conversion unit D1, a potential barrier B2 is formed immediately below the
その後、期間Teのように、蓄積電極23に適宜の電圧を印加して電荷蓄積部D3にポテンシャル井戸を形成した状態で、分離電極22への電圧印加を停止すると、図11(c)のように、障壁制御電極24の直下に形成されているポテンシャル障壁の高さと電荷分離部D2の大きさとにより決まる一定量の電子が不要電荷として電荷分離部D2に残され、電荷分離部D2からポテンシャル障壁を越えた電荷は電荷蓄積部D3に流れ込むことになる(図10(e)参照)。ただし、分離電極22への電圧印加を停止する前に、電荷分離部D2と光電変換部D1との間には障壁制御電極24の直下のポテンシャル障壁よりも高いポテンシャル障壁を形成するように感度制御電極21への印加電圧を制御しておく。
Thereafter, when the voltage application to the
上述の動作によって、光電変換部D1での受光光量に応じて集積された電子から電荷分離部D2で一定量の電子が不要電荷として分離され、不要電荷を分離した残りの電荷が有効電荷として電荷蓄積部D3に蓄積される。 By the above-described operation, a certain amount of electrons are separated as unnecessary charges from the accumulated electrons according to the amount of light received by the photoelectric conversion unit D1, and the remaining charges obtained by separating the unnecessary charges are charged as effective charges. Accumulated in the accumulation unit D3.
有効電荷を電荷蓄積部D3に蓄積した後には、期間Tfのように、電荷分離部D2に残っている不要電荷をオーバーフロードレイン15から廃棄し、さらに電荷保持部D4に保持されている電荷を廃棄するために、リセットゲート電極28に適宜の電圧を印加して保持用ウェル14とリセットドレイン17との間にチャンネルを形成し、保持用ウェル14の電子を廃棄した後にリセットゲート電極28への電圧印加を停止する(図10(c)(f)参照)。その後、電荷蓄積部D3に蓄積された電荷は、受光出力として撮像素子の外部に取り出される。
After the effective charge is accumulated in the charge accumulation unit D3, unnecessary charges remaining in the charge separation unit D2 are discarded from the
以上説明した一連の動作によって、1フレームの画像に対応した受光出力が得られる。ここに、上述の動作では1フレーム毎に保持用ウェル14の電子を廃棄することになるが、複数フレーム毎に保持用ウェル14の電子を廃棄する動作とすることも可能である。ただし、この場合には、障壁制御電極24の直下においてポテンシャル障壁B2が形成されているから、ポテンシャル障壁B2の前後で電子が移動できるように、分離電極22および蓄積電極23に印加する電圧を調節する必要がある。
By the series of operations described above, a light reception output corresponding to an image of one frame is obtained. Here, in the above-described operation, electrons in the holding well 14 are discarded every frame, but it is also possible to perform an operation in which electrons in the holding well 14 are discarded every plural frames. However, in this case, since the potential barrier B2 is formed immediately below the
ところで、上述したように、電荷分離部D2から電荷保持部D4に電子を移動させる必要がある。オーバーフロードレイン15には、電荷分離部D2から不要電荷を廃棄する機能があるから、オーバーフロードレイン15のポテンシャルは電荷分離部D2のポテンシャルよりも高く(電子に対しては低く)設定される。つまり、電荷分離部D2の周辺での電位勾配が電荷分離部D2から電荷保持部D4に電子を流す向きに傾斜することになり、電荷分離部D2から電荷保持部D4への電子の移動効率を高めることができる。
Incidentally, as described above, it is necessary to move electrons from the charge separation unit D2 to the charge holding unit D4. Since the
撮像要素Pxでは、上述したように、不要電荷を分離して残りの電荷を有効電荷として電荷蓄積部D3に蓄積する。上述した動作によって、撮像領域E1の各撮像要素Pxにおける電荷蓄積部D3に有効電荷が蓄積される。有効電荷は蓄積領域E2に転送される。有効電荷の転送にあたっては、FT方式のCCDイメージセンサと同様の動作を行う。つまり、感度制御電極21と分離電極22と蓄積電極23と障壁制御電極24と転送制御電極42とは同形状かつ同寸法に形成されているから、これらの電極に電圧を印加するタイミングを制御することにより、CCDイメージセンサと同様に有効電荷を蓄積領域E2に転送することができる。
In the imaging element Px, as described above, unnecessary charges are separated and the remaining charges are accumulated in the charge accumulation unit D3 as effective charges. By the above-described operation, effective charges are accumulated in the charge accumulation unit D3 in each imaging element Px in the imaging region E1. Effective charges are transferred to the accumulation region E2. In transferring the effective charge, the same operation as that of the FT type CCD image sensor is performed. That is, since the
撮像領域E1で生成された有効電荷は、蓄積領域E2における転送部F2に転送される。ここでは、撮像領域E1の各撮像要素Pxと蓄積領域E2の各蓄積要素Pyとを一対一に対応付けている場合を例示しているから、各撮像要素Pxで生成された有効電荷が、当該撮像要素Pxに対応付けられた蓄積要素Pyの転送部F2に転送されることになる。 The effective charges generated in the imaging area E1 are transferred to the transfer unit F2 in the accumulation area E2. Here, a case where each imaging element Px in the imaging region E1 and each storage element Py in the storage region E2 are associated one-to-one is illustrated, so that the effective charges generated in each imaging element Px are It is transferred to the transfer unit F2 of the storage element Py associated with the imaging element Px.
構成として説明したように、転送部F2と加算部F1との間にはポテンシャル障壁B1が形成されているから、有効電荷を転送部F2に転送している際には、有効電荷が加算部F1に入り込むことはない。次に、転送部F2に転送された有効電荷を加算部F1に移動させるために、加算制御電極41と転送制御電極42との印加電圧の関係を制御する。また、移動制御電極47を設けている場合には、移動制御電極47の印加電圧も併せて制御する。このような電圧制御により、転送部F2から加算部F1に有効電荷を移動させることができる。
As described in the configuration, since the potential barrier B1 is formed between the transfer unit F2 and the addition unit F1, the effective charge is transferred to the addition unit F1 when the effective charge is transferred to the transfer unit F2. Never get in. Next, in order to move the effective charge transferred to the transfer unit F2 to the addition unit F1, the relationship between the applied voltages of the
ところで、本発明は、撮像領域E1から蓄積領域E2に有効電荷を転送するたびに有効電荷を撮像素子1の外部に取り出すのではなく、転送が複数回行われる間の有効電荷を積算し、積算後の電荷を撮像素子1の外部に取り出すために、加算部F1を設けている。つまり、撮像領域E1から転送部F2に転送された有効電荷を転送毎に加算部F1に移動させ、転送が複数回行われる間は加算部F1の電荷を保持しておく。この動作によって、各蓄積要素Pyの加算部F1では、撮像領域E1から蓄積領域E2に転送された複数回分の有効電荷が積算され、1回で転送される有効電荷の量が少ない場合でも、加算部F1で有効電荷を積算することにより電荷量を増加させることができる。つまり、実質的に増感したことになる。
By the way, the present invention does not take out the effective charge to the outside of the
加算部F1において積算する回数は適宜に設定されており、設定された回数分の有効電荷を積算した後には、加算部F1から水平転送レジスタRhに電荷が転送され、撮像素子1の外部に取り出される。
The number of times of accumulation in the adder F1 is set appropriately. After accumulating the effective charge for the set number of times, the charge is transferred from the adder F1 to the horizontal transfer register Rh and taken out of the
〔空間情報の検出装置〕
以下では、上述した撮像素子1を利用する応用例として、撮像空間(つまり、対象空間)における物体の存否や物体の反射率を検出する検出装置と、撮像空間に存在する物体までの距離を計測する検出装置とに、上述した撮像素子を用いる例を示す。以下に説明する空間情報の検出装置は、図12に示すように、対象空間に投光する発光源2を用いたアクティブ型の検出装置であり、対象空間を上述した撮像素子1により撮像し、撮像素子1の受光出力を信号処理部3に与えて後述する演算を行うことにより、物体による反射光の光量を求めるか、対象空間に存在する物体5までの距離を求める。また、撮像素子1と発光源2との動作のタイミングは制御部4が制御する。制御部4は信号処理部3にも演算のタイミングを指示する。
[Detection device for spatial information]
In the following, as an application example using the above-described
発光源2は複数個の赤外線発光ダイオードを並設して構成し、撮像素子1へは赤外線透過フィルタを通して対象空間からの光を入射させる。つまり、距離の計測に用いる光として赤外線を用いることにより、撮像素子1に可視光領域の光が入射するのを抑制している。信号処理部3および制御部4は、適宜のプログラムを実行するマイクロコンピュータによって構成する。
The
物体5の存否や反射率を求めるには(強度検出動作)、図13(a)に示すように、発光源2を点灯させる点灯期間T1と消灯させる消灯期間T2とを設け、点灯期間T1の受光光量と消灯期間T2の受光光量との差分を求める。発光源2からの強度変調光は矩形波で変調されていることになる。
In order to obtain the presence / absence of the
撮像素子1には、図13(b)のように、点灯期間T1において発光源2から投光され物体5で反射された信号光と対象空間に存在している環境光とが入射し、消灯期間T2において撮像素子1に環境光のみが入射する。したがって、点灯期間T1の受光光量C0と消灯期間T2の受光光量C2との差分(C0−C2)を求めると、環境光の影響を除去して物体5での光の反射の程度を評価することができる。
As shown in FIG. 13 (b), the signal light projected from the
物体5までの距離が一定であれば、受光光量の差分によって投光した光の波長に対する物体5の反射率を求めることができる。反射率は投光した光の波長に依存性があるから、発光源2から対象空間に投光する光の波長を可変にすれば、波長に対する反射率の特性を求めることも可能である。また、環境光のみが存在する消灯期間T2の受光光量C2と環境光に加えて信号光が存在する点灯期間T1の受光光量C0との差分(C0−C2)を求めているから、差分が規定した閾値以上の領域には光を反射する物体5が存在すると判断することも可能である。
If the distance to the
一方、距離の計測(距離計測動作)には、発光源2から強度を変調した光(強度変調光)を対象空間に投光し、対象空間に存在する物体5で反射され撮像素子1に入射した光の強度変化の位相と発光源2からの光の強度変化の位相との位相差を求め、この位相差を距離に換算する技術を用いている。つまり、発光源2から図14(a)のように強度変調光を対象空間に投光し、撮像素子1の1つの撮像要素Pxに入射する光の強度が図14(b)のように変化しているとすると、同位相の時間差Δtは物体5までの距離Lを反映しているから、光速をc[m/s]として、時間差Δt[s]を用いると、物体5までの距離Lは、L=c・Δt/2で表される。光の強度を変調する変調信号の周波数をf[Hz]とし、位相差をφ[rad]とすれば、時間差Δtは、Δt=φ/2πfであるから、位相差φを求めることにより距離Lを求めることができる。
On the other hand, for distance measurement (distance measurement operation), light whose intensity is modulated from the light source 2 (intensity modulated light) is projected onto the target space, reflected by the
この位相差φは、発光源2を駆動する変調信号と撮像素子1(の各撮像要素Px)への入射光との位相差とみなしてよい。そこで、撮像素子1への入射光の受光強度を変調信号の複数の異なる位相について求め、求めた位相の関係と受光強度とから入射光と変調信号との位相差φを求めることが考えられている。実際には、撮像素子1において所定の位相幅(時間幅)を有する位相区間ごとの受光光量を検出し、この受光光量に相当する受光出力を位相差φの演算に用いる。各位相区間を90度間隔とすれば、変調信号の1周期について等位相間隔の4つの位相区間が周期的に得られ、各位相区間の受光光量A0〜A3を用いることによって、位相差φは、φ=tan−1{(A0−A2)/(A1−A3)}と表すことができる。なお、受光光量A0〜A3を変調信号のどの位相に対応させるかによって、位相差φの符号は変化する。また、図14に示す例では、各位相区間を90度の位相幅に設定しているが、位相幅は適宜に設定することができる。
This phase difference φ may be regarded as a phase difference between the modulation signal for driving the
上述の演算を行うには、変調信号の各位相区間ごとの受光光量に応じた電子を光電変換部D1で生成する必要がある。各位相区間ごとの受光光量を求めるには、感度制御電極21に印加する電圧を変調信号に同期させて制御する。
In order to perform the above calculation, it is necessary to generate electrons corresponding to the amount of received light for each phase interval of the modulation signal by the photoelectric conversion unit D1. In order to obtain the amount of received light for each phase section, the voltage applied to the
この動作について説明する。制御部4は、各感度制御電極21に対してそれぞれ電圧の印加の有無を制御することができ、電圧を印加された感度制御電極21では直下にポテンシャル井戸が形成される。つまり、連続して隣り合う感度制御電極D1に電圧を印加することにより、電圧を印加した感度制御電極21の個数分に相当する開口面積(素子形成層11の主表面に沿った開口面積)を有したポテンシャル井戸が形成される。
This operation will be described. The
光電変換部D1で生成された電子はポテンシャル井戸に集積されるから、ポテンシャル井戸の開口面積(つまり、ポテンシャル井戸の体積)が大きいほど、電子を集積する効率が高くなる。逆に、1個の感度制御電極21にのみ電圧を印加しているときには、電子を集積する効率が低くなり、すでにポテンシャル井戸に集積されている電子を保持することができる。もちろん、1個の感度制御電極21にのみ電圧を印加して電子を保持している状態であっても、ポテンシャル井戸に電子は集積されるが、複数個の感度制御電極21に電圧を印加する場合よりも電子の集積効率が低下するから、集積された電子の量は複数個の感度制御電極21に電圧を印加している期間の受光光量を反映していることになる。なお、電子を保持するためのポテンシャル井戸を形成する感度制御電極21を遮光すれば、電荷を保持している期間における電子の集積を抑制することができる。
Since the electrons generated in the photoelectric conversion unit D1 are accumulated in the potential well, the larger the opening area of the potential well (that is, the volume of the potential well), the higher the efficiency of accumulating electrons. Conversely, when a voltage is applied to only one
上述の動作から明らかなように、光電変換部D1において、変調信号の特定の位相区間における受光光量に相当する電子を集積するには、当該位相区間において電圧を印加する感度制御電極21の個数を多くし、他の位相区間には1個の感度制御電極21にのみ電圧を印加することで電子を保持すればよい。制御部4は、感度制御電極21への電圧の印加パターンを時間経過に伴って変化させる。たとえば、変調信号の各周期の同じ区間ごとに複数個の感度制御電極21に電圧を印加することにより、当該区間に生成される電子を複数周期に亘って累積させる動作が可能である。この動作では、変調信号の1周期の位相区間で得られる受光光量が少ない場合であっても、光電変換部D1において電子を累積させて電子の量を増加させることができる。もっとも、受光強度が高い場合には電子を累積させると飽和しやすくなるから、電子を累積させるか否かは使用環境に応じて適宜に定める。
As is clear from the above-described operation, in the photoelectric conversion unit D1, in order to accumulate electrons corresponding to the amount of received light in a specific phase section of the modulation signal, the number of
信号処理部3では、各撮像要素Pxごとに各位相区間に対応する受光出力を用い、上述した演算により位相差を求め、各撮像要素Pxごとに距離を計測する。つまり、各撮像要素Pxの画素値を距離とした距離画像を生成する。
The
ところで、上述した原理で距離を計測するには、発光源2から対象空間に投光した信号光のみを撮像素子1で検出すればよく、信号光の受光光量が多いほど距離の計測精度を高めることができると考えられる。しかし、撮像素子1に入射する光は信号光のみではなく、周囲に存在する環境光がつねに入射する。また、撮像素子1において生成される電子の量が受光光量に応じて変化する範囲には上限があり、受光光量が多くなると生成される電子の量が飽和し、受光出力が受光光量を反映しなくなる。したがって、撮像素子1の飽和を抑制しつつ信号光に相当する電子の量を増加させる必要がある。
By the way, in order to measure the distance based on the above-described principle, it is only necessary to detect only the signal light projected from the
上述した撮像素子1では、電荷保持部D4に保持した電子の量に応じた量の不要電荷を秤量して廃棄する機能を有しているから、秤量する不要電荷の量を環境光の受光光量に対応付ければ、受光光量に含まれる信号光の成分の割合に対して、電荷蓄積部D3に蓄積される電子に含まれる信号光に相当する電子の量の割合を増加させることができる。しかも、光電変換部D1で生成された電子のうちの一部を不要電荷として廃棄するから、電荷蓄積部D3に蓄積される電子が飽和する可能性を低減することができる。
Since the above-described
このような知見に基づいて、発光源2を消灯させる環境計測期間と発光源2から強度変調光を投光する情報検出期間とを設けて対象空間に間欠的に投光する構成を採用している。環境計測期間においては、光電変換部D1で生成された電子を電荷保持部D4に保持させることにより、環境光の強度を反映した量の電子を電荷保持部D4に保持させ、電荷分離部D2で秤量する不要電荷の量を環境光の強度に対応付ける。
Based on such knowledge, an environment measurement period in which the
一方、情報検出期間には、環境計測期間の受光光量に応じたポテンシャル障壁が障壁制御電極24の直下に形成されているから、光電変換部D1において生成した電子のうち環境光の受光光量を反映した量の不要電荷を秤量して廃棄した残りの電子を電荷蓄積部D3に蓄積することができる。ここに、不要電荷として秤量される電荷量は、環境光の受光光量に比例しているとは限らないが、環境光の受光光量に応じて変化するから、環境光の増減に応じて秤量する不要電荷の量も変化する。したがって、環境光が変動しても電荷蓄積部D3に蓄積される電荷において信号光に相当する成分の割合を高い状態に保つことができる。すなわち、発光源2の情報検出期間において光電変換部D1で生成された電荷から不要電荷を分離することによって、信号光成分の情報を残しながらも信号対雑音比を増加させることができる。
On the other hand, in the information detection period, since a potential barrier corresponding to the amount of received light in the environment measurement period is formed immediately below the
上述したように、変調信号の1周期において光電変換部D1で生成される電子の量が少ない場合に、変調信号の複数周期に亘って光電変換部D1で電子を集積することによって電子を累積させてもよいが、光電変換部D1において電子が飽和する可能性もある。そこで、電荷蓄積部D3に蓄積した電荷をただちに受光出力として読み出す代わりに、電荷分離部D2において不要電荷を秤量する動作を複数回行う間、電荷蓄積部D3に電子を蓄積することによって、電子を累積させる技術を採用することもできる。 As described above, when the amount of electrons generated by the photoelectric conversion unit D1 is small in one cycle of the modulation signal, the electrons are accumulated by integrating the electrons in the photoelectric conversion unit D1 over a plurality of cycles of the modulation signal. However, electrons may be saturated in the photoelectric conversion unit D1. Therefore, instead of immediately reading out the charge accumulated in the charge accumulating unit D3 as a light receiving output, the charge separating unit D2 accumulates electrons in the charge accumulating unit D3 while performing the operation of measuring unnecessary charges a plurality of times, thereby It is also possible to employ a technique for accumulating.
電荷蓄積部D3に蓄積される電子は、光電変換部D1で生成された電子から不要電荷が除去されているから、光電変換部D1において電子を集積する場合のように受光した環境光成分の電子を累積させる場合に比較すると、電子の量が少なくなっているから飽和が生じにくくなる。しかも上述のように、全電荷量に占める信号光成分の割合が多いから、信号光成分の変化に対する電荷量の変化率が大きくなり、それだけ距離の計測精度が高くなる。 The electrons accumulated in the charge accumulation unit D3 are the electrons of the ambient light component received as in the case where the electrons are accumulated in the photoelectric conversion unit D1, since unnecessary charges are removed from the electrons generated in the photoelectric conversion unit D1. As compared with the case of accumulating, saturation is less likely to occur because the amount of electrons is small. In addition, as described above, since the ratio of the signal light component to the total charge amount is large, the rate of change of the charge amount with respect to the change of the signal light component is increased, and the distance measurement accuracy is increased accordingly.
なお、制御部4では、電荷蓄積部D3に電子を流入させた後には、オーバーフロードレイン15を通して電荷分離部D2から不要電荷を廃棄させる。この動作は、電荷蓄積部D3に電子を流入させるたびに行う。また、電荷保持部D4に保持させる電子の量を更新する場合には、リセットゲート電極28に電圧を印加し、保持用ウェル14に保持された電子をリセットドレイン17から廃棄する。電荷保持部D4の電子を廃棄するタイミングは、環境光が変動すると考えられるタイミングとすればよいから、使用環境に応じて適宜に設定すればよいが、たとえば、受光出力の読出毎とすることができる。つまり、距離画像の1フレームごとにポテンシャル障壁の高さを調整すればよい。また、不要電荷は電荷蓄積部D3に電子を流入させるたびに廃棄するが、情報検出期間から環境計測期間に移行する際にも、電荷分離部D2において電荷保持部D4に移動させた後の電子が残留しているから、環境計測期間の前にオーバーフロードレイン15を通して電荷分離部D2の電子を廃棄させる。
The
上述した各動作例において、撮像要素Pxと蓄積要素Pyとを対応付ける個数は1対1または1対2の関係とし、また撮像要素Pxや蓄積要素Pyを組にする場合に2個1組としているが、これらの個数は一例であって個数は適宜に選択することができる。 In each of the above-described operation examples, the number of the imaging elements Px and the storage elements Py associated with each other has a one-to-one or one-to-two relationship, and when the imaging elements Px and the storage elements Py are paired, a pair of two. However, these numbers are merely examples, and the numbers can be appropriately selected.
また、上述した構成例では、1個の光電変換部D1を1個の撮像要素Pxに対応付けた例を示したが、1個の光電変換部D1を複数個の撮像要素Pxとして機能させる構成を採用することもできる。以下では、1個の光電変換部D1を2個の撮像要素Pxとして機能させる例を説明する。上述したように光電変換部D1には6個の感度制御電極21を設けているから、図15に示すように、3個ずつの感度制御電極21を1個の撮像要素Pxとして用いることが可能である。
In the configuration example described above, an example in which one photoelectric conversion unit D1 is associated with one imaging element Px is shown. However, a configuration in which one photoelectric conversion unit D1 functions as a plurality of imaging elements Px. Can also be adopted. Hereinafter, an example in which one photoelectric conversion unit D1 functions as two imaging elements Px will be described. As described above, since the six
感度制御電極21はウェル12に絶縁層13を介して配置されているから(図3等参照)、感度制御電極21に電圧を印加することによりポテンシャル井戸Wa,Wbを形成することができる。図示例では、ウェル12の主表面に沿ったポテンシャル井戸Waの開口面積をポテンシャル井戸Wbよりも大きくし、かつポテンシャル井戸Waをポテンシャル井戸Wbよりも深くなるように、感度制御電極21に電圧を印加している。ポテンシャル井戸Waは開口面積が大きくかつ深いから、ポテンシャル井戸Wbよりも容積が大きく、光照射により生成された電荷(電子e)がポテンシャル井戸Wbよりも多く集積される。一方、ポテンシャル井戸Wbでは、光照射により生成された電荷(電子e)の集積率はポテンシャル井戸Waよりも低く電荷が保持される。図示例では、ポテンシャル井戸Wbをポテンシャル井戸Waよりも浅くしているが、両者が同じ深さ場合でも相対的には電荷の集積と保持とが行われることになる。つまり、ポテンシャル井戸Wa,Wbの開口面積を変化させることにより、電荷の集積と保持とを行うことができる。各撮像要素Pxにおいて電荷の集積と保持とを複数回ずつ繰り返した後に、撮像領域E1から蓄積領域E2に電荷を転送する。
Since the
ところで、図15に示す例では、上述したように、1個の光電変換部D1において、3個ずつの感度制御電極21を備えた2個の撮像要素Pxを形成している。以下の例では、1個の光電変換部D1に設けた2個の撮像要素Pxを組にして用いるものとする。また、各感度制御電極21を区別するために、各感度制御電極21に(1)〜(6)の数字を付与して区別する。すなわち、組になる2個の撮像要素Pxのうちの一方は感度制御電極(1)〜(3)を備え、他方は感度制御電極(4)〜(6)を備える。
By the way, in the example shown in FIG. 15, as described above, two imaging elements Px each including three
ポテンシャル井戸Wa,Wbの開口面積を変化させるには、電圧を印加する感度制御電極21の個数を変化させる。図示例では、1個の撮像要素Pxの3個の感度制御電極21に電圧を印加することによりポテンシャル井戸Waを形成し、1個の撮像要素Pxのうちの中央の感度制御電極21に電圧を印加することによりポテンシャル井戸Wbを形成している。また、ポテンシャル井戸Wbを形成する際に感度制御電極21に印加する電圧は、ポテンシャル井戸Waを形成する際に感度制御電極21に印加する電圧よりも小さくしている。
In order to change the opening area of the potential wells Wa and Wb, the number of
したがって、強度変調光の特定の位相区間において、図15(a)に示すように、感度制御電極(1)〜(3)からなる撮像要素Pxでは3個の感度制御電極(1)〜(3)のすべてに同電圧である制御電圧を印加して電荷を集積するポテンシャル井戸Waを形成し、感度制御電極(4)〜(6)からなる撮像要素Pxでは中央の感度制御電極(5)にのみ電圧を印加して電荷を保持するポテンシャル井戸Wbを形成する。また、別の位相区間において、図15(b)に示すように、感度制御電極(1)〜(3)からなる撮像要素Pxでは中央の感度制御電極(2)にのみ電圧を印加して電荷を保持するポテンシャル井戸Wbを形成し、感度制御電極(4)〜(6)からなる撮像要素Pxでは3個の感度制御電極(4)〜(6)のすべてに同電圧である制御電圧を印加して電荷を集積するポテンシャル井戸Waを形成する。 Therefore, in the specific phase section of the intensity-modulated light, as shown in FIG. 15A, in the imaging element Px including the sensitivity control electrodes (1) to (3), the three sensitivity control electrodes (1) to (3) are used. ) To form a potential well Wa that accumulates charges by applying a control voltage that is the same voltage to all of the above), and in the imaging element Px including the sensitivity control electrodes (4) to (6), the central sensitivity control electrode (5) Only a voltage is applied to form a potential well Wb that holds charges. Further, in another phase section, as shown in FIG. 15B, in the imaging element Px including the sensitivity control electrodes (1) to (3), a voltage is applied only to the central sensitivity control electrode (2) to charge the image. In the imaging element Px including the sensitivity control electrodes (4) to (6), a control voltage that is the same voltage is applied to all three sensitivity control electrodes (4) to (6). Thus, a potential well Wa for accumulating charges is formed.
図15(a)と図15(b)との動作を繰り返すことにより、異なる2位相区間について電荷の集積と保持とを繰り返すことが可能になる。たとえば、上述した受光光量A0に対応する位相区間と受光光量A2に対応する位相区間との2位相区間に対応付けて、図15(a)と図15(b)との状態を交互に繰り返すことにより、感度制御電極(1)〜(3)からなる撮像要素Pxで受光光量A0に相当する電荷を生成し、感度制御電極(4)〜(6)からなる撮像要素Pxで受光光量A2に相当する電荷を生成することができる。 By repeating the operations of FIG. 15A and FIG. 15B, charge accumulation and holding can be repeated for two different phase sections. For example, the states of FIG. 15A and FIG. 15B are alternately repeated in association with the two phase sections of the phase section corresponding to the received light quantity A0 and the phase section corresponding to the received light quantity A2. Thus, an electric charge corresponding to the received light amount A0 is generated by the imaging element Px including the sensitivity control electrodes (1) to (3), and the received light amount A2 is corresponding to the imaging element Px including the sensitivity control electrodes (4) to (6). Can be generated.
上述の動作からわかるように、12個の感度制御電極21を用いれば、4位相区間の電荷の生成も行うことが可能である。要するに、感度制御電極21を用いてポテンシャル井戸の開口面積を変化させることにより、電荷の生成と電荷の保持とを行うことができる。この動作は、各動作例においても用いている。ここで、ポテンシャル井戸Wbで電荷を保持している期間でも光照射により生成された電荷がポテンシャル井戸Wbに集積されるが、空間情報を検出する際の演算により、この間の電荷の影響は除去される。
As can be seen from the above-described operation, if twelve
1 撮像素子
10 サブストレート
11 素子形成層
12 ウェル
13 絶縁層
14 保持用ウェル
15 (第3の)オーバーフロードレイン
21 感度制御電極
22 分離電極
23 蓄積電極
24 障壁制御電極
30 遮光膜
41 加算制御電極
42 転送制御電極
43 分離帯
44 スリット領域
45 (第1の)オーバーフロードレイン
46 (第2の)オーバーフロードレイン
47 移動制御電極
B1 ポテンシャル障壁
B2 ポテンシャル障壁
D1 光電変換部
D2 電荷分離部
D3 電荷蓄積部
D4 電荷保持部
E1 撮像領域
E2 蓄積領域
E3 緩衝領域
F1 加算部
F2 転送部
F3 電荷秤量部
L 主列
Px 撮像要素
Py 蓄積要素
Py1 積算要素
Py2 転送要素
DESCRIPTION OF
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093600A JP5443700B2 (en) | 2007-03-30 | 2008-03-31 | Image sensor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007095617 | 2007-03-30 | ||
JP2007095617 | 2007-03-30 | ||
JP2008093600A JP5443700B2 (en) | 2007-03-30 | 2008-03-31 | Image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277797A true JP2008277797A (en) | 2008-11-13 |
JP5443700B2 JP5443700B2 (en) | 2014-03-19 |
Family
ID=40055327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093600A Expired - Fee Related JP5443700B2 (en) | 2007-03-30 | 2008-03-31 | Image sensor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5443700B2 (en) |
CN (1) | CN101647120B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149743A (en) * | 2012-01-18 | 2013-08-01 | Canon Inc | Imaging device and imaging system |
JPWO2022130835A1 (en) * | 2020-12-15 | 2022-06-23 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136873A (en) * | 1981-02-18 | 1982-08-24 | Matsushita Electric Ind Co Ltd | Charge-transfer type solid-state image pickup device |
JPH0324873A (en) * | 1989-06-21 | 1991-02-01 | Sony Corp | Solid-state image pickup device |
JPH03274960A (en) * | 1990-03-26 | 1991-12-05 | Olympus Optical Co Ltd | Solid-state image pickup element |
JPH044684A (en) * | 1990-04-21 | 1992-01-09 | Olympus Optical Co Ltd | Solid-state image pickup device |
JPH0786552A (en) * | 1993-06-30 | 1995-03-31 | Nec Corp | Solid-state image pickup device |
JPH07226883A (en) * | 1994-02-16 | 1995-08-22 | Nippon Hoso Kyokai <Nhk> | Solid-state imaging device and driving method thereof |
JPH0884297A (en) * | 1994-09-12 | 1996-03-26 | Canon Inc | Solid-state image pickup device and its driving method |
JP2004032526A (en) * | 2002-06-27 | 2004-01-29 | Nippon Hoso Kyokai <Nhk> | Solid-state imaging device and signal reading method thereof |
JP2004303982A (en) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | Solid-state imaging device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803710A (en) * | 1986-01-09 | 1989-02-07 | General Electric Company | Storage registers with charge packet accumulation capability, as for solid-state imagers |
US4975777A (en) * | 1989-06-15 | 1990-12-04 | Eastman Kodak Company | Charge-coupled imager with dual gate anti-blooming structure |
US5900769A (en) * | 1995-10-04 | 1999-05-04 | Nec Corporation | Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods |
TWI221730B (en) * | 2002-07-15 | 2004-10-01 | Matsushita Electric Works Ltd | Light receiving device with controllable sensitivity and spatial information detecting apparatus using the same |
-
2008
- 2008-03-28 CN CN2008800106494A patent/CN101647120B/en not_active Expired - Fee Related
- 2008-03-31 JP JP2008093600A patent/JP5443700B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136873A (en) * | 1981-02-18 | 1982-08-24 | Matsushita Electric Ind Co Ltd | Charge-transfer type solid-state image pickup device |
JPH0324873A (en) * | 1989-06-21 | 1991-02-01 | Sony Corp | Solid-state image pickup device |
JPH03274960A (en) * | 1990-03-26 | 1991-12-05 | Olympus Optical Co Ltd | Solid-state image pickup element |
JPH044684A (en) * | 1990-04-21 | 1992-01-09 | Olympus Optical Co Ltd | Solid-state image pickup device |
JPH0786552A (en) * | 1993-06-30 | 1995-03-31 | Nec Corp | Solid-state image pickup device |
JPH07226883A (en) * | 1994-02-16 | 1995-08-22 | Nippon Hoso Kyokai <Nhk> | Solid-state imaging device and driving method thereof |
JPH0884297A (en) * | 1994-09-12 | 1996-03-26 | Canon Inc | Solid-state image pickup device and its driving method |
JP2004032526A (en) * | 2002-06-27 | 2004-01-29 | Nippon Hoso Kyokai <Nhk> | Solid-state imaging device and signal reading method thereof |
JP2004303982A (en) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | Solid-state imaging device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149743A (en) * | 2012-01-18 | 2013-08-01 | Canon Inc | Imaging device and imaging system |
JPWO2022130835A1 (en) * | 2020-12-15 | 2022-06-23 | ||
WO2022130835A1 (en) * | 2020-12-15 | 2022-06-23 | パナソニックIpマネジメント株式会社 | Image capture apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN101647120B (en) | 2012-05-16 |
CN101647120A (en) | 2010-02-10 |
JP5443700B2 (en) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5270835B2 (en) | Photodetector, spatial information detector | |
US9019478B2 (en) | Range sensor and range image sensor | |
EP2508916B1 (en) | Range sensor and range image sensor | |
JP5244076B2 (en) | Distance sensor and distance image sensor | |
US9653514B2 (en) | Solid-state imaging device and method for driving the same | |
WO2007055375A1 (en) | Space information detecting apparatus and photoelectric detector preferable to the same | |
JP2012217059A (en) | Solid state image pickup device | |
KR102216698B1 (en) | Distance image sensor | |
KR101880780B1 (en) | Solid state imaging device | |
JP2019169643A (en) | Solid state image sensor | |
JP2020047780A (en) | Photodetector | |
KR102232213B1 (en) | Range image sensor | |
JP5222000B2 (en) | Image sensor | |
JP2008135800A (en) | Optical detecting element, control method of optical detecting element, and detecting device for space information | |
JP5443700B2 (en) | Image sensor | |
EP2147465B1 (en) | Ccd image pickup device with twofold frame storage portion and method for using the device | |
JP2014085314A (en) | Distance sensor and distance image sensor | |
WO2006073120A1 (en) | Photo-detector, space information detection device using the photo-detector, and photo-detection method | |
JP5616170B2 (en) | Distance sensor and distance image sensor | |
JP5139727B2 (en) | Light receiving device and spatial information detecting device | |
JP2012185174A (en) | Distance sensor and distance image sensor | |
JP2002231925A (en) | Semiconductor energy ray detector | |
CN116583959A (en) | Method and system for infrared sensing | |
CN113544851A (en) | Solid State Imaging Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100811 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |