JP2008277590A - 半導体基材及び半導体素子並びにその製造方法 - Google Patents

Abstract

【課題】シリコン基板と窒化物半導体層との界面において発生するクラックが無い半導体基材とこの基材から得られる半導体素子並びにこれらの製造方法を提供すること。
【解決手段】シリコン基板と、該シリコン基板上に形成された窒化物半導体層からなり、前記シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画されており、前記窒化物半導体層が、該複数の領域の夫々に独立して形成されており、前記シリコン基板と前記窒化物半導体層との間にＢＮ系バッファ層が介在してなる半導体基材とし、この基材を分割して半導体素子を得る。
【選択図】図１

Description

本発明は半導体基材及び半導体素子並びにその製造方法に関し、より詳しくは、基板と窒化物半導体層との格子不整合や熱膨張係数の差異に起因するクラックの発生が無い半導体基材及び半導体素子並びにその製造方法に関する。

窒化物半導体素子は、一般的には、サファイア基板上にＭＯＣＶＤ法を用いて窒化物半導体層を成長させることにより製作されている。
しかしながら、サファイア基板は高価であり、しかも硬度が高いためにへき開が困難であるという問題がある。

かかる問題点に鑑みて、サファイア基板に比べて安価であってへき開が容易なシリコンを基板として使用した窒化物半導体素子が提案されている（例えば、下記特許文献２参照）。
しかしながら、シリコンを基板として使用した場合、基板と窒化物半導体層との間に、格子不整合があるために、転位が発生するという問題があった。また、基板と窒化物半導体層とは熱膨張係数も異なるため、窒化物半導体層の成長工程における高温から室温へと温度が低下したときに、窒化物半導体層が基板よりも大きく収縮し、クラックが生じ易いという問題もあった。

下記特許文献３には、このようなシリコン基板と窒化物半導体層との界面におけるクラックの発生を防止するための技術が提案されている。
特許文献３の開示技術は、シリコン基板上に格子状に溝を形成し、該溝によって区画された各領域に窒化物半導体層を成長させた後、溝を境界として基板を分割することにより窒化物半導体素子を得るものである。

しかしながら、この開示技術では、シリコン基板と窒化物半導体層との界面に設けられるバッファ層がＡｌＩｎＮやＧａＡｓからなるため、クラックの発生を防止することが困難であった。
また、バッファ層がシリコン基板上の全面を被覆するように形成されていることから、シリコン基板との界面において発生した転位が表面に向けて進展し易く、バッファ層において転位密度を充分に減少させることができなかった。

特開２０００−２１７８９号公報 特開２００３−８０６１号公報 特開２００３−１５２２２０号公報

本発明は上記したような従来技術の課題を解決すべくなされたものであって、シリコン基板と窒化物半導体層との界面において発生するクラックが無い半導体基材とこの基材から得られる半導体素子並びにこれらの製造方法を提供するものである。

請求項１に係る発明は、シリコン基板と、該シリコン基板上に形成された窒化物半導体層からなり、前記シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画されており、前記窒化物半導体層が、該複数の領域の夫々に独立して形成されており、前記シリコン基板と前記窒化物半導体層との間にＢＮ系バッファ層が介在してなることを特徴とする半導体基材に関する。

請求項２に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項１記載の半導体基材に関する。

請求項３に係る発明は、前記ＢＮ系バッファ層が、前記シリコン基板上の各領域において間隔をあけて形成されてなることを特徴とする請求項１又は２記載の半導体基材に関する。

請求項４に係る発明は、シリコン基板上に窒化物半導体層が形成されてなる半導体基材を分割して得られる半導体素子であって、前記シリコン基板は平面視格子状に形成された溝を介して複数の領域に区画され、前記窒化物半導体層は該複数の領域の夫々に独立して形成され、前記シリコン基板と前記窒化物半導体層との間にはＢＮ系バッファ層が介在されており、前記溝を境界として分割することにより得られることを特徴とする半導体素子に関する。

請求項５に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項４記載の半導体素子に関する。

請求項６に係る発明は、前記ＢＮ系バッファ層が、前記シリコン基板上の各領域において間隔をあけて形成されてなることを特徴とする請求項４又は５記載の半導体素子に関する。

請求項７に係る発明は、シリコン基板上に平面視格子状の溝を形成し、該溝によりシリコン基板を所望の半導体素子のサイズに応じた複数の領域に区画する工程と、前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程とを備えていることを特徴とする半導体基材の製造方法に関する。

請求項８に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項７記載の半導体基材の製造方法に関する。

請求項９に係る発明は、前記ＢＮ系バッファ層を、前記シリコン基板上の各領域において間隔をあけて形成することを特徴とする請求項７又は８記載の半導体基材の製造方法に関する。

請求項１０に係る発明は、シリコン基板上に平面視格子状の溝を形成し、該溝によりシリコン基板を所望の半導体素子のサイズに応じた複数の領域に区画する工程と、前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程と、前記窒化物半導体層が形成されたシリコン基板を、前記溝を境界として分割する工程とを備えていることを特徴とする半導体素子の製造方法に関する。

請求項１１に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項１０記載の半導体素子の製造方法に関する。

請求項１２に係る発明は、前記ＢＮ系バッファ層を、前記シリコン基板上の各領域において間隔をあけて形成することを特徴とする請求項１０又は１１記載の半導体素子の製造方法に関する。

請求項１，４，７，１０に係る発明によれば、シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画され、窒化物半導体層が該複数の領域の夫々に独立して形成されることにより、窒化物半導体層が成長する面積が狭くなってシリコン基板と窒化物半導体層との界面においてクラックが発生しにくく、しかも基板全体に作用する応力が低減する。
また、シリコン基板と窒化物半導体層との間にＢＮ系バッファ層が介在することにより、クラックをより一層減少させることができる。

請求項２，５，８，１１に係る発明によれば、ＢＮ系バッファ層がＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることから、窒化物半導体層として好適なＡｌＩｎＧａＮ混晶を使用した半導体素子の作製において、クラックの発生をより確実に防止することができる。

請求項３，６，９，１２に係る発明によれば、ＢＮ系バッファ層がシリコン基板上に間隔をあけて形成されることから、基板上において成長する窒化物半導体層の転位が表面に進展することが防がれ、転位密度を大幅に減少させることが可能となる。

以下、本発明に係る半導体基材及び半導体素子並びにその製造方法の好適な実施形態について、図面を参照しながら説明する。
図１は、本発明に係る半導体基材の実施形態を示す概略断面図である。
本発明に係る半導体基材（１）は、シリコン基板（２）と、該シリコン基板（２）上に形成された窒化物半導体層（３）とを備えている。

シリコン基板（２）の厚さは例えば１００〜１０００μｍとされており、その上面には溝（４）が形成されている。
溝（４）は平面視格子状に形成されており、シリコン基板（２）はこの溝（４）により平面視において複数の矩形領域に区画されている。

各領域は、所望の半導体素子のサイズに応じた大きさに形成されている。具体的には、例えば１００μｍ〜５ｍｍ□の範囲に形成することができ、好適には３００μｍ□に形成される。
このように、各領域が所望の半導体素子のサイズに応じた大きさに形成されていることにより、区画された各領域の夫々が独立して半導体素子を構成することが可能となる。
溝（４）の幅は例えば５〜２００μｍとされ、深さは例えば０．５〜２０μｍとされる。

窒化物半導体層（３）はＡｌＩｎＧａＮ混晶から形成されており、シリコン基板（１）上において、溝（２）により区画された複数の領域の夫々に独立して形成されている。

シリコン基板（２）と窒化物半導体層（３）との間にはＢＮ系バッファ層（５）が介在している。
ＢＮ系バッファ層（５）は、具体的にはＡｌＩｎＧａＮ混晶に微量のＢ（ボロン）を含有させた層である。具体的には、ボロンの含有量は１００ｐｐｍ〜１％の範囲とすることが好ましい。ボロンの含有量が多すぎたり少なすぎたりすると、転位抑制効果が小さくなるため、好ましくないからである。

シリコン基板（２）と窒化物半導体層（３）との間にＢＮ系バッファ層（５）を介在させることにより、窒化物半導体層に作用する応力を吸収させることができるため、クラックの発生をより確実に減らすことが可能となる。

ＢＮ系バッファ層（５）は、シリコン基板（２）上の溝（４）により区画された各領域において間隔をあけて形成されている。
具体的には、ＢＮ系バッファ層（５）をストライプ状に形成したり、ドット状に形成したりすることができる。
このように、ＢＮ系バッファ層（５）がシリコン基板（２）上の全面を被覆せずに間隔をあけて形成されることにより、後述する如く、シリコン基板（２）上において成長する窒化物半導体層（３）の転位が表面に進展することが防がれ、転位密度を大幅に減少させることが可能となる。
具体的には、シリコン基板（２）との界面における転位密度１０^８〜１０¹⁰個／ｃｍ^３を１０^６〜１０^７個／ｃｍ^３にまで減少させることができる。

図２は、本発明に係る半導体素子の主要部を示す概略断面図である。
本発明に係る半導体素子（６）は、上述した半導体基材（１）の溝（４）を介して区画された複数の領域のうちの１つから構成される。
つまり、本発明に係る半導体素子（６）は、図１に示す半導体基材（１）を溝（４）を境界として分割することにより得ることができる。

本発明に係る半導体素子（６）は、シリコン基板（２）上に、ＢＮ系バッファ層（５）を介して窒化物半導体層（３）が形成されている。
図示例において、窒化物半導体層（３）は、下から順にｎ型クラッド層（３１）、発光層（３２）、ｐ型クラッド層（３３）が積層されることにより構成されている。但し、本発明に係る半導体素子（６）における窒化物半導体層（３）の構造は図示例のものに限定されず、公知の他の構造を適宜選択して採用することが可能である。

図３は、本発明に係る半導体基材及び半導体素子の製造方法を工程順に示す概略断面図である。
先ず、洗浄したシリコン基板（２）（図３（ａ）参照）の上面に、既存のフォトリソグラフィー及びエッチング方法を用いて溝（４）を平面視格子状に形成する（図３（ｂ）参照）。
このとき、溝（４）により区画される各領域の大きさは所望の半導体素子の大きさに設定され、例えば３００μｍ□とされる。

次いで、溝（４）が形成されたシリコン基板（２）をＭＯＣＶＤ装置の反応室内に設置し、反応室内を１〜１０００Ｔｏｒｒ程度の反応室圧力とした後、基板（２）を５００〜１４００℃程度に加熱する。

次いで、キャリアガスであるＨ_２と、Ｇａの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ｇａと、Ａｌの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ａｌと、Ｉｎの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ｉｎと、Ｂの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ｂ、（Ｃ_２Ｈ_５）_３Ｂ、又はＢ_２Ｈ_６と、Ｎの原料ガスとしてＮＨ_３とを所望の比率となるように夫々の流量で反応室内に導入することにより、シリコン基板（２）の上記各領域上に、ＡｌＩｎＧａＮ混晶に微量のＢが含有されたＢＮ系バッファ層（５）を島状成長させる。１つの島のサイズは、１０ｎｍ程度から、連続膜にならない程度とする（図３（ｃ）参照）。

その後、キャリアガスであるＨ_２と、Ｇａの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ｇａと、Ａｌの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ａｌと、Ｉｎの原料ガスとして有機金属ガスである（ＣＨ_３）_３Ｉｎと、Ｎの原料ガスとしてＮＨ_３とを所望の比率となるように夫々の流量で反応室内に導入することにより、シリコン基板（２）の上記各領域上にＢＮ系バッファ層（５）を介して選択的にＡｌＩｎＧａＮ混晶からなる窒化物半導体層（３）を成長させる（図３（ｄ）参照）。

本発明においては、この窒化物半導体層（３）を形成する工程において、溝（４）に窒化物半導体層（３）が成長しないようにするための工夫（反応防止膜等）を施す必要が無く、単に溝（４）を形成するだけで基板上に区画された領域に選択的に窒化物半導体層（３）を成長させることが可能である。

また、上述したように、間隔をあけて形成したＢＮ系バッファ層（５）上に窒化物半導体層（３）を成長させることにより、シリコン基板（２）との界面において発生した窒化物半導体層（３）の転位が表面に向けて進展することが防がれ、転位密度を減少させることが可能となる。

図４はこの作用を説明するための図である。
窒化物半導体層（３）はＢＮ系バッファ層（５）上には成長しにくいため、窒化物半導体層（３）は、先ずＢＮ系バッファ層（５）の直上において薄く、隣り合うＢＮ系バッファ層（５）の間において厚くなるように山形に成長していく（図４（ａ）参照）。
このとき、転位（Ｔ）はＢＮ系バッファ層（５）の表面に向けて延びるため、図示のように、基板に対して垂直方向から略水平方向へと向きが変化して延びることとなる。
そのため、更に窒化物半導体層（３）を成長させると、略水平方向に延びた転位（Ｔ）同士が繋がり、その結果、転位（Ｔ）が窒化物半導体層（３）の表面に進展することが防がれる。

ここで、図４（ｂ）に示すようにＢＮ系バッファ層（５）の上に窒化物半導体層（３）を成長させた後、更にその上にＢＮ系バッファ層（５）及び窒化物半導体層（３）を同様の方法を用いて形成することもできる（図４（ｃ）参照）。
つまり、本発明においては、シリコン基板（２）上の任意の箇所において、上述したＢＮ系バッファ層（５）及び窒化物半導体層（３）からなる層を複数層積み重ねて形成することができる。この場合、図４（ｃ）に示す如く、ＢＮ系バッファ層（５）の水平位置が上下に隣り合う層において重ならないようにすると、垂直方向への転位の進展を効果的に抑えることができるため好ましい。

図３（ｄ）の状態から続いて、窒化物半導体層（３）の上面とシリコン基板（２）の下面に夫々電極（７）を形成した後、ダイシング装置を用いて溝（４）を境界として分割することにより、半導体素子（６）が得られる（図５参照）。
尚、必要に応じて、電極とこれに接する部分との界面に、接触抵抗を低減するためのコンタクト層を設けてもよい。

また、本発明に係る製造方法において、窒化物半導体層（３）の形成に際しては、生産性において優れているＭＯＣＶＤ法を用いることが最も好ましいが、ＭＯＶＰＥ法（有機金属気相エピタキシャル法）、ＭＢＥ（分子線エピタキシャル法）、ＨＶＰＥ法（ハイドライド気相エピタキシャル法）等の他の公知の方法を用いてもよい。

本発明は、例えば発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等の半導体発光素子に対して利用可能である。

本発明に係る半導体基材の実施形態を示す概略断面図である。 本発明に係る半導体素子の主要部を示す概略断面図である。 本発明に係る半導体基材及び半導体素子の製造方法を工程順に示す概略断面図である。 ＢＮ系バッファ層を間隔をあけて形成した場合における転位の進展を示す説明図である。 本発明に係る半導体素子の一例を示す概略断面図である。

符号の説明

１ 半導体基材
２ シリコン基板
３ 窒化物半導体層
４ 溝
５ ＢＮ系バッファ層
６ 半導体素子
７ 電極
Ｔ 転位

Claims (12)

1. シリコン基板と、該シリコン基板上に形成された窒化物半導体層からなり、
   前記シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画されており、
   前記窒化物半導体層が、該複数の領域の夫々に独立して形成されており、
   前記シリコン基板と前記窒化物半導体層との間にＢＮ系バッファ層が介在してなることを特徴とする半導体基材。
2. 前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項１記載の半導体基材。
3. 前記ＢＮ系バッファ層が、前記シリコン基板上の各領域において間隔をあけて形成されてなることを特徴とする請求項１又は２記載の半導体基材。
4. シリコン基板上に窒化物半導体層が形成されてなる半導体基材を分割して得られる半導体素子であって、
   前記シリコン基板は平面視格子状に形成された溝を介して複数の領域に区画され、前記窒化物半導体層は該複数の領域の夫々に独立して形成され、前記シリコン基板と前記窒化物半導体層との間にはＢＮ系バッファ層が介在されており、
   前記溝を境界として分割することにより得られることを特徴とする半導体素子。
5. 前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項４記載の半導体素子。
6. 前記ＢＮ系バッファ層が、前記シリコン基板上の各領域において間隔をあけて形成されてなることを特徴とする請求項４又は５記載の半導体素子。
7. シリコン基板上に平面視格子状の溝を形成し、該溝によりシリコン基板を所望の半導体素子のサイズに応じた複数の領域に区画する工程と、
   前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、
   前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程と、
   を備えていることを特徴とする半導体基材の製造方法。
8. 前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項７記載の半導体基材の製造方法。
9. 前記ＢＮ系バッファ層を、前記シリコン基板上の各領域において間隔をあけて形成することを特徴とする請求項７又は８記載の半導体基材の製造方法。
10. シリコン基板上に平面視格子状の溝を形成し、該溝によりシリコン基板を所望の半導体素子のサイズに応じた複数の領域に区画する工程と、
    前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、
    前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程と、
    前記窒化物半導体層が形成されたシリコン基板を、前記溝を境界として分割する工程とを備えていることを特徴とする半導体素子の製造方法。
11. 前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項１０記載の半導体素子の製造方法。
12. 前記ＢＮ系バッファ層を、前記シリコン基板上の各領域において間隔をあけて形成することを特徴とする請求項１０又は１１記載の半導体素子の製造方法。

Images