JP2008241801A

JP2008241801A - 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。

Info

Publication number: JP2008241801A
Application number: JP2007078386A
Authority: JP
Inventors: Akio Ota; 昭雄太田
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2007-03-26
Filing date: 2007-03-26
Publication date: 2008-10-09

Abstract

【課題】検査端子及び実装端子の配設場所のスペースを縮小すると共に、検査作業を容易
にした電気光学装置用基板を提供すること。
【解決手段】基板上に配線された複数本の配線の端部に電子部品を接続する実装端子と、
前記基板上の配線状態を検査するための検査端子とを有し、配線端部ＳＷ_１〜ＳＷ_５は、
所定の長さ延長されて、この延長された導電延長部の上に絶縁層を介して導電層が設けら
れて、この導電層は絶縁層を貫通させたコンタクトホールＣＨ通して配線端部に電気的に
接続されて、導電層の一部分が検査端子Ｔ_１〜Ｔ_５及び他の部分が実装端子Ｂ_１〜Ｂ_５に
形成されている。
【選択図】図２

Description

本発明は、パーソナルコンピュータ、携帯電話機、携帯情報端末などの電子機器に搭載
される電気光学装置及びこの電気光学装置に使用される電気光学装置用基板に関するもの
である。

パーソナルコンピュータ、携帯電話機や携帯情報端末などの電子機器の表示装置として
、液晶パネルが多く使用されている。この液晶パネルは、パネルのアクティブエリア内に
発生した不具合、例えば配線の異常、断線及び短絡の有無などの検査を行なう検査工程が
設けられている。この検査を実施するために、液晶パネルには、通常、検査用の検査端子
が設けられている（例えば、下記特許文献１参照）。

図７は下記特許文献１に記載された液晶パネルの検査端子部を拡大したものである。こ
の液晶パネル１０は、フロントガラス基板１１と、このフロントガラス基板１１より若干
大きい面積を有するリアガラス基板１２とを有している。リアガラス基板１２は、その張
り出し部分に液晶駆動用ＩＣチップが実装されるチップ搭載領域ＭＡが設けられ、このチ
ップ搭載領域ＭＡに複数本の引出電極１３の端部が引き込まれている。それぞれの引出電
極１３ａ〜１３ｉは、チップ搭載領域ＭＡ内に駆動ＩＣチップのバンプが接続されるバン
プ接続部Ｔ、更にこの接続部の端部が延設されて検査端子となる延長部Ｂが形成されてい
る。

これらの延長部Ｂのうち、奇数番目の引出電極１３ａ、１３ｃ、１３ｅ、１３ｇ、１３
ｉは短く、偶数番目の引出電極１３ｂ、１３ｄ、１３ｆ、１３ｈは長く延長されて、それ
ぞれの電極端部に幅広の拡幅ランドＲが形成されている。基板上の配線の断線及び短絡検
査は、それぞれの引出電極１３ａ〜１３ｉの拡幅ランドＲに検査用の接触ピンを接触させ
ることによって行われている。
特開２０００−１３７２３９号公報（図３、段落［００１７］〜［００２２］）

上記特許文献１の液晶パネルは、チップ搭載領域内にＩＣチップを実装するバンプ接続
部と検査用の検査端子部とが分離された配列となっている。その結果、断線などの検査は
、接触ピンを検査専用の検査端子に接触させて行い、バンプ接続部に接触させずに検査で
きるのでバンプ接続部を損傷させることがない。また、検査端子部を形成する拡幅ランド
は、電極より幅広になっているので、接触ピンの位置合わせ、すなわち拡幅ランドへの接
触が容易になり検査の作業効率の向上を図ることができる。

しかしながら、近年の液晶パネルは、より小型化及び高精細化の傾向にある。このため
、電極間のピッチは、これまでの極狭の線間ピッチ、例えば５０μｍ程度から更に狭く設
計されたものとなり、しかも、チップ搭載領域には、多数本の引出電極が集結されるので
チップ搭載領域を広くし且つ個々の引出電極に拡幅ランドを設けることが難しくなってい
る。また、小型化に伴って、チップ搭載領域のスペースが更に縮小化され、この縮小化に
よって、狭いスペースでの検査が強いられその検査作業が面倒になると共に、個々の検査
端子部に接触ピンを接触させようとするとその作業効率が大幅に低下してしまうことにな
る。

本発明はこのような従来技術が抱える課題を解決するためになされたものである。すな
わち、本発明の目的は、検査端子及び実装端子の配設場所のスペースを縮小化すると共に
、検査作業を容易にした電気光学装置用基板、この基板を用いた電気光学装置及びこの電
気光学装置を搭載した電子機器を提供することにある。

上記課題を解決するため、本発明の電気光学装置用基板は、基板上に配線された複数本
の配線端部に、電子部品を接続する実装端子と、前記配線端部に接続された検査端子とを
有する電気光学装置用基板において、
前記配線端部は、その配線端部を被覆する絶縁層上に導電層が形成され、該導電層は前
記絶縁層を貫通するコンタクトホールを通して前記配線端部に電気的に接続され、前記導
電層領域内に前記検査端子及び実装端子が形成されていることを特徴とする。

上記態様によれば、検査端子及び実装端子は、配線端部に接続された同じ導電層上に形
成されるので、両端子間の隙間を無くし或いは極めて縮小できる。したがって、検査端子
及び実装端子を配設するスペースが縮小化されて、基板の小型化及び配線の高密集化に対
応することが可能になる。

また、本発明は、前記電気光学装置用基板において、前記複数本の配線端部は、隣接す
る配線端部同士が互い違いに位置するように配置され、一方側の配線端部の実装端子と他
方側の配線端部の実装端子が互いに対向するように配置され、それぞれの側の検査端子及
び実装端子はそれぞれ同一直線上に整列配設されていることを特徴とする。

上記態様によれば、記複数本の配線端部は隣接する配線端部同士が互い違いに位置する
ように配置されているため、検査端子及び実装端子を配設するスペースを縮小化できる。
しかも、一方側の配線端部の実装端子と他方側の配線端部の実装端子が互いに対向するよ
うに配置されているため、実装部品を載置する際にはそれぞれの側の検査端子が邪魔にな
ることがなく、容易に載置することができるようになる。しかも、それぞれの側の検査端
子と実装端子がそれぞれ同一直線上に整列配設されているため、検査端子への検査プロー
ブの接触が容易になり、検査作業の効率化を図ることができる。

また、本発明は、前記電気光学装置用基板において、前記絶縁層は、前記検査端子とな
る個所の高さが前記実装端子となる個所より高く形成されていることを特徴とする。

上記態様によれば、検査端子はその高さが実装端子より高くなっているので、検査プロ
ーブの接触が簡単になり検査作業が容易になる。特に、複数個の検査端子が一直線上に整
列し、高い位置にあるため、検査プローブとして帯状導電体からなるプローブを使用する
ことが可能になり、検査作業が簡単になる。また、検査端子部の位置を実装端子部より肉
厚にし、高さを保つ事により、パネル検査時に検査プローブで導電性の配線に傷がついて
、実装端子部と導通する配線の断線を防ぐことができる。

また、本発明は、前記電気光学装置用基板において、前記コンタクトホールは、前記実
装端子となる個所の前記絶縁層に形成されていることを特徴とする。

上記態様によれば、層厚の薄い個所にコンタクトホールを形成することになるので、ホ
ールの形成が簡単になる。

また、本発明の電気光学装置は、一対の対向する第１、第２基板間に電気光学材料が挟
持されて、一方の基板に配線された複数本の配線の端部に電子部品を接続する実装端子及
び検査端子が設けられた電気光学装置において、前記配線端部は、その配線端部の上に絶
縁層を介して導電層を設けて、該導電層は前記絶縁層を貫通したコンタクトホール通して
前記配線端部に電気的に接続して、前記導電層領域内に前記検査端子及び実装端子が形成
されていることを特徴とする。

上記態様によれば、電気光学装置、例えば液晶パネルなどに設ける検査端子及び実装端
子スペースを縮小できるため、パネルの小型化及び配線の高密集化、さらには電気光学装
置の小型化を図ることが可能になる。

また、本発明は、前記電気光学装置において、前記複数本の配線端部は、隣接する配線
端部同士が互い違いに位置するように配置され、一方側の配線端部の実装端子と他方側の
配線端部の実装端子が互いに対向するように配置され、それぞれの側の検査端子及び実装
端子はそれぞれ同一直線上に整列配設されていることを特徴とする。

上記態様によれば、前記複数本の配線端部は隣接する配線端部同士が互い違いに位置する
ように配置されているため、検査端子及び実装端子を配設するスペースを縮小化できる。
しかも、一方側の配線端部の実装端子と他方側の配線端部の実装端子が互いに対向するよ
うに配置されているため、実装部品を載置する際にはそれぞれの側の検査端子が邪魔にな
ることがなく、容易に載置することができるようになる。しかも、それぞれの側の検査端
子と実装端子がそれぞれ同一直線上に整列配設されているため、検査端子への検査プロー
ブの接触が容易になり、検査作業の効率化を図ることができる。

また、本発明の電気光学装置において、前記絶縁層は、前記検査端子となる個所の高さ
が前記実装端子となる個所より高く形成されていることを特徴とする。

また、本発明の電気光学装置において、前記コンタクトホールは、前記実装端子となる
個所の前記絶縁層に形成されていることを特徴とする。

また、本発明の電気光学装置が搭載された電子機器の発明は、前述した検査端子及び実
装端子の構成を有した電子機器であることを特徴とする。

上記態様によれば、検査端子及び実装端子スペースが縮小された電子機器を得ることが
できる。

以下、図を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は
、本発明の技術思想を具体化するための電気光学装置として液晶パネルを例示するもので
あって、本発明をこの液晶パネルに特定することを意図するものではなく、特許請求の範
囲に含まれるその他の実施形態のものも等しく適応し得るものである。

図１は液晶パネルを構成するＴＦＴアレイ基板をカラーフィルタ基板を透視して示した
平面図である。先ず、図１を参照して本発明の実施例に係る液晶パネルを説明する。
液晶パネル１は、互いに対向配置される矩形状の板材からなるＴＦＴアレイ基板（以下
、ＴＦＴ基板という）２と、この基板に貼り合わされる透明材料、例えばガラス板からな
るカラーフィルタ基板（以下、ＣＦ基板という）とを有している。これらのＴＦＴ基板２
及びＣＦ基板は、一方の基板の外周囲にシール剤を塗布して、両基板を貼り合せて内部に
空間を形成し、この空間内に液晶を封入することによって液晶パネル１を構成している。

ＴＦＴ基板２及びＣＦ基板上の対向面側には、種々の配線等が形成されている。このう
ち、ＣＦ基板には、ＴＦＴ基板２の画素領域に合わせてマトリクス状に設けられたブラッ
クマトリクスと、このブラックマトリクスで囲まれた領域に設けた例えば赤、緑、青等の
カラーフィルタと、このカラーフィルタを覆うように設けた共通（コモン）電極とが設け
られている。

ＴＦＴ基板２は、ＣＦ基板よりサイズが大きいものが使用され、ＣＦ基板と対向配置さ
せたときに所定スペースの張出し部２ａが形成される。ＴＦＴ基板２の張出し部２ａには
、ソースドライバ及びゲートドライバ用半導体チップが実装されるチップ搭載領域Ａが設
けられている。このＴＦＴ基板２は、その表面、すなわち液晶と接触する面に、図１の行
方向（横方向）に所定間隔をあけて配列された複数本のゲート線ＧＷ_１〜ＧＷ_Ｍと、これ
らのゲート線ＧＷ_１〜ＧＷ_Ｍと絶縁されて列方向（縦方向）に配列された複数本のソース
線ＳＷ_１〜ＳＷ_Ｎとを有している。これらのソース線ゲート線ＧＷ_１〜ＧＷ_ＭとＳＷ_１〜
ＳＷ_Ｎとは、マトリクス状に配線されている。そして、互いに交差するゲート線ＧＷ_１〜
ＧＷ_Ｍとソース線ＳＷ_１〜ＳＷ_Ｎとで囲まれる各領域には、ゲート線ＧＷ_１〜ＧＷ_Ｍから
の走査信号によってオンするスイッチング素子（図示省略）及びソース線ＳＷ_１〜ＳＷ_Ｎ
からの映像信号がスイッチング素子を介して供給される画素電極（図示省略）が形成され
ている。

これらのゲート線ＧＷ_１〜ＧＷ_Ｍとソース線ＳＷ_１〜ＳＷ_Ｎとで囲まれるそれぞれの領
域は、いわゆる個々の画素を構成し、これらの画素が形成されたエリアが表示領域ＤＡ、
すなわち画像表示部となっている。スイッチング素子には例えば薄膜トランジスタ（ＴＦ
Ｔ；Thin Film Transistor）が使用されている。各ゲート線ＧＷ_１〜ＧＷ_Ｍ及び各ソース
線ＳＷ_１〜ＳＷ_Ｎは、表示領域ＤＡの外へ延出されて表示領域外の周辺に引回されてソー
スドライバ及びゲートドライバ用半導体チップが搭載されるチップ搭載領域Ａに導入され
て、不図示のＩＣチップに接続されるようになっている。

図２は図１のII部分の拡大平面図である。図３Ａは図２のIIIＡ−IIIＡ線の断面図、図
３ＢはIIIＢ−IIIＢ線の断面図であり、前者の図３Ａは第１端子列、後者の図３Ｂは第２
端子列の断面構造を示している。

ここで、図２及び図３を参照してチップ搭載領域内における検査端子及び実装端子の配
列を説明する。チップ搭載領域Ａには、それぞれのゲート線ＧＷ_１〜ＧＷ_Ｍ及び各ソース
線ＳＷ_１〜ＳＷ_Ｎが導入されて、それぞれの配線端部に実装端子及び検査端子が形成され
る。図２はこれらのゲート線ＧＷ_１〜ＧＷ_Ｍ及びソース線ＳＷ_１〜ＳＷ_Ｎのうち、ソース
線ＳＷ_１〜ＳＷ_Ｎの端部に設けた実装端子及び検査端子の配列状態を示している。

それぞれのソース線ＳＷ_１〜ＳＷ_Ｎは、ＴＦＴ基板２上のゲート絶縁層上に配設されて
いるが、チップ搭載領域Ａ内に導入される前に、このゲート絶縁層に設けられたコンタク
トホールを介してゲート線材料によって形成されたソース線の配線端部に接続されている
。

以下においては、各ソース先端部の構成をソース線ＳＷ_１及びＳＷ_２の場合に代表させ
て説明する。これらのソース線端部のうち、ソース線ＳＷ_１の端部は、チップ搭載領域Ａ
の境界線Ａ_１から内側へ向かって所定の長さ延長されて、この延長部分には外側に検査端
子Ｔ_１が設けられ、内側に実装端子Ｂ_１が配設される。また、このソース線ＳＷ_１に隣接
するソース線ＳＷ_２の端部も、チップ搭載領域Ａの境界線Ａ_１から内側へ向かって所定の
長さ延長されて、この延長部分にはソース線ＳＷ_１とは逆に、外側に実装端子Ｂ_２が設け
られ、内側に検査端子Ｔ_２が配設されている。以下、前者の端子配列を「第１端子列ＴＬ
_１」、後者の端子配列を「第２端子列ＴＬ_２」という。他のソース線ＳＷ_３〜ＳＷ_Ｎも同
様にして、これらの第１、第２端子列ＴＬ_１、ＴＬ_２が交互に配列されたものとなってい
る。

ソース線ＳＷ_１の端部は、ＴＦＴ基板２上において、実装端子Ｂ_１が形成される位置ま
で延長して形成されており、このソース線ＳＷ_１はゲート絶縁膜３及び保護絶縁膜４によ
って覆われている。そして、検査端子Ｔ_１が形成される位置のゲート絶縁膜３及び保護絶
縁膜４の間にはソース配線材料で形成されたダミー端子ＳＴが形成されている。ここでは
、このダミー端子ＳＴは電気的には何処にも接続されておらず、フローティング状態とさ
れている。

また、実装端子Ｂ_１が形成される位置のゲート絶縁膜３及び保護絶縁膜４にはコンタク
トホールＣＨが形成されている。更に、この保護絶縁膜４上には導電層５が形成され、こ
の導電性層５はコンタクトホールＣＨを介してソース線ＳＷ_１に電気的に接続されている
。そして、この導電層５によって第１端子列ＴＬ_１の検査端子Ｔ_１及び実装端子Ｂ_１が形
成される。

また、第２端子列ＴＬ_２の検査端子Ｔ_２及び実装端子Ｂ_２も、実装端子Ｂ_１とは対称配
置された構成であるが、実装端子Ｂ_１の場合と同様の構成を備えている。すなわち、ソー
ス線ＳＷ_２の端部は、ＴＦＴ基板２上において、検査端子Ｔ_２が形成される位置まで延長
して形成されており、このソース線ＳＷ_２はゲート絶縁膜３及び保護絶縁膜４によって覆
われている。そして、検査端子Ｔ_２が形成される位置のゲート絶縁膜３及び保護絶縁膜４
の間にはソース配線材料で形成されたダミー端子ＳＴが形成されている。

また、実装端子Ｂ_２が形成される位置のゲート絶縁膜３及び保護絶縁膜４にはコンタク
トホールＣＨが形成されている。更に、この保護絶縁膜４上には導電層５が形成され、こ
の導電性層５はコンタクトホールＣＨを介してソース線ＳＷ_２に電気的に接続されている
。そして、この導電層５によって第２端子列ＴＬ_２の検査端子Ｔ_２及び実装端子Ｂ_２が形
成される。

このような構成にすると、検査端子と実装端子とは同一導電層により構成され、同一の
場所、いわゆる同一アイランド（島）内に配設されるので、両端子間に隙間をあけること
なく接近させることができる。その結果、これらの端子を設けるスペースを縮小すること
が可能になる。

また、複数個の検査端子Ｔ_１〜Ｔ_Ｍ及び実装端子Ｂ_１〜Ｂ_Ｍは、それぞれのソース線端
部と直交する方向において同一直線上に配列されている。この構造によって、例えば帯状
導電体からなる検査プローブを用い、この検査プローブを同一直線上の検査端子Ｔ_１〜Ｔ
_Ｍ列に接触させることにより一括して検査を行うことが可能になり、検査の作業時間を短
縮することができる。

勿論、実装端子Ｂ_１〜Ｂ_Ｍも同一直線上にあるので、半導体チップの実装には何ら支障
にならない。また、各検査端子Ｔ_１〜Ｔ_Ｍは、ゲート絶縁膜３及び保護絶縁膜４の間には
ソース配線材料で形成されたダミー端子ＳＴが形成されているので、各実装端子Ｂ_１〜Ｂ
_Ｍより背高に形成するができるので、検査プローブとの接触が容易になり、検査作業がよ
り簡単になる。

次に、第１、第２端子列ＴＬ_１、ＴＬ_２の形成方法をソース線ＳＷ_１及びＳＷ_２の場合
に代表させて説明する。まず、ＴＦＴ基板２上にアルミニウムやモリブデン等の金属材か
らなるゲート配線材料で作製されたソース線ＳＷ_１、ＳＷ_２の端部が実装端子Ｂ_１、Ｂ_２
の位置まで延長されるように形成され、この延長された部分及びその周辺が所定厚さのゲ
ート絶縁膜３で覆われる。このゲート絶縁膜３は、窒化シリコンや酸化シリコンなどで形
成される。次いで、検査端子Ｔ_１が形成される箇所のゲート絶縁膜上にはソース配線材料
で形成されたダミー端子ＳＴが配設される。

このダミー端子ＳＴは、アルミニウムやモリブデン等の金属材で形成される。このダミ
ー端子ＳＴは、基板上のいずれの配線にも接続されない。このソース線を設けることによ
り、検査端子Ｔ_１、Ｔ_２を実装端子Ｂ_１、Ｂ_２より一段背高に形成できる。続いて、この
ダミー端子ＳＴ及びゲート絶縁膜３の全体が所定厚の保護絶縁膜４で覆われる。この保護
絶縁膜４は、窒化シリコンや酸化シリコンなどで形成される。

その後、実装端子Ｂ_１、Ｂ_２が形成される位置のゲート絶縁膜３及び保護絶縁膜４にコ
ンタクトホールＣＨが形成される。最後に、検査端子Ｔ_１、Ｔ_２上の保護絶縁膜４、実装
端子Ｂ_１、Ｂ_２が形成される部位に設けられたコンタクトホールＣＨの表面に所定の厚さ
の導電層５が形成される。この導電層５はＩＴＯ（Indium Tin Oxide）ないしＩＺＯ（In
dium Zinc Oxide）から形成される。

このＩＴＯ等の導電膜からなる導電層５は、コンタクトホールＣＨを介して基板２上の
ソース線ＳＷ_１及びＳＷ_２の端部に電気的に接続される。導電層５は、コンタクトホール
ＣＨが形成された箇所が実装端子Ｂ_１、Ｂ_２となり、ダミー端子ＳＴが配線された箇所が
検査端子Ｔ_１、Ｔ_２となる。このようにして、ゲート絶縁膜３及び保護絶縁膜４の積層体
からなる絶縁層は、検査端子Ｔ_１、Ｔ_２となる個所の層厚が実装端子Ｂ_１、Ｂ_２となる個
所より肉厚に形成されることになる。

このような構成によると、第１、第２端子列は、いずれも液晶パネルの製造時にこのパ
ネルに使用される材料を用いて各配線工程で同時に形成することができる。したがって、
特別な材料を使用することなく、また特別な工程を追加することなく簡単に形成できる。

上記の実施例の液晶パネル１では、第１、第２端子列における検査端子と実装端子とを
同一場所、いわゆる同一アイランド（island：島）内に形成したが、両端子間を若干離し
て、異なるアイランド内に形成しても、ほぼ同じ作用効果が得られる。

なお、上記実施例の液晶パネルでは、第１、第２端子列における検査端子をソース線Ｓ
Ｗ_１〜ＳＷ_Ｎ用のものとして説明したが、ゲート線ＧＷ_１〜ＧＷ_Ｍ用のものも同様の構成
のものとすることができる。さらに、ダミー端子ＳＴを電気的に何処にも接続せずにフロ
ーティング状態とした例を示したが、このダミー端子ＳＴは、ダミー端子ＳＴ上の保護絶
縁膜４にコンタクトホールを形成して導電層５に接続してもよい。更に、検査端子Ｔ_１、
Ｔ_２の高さが低くなってもよければ、ダミー端子ＳＴを省略してもかまわない。

次に、図４、図５を参照して実施例２を説明する。

図４は実施例２の端子列を示した平面図、図５Ａは図４のＶＡ−ＶＡ線の断面図、図５
Ｂは図４のＶＢ−ＶＢ線の断面図である。これらの図４、図５は実施例の図２及び図３に
対応している。

この実施例２の端子列は、それぞれ第１、第２端子列ＴＬ_１'、ＴＬ_２'において、各検
査端子Ｔ_１〜Ｔ_Ｍと各実装端子Ｂ_１〜Ｂ_Ｍとの間に隙間Ｌが形成された構成を有している
。他の構成は、上記の第１、第２端子列ＴＬ_１、ＴＬ_２の場合と同じになっている。すな
わち、第１、第２端子列ＴＬ_１'、ＴＬ_２'の各検査端子Ｔ_１〜Ｔ_Ｍと各実装端子Ｂ_１〜Ｂ
_Ｍとは、隙間Ｌで分離されているが、同一の導電層で繋がっており、この導電層上に実装
端子Ｂ_１〜Ｂ_Ｍ及び検査端子Ｔ_１〜Ｔ_Ｍが形成されている。

なお、本発明における基板上の検査とは、電気光学装置用基板における不具合、例えば
配線状態、ドット不良、断線、パターン繋がり、表示不良等の様々な不具合を、前述した
検査端子で検査する事を目的としたものである。

以上、本発明の実施例として液晶パネルの例を説明したが、本発明はこれに限定される
ものでなく、他の表示パネル、例えば無機あるいは有機ＥＬ素子を用いた表示装置、プラ
ズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置などの表
示パネルにも適用できるものである。また、これらの装置、例えば液晶パネルを搭載した
液晶表示装置は、パーソナルコンピュータ、携帯電話機、携帯情報端末などの電子機器に
使用される。

図６Ａは液晶表記パネル２１を搭載したパーソナルコンピュータ２０を示す図であり、
図６Ｂは液晶表記パネル３１を搭載した携帯電話機３０を示す図である。これらのパーソ
ナルコンピュータ２０及び携帯電話機３０の基本的構成は当業者に周知であるので、詳細
な説明は省略する。

本発明の液晶パネルをカラーフィルタ基板を透視して示した平面図である。図１のII部分の拡大平面図である。図３Ａは図２のIIIＡ−IIIＡ線の断面図、図３ＢはIIIＢ−IIIＢ線の断面図である。実施例２の端子列を示した平面図である。図５Ａは図４のＶＡ−ＶＡ線の断面図、図５Ｂは図４のＶＢ−ＶＢ線の断面図である。図６は液晶表記パネルを搭載したパーソナルコンピュータ及び携帯電話機を示す図である。従来技術の端子部の平面図である。

符号の説明

１…液晶パネル２…ＴＦＴアレイ基板（ＴＦＴ基板）３…ゲート絶縁膜４…保護絶
縁膜５…導電層Ａ…半導体チップ搭載領域Ｂ_１〜Ｂ_Ｍ…実装端子ＣＨ…コンタク
トホールＴ_１〜Ｔ_Ｍ…検査端子ＴＬ_１、ＴＬ_１' …第１端子列ＴＬ_２、ＴＬ_２' …
第２端子列

Claims

基板上に配線された複数本の配線端部に、電子部品を接続する実装端子と、前記配線端
部に接続された検査端子とを有する電気光学装置用基板において、
前記配線端部は、その配線端部を被覆する絶縁層上に導電層が形成され、該導電層は前
記絶縁層を貫通するコンタクトホールを通して前記配線端部に電気的に接続され、前記導
電層領域内に前記検査端子及び実装端子が形成されていることを特徴とする電気光学装置
用基板。
前記複数本の配線端部は、隣接する配線端部同士が互い違いに位置するように配置され
、一方側の配線端部の実装端子と他方側の配線端部の実装端子が互いに対向するように配
置され、それぞれの側の検査端子及び実装端子はそれぞれ同一直線上に整列配設されてい
ることを特徴とする請求項１に記載の電気光学装置用基板。
前記絶縁層は、前記検査端子となる個所の高さが前記実装端子となる個所より高く形成
されていることを特徴とする請求項１に記載の電気光学装置用基板。
前記コンタクトホールは、前記実装端子となる個所の前記絶縁層に形成されていること
を特徴とする請求項１〜３のいずれかに記載の電気光学装置用基板。
一対の対向する第１、第２基板間に電気光学材料が挟持されて、一方の基板に配線され
た複数本の配線の端部に電子部品を接続する実装端子及び検査端子が設けられた電気光学
装置において、
複数本の配線の端部は、その配線端部を被覆する絶縁層上に導電層が形成され、該導電
層は前記絶縁層を貫通するコンタクトホールを通して前記配線端部に電気的に接続され、
前記導電層領域内に前記検査端子及び実装端子が形成されていることを特徴とする電気光
学装置。
前記複数本の配線端部は、隣接する配線端部同士が互い違いに位置するように配置され
、一方側の配線端部の実装端子と他方側の配線端部の実装端子が互いに対向するように配
置され、それぞれの側の検査端子及び実装端子はそれぞれ同一直線上に整列配設されてい
ることを特徴とする請求項５に記載の電気光学装置。
前記絶縁層は、前記検査端子となる個所の高さが前記実装端子となる個所より高く形成
されていることを特徴とする請求項５に記載の電気光学装置。
前記コンタクトホールは、前記実装端子となる個所の前記絶縁層に形成されていること
を特徴とする請求項５〜７のいずれかに記載の電気光学装置。
請求項５〜８のいずれかに記載の電気光学装置が搭載されたことを特徴とする電子機器
。