[go: up one dir, main page]

JP2008235839A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008235839A
JP2008235839A JP2007077527A JP2007077527A JP2008235839A JP 2008235839 A JP2008235839 A JP 2008235839A JP 2007077527 A JP2007077527 A JP 2007077527A JP 2007077527 A JP2007077527 A JP 2007077527A JP 2008235839 A JP2008235839 A JP 2008235839A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
wiring pattern
semiconductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007077527A
Other languages
English (en)
Inventor
Akira Kashiwazaki
彰 柏崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007077527A priority Critical patent/JP2008235839A/ja
Publication of JP2008235839A publication Critical patent/JP2008235839A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/75317Removable auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体基板の極薄化に伴うチップクラックの発生を防止し、実装信頼性の高い半導体装置を提供する。
【解決手段】絶縁性基板5上に形成された配線パターン6に、所望の素子領域に形成された半導体基板7の接続用端子9をフリップチップ方式で接続した半導体装置1であって、前記配線パターンを担持した前記絶縁性基板が、前記接続用端子の突出部を前記配線パターン側で吸収しうる程度に、前記接続用端子との当接部における、表面の弾性定数が前記半導体基板より大きくなるように形成されたことを特徴とする。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法にかかり、特にフェースダウン方式を用いた、フィルムキャリア上への極薄の半導体基板(ICチップ)の実装に関するものである。
近年、携帯電話、携帯情報端末、ICカードを初めとして、電子機器関係の分野においては、小型化、薄型化の需要の増大に伴い、それらの機器に搭載される電子部品の高密度化、低背実装が進んできている。例えば、ICカードを駆動するための素子領域の形成された半導体基板(以下ICチップ)の多くは、絶縁性フィルム上に金属配線のパターンを形成した所謂ロール状態のアンテナパターンシートにICチップをベアチップと称する裸状態のまま、フェースダウン方式で実装することで、薄型、低背実装を実現している。これらの実装方式は、COF(Chip On Film)実装方式と呼ばれている。
この非接触型のICカードは、一般的に次のような工程を経て作製される。
(1) 樹脂製のシートにアルミや銅等の金属箔を貼着したシート状の基板を出発材料とし、アンテナ回路を形成するための印刷を行い、前記金属箔をパターニング処理する。
(2) パターニング処理により形成されたアンテナ回路上に、直接、ICチップをベアチップ実装したICモジュールと、そのICモジュールの両面に接着剤又は接着剤シートを積層し、更にその外側にプラスチック製の樹脂シートを積層する。
(3) この状態で、加熱プレス機を用いて熱融着によって一体化させる。
(4) 金型などを用いて所定サイズに打ち抜く。
代表的なCOF実装の一例を、図6に示す。まず図6(a)に示すように、接着シート105Sを介して絶縁性フィルム105上にアルミニウム箔などの金属箔を貼着し、アンテナ回路及び回路電極などの配線パターン106をパターニングし、アンテナパターンシートを形成する。
次いで、図6(b)に示すように、このアンテナパターンシートを構成する絶縁性フィルム105上のICチップ107が実装される領域に熱硬化性の樹脂108を塗布する。
次に、図6(c)に示すように、ICチップ107を加熱ヘッド2000に吸着させ、このICチップ107の配線パターン106の形成面が上記絶縁性フィルム面と向かい合うように配置し、ICチップ上の電極部と、絶縁性フィルム105上の配線パターンとを位置合わせする。この状態で加熱ヘッドを押圧し、熱硬化性の樹脂をICチップの配線パターン面と絶縁性フィルム面との間に充填する。その後、加熱ヘッドでICチップを加熱し、充填させた接着剤を完全硬化させ、ICチップとフィルムとを密着させる。そのことにより、ICチップ上の電極部と、フィルム上の配線パターンとの接続状態が維持され、接続信頼性が確保される。
また、ICチップの接続用端子であるバンプを、プリント基板上の配線パターンに押し付けることにより、凹部を形成し、接着剤塗布後、この凹部に対して位置決めを行うことにより、フェースダウン方式でICチップをプリント基板上の配線パターンに接続するように実装する方法も提案されている(特許文献1)
特開平11-16945号公報
しかし近年半導体装置の薄型化への要求は進む一方であり、このようなフェースダウン方式を用いることによる、薄型実装だけでは対応しきれなくなり、プリント基板に代えて絶縁性フィルムが用いられるだけでなく、半導体基板としても50μmを越える薄いシリコン基板を用いたICチップが用いられるようになってきている。半導体基板自体が薄型化しても、接続を確実にするためにはバンプの高さはある程度必要であり、小型化および微細化に伴いバンプのアスペクト比は高くなる一方である。
このような状況の中で、種々の試みがなされているが、シリコン基板は、硬く安定な材料である半面、脆性が高いため、上述のような極薄化に伴い、接続用端子として用いられるバンプ(突出部)に起因する応力によって接合時あるいは接合後に、バンプ109に起因する応力により、ICチップ107に、われや欠けが生じ、製造歩留まりが極度に低下したり、寿命が低下したりすることがわかった。
さらにまたこの問題はガリウム砒素などの化合物半導体基板の場合さらに脆性が高く、ほとんど実用化レベルでは薄型化が困難であることがわかった。
本発明は、前記実情に鑑みてなされたもので、半導体基板の極薄化に伴うチップクラックの発生を防止し、実装信頼性の高い半導体装置を提供することを目的とする。
上記目的を達成するために本発明の半導体装置は、絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続した半導体装置であって、前記配線パターンを担持した前記絶縁性基板が、前記接続用端子の突出部を前記配線パターン側で吸収しうる程度に、前記接続用端子との当接部における表面の弾性定数が前記半導体基板より大きくなるように形成されたことを特徴とする。
この構成によれば、絶縁性基板が、半導体基板の接続用端子である突出部を吸収しうる程度に弾性定数が大きくなるように構成されており、半導体チップのクラックの発生を低減することができる。なお、ここで弾性定数の測定は困難であるが、当接させて、変形が生じる側をより弾性定数が大きいというものとする。
また本発明は、上記半導体装置において、前記絶縁性基板は、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように形成されたものを含む。
この構成によれば、絶縁性基板そのもので応力が吸収できなくても接着性樹脂を含めて表面として応力吸収が出来る程度の弾性定数をもつようにすればよい。
また本発明は、上記半導体装置において、前記絶縁性基板は、前記配線パターンの弾性定数に応じて、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように組成が選択されたものを含む。
この構成によれば、絶縁性基板そのもので応力が吸収できなくても、前記配線パターンの弾性定数に応じて、接着性樹脂を含めて表面として応力吸収が出来る程度の弾性定数をもつようにすればよい。
また本発明は、上記半導体装置において、前記絶縁性基板は、絶縁性フィルムであり、前記配線パターンは、前記絶縁性フィルム上に接着剤を介して貼着された金属箔のパターンであるものを含む。
この構成によれば、絶縁性基板そのもので応力が吸収できなくても接着性樹脂を含めて表面として応力吸収が出来る程度の弾性定数をもつようにすればよい。
また本発明は、上記半導体装置において、前記配線パターン内に、前記接続用端子が陥入したものを含む。
また本発明は、上記半導体装置において、前記半導体基板は前記接続用端子形成面に対向する面で平坦であるものを含む。
また本発明は、上記半導体装置において、前記絶縁性基板が前記半導体基板に比べて、大きく湾曲したものを含む。
また本発明の半導体装置の製造方法は、絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続し、半導体装置を形成する方法であって、前記接続用端子の突出部(バンプ)を前記配線パターン側で吸収しうる程度に、前記接続用端子との当接部において、表面の弾性定数が前記半導体基板より大きくなるように、前記配線パターンを担持した前記絶縁性基板を用意する工程(a)と、前記絶縁性基板に前記半導体基板を位置あわせする工程(b)と、前記絶縁性基板が前記半導体基板よりもより大きく湾曲するように固着する工程(c)とを含む。
この構成によれば、固着する工程において、絶縁性基板が湾曲することで、バンプに起因する応力を緩和することができ、半導体基板の物理的破壊や特性変動を防止することが可能となる。
また本発明は、上記半導体装置の製造方法において、前記工程(a)は、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように絶縁性基板を形成する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記工程(a)は、前記配線パターンの弾性定数に応じて、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように、前記絶縁性基板の組成を選択する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記工程(a)は、前記絶縁性基板としての絶縁性フィルム上に接着剤を介して貼着された金属箔を貼着する工程と、前記金属箔をパターニングし回路パターンを形成する工程とを含む。
また本発明は、上記半導体装置の製造方法において、前記固着する工程(c)は、前記配線パターン内に、前記接続用端子が陥入するように固着する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記固着する工程(c)は、前記半導体基板は前記接続用端子形成面に対向する面で平坦であるように固着する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記固着する工程(c)は、前記絶縁性基板が前記半導体基板に比べて、大きく湾曲するように固着する工程を含む。
以上詳述したように、本発明は、バンプに起因する応力を吸収しうるように絶縁性基板側を調整することにより、極薄基板を用いた場合にも、絶縁性基板側が湾曲することで、チップクラックを生じることなく、極薄基板の物理的破壊やVtなどの特性変動などを生じることなく高信頼性を維持することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明の実施の形態1の半導体装置を示す図、図2(a)〜(c)は、本発明による半導体装置の製造工程前半を説明するための図、図3(a)〜(d)は、本発明による半導体装置の製造工程後半を説明するための図である。
本発明の半導体装置は、アルミニウムの配線パターン6を担持した絶縁性基板としての絶縁性フィルム5を、厚さ38μm のポリイミド樹脂で構成し、アンテナ駆動用の駆動回路を備えたICチップ7を構成する厚さ50μmのシリコン基板表面に形成された高さ25μmの金バンプ(接続用端子)9の突出形状を配線パターン6側で吸収しうる程度に、接続用端子9との当接部において、表面の弾性定数が前記半導体基板より大きくなるように形成され、図1に示すように、絶縁性フィルム5が湾曲し、ICチップ7は平坦な状態を維持している。
ここでバンプ9は厚さ1μmのアルミニウムパッド9n上に形成されている。このバンプは、金ワイヤをアルミニウムパッド9n上に丸くして落とすことで形成されるいわゆるスタッドバンプと証するものである。
次に本発明の半導体装置の製造方法について説明する。この方法は、絶縁性フィルム5上に形成された配線パターン6に、所望の素子領域に形成された半導体基板7の接続用端子としてのバンプ9をフリップチップ方式で接続し、半導体装置を形成する方法である。ここで用いられる半導体基板は上述したように所望の素子領域が形成された厚さ50μmの極薄のシリコンチップである。
この方法では、接続用端子の突出部9を配線パターン6側で吸収しうる程度に、前記接続用端子9との当接部において、表面の弾性定数がICチップを構成する半導体基板より大きくなるように、配線パターンを担持した絶縁性基板を用意し、前記絶縁性基板に前記半導体基板を位置あわせして、前記絶縁性基板が前記半導体基板よりもより大きく湾曲するように固着するようにしたことを特徴とする。
以下本発明の半導体装置の製造方法について図面を参照しつつ詳細に説明する。
この方法は、接着剤の濡れ性を向上し信頼性の高い固着を実現するために、上記構成に加えて、接着剤を粘性の異なる2種で構成している。すなわち、接着剤を第1および第2の接着剤で構成し、ここで第2の接着剤よりも第1の接着剤の方が、流動化されたときの粘度が低くなるように材料を選択する。
まず図2(a)に示すように、接着シート5Sを介して絶縁性フィルム5上にアルミニウム箔を貼着し、アンテナ回路及び回路電極などの配線パターン106をパターニングし、アンテナパターンシートを形成する。この状態で、図示しない加熱ヘッドを装着し60から200℃5秒以上の熱処理を行うことにより、接着シート5Sおよび絶縁性フィルム上の水分を蒸発させる。
次いで、図2(b)に示すように、このアンテナパターンシートを構成する絶縁性フィルム5上のICチップが実装される領域にディスペンサ法により、第1の接着剤として熱硬化性の樹脂8aを塗布する。
こののち、図2(c)に示すように、バックアップ加熱ヒータ100をONとし、第1接着剤が流動化しかつ、硬化開始温度よりも低い温度、例えば、50〜80℃で30秒〜5分程度で加熱し、第1の接着剤8aを流動化し、表面張力により、端面でフィレット状となるように拡げる。第1の接着剤8aは、粘度を低く設定しているために、塗布量が安定して塗布される。さらに、バックアップ加熱ヒータ100をONすることにより、更に粘度が下がり、濡れ広がり性が向上し、アンテナ回路と接着シートとの段差には、フィレット形状が形成され、かつ、接着シート5Sの表面にも、第1の接着剤8aの薄膜が形成される。
次に、図3(a)に示すように、第1の接着剤として熱硬化性の樹脂8aを塗布した上に、ディスペンサ法により第2の接着剤として熱硬化性の樹脂8bを塗布する。このときも、前工程同様に、第2の接着剤の塗布に先立ちバックアップ加熱ヒータ100によりアンテナシートを加熱し、アンテナシートの水分の吸湿を防止する。
こののち、図3(b)に示すように、バックアップ加熱ヒータ100をONとし、第2接着剤が流動化しかつ、硬化開始温度よりも低い温度、例えば、50〜80℃で30秒〜5分程度加熱し、把持部としての吸着ヘッド300でICチップ7を吸着し位置あわせを行い、アンテナパターンシートを構成する絶縁性フィルム5上のICチップが実装される領域にこのICチップ7を載置する。このとき、推力をかけて加圧するが、吸着ヘッド300は、常温保持状態で、図3(c)の最終硬化工程のように150〜200まで加熱を行わないため、ICチップ7からの熱伝導による絶縁性フィルム5への加熱が無いため、絶縁性フィルム5が軟化せず、ICチップ7の接続端子であるバンプ9が配線パターン6にくさび上に食い込まない。つまり、ICチップ7と配線パターン6間の距離は、バンプ9の高さを保持しており、バックアップ加熱ヒータ100により加熱され流動化した第2の接着剤8bは、ICチップ7下に保持されたままである。その為、ICチップ7の上面部まで第2の接着剤8bは、這い上がらず、仮圧着ヘッド300に第2の接着剤8bは付着しない。
そして最後に、図3(c)に示すように、バッファ材500としてテフロン製の板状体を加熱ヘッド400とICチップ7との間に介在させた状態で、加熱ヘッド400を150〜200℃、バックアップ加熱ヒータを50〜100℃で5〜20秒両面から加熱し、流動化した第1および第2の接着剤を硬化させる。
このようにして、図1に示したように、熱硬化性の樹脂8a,8bを、ICチップ7のバンプ9と配線パターン6の形成された絶縁性フィルム面との間に充填し、充填した接着剤を完全硬化させ、ICチップと絶縁性フィルムとを密着させる。このとき、絶縁性フィルム5が湾曲することでICチップ7への応力を低減し、チップクラックの発生を防止する。このことにより、ICチップ上の電極部であるバンプと、絶縁性フィルム上の配線パターンとの接続状態が維持され、接続信頼性が確保される。
加えて、この工程においては、粘度調整された第2の接着剤でも、這い上がりを生じてしまう場合もあるが、ICチップ7と加熱ヘッド400との間には、接着性が悪く、かつ、耐薬品性、耐熱性の高い材料である、テフロン製のバッファ材500を配置しているために、仮に、第2の接着剤8bが這い上がってきたとしても、本加熱ヘッド400には、第2の接着剤8bは付着することがない。
また、バッファ材500が剛性を持つ材料で構成されていれば、加熱ヘッド400に付着物が付着していたとしても、ICチップに局所的な力がかかることなく加圧できるため、クラックの発生は抑制される。
このようにして、ICチップの極薄化に際してもボイドの発生を抑制し、かつ、加熱ヘッドに接着剤付着することがなく、安定した半導体モジュールを製造することが可能となる。
また、本実施の形態のICカード1を、図4に示す。ICモジュールは図4(a)および(b)に平面図および断面図を示すように、ICモジュール2と、ICモジュール2を挟むように両面配置される中間接着層3と、表層ラミネート層4とを備えて構成することができる。ICカード1の基材となる絶縁性フィルム5には、耐熱性の高い、PI(ポリイミド製のシート)からなる樹脂製のシートが用いられる。この絶縁性フィルムでは薄くかつフレキシブルであるため、ICチップ7のクラックを防止することができる。
なお前記実施の形態では、絶縁性フィルムとしてポリイミドを用いたがこのほか例えばPET(ポリエステルテレフタレート)、PEN(ポリエチレンナフタレート)などを用いてもよい。基体の材料、厚さや、接着性樹脂、配線パターンの膜厚、材料などを調整することで、弾性定数を調整し、ICチップに対してより弾性定数が大きくなるようにすればよい。
次にICモジュール2について説明する。
中間接着層3は、ICモジュール2と表層ラミネート層4とを接合させる機能を持つものであり、加熱により溶解し流動性を帯びる接着シート材料、例えばホットメルト接着剤により形成されたシートからなる。表層ラミネート層4にはPET、PTE−G、塩化ビニルなどの材料の樹脂シートが用いられる。
また回路パターン6は、ICモジュール2を構成する絶縁性フィルム5の片面(もしくは両面)に貼着された、アルミニウムもしくは銅等の金属箔をコイル状にパターニングして形成されている。なお、上記の中間接着層3及び表層ラミネート層4が、本明細書で云うICモジュール2を保護する保護部材である。
回路パターン6は、カードリーダ等の外部機器との間で信号の送受信を行うためのアンテナとして使用される以外に、カードリーダ等の外部機器からICチップ7が動作するための電力を受ける受電手段として使用される。すなわち、カードリーダ等の外部機器から送信される電磁波によってアンテナ回路に電力が誘起され、この電力を回路パターン6に実装したICチップ7の駆動電源として使用する。
ICチップ7は、チップ接合用接着剤8にてバンプ9を介して回路パターン6に接合される。チップ接合用接着剤8a,8bは、上述したように2工程で、ペースト状態でディスペンサ(図示略)によりICモジュール2の絶縁性フィルム5上に塗布されるか、印刷法により塗布される。あるいは、シート状のチップ接合用接着剤8が、ICモジュール2の絶縁性フィルム5に取り付けられて、ICチップ7を取り付ける場合もある。
また、ICチップ7は、その略全域が、衝撃吸収用とした封止樹脂10で覆われている。この封止樹脂10は、完全硬化時において低硬度値をとる物性を有し、弾性定数が1GPa以下の接着剤である。
封止樹脂10は、ICチップ7への衝撃を吸収する衝撃吸収用として用いられる以外にICチップ7の直上位置に配置される補強板11をICチップ7に接合させるためにも作用する。封止樹脂10の使用量、即ちICチップ7への充填量は、補強板11の投影面積よりも増大するように設定され、且つ、ICチップ7と補強板11との間の封止樹脂厚が5μm以上となるように設定されている。なお、ICチップ7は、外部ストレスによる影響を最小限に抑えるため(即ちチップ表面及びダイシングカット面におけるマイクロクラックを防止するため)に、エッチング処理を施した物の使用が好適である。
封止樹脂10の形成はたとえば、ICチップ7が実装された状態のICモジュール2の上方を含む略全域に、封止樹脂10を塗布する面積、塗布厚さに調整された形状の穴が穿たれた接着剤用塗布マスク用意し、このマスクを介してディスペンサにより必要量の封止樹脂を塗布する。
そして接着剤用スキージを引いて封止樹脂10をICチップ7の周囲に充填し、封止樹脂10を所定の硬化温度、硬化時間を経て硬化させる。
また、このICチップの裏面側に必要に応じて反り防止用の切り欠き穴12を有する補強板11を装着してもよい。
そして、まず補強板11を配置して完成したICモジュール2をその両面側から中間接着層3で挟み込み、更にその外側に表層ラミネート層4を挟み込んで、合計5層構造を確立する。その後、図示しない熱プレス装置により、中間接着層3を流動化させ、厚さが均一になるように真空、加圧、加熱を行い、各層を接着させる。その後、冷却し接着剤の固化後、所定サイズに金型で打ち抜く。これによりICカード1が完成する。
このようにして形成された、本実施の形態のICカード1によれば、ICチップと基体である絶縁性フィルムとの接続を確実かつ強固に行うことができることから、常に安定して通信を行うことが可能となる。
なお、上記実施の形態に限定されることなく、絶縁性基板そのもので応力が吸収できなくても接着性樹脂を含めて表面として応力吸収が出来る程度の弾性定数をもつようにすればよい。
また、絶縁性基板そのもので応力が吸収できなくても、前記配線パターンの弾性定数に応じて、接着性樹脂を含めて表面として応力吸収が出来る程度の弾性定数をもつようにすればよい。
さらにまた本発明は、絶縁性基板そのもので応力が吸収できなくても配線パターンを構成する金属箔を接着するための接着性樹脂をも含めて表面として応力吸収が出来る程度の弾性定数をもつようにすればよい。
(実施の形態2)
次に本発明の実施の形態2としてバンプの構造の変形例について説明する。
前記実施の形態1では、シリコン基板7の表面にアルミニウムパッド9nを介してスタッドバンプ9を形成した物について説明したが、図5(a)に示すようにシリコン基板表面に形成されたアルミニウムパッド9n上に膜厚2μ〜30μのニッケルめっき層9o、膜厚1μ〜5μの金めっき層9pを積層してICチップ7を構成したものも適用可能である。
また、このようにして形成されたICチップ7を絶縁性フィルム上に形成した配線パターンに固着するに際し、図5(b)に示すように、配線パターン6のみがくぼむようにしてもよい。
この構成によっても、配線パターン6によってバンプに起因する応力が吸収されチップクラックは防止される。
なお前記実施の形態では、厚さ50μmのシリコン基板を用いたが、50μm以下さらに望ましくは35μm以下の極薄チップを用いた場合に特に有効である。
以上のように、本発明に係る半導体装置では、バンプに起因する応力を吸収しうるように配線パターンを備えた絶縁性基板側の素材あるいは厚さを調整しているため、50μm以下の極薄チップを用いる場合に特に有効であり、次世代の携帯電話、携帯情報端末、ICカード等の半導体製品生産時の不良率削減、連続生産性の向上に有用である。
本発明の実施の形態の半導体装置を示す図 本発明による半導体装置の製造工程を示す図 本発明による半導体装置の製造工程を示す図 この半導体装置を用いて形成したICカードを示す平面図および断面図 本発明の実施の形態2の半導体装置の製造工程を示す説明図 従来法による半導体装置の製造工程を説明するための図
符号の説明
1 ICカード
2 ICモジュール
3 中間接着層
4 表層ラミネート層
5 絶縁性フィルム
6 回路パターン
7 ICチップ
8 チップ接合用接着剤
9 バンプ
10 封止樹脂
11 補強板
12 切り欠き部

Claims (14)

  1. 絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続した半導体装置であって、
    前記配線パターンを担持した前記絶縁性基板が、前記接続用端子の突出部を前記配線パターン側で吸収しうる程度に、前記接続用端子との当接部における表面の弾性定数が前記半導体基板より大きくなるように形成された半導体装置。
  2. 請求項1に記載の半導体装置であって、
    前記絶縁性基板は、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように形成された半導体装置。
  3. 請求項1または2に記載の半導体装置であって、
    前記絶縁性基板は、前記配線パターンの弾性定数に応じて、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように組成が選択された半導体装置。
  4. 請求項1乃至3のいずれかに記載の半導体装置であって、
    前記絶縁性基板は、絶縁性フィルムであり、
    前記配線パターンは、前記絶縁性フィルム上に接着剤を介して貼着された金属箔のパターンである半導体装置。
  5. 請求項4に記載の半導体装置であって、
    前記配線パターン内に、前記接続用端子が陥入した半導体装置。
  6. 請求項1乃至5のいずれかに記載の半導体装置であって、
    前記半導体基板は、前記接続用端子形成面に対向する面で平坦である半導体装置。
  7. 請求項6のいずれかに記載の半導体装置であって、
    前記絶縁性基板が前記半導体基板に比べて、大きく湾曲した半導体装置。
  8. 絶縁性基板上に形成された配線パターンに、所望の素子領域に形成された半導体基板の接続用端子をフリップチップ方式で接続し、半導体装置を形成する方法であって、
    前記接続用端子の突出部を前記配線パターン側で吸収しうる程度に、前記接続用端子との当接部において、表面の弾性定数が前記半導体基板より大きくなるように、前記配線パターンを担持した前記絶縁性基板を用意する工程(a)と、
    前記絶縁性基板に前記半導体基板を位置あわせする工程(b)と、
    前記絶縁性基板が前記半導体基板よりもより大きく湾曲するように固着する工程(c)とを含む半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法であって、
    前記工程(a)は、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように絶縁性基板を形成する工程を含む半導体装置の製造方法。
  10. 請求項8に記載の半導体装置の製造方法であって、
    前記工程(a)は、前記配線パターンの弾性定数に応じて、表面に接着性樹脂を有し、前記接着性樹脂を備えた表面として前記半導体基板よりも弾性定数が大きくなるように 前記絶縁性基板の組成を選択する工程を含む半導体装置の製造方法。
  11. 請求項7乃至10のいずれかに記載の半導体装置の製造方法であって、
    前記工程(a)は、前記絶縁性基板としての絶縁性フィルム上に接着剤を介して貼着された金属箔を貼着する工程と、前記金属箔をパターニングし回路パターンを形成する工程とを含む半導体装置の製造方法。
  12. 請求項11に記載の半導体装置の製造方法であって、
    前記固着する工程(c)は、前記配線パターン内に、前記接続用端子が陥入するように固着する工程を含む半導体装置の製造方法。
  13. 請求項7乃至12のいずれかに記載の半導体装置の製造方法であって、
    前記固着する工程(c)は、前記半導体基板は前記接続用端子形成面に対向する面で平坦であるように固着する工程を含む半導体装置の製造方法。
  14. 請求項13に記載の半導体装置の製造方法であって、
    前記固着する工程(c)は、前記絶縁性基板が前記半導体基板に比べて、大きく湾曲するように固着する工程を含む半導体装置の製造方法。
JP2007077527A 2007-03-23 2007-03-23 半導体装置およびその製造方法 Withdrawn JP2008235839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007077527A JP2008235839A (ja) 2007-03-23 2007-03-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007077527A JP2008235839A (ja) 2007-03-23 2007-03-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008235839A true JP2008235839A (ja) 2008-10-02

Family

ID=39908235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077527A Withdrawn JP2008235839A (ja) 2007-03-23 2007-03-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008235839A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268073A (ja) * 2009-05-12 2010-11-25 Provident Corp Icタグ用アンテナおよびその製造方法
US9405288B2 (en) 2014-03-28 2016-08-02 Canon Kabushiki Kaisha Robot apparatus and controlling method of the robot apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268073A (ja) * 2009-05-12 2010-11-25 Provident Corp Icタグ用アンテナおよびその製造方法
US9405288B2 (en) 2014-03-28 2016-08-02 Canon Kabushiki Kaisha Robot apparatus and controlling method of the robot apparatus

Similar Documents

Publication Publication Date Title
JP3533665B1 (ja) 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。
US8163599B2 (en) Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
US6664645B2 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
JP4344952B2 (ja) 電子デバイスおよびその製造方法
WO2001006558A1 (fr) Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
WO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2004281460A (ja) 補強板貼り付け装置および貼り付け方法
US20100109151A1 (en) Semiconductor device
JP2009105276A (ja) 半導体チップの実装方法及び半導体搭載用配線基板
JP2000286299A (ja) 半導体装置の接続方法
CN101960930A (zh) 电子部件模块的制造方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
WO2007015367A1 (ja) 接続構造体の製造方法
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
JP2008235839A (ja) 半導体装置およびその製造方法
JP2001257239A (ja) 半導体装置の製造方法
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
KR100705529B1 (ko) Rfid 태그
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2014063921A (ja) 半導体装置及びその製造方法並びに電子装置及びその製造方法
JP5487847B2 (ja) 電子デバイスパッケージ及びその製造方法、並びに電子機器
JP4239528B2 (ja) 半導体装置の製造方法
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたicカード
JP3646056B2 (ja) フリップチップ実装方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601