JP2008228536A - Information equipment and direct current voltage supplying method - Google Patents
Information equipment and direct current voltage supplying method Download PDFInfo
- Publication number
- JP2008228536A JP2008228536A JP2007067297A JP2007067297A JP2008228536A JP 2008228536 A JP2008228536 A JP 2008228536A JP 2007067297 A JP2007067297 A JP 2007067297A JP 2007067297 A JP2007067297 A JP 2007067297A JP 2008228536 A JP2008228536 A JP 2008228536A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- power
- supply circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、情報機器および直流電圧供給方法に関し、特にデジタル複写機やプリンタなど不揮発性記憶素子を有する画像処理装置や情報機器への電力供給技術に関する。 The present invention relates to information equipment and a DC voltage supply method, and more particularly, to a power supply technique for an image processing apparatus and information equipment having a nonvolatile storage element such as a digital copying machine and a printer.
IC(集積回路)など各種デバイスが実装され、その各種デバイスに複数の異なる直流電圧が供給される情報機器の電装基板(以下、基板と略す)では、その電圧の立ち上がり方や投入順序に制約のあるものがある。複数の電源を使用する場合、電源投入時に電源電圧の立ち上がり波形のスルーレート(立ち上がり速度)やレベルなどに不揃いが発生するためである。その結果として、デバイスの誤動作が発生するおそれもある。
例えば、同一の供給電圧であっても、異なる直流電源回路から、それぞれ別々の基板に電力が供給されるような場合、基板上の負荷の大小により電流値が異なるので、デバイスや素子が安定して動作する規定電圧までに達する時間に差が出てしまう。この場合、電流値が大きい方の基板に供給される直流電圧の立ち上がり波形が、他方の基板のそれと較べ緩やかになる(立ち上がり波形のスルーレートが低下する)。従って、直流電圧の立ち上がり波形の緩やかな基板の方に、例えば、FeRAM(強誘電体メモリ:Ferroelectric Random Access Memory)などの不揮発性記憶素子が搭載されていると誤動作する場合がある。不揮発性記憶素子には、電源が切断されてもデータが残ることが期待されているため、情報機器の各種設定値や課金情報などの重要な情報が格納されている場合が多く、機器の動作に不具合が起るだけでなく、経済的損失を蒙る場合もでてくる。
しかし、電源の投入順序を配慮せねばならないということは利用者にとって煩わしいことである。また、同一基板に同一の直流電源回路から電力を供給する場合においても、デバイスや素子、例えば動作不安定なCPUや論理回路が不揮発性記憶素子をアクセスする場合などでは、電源の投入順序を制御しても解決しない。
電源投入制御の方法として、各電源に電力が入力されると、電源監視回路がそれぞれの電源が投入されたか否かをチェックし、すべての電源が投入された場合のみ平滑化回路を介して各電源の出力端に直結するそれぞれのスイッチング素子を同時にオン状態にする方法が提案されている(例えば特許文献1参照)。これにより、利用者が電源の投入順序を配慮する必要がなくなる。
For example, when power is supplied to different boards from different DC power supply circuits even with the same supply voltage, the current value varies depending on the load on the board, so the devices and elements are stable. There will be a difference in the time to reach the specified voltage that operates. In this case, the rising waveform of the DC voltage supplied to the substrate having the larger current value is gentler than that of the other substrate (the slew rate of the rising waveform is reduced). Therefore, a malfunction may occur if a non-volatile memory element such as a FeRAM (Ferroelectric Random Access Memory) is mounted on the substrate having a gentle DC voltage rising waveform. Non-volatile memory elements are expected to retain data even when the power is turned off, so they often store important information such as various setting values and billing information for information devices. Not only does this cause problems, but it also causes economic losses.
However, it is troublesome for the user to consider the power-on sequence. Even when power is supplied from the same DC power supply circuit to the same board, the power-on sequence is controlled when devices and elements, such as unstable CPUs or logic circuits, access nonvolatile memory elements. Even if it does not solve.
As a power-on control method, when power is input to each power source, the power monitoring circuit checks whether each power source is turned on, and only when all power sources are turned on, A method has been proposed in which the switching elements directly connected to the output terminal of the power supply are simultaneously turned on (see, for example, Patent Document 1). This eliminates the need for the user to consider the power-on sequence.
しかしながら、特許文献1に示されたように、電源の投入を同時に行うように制御しただけでは、素子の破壊は防止できても、前述したように、直流電圧立ち上がり時の規定電圧に達するまでの時間の不揃いという問題は残り、不揮発性記憶素子等の動作不安定による機器誤動作の問題は解決しない。
本発明は、このような従来技術の問題を解決しようとするものであり、電源投入時に発生する出力電圧の緩やかな立ち上がりによる機器の誤動作を防止できる電力供給技術を提供することを目的とする。
However, as described in
An object of the present invention is to solve such a problem of the conventional technique, and an object of the present invention is to provide a power supply technique capable of preventing malfunction of a device due to a gradual rise of an output voltage generated when power is turned on.
上記課題を解決するため、請求項1記載の情報機器は、不揮発性記憶素子を備えた情報機器において、直流電圧を用いて動作するデバイスに直流電圧を供給する第1の直流電源回路と、第2の直流電源回路と、を備え、前記不揮発性記憶素子に供給する直流電圧を前記第2の直流電源回路から供給することを特徴とする。
また、請求項2記載の情報機器は、請求項1記載の情報機器において、前記デバイスの少なくとも1つは、前記不揮発性記憶素子へのデータアクセスを制御することを特徴とする。
また、請求項3記載の情報機器は、請求項1または2記載の情報機器において、前記不揮発性記憶素子はFeRAMであることを特徴とする情報機器。
また、請求項4記載の情報機器は、請求項1、2または3記載の情報機器において、前記第1の直流電源回路の立ち上がり電圧を監視する電圧監視手段と、前記第2の直流電源回路から前記不揮発性記憶素子に供給する直流電圧供給をオン/オフするスイッチング手段とを設け、前記スイッチング手段は、前記第1の直流電源回路の直流電圧が所定の電圧値まで立ち上がったことを前記電圧監視手段が検出したのに伴って前記直流電圧供給をオンすることを特徴とする。
また、請求項5記載の直流電圧供給方法は、デバイスに直流電圧を供給する直流電圧供給方法において、第1の直流電源回路がデバイスに制御用の直流電圧を供給し、第2の直流電源回路が不揮発性記憶素子に直流電圧を供給し、前記第1の直流電源回路および第2の直流電源回路の立ち上がり時、前記第1の直流電源回路が出力する直流電圧を監視し、該直流電圧が所定の電圧値まで立ち上がった後に前記第2の直流電源回路からの直流電圧供給を開始することを特徴とする。
また、請求項6記載の直流電圧供給方法は、請求項5記載の直流電圧供給方法において、前記デバイスの少なくとも1つは、前記不揮発性記憶素子へのデータアクセスを制御することを特徴とする。
In order to solve the above problem, an information device according to
The information device according to claim 2 is the information device according to
The information device according to
According to a fourth aspect of the present invention, there is provided the information device according to the first, second, or third aspect, comprising: a voltage monitoring unit that monitors a rising voltage of the first DC power supply circuit; and the second DC power supply circuit. Switching means for turning on / off a DC voltage supply to be supplied to the nonvolatile memory element, the switching means monitoring that the DC voltage of the first DC power supply circuit has risen to a predetermined voltage value. The DC voltage supply is turned on as the means detects.
The DC voltage supply method according to claim 5 is a DC voltage supply method for supplying a DC voltage to a device, wherein the first DC power supply circuit supplies a DC voltage for control to the device, and the second DC power supply circuit. Supplies a DC voltage to the non-volatile memory element, and monitors the DC voltage output from the first DC power supply circuit when the first DC power supply circuit and the second DC power supply circuit rise, and the DC voltage is The DC voltage supply from the second DC power supply circuit is started after rising to a predetermined voltage value.
The DC voltage supply method according to claim 6 is the DC voltage supply method according to claim 5, wherein at least one of the devices controls data access to the nonvolatile memory element.
本発明によれば、電源投入時、不揮発性記憶素子へ供給される直流電圧の立ち上がりが急峻となり、不揮発性記憶素子の誤動作が防止でき、電源投入時の動作が安定した情報機器を提供することができる。 According to the present invention, when the power is turned on, the rising of the DC voltage supplied to the nonvolatile memory element becomes steep, so that the nonvolatile memory element can be prevented from malfunctioning, and an information device having a stable operation when the power is turned on is provided. Can do.
以下、図面を参照して本発明の実施形態を詳細に説明する。
図1は、第1の実施形態に係るデジタル複写機の電源供給部の要部を示す概略ブロック図である。図示するように、このデジタル複写機(以下、単に複写機と称する)の電源供給は、電源部1、その電源部1から供給される複数種類の直流電圧を用いて動作する複数のデバイス2、それらデバイスが実装された電装基板(プリント基板)3などにより行われる。この例では、電源部1は、商用AC電源を入力とし、3つの直流電源出力部を備えている。
直流電源出力部1Aは制御用の+3.3Vを出力し、前述の複数のデバイス2のうち、FeRAM2cを除くデバイスに電力を供給する。
また、直流電源出力部1Bは電力系の電源であり、例えば+12Vを出力し、デバイス2のひとつであるデバイス2bを経由して電力を供給している。デバイス2bは、例えばモータなど負荷4に供給される大きな直流電流を出力するパワートランジスタであり、デバイス2のひとつで+3.3Vが供給されているデバイス2aは、例えば比較的大きな電流が流れるバッファ回路である。なお、この例ではデバイス2aがデバイス2bを駆動している。
また、直流電源出力部1Cは、デバイス2のひとつとして示したFeRAM2cへのみ電圧を供給している。FeRAM2cは、デバイス2のひとつで直流電源出力部1Aから電圧を供給されているデバイス2dにより制御される。つまり、デバイス2dは、FeRAM2cにアドレス信号、データ信号、読み書き信号などを出力してデータを書いたり読んだりする制御を行なっている。なお、各直流電源出力部のグラウンド(GRD)は互いに接続されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic block diagram showing a main part of a power supply unit of the digital copying machine according to the first embodiment. As shown in the figure, the power supply of this digital copying machine (hereinafter simply referred to as a copying machine) is a
The DC power
The DC power supply output unit 1B is a power system power supply, for example, outputs + 12V and supplies power via a
Further, the DC power
このような構成で、+3.3V直流電圧の立ち上がり時、デバイス2aの論理状態は2つの状態のどちらになるか不定であるが、そのうちの一方の論理状態では直流電源出力部1Aから供給される電流がデバイス2aを介してGRDへ流れる。また、他方の論理状態の場合、+12Vが先に立ち上がっていると、直流電源出力部1Aから供給される電流がデバイス2aおよびデバイス2bを介してGRDへ流れる。つまり、直流電源出力部1Aの立ち上がり時の負荷インピーダンスは小さくなっており、そのため、比較的大きな電流が流れ、その結果、図2に点線で示すように+3.3Vへの立ち上がりがゆっくりとなる。
もし、FeRAM2cが他のデバイス2と同様に直流電源出力部1Aから電力を供給されていたとするならば、緩やかに立ち上がる際の規格外の直流電圧を供給され、記憶しているデータが書き換えられるというような誤動作を起こすおそれがある。しかし、第1の実施形態では前述したようにFeRAM2cが直流電源出力部1Cから個別に電圧を供給され、この直流電源出力部1Cの負荷はインピーダンスの大きいFeRAM2cだけであるので、負荷への電流はわずかしか流れず、その結果、図2に実線で示すように+3.3Vへの立ち上がりが急峻になる。
With such a configuration, when the + 3.3V DC voltage rises, the logic state of the
If the FeRAM 2c is supplied with power from the DC power
図3は、本発明の電源部に係る要部概略回路図である。同図において、図1と同一の部分には、同一の符号を付してある。また、動力系の電源である直流電源出力部1Bについては省略してある。
図示するように、電源部1は、商用交流電力が入力される各直流電源出力部に共通な1次側回路11、各直流電源出力部に共通な1次側巻線を持ち、2次側には各直流電源出力部に固有の巻線を持ったトランス12、直流電源出力部1A、直流電源出力部1Cなどを備える。
また、直流電源出力部1Aは整流回路13a、およびコイルLとコンデンサCから成る平滑化回路14aを備える。同様に、直流電源出力部1Cは整流回路13c、およびコイルLとコンデンサCから成る平滑化回路14cを備える。
このような構成で、商用交流電力が1次側回路11に投入されると、トランス12の2次側巻線のそれぞれの両端に降圧された交流電圧が出力され、その交流電圧が整流、平滑化され、出力端子15a、15cより出力される。
それぞれの出力は、出力端子15aの出力は図1に示した直流電源出力部1Aのデバイスに、また出力端子15cの出力は図1に示した直流電源出力部1CのFeRAM2cに、前述したような立ち上がり特性で供給される。即ち、FeRAM2cへは急峻な立ち上がりで供給される。
このようにして、この第1の実施形態によれば、電源投入時に発生する緩やかな直流電圧の立ち上がりにより、デバイスの誤動作、例えばFeRAMのような不揮発性記憶素子では、記憶されているデータの誤読み出しや誤書き込みなどを防止できる。
FIG. 3 is a main part schematic circuit diagram relating to the power supply unit of the present invention. In the figure, the same parts as those in FIG. Further, the DC power output unit 1B that is a power source of the power system is omitted.
As shown in the figure, the
The DC power
With such a configuration, when commercial AC power is input to the primary side circuit 11, a stepped-down AC voltage is output to both ends of the secondary side winding of the
As described above, the output of the
As described above, according to the first embodiment, a device malfunction, for example, in a nonvolatile memory element such as FeRAM, due to a gradual rise of a DC voltage generated at power-on, an error of stored data is caused. Reading and writing errors can be prevented.
次に本発明の第2の実施形態について説明する。
第2の実施形態では、図1において、FeRAM2cを制御しているデバイス2dなどに供給する電源の供給を、FeRAM2cに供給する電源に較べて同時か早くなるように制御する方法の例を説明する。
図4は、第2の実施形態に係る直流電源供給部の概略ブロック図である。図示するように、この直流電源供給部は、図3の構成に加えて、電圧比較回路(例えば差動増幅器)21、およびその比較回路21に基準電圧を与える2次電池22を備えるとともに、直流電源出力部1Cの平滑化回路14cと出力端子15cとの間にスイッチング素子23を設けている。そのため、直流電源1A(出力端子15a)の出力電圧が、基準電圧にならないうちは、直流電源出力部1Cからの電力がFeRAM2cへ供給されないようになっている。
なお、第2の実施形態では、比較回路21および2次電池22などにより、直流電源出力部1Aの出力電圧の監視を行っている。
Next, a second embodiment of the present invention will be described.
In the second embodiment, an example of a method for controlling the supply of power to be supplied to the
FIG. 4 is a schematic block diagram of a DC power supply unit according to the second embodiment. As shown in the figure, the DC power supply unit includes a voltage comparison circuit (for example, a differential amplifier) 21 and a
In the second embodiment, the output voltage of the DC power
第2の実施形態の動作を図5に示す動作フローに従って説明する。
図5は、第2の実施形態2に係る直流電源供給部の動作を示すフローチャートである。
第2の実施形態では、比較回路21が直流電源1A(出力端子15a)の出力電圧を監視しており(ステップ1)、その電圧が2次電池22により与えられる基準電圧値以上に上がらない間は(ステップ2でNo)、比較回路21の出力はLowレベルであり、そのため、スイッチング素子23はオフ状態になっている。したがって、直流電源出力部1Cの出力する+3.3V電圧がたとえ立ち上がっていても出力端子15cの電圧は0V付近である。そして、直流電源1Aの出力電圧が2次電池22により与えられる基準電圧値以上になると(ステップ2でYes)、比較回路21の出力がHighレベルとなり、それによりスイッチング素子23がオン状態になる。こうして、立ち上がっている直流電源出力部1Cの+3.3Vが出力端子15cからFeRAM2c(図示せず)へ供給される(ステップ3)。
FeRAM2cなどの不揮発性素子は、直流電圧が与えられていなければ、デバイス2d側からたとえ制御信号を受けても動作しない。そのため、第2の実施形態によれば、直流電源1Aから+3.3Vを供給されているデバイス2群の、緩やかに+3.3Vが立ち上がる期間における不定な論理状態の結果として、デバイス2dがFeRAM2cにたとえ誤った制御信号を出しても、電源の供給を受けていないFeRAM2cのデータが書き換えられる事態を回避できる。
The operation of the second embodiment will be described according to the operation flow shown in FIG.
FIG. 5 is a flowchart showing the operation of the DC power supply unit according to the second embodiment.
In the second embodiment, the
Non-volatile elements such as
以上、不揮発性記憶素子がFeRAMの場合で説明したが、不揮発性記憶素子はFeRAMに限定されない。また、+3.3Vを供給している制御系デバイス2dの一部またはすべてに+3.3Vの代わりに例えば定格+5Vといった異なる直流電圧を供給することも可能である。
なお、FeRAMなど不揮発性記憶素子へ供給する直流電源の電圧の立ち上がりを急峻にするか、不揮発性記憶素子をアクセスするデバイスが規格の動作電圧の電力が供給されるまで、不揮発性記憶素子への電源供給を停止しておけばよい。
As described above, the case where the nonvolatile memory element is FeRAM has been described. However, the nonvolatile memory element is not limited to FeRAM. It is also possible to supply a different DC voltage such as a rated + 5V instead of + 3.3V to a part or all of the
Note that until the rising of the voltage of the DC power supply supplied to the nonvolatile memory element such as FeRAM is steep or until the device that accesses the nonvolatile memory element is supplied with the power of the standard operating voltage, The power supply should be stopped.
1 電源部、1A 直流電源出力部、1C 直流電源出力部、2 デバイス、2c FeRAM、3 電装基板、4 負荷、12 トランス、13 整流回路、14 平滑化回路、15 出力端子、21 比較回路、22 2次電池、23 スイッチング素子
DESCRIPTION OF
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067297A JP2008228536A (en) | 2007-03-15 | 2007-03-15 | Information equipment and direct current voltage supplying method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067297A JP2008228536A (en) | 2007-03-15 | 2007-03-15 | Information equipment and direct current voltage supplying method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008228536A true JP2008228536A (en) | 2008-09-25 |
Family
ID=39846483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007067297A Pending JP2008228536A (en) | 2007-03-15 | 2007-03-15 | Information equipment and direct current voltage supplying method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008228536A (en) |
-
2007
- 2007-03-15 JP JP2007067297A patent/JP2008228536A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106219B2 (en) | Memory device, host device, memory system, memory device control method, host device control method, and memory system control method | |
JP2010218406A (en) | Electronic device | |
US20200409442A1 (en) | Power supply circuit and power supply voltage supply method | |
CN115373501A (en) | Power failure protection system for solid state drives | |
JP5020625B2 (en) | Interface circuit | |
JP2010108411A (en) | Disk array control apparatus and information processing apparatus | |
JP5107790B2 (en) | regulator | |
US7694163B1 (en) | System for generating and monitoring voltages generated for a variety of different components on a common printed circuit board | |
JP6638068B2 (en) | System power supply circuit, electronic device, and protection method for electronic device | |
JP2011508318A (en) | Self-configuring multi-regulator ASIC core power supply | |
JP4569541B2 (en) | Power supply circuit, flash memory system, and power supply method | |
TWI669604B (en) | Electronic system with power source switching mechanism | |
JP2015122924A (en) | Semiconductor system, power supply component, and semiconductor component | |
JPS5855591B2 (en) | Power supply for bubble memory unit | |
KR100763331B1 (en) | Semiconductor memory device | |
KR20220012593A (en) | Display apparatus, control method thereof and integrated circuit chip | |
JP2008228536A (en) | Information equipment and direct current voltage supplying method | |
JP6032435B2 (en) | Power supply control device, electric apparatus and image forming apparatus | |
TWI397803B (en) | Electronic apparatus, method for operating the same and memory device | |
JP6479985B2 (en) | Information processing system and information processing apparatus | |
JP5428969B2 (en) | Image forming apparatus | |
JP4911449B2 (en) | Recording medium protection device | |
JP2006320060A (en) | Power feeder | |
JP7638735B2 (en) | Electronics | |
JP2004310312A (en) | Electronic equipment |