[go: up one dir, main page]

JP2008227290A - 部品内蔵配線基板、配線基板内蔵用部品 - Google Patents

部品内蔵配線基板、配線基板内蔵用部品 Download PDF

Info

Publication number
JP2008227290A
JP2008227290A JP2007065562A JP2007065562A JP2008227290A JP 2008227290 A JP2008227290 A JP 2008227290A JP 2007065562 A JP2007065562 A JP 2007065562A JP 2007065562 A JP2007065562 A JP 2007065562A JP 2008227290 A JP2008227290 A JP 2008227290A
Authority
JP
Japan
Prior art keywords
component
capacitor
conductor layer
wiring board
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007065562A
Other languages
English (en)
Other versions
JP4814129B2 (ja
Inventor
Makoto Origuchi
誠 折口
Kenji Suzuki
健二 鈴木
Hajime Saiki
一 斉木
Chy Narith
ナーリット チー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007065562A priority Critical patent/JP4814129B2/ja
Publication of JP2008227290A publication Critical patent/JP2008227290A/ja
Application granted granted Critical
Publication of JP4814129B2 publication Critical patent/JP4814129B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】収容穴部と部品との間に生じる隙間のバラツキを小さくすることにより、信頼性に優れた部品内蔵配線基板を提供すること。
【解決手段】配線基板10は、コア基板11、セラミックコンデンサ101及び配線積層部31を備える。コア基板11には収容穴部90が形成される。セラミックコンデンサ101を構成するセラミック焼結体104は、コンデンサ側面106上の一部の領域に配置された側面導体層151を有する。側面導体層151が配置されたセラミック焼結体104を厚さ方向に切断した切断面において、コンデンサ側面106側の外形線109がセラミック焼結体104の厚さ方向と平行となり、側面導体層151の表面が収容穴部90の内壁面91と平行となる。
【選択図】図1

Description

本発明は、コア基板の表面に配線積層部を形成した構造であって、内部にコンデンサなどの部品が収容されている部品内蔵配線基板、その部品内蔵配線基板に用いられる配線基板内蔵用部品に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。その一例として、高分子材料製のコア基板内にチップ状のコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている(例えば、特許文献1参照)。
上記従来の配線基板の製造方法の一例を以下に説明する。まず、コア主面201及びコア裏面202の両方にて開口する収容穴部203を有する高分子材料製のコア基板204を準備する(図20参照)。併せて、コンデンサ主面205及びコンデンサ裏面206にそれぞれ複数の表面電極207を突設したコンデンサ208(図21,図22参照)を準備する。次に、コア裏面202側に粘着テープ209を貼り付けるテーピング工程を行い、収容穴部203のコア裏面202側の開口をあらかじめシールする。そして、収容穴部203内にコンデンサ208を収容する収容工程を行い、コンデンサ裏面206を粘着テープ209の粘着面に貼り付けて仮固定する(図21参照)。次に、収容穴部203の内壁面とコンデンサ208の側面との隙間A1を充填剤210で埋めた後にそれを硬化させる固定工程を行い、コンデンサ208を固定する(図22参照)。この後、コア基板204のコア主面201及びコア裏面202に対して、高分子材料を主体とする樹脂絶縁層の形成及び導体層の形成を交互に行うことで、ビルドアップ層を形成する。その結果、所望の配線基板が得られる。
特開2005−39243号公報(図4など参照)
ところで、コンデンサ208は、一般的にセラミックのグリーンシートからなる積層体を焼成するなどして形成される。しかし、焼成などの影響によって全体的に反りが生じ、これに伴いコンデンサ208の側面211が曲がったり傾斜したりすることがある(図23,図24参照)。この状態で、コンデンサ208を収容穴部203内に収容すると、コンデンサ208の周囲に生じる隙間A1の幅が、部分的に広くなったり狭くなったりしてしまう。しかも、側面211の少なくとも一部が収容穴部203の内壁面に対して平行ではなくなってしまう。その結果、隙間A1にバラツキが生じ、充填剤210が入りにくい部分が生じるため、隙間A1を充填剤210で埋めたとしても未充填部分が生じる可能性がある。ゆえに、温度変化に伴う充填剤210の変形時において、充填剤210にかかる応力が不均一になって応力が局所的に集中するため、充填剤210によってコンデンサ208を固定できなくなり、配線基板の信頼性が低下するおそれがある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、収容穴部と部品との間に生じる隙間のバラツキを小さくすることにより、信頼性に優れた部品内蔵配線基板を提供することにある。また、本発明の別の目的は、上記の部品内蔵配線基板に好適な配線基板内蔵用部品を提供することにある。
そして上記課題を解決するための手段(手段1)としては、コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、部品主面、部品裏面及び部品側面を有する部品本体を有し、前記コア主面と前記部品主面とを同じ側に向け、かつ、前記収容穴部の内壁面と前記部品側面とを対峙させた状態で、前記収容穴部に収容された部品と、層間絶縁層及び導体層を前記コア主面及び前記部品主面上にて積層した構造を有する配線積層部とを備え、前記部品側面上の少なくとも一部の領域に側面導体層が配置された前記部品本体を厚さ方向に切断した切断面において、前記部品側面側の外形線が前記部品本体の厚さ方向と平行であり、前記側面導体層の表面が前記収容穴部の内壁面と平行であることを特徴とする部品内蔵配線基板がある。
従って、手段1の部品内蔵配線基板によると、部品側面上の少なくとも一部の領域を側面導体層で覆うことにより、側面導体層の表面が収容穴部の内壁面と平行になる。その結果、側面導体層の表面と収容穴部の内壁面との隙間のバラツキが小さくなり、また充填剤も入りやすくなるため、隙間を充填剤で確実に埋めることができる。ゆえに、充填剤の変形時において充填剤にかかる応力が均一になって局所的に集中しにくくなるため、充填剤によって部品を確実に固定することができる。従って、信頼性に優れた部品内蔵配線基板を得ることができる。
上記部品内蔵配線基板を構成するコア基板は、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成されており、部品を収容するための収容穴部を有している。この収容穴部は、コア主面側のみにて開口する非貫通穴であってもよく、あるいはコア主面側及びコア裏面側の両方にて開口する貫通穴であってもよい。また、部品は、完全に埋設された状態で収容穴部に収容されていてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部に収容されていてもよい。
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
上記部品内蔵配線基板を構成する部品は、部品主面、部品裏面及び部品側面を有している。部品の形状は、任意に設定することが可能であるが、例えば、部品主面の面積が部品側面の面積よりも大きい板状であることが好ましい。また、部品の平面視での形状としては、複数の辺を有する平面視多角形状であることが好ましい。平面視多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状のみをいうのではなく、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。
なお、好適な前記部品としては、コンデンサ、半導体集積回路素子(ICチップ)、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
また、好適なコンデンサの例としては、チップコンデンサや、コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有するとともに、誘電体層を介して複数の内部電極層が積層配置された構造を有するコンデンサ本体、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体、前記複数のコンデンサ内ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の表面電極を有するコンデンサなどを挙げることができる。なお、コンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては部品内蔵配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
なお、コンデンサ(前記部品本体)を構成する誘電体層は、第1の誘電体層と、最も前記部品主面側に位置し、前記第1の誘電体層よりも肉厚に形成された第2の誘電体層とからなり、前記側面導体層は、前記第2の誘電体層に接触するように配置され、前記第1の誘電体層に接触しないように配置されていてもよい。このようにすれば、側面導体層が、最も部品主面側に位置する内部電極層、即ち、第1の誘電体層と第2の誘電体層との間に位置する内部電極層よりも部品主面側に位置するため、内部電極層が部品側面に露出した場合であっても、側面導体層が内部電極層に接触することはない。よって、側面導体層と内部電極層との接触に起因する短絡を防止できる。
コンデンサを構成する誘電体層(第1の誘電体層及び第2の誘電体層)としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂(PTFE)などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。
前記内部電極層、前記コンデンサ内ビア導体、前記表面電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、メタライズ導体中の金属粉末として、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック(例えばガラスセラミック等)からなる場合には、メタライズ導体中の金属粉末として、銅(Cu)または銀(Ag)等やそれらの合金が選択可能である。
なお、前記部品本体は、少なくとも前記部品側面と前記部品主面との接続部分、または、少なくとも前記部品側面と前記部品裏面との接続部分にアール部を有していてもよい。このような構成であれば、アール部に側面導体層を形成することにより、側面導体層の表面が収容穴部の内壁面と平行になる。その結果、側面導体層の表面と収容穴部の内壁面との隙間のバラツキが小さくなり、また前記充填剤も入りやすくなるため、隙間を充填剤で確実に埋めることができる。また、前記部品本体を厚さ方向に切断した切断面における前記部品側面を構成する線分は、少なくとも一部が前記部品本体の厚さ方向に対して傾斜していてもよい。このような構成であれば、部品側面の傾斜部分に側面導体層を形成することにより、側面導体層の表面が収容穴部の内壁面と平行になる。その結果、側面導体層の表面と収容穴部の内壁面との隙間のバラツキが小さくなり、また充填剤も入りやすくなるため、隙間を充填剤で確実に埋めることができる。
前記部品を構成する前記側面導体層は、前記部品側面上の少なくとも一部の領域に配置されている。なお、側面導体層の一部または全部の層は、導電性の金属材料などによって形成することが可能である。側面導体層を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。また、前記側面導体層も、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。
なお、側面導体層は、前記表面電極と同じ金属材料によって形成されていることが好ましい。このようにすれば、側面導体層を形成する際に表面電極の材料とは別の材料を準備しなくても済む。また、側面導体層を表面電極と同じ工程で同時に形成することが可能となるため、工数が減る。従って、部品を容易にかつ低コストで形成できる。
側面導体層の厚さは特に限定されないが、例えば200μm以上800μm以下に設定されることがよい。仮に、側面導体層の厚さが200μm未満であると、側面導体層を配置したとしても、側面導体層の表面を収容穴部の内壁面と平行にできない可能性がある。一方、側面導体層の厚さが800μmよりも大きいと、部品が大きくなりすぎるため、収容穴部内に部品を収容できなくなる可能性がある。
なお、前記部品が例えば平面視略矩形状である場合、即ち、部品側面が4つ存在する場合、前記側面導体層は、1つの部品側面のみを覆っていてもよいし、2つ以上の部品側面を覆っていてもよい。
また、側面導体層が例えば金属材料からなる場合、側面導体層の形成方法としては、部品本体の部品側面上に金属ペーストを印刷して側面導体層を形成する方法などが挙げられる。しかし、上記の方法以外にも、側面導体層と同じ大きさの金属箔を貼付して側面導体層を形成する方法や、側面導体層よりも大きい金属箔を貼付した後、金属箔に対するエッチングを行って側面導体層を形成する方法や、めっきによって側面導体層を形成するなどの方法を採用することも可能である。さらに、側面導体層の形成方法としては、側面導体層の焼成を、前記誘電体層や部品を構成する導体(前記内部電極層、前記コンデンサ内ビア導体、前記表面電極)の焼成と同時に行う同時焼成法などが挙げられる。また、誘電体層や上記の部品を構成する導体の焼成を行った後で、側面導体層の焼成を行う後焼成法などを採用することもできる。同時焼成法によって側面導体層を形成すれば、部品の製造に必要な工数が減るため、部品を容易にかつ低コストで形成できる。一方、後焼成法によって側面導体層を形成すれば、側面導体層の機能を、側面導体層の表面と収容穴部の内壁面との隙間に充填される充填剤の充填量を均一にする機能に特化できるとともに、上記の部品を構成する導体の機能を電流を流す機能に特化できるため、部品の高性能化を図ることができる。また、焼成によって硬化した誘電体層に側面導体層を形成するため、側面導体層の形成が容易になる。
さらに、側面導体層は、電流が流れるようになってもよいし、そうでなくてもよい。また、前記部品は、少なくとも前記部品主面側に複数の表面電極を有し、前記側面導体層は、前記複数の表面電極のうち、前記部品主面の外周部に位置する表面電極と一体形成されていてもよい。このような構成であれば、側面導体層を表面電極と同時に形成できる。ゆえに、側面導体層を表面電極と別々に形成しなくても済むため、部品を容易に形成できる。また、側面導体層をグランド層に接続した場合に側面導体層に電流を流せば、側面導体層によってノイズ源からの電磁波を遮蔽でき、ノイズ障害となる不具合を低減できる。
上記部品内蔵配線基板を構成する配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を積層した構造を有している。なお、配線積層部は、前記コア主面及び前記部品主面上にのみ形成されるが、さらに前記コア裏面及び前記部品裏面上にも配線積層部と同じ構造の積層部が形成されていてもよい。このように構成すれば、コア主面及び部品主面上に形成された配線積層部のみではなく、コア裏面及び部品裏面上に形成された積層部にも電気回路を形成できるため、部品内蔵配線基板のよりいっそうの高機能化を図ることができる。
層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
また、本発明の課題を解決するための別の手段(手段2)としては、配線基板の収容穴部内に収容された状態で使用される配線基板内蔵用部品であって、部品主面、部品裏面及び部品側面を有する部品本体と、前記部品側面上の少なくとも一部の領域に配置された側面導体層とを備え、前記部品本体を厚さ方向に切断した切断面における前記部品側面を構成する線分は、少なくとも一部が前記部品本体の厚さ方向に対して傾斜しており、前記部品側面の傾斜部分の少なくとも一部に前記側面導体層が形成されていることを特徴とする配線基板内蔵用部品がある。
従って、手段2によると、部品側面の傾斜部分の少なくとも一部に側面導体層を形成し、切断面において側面導体層の表面を構成する線分を部品本体の厚さ方向と平行にした部品を収容穴部内に収容することにより、収容穴部に収容した部品を例えば充填剤により固定する際に、側面導体層の表面と収容穴部の内壁面との隙間のバラツキが小さくなり、充填剤も入りやすくなるため、隙間を充填剤で確実に埋めることができる。また、充填剤の変形時において充填剤にかかる応力が均一になって局所的に集中しにくくなるため、充填剤によって部品を確実に固定することができる。従って、上記手段1の部品内蔵配線基板に好適な配線基板内蔵用部品を提供することができる。
また、本発明の課題を解決するための別の手段(手段3)としては、配線基板の収容穴部内に収容された状態で使用される配線基板内蔵用部品であって、部品主面、部品裏面及び部品側面を有する部品本体と、前記部品側面上の少なくとも一部の領域に配置された側面導体層とを備え、前記部品本体は、少なくとも前記部品側面と前記部品主面との接続部分、または、少なくとも前記部品側面と前記部品裏面との接続部分にアール部を有しており、前記アール部に前記側面導体層が形成されていることを特徴とする配線基板内蔵用部品がある。
従って、手段3によると、アール部に側面導体層を形成し、切断面において側面導体層の表面を構成する線分を部品本体の厚さ方向と平行にした部品を収容穴部内に収容することにより、部品を収容穴部に収容し、収容穴部に収容した部品を例えば充填剤により固定する際に、側面導体層の表面と収容穴部の内壁面との隙間のバラツキが小さくなり、充填剤も入りやすくなるため、隙間を充填剤で確実に埋めることができる。また、充填剤の変形時において充填剤にかかる応力が均一になって局所的に集中しにくくなるため、充填剤によって部品を確実に固定することができる。従って、上記手段1の部品内蔵配線基板に好適な配線基板内蔵用部品を提供することができる。
[第1実施形態]
以下、本発明の部品内蔵配線基板を具体化した第1実施形態を図面に基づき詳細に説明する。
図1に示されるように、本実施形態の部品内蔵配線基板(以下「配線基板」という)10は、ICチップ搭載用の配線基板である。配線基板10は、略矩形板状のコア基板11と、コア基板11のコア主面12(図1では上面)上に形成される第1ビルドアップ層31(配線積層部)と、コア基板11のコア裏面13(図1では下面)上に形成される第2ビルドアップ層32とからなる。
コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層33,35(いわゆる層間絶縁層)と、銅からなる導体層42とを交互に積層した構造を有している。本実施形態において、樹脂絶縁層33,35の熱膨張係数は、10〜60ppm/℃程度(具体的には20ppm/℃程度)となっている。ここで、「熱膨張係数」とは、厚み方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃〜100℃の間のTMA(熱機械分析装置)にて測定した値のことをいう。「TMA」とは、熱機械的分析をいい、例えばJPCA−BU01に規定されるものをいう。なお、樹脂絶縁層33,35の熱膨張係数は、30℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。
図1に示されるように、第2層の樹脂絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45からなる領域は、ICチップ21を搭載可能なICチップ搭載領域23である。ICチップ搭載領域23は、第1ビルドアップ層31の表面39に設定されている。また、樹脂絶縁層33,35内には、それぞれビア導体43,47が設けられている。これらのビア導体43,47は、導体層42及び端子パッド44を相互に電気的に接続している。
図1に示されるように、コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層34,36と、導体層42とを交互に積層した構造を有しており、樹脂絶縁層34,36の熱膨張係数が10〜60ppm/℃程度(具体的には20ppm/℃程度)となっている。第2層の樹脂絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48が格子状に形成されている。また、樹脂絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。
図1に示されるように、本実施形態のコア基板11は、縦25mm×横25mm×厚さ1.0mmの平面視略矩形板状である。コア基板11は、平面方向(XY方向)における熱膨張係数が10〜30ppm/℃程度(具体的には18ppm/℃)となっている。なお、コア基板11の熱膨張係数は、0℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。コア基板11は、ガラスエポキシからなる基材161と、基材161の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材164と、同じく基材161の上面及び下面に形成され、銅からなる導体層163とによって構成されている。また、コア基板11には、複数のスルーホール導体16がコア主面12、コア裏面13及び導体層163を貫通するように形成されている。かかるスルーホール導体16は、コア基板11のコア主面12側とコア裏面13側とを接続導通するとともに、導体層163に電気的に接続している。なお、スルーホール導体16の内部は、例えばエポキシ樹脂などの閉塞体17で埋められている。スルーホール導体16の上端は、樹脂絶縁層33の表面上にある導体層42の一部に電気的に接続されており、スルーホール導体16の下端は、樹脂絶縁層34の下面上にある導体層42の一部に電気的に接続されている。また、コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。さらに、コア基板11は、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部90を1つ有している。即ち、収容穴部90は貫通穴である。
そして、収容穴部90内には、図2〜図5等に示す配線基板内蔵用部品であるセラミックコンデンサ101(部品)が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、コンデンサ主面102をコア基板11のコア主面12と同じ側に向け、かつ、収容穴部90の内壁面91とコンデンサ側面106とを対峙させた状態で収容されている。本実施形態のセラミックコンデンサ101は、縦10.0mm×横10.0mm×厚さ0.8mmの平面視略矩形板状である。セラミックコンデンサ101は、コア基板11においてICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、セラミックコンデンサ101のコンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101のコンデンサ主面102内に位置している。
図1,図2,図4,図5等に示されるように、本実施形態のセラミックコンデンサ101は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ101を構成するセラミック焼結体104(部品本体)は、部品主面である1つのコンデンサ主面102(図1では上面)、部品裏面である1つのコンデンサ裏面103(図1では下面)、及び、部品側面である4つのコンデンサ側面106(図1では左面、右面)を有する板状物である。本実施形態において、セラミック焼結体104の熱膨張係数は、15ppm/℃未満、具体的には12〜13ppm/℃程度となっている。なお、セラミック焼結体104の熱膨張係数は、30℃〜250℃間の測定値の平均値をいう。
図2,図3に示されるように、セラミック焼結体104を厚さ方向に切断した切断面(図2では正面)においてコンデンサ側面106を構成する線分107は、セラミック焼結体104の厚さ方向に対して傾斜している。
図2に示されるように、セラミック焼結体104は、セラミック誘電体層105(誘電体層)を介して電源用内部電極層141とグランド用内部電極層142とを交互に積層配置した構造を有している。また、セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体(絶縁体)として機能する。電源用内部電極層141及びグランド用内部電極層142は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。なお、内部電極層141,142の外周縁からコンデンサ側面106までの距離は、2μm以上10μm以下に設定されている。具体的に言うと、内部電極層141,142の外周縁からコンデンサ側面106までの距離は、最小で3μm、最大で10μmに設定されている。このため、内部電極層141,142はコンデンサ側面106に露出しないようになっている。
図1,図2,図4,図5に示されるように、セラミック焼結体104には、多数のビアホール130が形成されている。これらのビアホール130は、セラミック焼結体104をその厚さ方向に貫通するとともに、セラミック焼結体104の全面にわたって格子状(アレイ状)に配置されている。各ビアホール130内には、セラミック焼結体104のコンデンサ主面102及びコンデンサ裏面103間を連通する複数のコンデンサ内ビア導体131,132が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体131は、各電源用内部電極層141を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体132は、各グランド用内部電極層142を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体131,132を5列×5列で図示したが、実際にはさらに多くの列が存在している。
そして図2等に示されるように、セラミック焼結体104のコンデンサ主面102上には、複数の主面側電源用電極111(表面電極)と複数の主面側グランド用電極112(表面電極)とが突設されている。なお、各主面側グランド用電極112は、コンデンサ主面102上において個別に形成されているが、一体に形成されていてもよい。主面側電源用電極111は、複数の電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用電極112は、複数のグランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。
また、セラミック焼結体104のコンデンサ裏面103上には、複数の裏面側電源用電極121(表面電極)と複数の裏面側グランド用電極122(表面電極)とが突設されている。なお、各裏面側グランド用電極122は、コンデンサ裏面103上において個別に形成されているが、一体に形成されていてもよい。裏面側電源用電極121は、複数の電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、裏面側グランド用電極122は、複数のグランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。よって、電源用電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極層141に導通しており、グランド用電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極層142に導通している。
そして図1に示されるように、コンデンサ主面102側にある電極111,112は、ビア導体47、導体層42、ビア導体43、端子パッド44、はんだバンプ45及びICチップ21の面接続端子22を介して、ICチップ21に電気的に接続される。一方、コンデンサ裏面103側にある電極121,122は、図示しないマザーボードが有する電極(接触子)に対して、ビア導体47、導体層42、ビア導体43、BGA用パッド48及びはんだバンプ49を介して電気的に接続される。
図2等に示されるように、電極111,112,121,122は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。これら電極111,112、121,122及びコンデンサ内ビア導体131,132は、ICチップ21の略中心部の直下に配置されている。なお本実施形態では、電極111,112,121,122の直径が約500μmに設定され、ピッチの最小長さが約580μmに設定されている。
例えば、マザーボード側から電極121,122を介して通電を行い、電源用内部電極層141−グランド用内部電極層142間に電圧を加えると、電源用内部電極層141に例えばプラスの電荷が蓄積し、グランド用内部電極層142に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ101がコンデンサとして機能する。また、セラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
図1〜図5等に示されるように、前記セラミック焼結体104の4つのコンデンサ側面106の傾斜部分には、それぞれ側面導体層151が形成されている。なお、側面導体層151は、セラミック焼結体104を包囲するように形成された導体層である(図4,図5参照)。側面導体層151は、前記電極111,112,121,122と同じニッケルを主成分として形成された層であり、表面が図示しない銅めっき層によって被覆されている。なお、側面導体層151の厚さは、前記コンデンサ主面102との接続部分、または、前記コンデンサ裏面103との接続部分において最大値(本実施形態では500μm)となる。また、側面導体層151の熱膨張係数は、セラミック焼結体104の熱膨張係数よりも大きい値に設定されており、具体的には15ppm/℃程度に設定されている。
図2,図3に示されるように、側面導体層151が配置されたセラミック焼結体104を厚さ方向に切断した切断面(図2では正面)において、コンデンサ側面106側の外形線109は、セラミック焼結体104の厚さ方向に延びる仮想線L1と平行になっている。なお、外形線109は、側面導体層151の表面に対応して現われる線分によって構成されている。また、側面導体層151の表面は、前記収容穴部90の内壁面91と平行になっている。
図1等に示されるように、収容穴部90の内壁面91と、側面導体層151の表面との隙間は、前記コア主面12に接する前記樹脂絶縁層33の一部である充填剤33aによって埋められている。この充填剤33aは、セラミックコンデンサ101をコア基板11に固定する機能を有している。なお、セラミックコンデンサ101は、平面視略正方形状をなしており、四隅に面取り寸法0.55mm以上(本実施形態では面取り寸法0.6mm)の面取り部を有している。これにより、温度変化に伴う充填剤33aの変形時において、セラミックコンデンサ101の角部への応力集中を緩和できるため、充填剤33aのクラックの発生を防止できる。
次に、本実施形態の配線基板10の製造方法について述べる。
コア基板準備工程では、コア基板11の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。
コア基板11の中間製品は以下のように作製される。まず、縦350mm×横375mm×厚み0.6mmの基材161の両面に銅箔162が貼付された銅張積層板(図6参照)を準備する。次に、銅張積層板の両面の銅箔162のエッチングを行って導体層163を例えばサブトラクティブ法によってパターニングする(図7参照)。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔162をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材161の上面及び下面と導体層163とを粗化した後、基材161の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム(厚さ80μm)を熱圧着により貼付し、サブ基材164を形成する(図8参照)。
次に、上側のサブ基材164の上面及び下側のサブ基材164の下面に、それぞれ導体層41(例えば50μm)をパターン形成する。具体的には、上側のサブ基材164の上面及び下側のサブ基材164の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材161及びサブ基材164からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部90となる貫通孔を所定位置に形成し、コア基板11の中間製品を得る(図9参照)。なお、コア基板11の中間製品とは、コア基板11となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。
また、部品準備工程(コンデンサ準備工程)では、セラミックコンデンサ101を従来周知の手法により作製し、あらかじめ準備しておく。
セラミックコンデンサ101は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層141となる電源用内部電極部と、グランド用内部電極層142となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。さらに、レーザー加工機を用いてグリーンシート積層体にビアホール130を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール130内に充填する。
この後、グリーンシート積層体の乾燥を行い、グリーンシート積層体をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104となる。
次に、セラミック焼結体104の表面(コンデンサ主面102、コンデンサ裏面103及びコンデンサ側面106)に対してバレル研磨を行った後、セラミック焼結体104のコンデンサ主面102上に、所定箇所に開口部152を有するマスク153を積層配置する(図10参照)。この開口部152は、主面側電源用電極111及び主面側グランド用電極112の形成予定位置と、側面導体層151の形成予定位置(コンデンサ側面106の傾斜部分)の上方とに存在している。そして、マスク153を介してセラミック焼結体104のコンデンサ主面102上にペーストを印刷する。その結果、セラミック焼結体104のコンデンサ主面102上にて各コンデンサ内ビア導体131,132の上端面を覆うように主面側電源用電極111及び主面側グランド用電極112が形成されると同時に、コンデンサ側面106の傾斜部分に側面導体層151が形成される。なお、側面導体層151の形成時または形成後に、側面導体層151を研磨したり型押ししたりするなどして、側面導体層151の表面がセラミック焼結体104の厚さ方向に対して平行になるように成形してもよい。
さらに、セラミック焼結体104を裏返した後、セラミック焼結体104のコンデンサ裏面103上に、所定箇所に開口部を有するマスク(図示略)を積層配置する。開口部は、裏面側電源用電極121及び裏面側グランド用電極122の形成予定位置と、側面導体層151の形成予定位置(コンデンサ側面106の傾斜部分)の上方とに存在している。そして、マスクを介してセラミック焼結体104のコンデンサ裏面103上にペーストを印刷する。その結果、セラミック焼結体104のコンデンサ裏面103上にて各コンデンサ内ビア導体131,132の下端面を覆うように裏面側電源用電極121及び裏面側グランド用電極122が形成されると同時に、コンデンサ側面106の傾斜部分に側面導体層151が形成される。
この後、各電極111,112,121,122及び側面導体層151の乾燥を行い、ある程度固化させる。次に、得られたセラミック焼結体104が有する各電極111,112,121,122及び側面導体層151に対して無電解銅めっき(厚さ10μm程度)を行う。その結果、各電極111,112,121,122の上や側面導体層151の上に銅めっき層が形成され、セラミックコンデンサ101が完成する。
続く収容工程では、マウント装置(ヤマハ発動機株式会社製)を用いて、収容穴部90内にセラミックコンデンサ101を収容する(図11参照)。このとき、コンデンサ側面106側の外形線109をセラミック焼結体104の厚さ方向と平行にするとともに、側面導体層151の表面を収容穴部90の内壁面91と平行にした状態で、収容穴部90にセラミックコンデンサ101を収容する。各収容穴部90のコア裏面13側開口は、剥離可能な粘着テープ171でシールされている。この粘着テープ171は、支持台(図示略)によって支持されている。かかる粘着テープ171の粘着面には、セラミックコンデンサ101が貼り付けられて仮固定されている。
次に、従来周知の手法に基づいてコア主面12の上に第1ビルドアップ層31を形成するとともに、コア裏面13の上に第2ビルドアップ層32を形成する。具体的には、まず固定工程を実施する。即ち、コア主面12及びコンデンサ主面102に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂絶縁層33を形成する(図12参照)。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー(LCP:Liquid Crystalline Polymer)を被着してもよい。併せて、樹脂絶縁層33の一部である充填剤33aにより、収容穴部90の内壁面91とコンデンサ側面106を覆う側面導体層151の表面との隙間を埋める。その後、加熱処理を行うと、樹脂絶縁層33(充填剤33a)及び側面導体層151が硬化して、セラミックコンデンサ101がコア基板11に固定される。そして、この時点で、粘着テープ171を剥離する。
次に、コア裏面13及びコンデンサ裏面103に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂絶縁層34を形成する(図13参照)。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。続く露出工程では、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体47が形成されるべき位置にそれぞれビア孔181,182を形成する(図14参照)。具体的には、樹脂絶縁層33を貫通するビア孔181を形成し、主面側電源用電極111及び主面側グランド用電極112を露出させる。同様に、樹脂絶縁層34を貫通するビア孔182を形成し、裏面側電源用電極121及び裏面側グランド用電極122を露出させる。
さらに、ドリル機を用いて孔あけ加工を行い、コア基板11及び樹脂絶縁層33,34を貫通する貫通孔191を所定位置にあらかじめ形成しておく(図15参照)。そして、樹脂絶縁層33,34、ビア孔181,182の内面、及び、貫通孔191の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、樹脂絶縁層33上及び樹脂絶縁層34上に導体層42がパターン形成される(図16参照)。これと同時に、貫通孔191内にスルーホール導体16が形成されるとともに、各ビア孔181,182の内部にビア導体47が形成される。
その後、穴埋め工程を実施する。具体的には、スルーホール導体16の空洞部を絶縁樹脂材料(エポキシ樹脂)で穴埋めし、閉塞体17を形成する(図17参照)。
次に、樹脂絶縁層33,34上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体43が形成されるべき位置にビア孔183,184を有する樹脂絶縁層35,36を形成する(図17参照)。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体43が形成されるべき位置にビア孔183,184が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔183,184の内部にビア導体43を形成するとともに、樹脂絶縁層35上に端子パッド44を形成し、樹脂絶縁層36上にBGA用パッド48を形成する。
次に、樹脂絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする。さらに、端子パッド44上にはんだバンプ45を形成し、かつ、BGA用パッド48上にはんだバンプ49を形成する。なお、この状態のものは、配線基板10となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板10が多数個同時に得られる。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の配線基板10によれば、コンデンサ側面106の傾斜部分に側面導体層151を形成することにより、収容穴部90に収容したセラミックコンデンサ101を充填剤33aにより固定する際に、側面導体層151の表面と収容穴部90の内壁面91との隙間のバラツキが小さくなり、充填剤33aも入りやすくなるため、隙間を充填剤33aで確実に埋めることができる。また、充填剤33aの変形時において充填剤33aにかかる応力が均一になって局所的に集中しにくくなるため、充填剤33aによってセラミックコンデンサ101を確実に固定することができる。従って、信頼性に優れた配線基板10を得ることができる。
(2)本実施形態では、セラミックコンデンサ101を側面導体層151で覆うことにより、収容穴部90とセラミックコンデンサ101との間に生じる隙間が小さくなるため、収容穴部90とセラミックコンデンサ101との間に多量の樹脂絶縁層33(充填剤33a)を充填しなくても済むようになる。その結果、コア主面12に接する樹脂絶縁層33を厚くしなくても、樹脂絶縁層33の一部(充填剤33a)で上記の隙間を十分に埋めることができるため、ボイドの発生等を防止することができる。ゆえに、信頼性に優れた配線基板10を得ることができる。
(3)本実施形態では、収容穴部90の内壁面91とコンデンサ側面106を覆う側面導体層151の表面との隙間を埋める充填剤が、樹脂絶縁層33の一部を構成する充填剤33aであるため、充填剤の形成に際して樹脂絶縁層33とは別の材料を準備しなくても済む。よって、配線基板10の製造に必要な材料が少なくなるため、配線基板10の低コスト化を図ることが可能となる。
(4)本実施形態では、セラミックコンデンサ101がICチップ搭載領域23に搭載されたICチップ21の直下に配置されるため、セラミックコンデンサ101とICチップ21とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ101によるICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ICチップ21とセラミックコンデンサ101との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
(5)本実施形態では、ICチップ搭載領域23がセラミックコンデンサ101の真上の領域内に位置しているため、ICチップ搭載領域23に搭載されるICチップ21は高剛性で熱膨張率が小さいセラミックコンデンサ101によって支持される。よって、上記ICチップ搭載領域23においては、第1ビルドアップ層31が変形しにくくなるため、ICチップ搭載領域23に搭載されるICチップ21をより安定的に支持できる。従って、大きな熱応力に起因するICチップ21のクラックや接続不良を防止することができる。ゆえに、ICチップ21として、熱膨張差による応力(歪)が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい10mm角以上の大型のICチップや、脆いとされるLow−k(低誘電率)のICチップを用いることができる。
[第2実施形態]
以下、本発明の部品内蔵配線基板を具体化した第2実施形態を図面に基づき詳細に説明する。ここでは第1実施形態と相違する部分を中心に説明し、共通する部分については同じ部材番号を付す代わりに説明を省略する。
本実施形態の配線基板10は、セラミックコンデンサの構成が前記第1実施形態のセラミックコンデンサ101とは異なっている。即ち、図18,図19に示されるように、本実施形態のセラミックコンデンサ195を構成するセラミック焼結体104は、コンデンサ側面106とコンデンサ主面102との接続部分、及び、コンデンサ側面106とコンデンサ裏面103との接続部分にそれぞれアール部108を有している。
また、内部電極層141,142の外周縁からコンデンサ側面106までの距離は、2μm以上10μm以下に設定されている。具体的に言うと、内部電極層141,142の外周縁からコンデンサ側面106(アール部108を有しない部分)までの距離は、10μmに設定されている。さらに、内部電極層141,142の外周縁からコンデンサ側面106(アール部108を有する部分)までの距離は、最小で3μmに設定されている。このため、内部電極層141,142はコンデンサ側面106に露出しないようになっている。
図18,図19に示されるように、セラミック焼結体104の4つのコンデンサ側面106上には、各コンデンサ側面106の全体の領域を覆う側面導体層151が形成されている。また、側面導体層151の厚さは、アール部108と前記コンデンサ主面102との接続部分、及び、アール部108と前記コンデンサ裏面103との接続部分において最大値(本実施形態では500μm)となる。なお本実施形態では、各コンデンサ側面106の全体の領域を側面導体層151で覆っているが、各コンデンサ側面106の一部の領域(具体的にはアール部108を有する領域)のみを側面導体層151で覆うことが好ましい。この場合、コンデンサ側面106側の外形線109(図19参照)は、コンデンサ側面106において側面導体層151が配置されていない部分に対応して現われる線分(線分107の一部)と、側面導体層151の表面に対応して現われる線分とによって構成されるようになる。
従って、本実施形態によれば以下の効果を得ることができる。
(6)本実施形態の配線基板10によれば、少なくともアール部108に側面導体層151を形成することにより、セラミックコンデンサ195を収容穴部90に収容し、収容穴部90に収容したセラミックコンデンサ195を充填剤33aにより固定する際に、側面導体層151の表面と収容穴部90の内壁面91との隙間のバラツキが小さくなり、充填剤33aも入りやすくなるため、隙間を充填剤33aで確実に埋めることができる。また、充填剤33aの変形時において充填剤33aにかかる応力が均一になって局所的に集中しにくくなるため、充填剤33aによってセラミックコンデンサ195を確実に固定することができる。従って、信頼性に優れた配線基板10を得ることができる。
(7)ところで、セラミック焼結体104と充填剤33aとの熱膨張係数差により、温度変化に伴う充填剤33aの変形時にセラミックコンデンサ101の角部に応力が集中し、充填剤33aとセラミックコンデンサ101との密着性が低下しやすくなる。一方、本実施形態では、応力が集中しやすい角部(アール部108)に側面導体層151が形成されている。この側面導体層151と充填剤33aとの熱膨張係数差は、セラミック焼結体104と充填剤33aとの熱膨張係数差よりも小さいため、温度変化に伴う応力集中を緩和することができ、充填剤33aとセラミックコンデンサ101とを確実に密着させることができる。
なお、本発明の実施形態は以下のように変更してもよい。
・上記各実施形態において、側面導体層151を、コンデンサ主面102の外周部に位置する表面電極(主面側電源用電極111及び主面側グランド用電極112)や、103の外周部に位置する表面電極(裏面側電源用電極121及び裏面側グランド用電極122)と一体形成してもよい。このような構成であれば、側面導体層151を各電極111,112,121,122と同時に形成することができる。ゆえに、側面導体層151を各電極111,112,121,122と別々に形成しなくても済むため、セラミックコンデンサ101を容易に形成できる。
・上記第2実施形態において、各コンデンサ側面106の一部の領域(具体的にはアール部108を有する領域)のみを側面導体層151で覆うとともに、セラミック誘電体層105を、第1の誘電体層と、最もコンデンサ主面102側に位置し、第1の誘電体層よりも肉厚に形成された第2の誘電体層とによって構成してもよい。そして、コンデンサ側面106とコンデンサ主面102との接続部分に形成される側面導体層151を、第2の誘電体層に接触するように配置する一方、第1の誘電体層に接触しないように配置してもよい。
このようにすれば、側面導体層151が、最もコンデンサ主面102側に位置する内部電極層(即ち、第1の誘電体層と第2の誘電体層との間に位置する内部電極層)である電源用内部電極層141よりもコンデンサ主面102側に位置するようになる。このため、電源用内部電極層141やグランド用内部電極層142がコンデンサ側面106に露出したとしても、露出部分に側面導体層151が接触することはない。よって、側面導体層151と内部電極層141,142との接触に起因する短絡を防止できる。
なお、上記の構成を実現するためには、側面導体層151は、コンデンサ主面102からコンデンサ裏面103側に向かって延びており、側面導体層151におけるコンデンサ主面102側の端部からコンデンサ裏面103側の端部までの長さは、例えば50μm以上150μm以下に設定されることが好ましい。この場合、側面導体層151は、各電極111,112,121,122より薄くなっていてもよい。
・上記各実施形態の側面導体層151は、4つのコンデンサ側面106に配置されていたが、1つのコンデンサ側面106のみに配置されてもよいし、2つまたは3つのコンデンサ側面106に配置されていてもよい。
・上記各実施形態では、樹脂絶縁層33の一部である充填剤33aを用いて、収容穴部90の内壁面91と側面導体層151の表面との隙間を埋めていた。しかし、充填剤33aとは別の充填剤を用いて上記の隙間を埋めてもよい。このようにすれば、充填剤33aの機能をセラミックコンデンサ101を固定する機能に特化できるため、配線基板10の信頼性向上を図ることができる。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、部品主面、部品裏面及び部品側面を有する部品本体を有し、前記コア主面と前記部品主面とを同じ側に向け、かつ、前記収容穴部の内壁面と前記部品側面とを対峙させた状態で、前記収容穴部に収容された部品と、層間絶縁層及び導体層を前記コア主面及び前記部品主面上にて積層した構造を有する配線積層部とを備え、前記部品側面上の少なくとも一部の領域に側面導体層が配置された前記部品本体を厚さ方向に切断した切断面において、前記側面導体層の表面に対応して現われる線分が前記部品本体の厚さ方向に延びる仮想線と平行であり、前記側面導体層の表面が前記収容穴部の内壁面と平行であることを特徴とする部品内蔵配線基板。
(2)コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、コンデンサ主面、コンデンサ裏面及びコンデンサ側面を有するとともに、誘電体層を介して複数の内部電極層が積層配置された構造を有するコンデンサ本体、前記複数の内部電極層に接続された複数のコンデンサ内ビア導体、前記複数のコンデンサ内ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の表面電極を有し、前記コア主面と前記コンデンサ主面とを同じ側に向け、かつ、前記収容穴部の内壁面と前記コンデンサ側面とを対峙させた状態で、前記収容穴部内に収容されたコンデンサと、層間絶縁層及び導体層を前記コア主面及び前記コンデンサ主面上にて積層した構造を有し、前記コア主面に接する層間絶縁層の一部が、前記収容穴部の内壁面と前記コンデンサ側面との隙間を埋めて前記コンデンサを固定する配線積層部とを備え、前記コンデンサ側面上の少なくとも一部の領域に側面導体層が配置された前記コンデンサ本体を厚さ方向に切断した切断面において、前記コンデンサ側面側の外形線が前記コンデンサ本体の厚さ方向と平行であり、前記側面導体層の表面が前記収容穴部の内壁面と平行であり、前記複数の内部電極層の外周縁から前記コンデンサ側面までの距離が、2μm以上10μm以下に設定されていることを特徴とするコンデンサ内蔵配線基板。
(3)コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、部品主面、部品裏面及び部品側面を有する部品本体を有し、前記コア主面と前記部品主面とを同じ側に向け、かつ、前記収容穴部の内壁面と前記部品側面とを対峙させた状態で、前記収容穴部に収容された部品と、層間絶縁層及び導体層を前記コア主面及び前記部品主面上にて積層した構造を有する配線積層部とを備え、前記部品側面上の少なくとも一部の領域に側面導体層が配置された前記部品本体を厚さ方向に切断した切断面において、前記部品側面側の外形線が前記部品本体の厚さ方向と平行であり、前記側面導体層の表面が前記収容穴部の内壁面と平行である部品内蔵配線基板の製造方法であって、前記コア基板を準備するコア基板準備工程と、前記部品側面上の少なくとも一部の領域に前記側面導体層が配置された前記部品を準備する部品準備工程と、前記コア基板準備工程及び前記部品準備工程後、前記部品本体を厚さ方向に切断した切断面において前記部品側面側の外形線を前記部品本体の厚さ方向と平行にするとともに、前記側面導体層の表面を前記コア基板の前記収容穴部の内壁面と平行にした状態で、前記収容穴部に前記部品を収容する収容工程と、前記収容工程後、前記側面導体層の表面と前記収容穴部の内壁面との隙間に、前記コア主面に接する層間絶縁層の一部を充填して前記部品を固定する固定工程とを含むことを特徴とする部品内蔵配線基板の製造方法。
本発明を具体化した第1実施形態の配線基板を示す概略断面図。 同じく、セラミックコンデンサを示す概略断面図。 同じく、セラミックコンデンサを説明するための図。 同じく、セラミックコンデンサの内層における接続を説明するための概略説明図。 同じく、セラミックコンデンサの内層における接続を説明するための概略説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 第2実施形態におけるセラミックコンデンサを示す概略断面図。 同じく、セラミックコンデンサを説明するための図。 従来技術における配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 従来技術の問題点を示す説明図。 従来技術の問題点を示す説明図。
符号の説明
10…部品内蔵配線基板(配線基板)
11…コア基板
12…コア主面
13…コア裏面
31…配線積層部としての第1ビルドアップ層
33,35…層間絶縁層としての樹脂絶縁層
42…導体層
90…収容穴部
91…収容穴部の内壁面
101,195…部品及び配線基板内蔵用部品としてのセラミックコンデンサ
102…部品主面としてのコンデンサ主面
103…部品裏面としてのコンデンサ裏面
104…部品本体としてのセラミック焼結体
105…誘電体層としてのセラミック誘電体層
106…部品側面としてのコンデンサ側面
107…部品側面を構成する線分
108…アール部
109…外形線
111…表面電極としての主面側電源用電極
112…表面電極としての主面側グランド用電極
121…表面電極としての裏面側電源用電極
122…表面電極としての裏面側グランド用電極
151…側面導体層

Claims (9)

  1. コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、
    部品主面、部品裏面及び部品側面を有する部品本体を有し、前記コア主面と前記部品主面とを同じ側に向け、かつ、前記収容穴部の内壁面と前記部品側面とを対峙させた状態で、前記収容穴部に収容された部品と、
    層間絶縁層及び導体層を前記コア主面及び前記部品主面上にて積層した構造を有する配線積層部と
    を備え、
    前記部品側面上の少なくとも一部の領域に側面導体層が配置された前記部品本体を厚さ方向に切断した切断面において、前記部品側面側の外形線が前記部品本体の厚さ方向と平行であり、前記側面導体層の表面が前記収容穴部の内壁面と平行である
    ことを特徴とする部品内蔵配線基板。
  2. 前記部品本体は、少なくとも前記部品側面と前記部品主面との接続部分、または、少なくとも前記部品側面と前記部品裏面との接続部分にアール部を有していることを特徴とする請求項1に記載の部品内蔵配線基板。
  3. 前記部品本体を厚さ方向に切断した切断面における前記部品側面を構成する線分は、少なくとも一部が前記部品本体の厚さ方向に対して傾斜していることを特徴とする請求項1または2に記載の部品内蔵配線基板。
  4. 前記部品は、少なくとも前記部品主面側に複数の表面電極を有し、
    前記側面導体層は、前記複数の表面電極のうち、前記部品主面の外周部に位置する表面電極と一体形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵配線基板。
  5. 前記部品本体を構成する誘電体層は、第1の誘電体層と、最も前記部品主面側に位置し、前記第1の誘電体層よりも肉厚に形成された第2の誘電体層とからなり、
    前記側面導体層は、前記第2の誘電体層に接触するように配置され、前記第1の誘電体層に接触しないように配置されている
    ことを特徴とする請求項1乃至4のいずれか1項に記載の部品内蔵配線基板。
  6. 配線基板の収容穴部内に収容された状態で使用される配線基板内蔵用部品であって、
    部品主面、部品裏面及び部品側面を有する部品本体と、
    前記部品側面上の少なくとも一部の領域に配置された側面導体層と
    を備え、
    前記部品本体を厚さ方向に切断した切断面における前記部品側面を構成する線分は、少なくとも一部が前記部品本体の厚さ方向に対して傾斜しており、
    前記部品側面の傾斜部分の少なくとも一部に前記側面導体層が形成されている
    ことを特徴とする配線基板内蔵用部品。
  7. 配線基板の収容穴部内に収容された状態で使用される配線基板内蔵用部品であって、
    部品主面、部品裏面及び部品側面を有する部品本体と、
    前記部品側面上の少なくとも一部の領域に配置された側面導体層と
    を備え、
    前記部品本体は、少なくとも前記部品側面と前記部品主面との接続部分、または、少なくとも前記部品側面と前記部品裏面との接続部分にアール部を有しており、
    前記アール部に前記側面導体層が形成されている
    ことを特徴とする配線基板内蔵用部品。
  8. 前記部品は、少なくとも前記部品主面側に複数の表面電極を有し、
    前記側面導体層は、前記部品主面の外周部に位置する表面電極と一体形成されていることを特徴とする請求項6または7に記載の配線基板内蔵用部品。
  9. 前記部品本体を構成する誘電体層は、第1の誘電体層と、最も前記部品主面側に位置し、前記第1の誘電体層よりも肉厚に形成された第2の誘電体層とからなり、
    前記側面導体層は、前記第2の誘電体層に接触するように配置され、前記第1の誘電体層に接触しないように配置されている
    ことを特徴とする請求項6乃至8のいずれか1項に記載の配線基板内蔵用部品。
JP2007065562A 2007-03-14 2007-03-14 部品内蔵配線基板、配線基板内蔵用部品 Expired - Fee Related JP4814129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007065562A JP4814129B2 (ja) 2007-03-14 2007-03-14 部品内蔵配線基板、配線基板内蔵用部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007065562A JP4814129B2 (ja) 2007-03-14 2007-03-14 部品内蔵配線基板、配線基板内蔵用部品

Publications (2)

Publication Number Publication Date
JP2008227290A true JP2008227290A (ja) 2008-09-25
JP4814129B2 JP4814129B2 (ja) 2011-11-16

Family

ID=39845527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007065562A Expired - Fee Related JP4814129B2 (ja) 2007-03-14 2007-03-14 部品内蔵配線基板、配線基板内蔵用部品

Country Status (1)

Country Link
JP (1) JP4814129B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128285B2 (en) 2012-07-24 2018-11-13 Sony Corporation Imaging element, electronic device, and information processing device
JP2019096677A (ja) * 2017-11-20 2019-06-20 Tdk株式会社 電子部品内蔵構造体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182879A (ja) * 1998-12-14 2000-06-30 Murata Mfg Co Ltd セラミック電子部品
JP2004031926A (ja) * 2002-06-27 2004-01-29 Murata Mfg Co Ltd 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182879A (ja) * 1998-12-14 2000-06-30 Murata Mfg Co Ltd セラミック電子部品
JP2004031926A (ja) * 2002-06-27 2004-01-29 Murata Mfg Co Ltd 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128285B2 (en) 2012-07-24 2018-11-13 Sony Corporation Imaging element, electronic device, and information processing device
JP2019096677A (ja) * 2017-11-20 2019-06-20 Tdk株式会社 電子部品内蔵構造体

Also Published As

Publication number Publication date
JP4814129B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
JP4838068B2 (ja) 配線基板
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP4405477B2 (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP2007318090A (ja) 配線基板の製造方法
JP2009105344A (ja) 板状部品内蔵配線基板及びその製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5020671B2 (ja) コンデンサ内蔵配線基板
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
JP2007318089A (ja) 配線基板
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5202878B2 (ja) 配線基板
JP4405478B2 (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4668822B2 (ja) 配線基板の製造方法
JP5122846B2 (ja) コンデンサ内蔵配線基板
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP4795860B2 (ja) コンデンサ、配線基板
JP4880485B2 (ja) コンデンサ、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4814129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees