JP2008227290A - 部品内蔵配線基板、配線基板内蔵用部品 - Google Patents
部品内蔵配線基板、配線基板内蔵用部品 Download PDFInfo
- Publication number
- JP2008227290A JP2008227290A JP2007065562A JP2007065562A JP2008227290A JP 2008227290 A JP2008227290 A JP 2008227290A JP 2007065562 A JP2007065562 A JP 2007065562A JP 2007065562 A JP2007065562 A JP 2007065562A JP 2008227290 A JP2008227290 A JP 2008227290A
- Authority
- JP
- Japan
- Prior art keywords
- component
- capacitor
- conductor layer
- wiring board
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】配線基板10は、コア基板11、セラミックコンデンサ101及び配線積層部31を備える。コア基板11には収容穴部90が形成される。セラミックコンデンサ101を構成するセラミック焼結体104は、コンデンサ側面106上の一部の領域に配置された側面導体層151を有する。側面導体層151が配置されたセラミック焼結体104を厚さ方向に切断した切断面において、コンデンサ側面106側の外形線109がセラミック焼結体104の厚さ方向と平行となり、側面導体層151の表面が収容穴部90の内壁面91と平行となる。
【選択図】図1
Description
[第2実施形態]
11…コア基板
12…コア主面
13…コア裏面
31…配線積層部としての第1ビルドアップ層
33,35…層間絶縁層としての樹脂絶縁層
42…導体層
90…収容穴部
91…収容穴部の内壁面
101,195…部品及び配線基板内蔵用部品としてのセラミックコンデンサ
102…部品主面としてのコンデンサ主面
103…部品裏面としてのコンデンサ裏面
104…部品本体としてのセラミック焼結体
105…誘電体層としてのセラミック誘電体層
106…部品側面としてのコンデンサ側面
107…部品側面を構成する線分
108…アール部
109…外形線
111…表面電極としての主面側電源用電極
112…表面電極としての主面側グランド用電極
121…表面電極としての裏面側電源用電極
122…表面電極としての裏面側グランド用電極
151…側面導体層
Claims (9)
- コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、
部品主面、部品裏面及び部品側面を有する部品本体を有し、前記コア主面と前記部品主面とを同じ側に向け、かつ、前記収容穴部の内壁面と前記部品側面とを対峙させた状態で、前記収容穴部に収容された部品と、
層間絶縁層及び導体層を前記コア主面及び前記部品主面上にて積層した構造を有する配線積層部と
を備え、
前記部品側面上の少なくとも一部の領域に側面導体層が配置された前記部品本体を厚さ方向に切断した切断面において、前記部品側面側の外形線が前記部品本体の厚さ方向と平行であり、前記側面導体層の表面が前記収容穴部の内壁面と平行である
ことを特徴とする部品内蔵配線基板。 - 前記部品本体は、少なくとも前記部品側面と前記部品主面との接続部分、または、少なくとも前記部品側面と前記部品裏面との接続部分にアール部を有していることを特徴とする請求項1に記載の部品内蔵配線基板。
- 前記部品本体を厚さ方向に切断した切断面における前記部品側面を構成する線分は、少なくとも一部が前記部品本体の厚さ方向に対して傾斜していることを特徴とする請求項1または2に記載の部品内蔵配線基板。
- 前記部品は、少なくとも前記部品主面側に複数の表面電極を有し、
前記側面導体層は、前記複数の表面電極のうち、前記部品主面の外周部に位置する表面電極と一体形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の部品内蔵配線基板。 - 前記部品本体を構成する誘電体層は、第1の誘電体層と、最も前記部品主面側に位置し、前記第1の誘電体層よりも肉厚に形成された第2の誘電体層とからなり、
前記側面導体層は、前記第2の誘電体層に接触するように配置され、前記第1の誘電体層に接触しないように配置されている
ことを特徴とする請求項1乃至4のいずれか1項に記載の部品内蔵配線基板。 - 配線基板の収容穴部内に収容された状態で使用される配線基板内蔵用部品であって、
部品主面、部品裏面及び部品側面を有する部品本体と、
前記部品側面上の少なくとも一部の領域に配置された側面導体層と
を備え、
前記部品本体を厚さ方向に切断した切断面における前記部品側面を構成する線分は、少なくとも一部が前記部品本体の厚さ方向に対して傾斜しており、
前記部品側面の傾斜部分の少なくとも一部に前記側面導体層が形成されている
ことを特徴とする配線基板内蔵用部品。 - 配線基板の収容穴部内に収容された状態で使用される配線基板内蔵用部品であって、
部品主面、部品裏面及び部品側面を有する部品本体と、
前記部品側面上の少なくとも一部の領域に配置された側面導体層と
を備え、
前記部品本体は、少なくとも前記部品側面と前記部品主面との接続部分、または、少なくとも前記部品側面と前記部品裏面との接続部分にアール部を有しており、
前記アール部に前記側面導体層が形成されている
ことを特徴とする配線基板内蔵用部品。 - 前記部品は、少なくとも前記部品主面側に複数の表面電極を有し、
前記側面導体層は、前記部品主面の外周部に位置する表面電極と一体形成されていることを特徴とする請求項6または7に記載の配線基板内蔵用部品。 - 前記部品本体を構成する誘電体層は、第1の誘電体層と、最も前記部品主面側に位置し、前記第1の誘電体層よりも肉厚に形成された第2の誘電体層とからなり、
前記側面導体層は、前記第2の誘電体層に接触するように配置され、前記第1の誘電体層に接触しないように配置されている
ことを特徴とする請求項6乃至8のいずれか1項に記載の配線基板内蔵用部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007065562A JP4814129B2 (ja) | 2007-03-14 | 2007-03-14 | 部品内蔵配線基板、配線基板内蔵用部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007065562A JP4814129B2 (ja) | 2007-03-14 | 2007-03-14 | 部品内蔵配線基板、配線基板内蔵用部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227290A true JP2008227290A (ja) | 2008-09-25 |
JP4814129B2 JP4814129B2 (ja) | 2011-11-16 |
Family
ID=39845527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007065562A Expired - Fee Related JP4814129B2 (ja) | 2007-03-14 | 2007-03-14 | 部品内蔵配線基板、配線基板内蔵用部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4814129B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128285B2 (en) | 2012-07-24 | 2018-11-13 | Sony Corporation | Imaging element, electronic device, and information processing device |
JP2019096677A (ja) * | 2017-11-20 | 2019-06-20 | Tdk株式会社 | 電子部品内蔵構造体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182879A (ja) * | 1998-12-14 | 2000-06-30 | Murata Mfg Co Ltd | セラミック電子部品 |
JP2004031926A (ja) * | 2002-06-27 | 2004-01-29 | Murata Mfg Co Ltd | 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路 |
-
2007
- 2007-03-14 JP JP2007065562A patent/JP4814129B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182879A (ja) * | 1998-12-14 | 2000-06-30 | Murata Mfg Co Ltd | セラミック電子部品 |
JP2004031926A (ja) * | 2002-06-27 | 2004-01-29 | Murata Mfg Co Ltd | 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128285B2 (en) | 2012-07-24 | 2018-11-13 | Sony Corporation | Imaging element, electronic device, and information processing device |
JP2019096677A (ja) * | 2017-11-20 | 2019-06-20 | Tdk株式会社 | 電子部品内蔵構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP4814129B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4838068B2 (ja) | 配線基板 | |
JP5129645B2 (ja) | 部品内蔵配線基板の製造方法 | |
US7932471B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
JP4954824B2 (ja) | 部品内蔵配線基板、配線基板内蔵用コンデンサ | |
JP4405477B2 (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
JP5179856B2 (ja) | 配線基板内蔵用部品及びその製造方法、配線基板 | |
WO2015083345A1 (ja) | 部品内蔵配線基板及びその製造方法 | |
JP2007318090A (ja) | 配線基板の製造方法 | |
JP2009105344A (ja) | 板状部品内蔵配線基板及びその製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5020671B2 (ja) | コンデンサ内蔵配線基板 | |
JP5078759B2 (ja) | 配線基板内蔵用電子部品及び配線基板 | |
JP2007318089A (ja) | 配線基板 | |
JP5512558B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5202878B2 (ja) | 配線基板 | |
JP4405478B2 (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP2009147177A (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
JP4668822B2 (ja) | 配線基板の製造方法 | |
JP5122846B2 (ja) | コンデンサ内蔵配線基板 | |
JP2015141953A (ja) | 部品内蔵配線基板及びその製造方法 | |
JP4795860B2 (ja) | コンデンサ、配線基板 | |
JP4880485B2 (ja) | コンデンサ、配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4814129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |