[go: up one dir, main page]

JP2008227251A - 絶縁ゲート型トランジスタ - Google Patents

絶縁ゲート型トランジスタ Download PDF

Info

Publication number
JP2008227251A
JP2008227251A JP2007064995A JP2007064995A JP2008227251A JP 2008227251 A JP2008227251 A JP 2008227251A JP 2007064995 A JP2007064995 A JP 2007064995A JP 2007064995 A JP2007064995 A JP 2007064995A JP 2008227251 A JP2008227251 A JP 2008227251A
Authority
JP
Japan
Prior art keywords
trench
layer
conductivity type
source
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007064995A
Other languages
English (en)
Inventor
Shunsuke Sakamoto
俊介 坂本
Eisuke Suekawa
英介 末川
Tetsujiro Tsunoda
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007064995A priority Critical patent/JP2008227251A/ja
Priority to US11/843,301 priority patent/US7675113B2/en
Priority to DE102007057222A priority patent/DE102007057222B4/de
Priority to KR1020070123240A priority patent/KR100935165B1/ko
Publication of JP2008227251A publication Critical patent/JP2008227251A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】短絡モード時の電流ばらつきや破壊耐量の低下を抑制することができる絶縁ゲート型トランジスタを得る。
【解決手段】半導体基板１１の第１主面に第１導電型の電荷蓄積層１２が形成されている。電荷蓄積層１２上に第２導電型のベース層１３が形成されている。ベース層１３及び電荷蓄積層１２を貫通するトレンチ１４の内部に、絶縁膜１５を介してトレンチゲート電極１６が埋め込まれている。トレンチ１４の両側にダミートレンチゲート電極１９が形成されている。トレンチ１４の側壁に接するようにベース層１３の表面に第１導電型のソース層２１が選択的に形成されている。ソース層２１はトレンチ１４の長手方向に離散的に並んでいる。ベース層１３の表面において、トレンチ１４の長手方向に並んだソース層２１同士の間に第２導電型のコンタクト層２２が形成されている。第２導電型のコレクタ層２４が半導体基板１１の第２主面に形成されている。
【選択図】図１

Description

本発明は、インバータ装置等を構成する絶縁ゲート型トランジスタに関し、特に短絡モード時の電流ばらつきや破壊耐量の低下を抑制することができる絶縁ゲート型トランジスタに関するものである。
トレンチゲート構造の絶縁ゲート型トランジスタ（ＩＧＢＴ）において、短絡モード時の電流低減及び破壊を防ぐために、ダミートレンチを設けてチャネルが形成されない領域を設けている品種がある（例えば、特許文献１参照）。
図４は、従来の絶縁ゲート型トランジスタを示す上面図である。トレンチ１４の両側にダミートレンチ１７が形成されている。トレンチ１４の側壁に接するようにｐ型のベース層１３の表面にｎ型のソース層２１が選択的に形成されている。ベース層１３の表面においてトレンチ１４とダミートレンチ１７との間にｐ＋型のコンタクト層２２が形成されている。
特開２００２−１６２５２号公報
従来の絶縁ゲート型トランジスタでは、コンタクト層２２とトレンチ１４との間の領域にソース層２１が存在していた。そして、この領域がソースバラスト抵抗２７となっていた。しかし、ソース形成工程とトレンチ形成工程のパターン加工精度により、ソースバラスト抵抗２７の抵抗値にばらつきが発生していた。これにより、短絡モード時の電流ばらつきや破壊耐量の低下を引き起こすという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、短絡モード時の電流ばらつきや破壊耐量の低下を抑制することができる絶縁ゲート型トランジスタを得るものである。
本発明に係る絶縁ゲート型トランジスタは、第１及び第２主面を有する第１導電型の半導体基板と、半導体基板の第１主面に形成された第１導電型の電荷蓄積層と、電荷蓄積層上に形成された第２導電型のベース層と、ベース層及び電荷蓄積層を貫通するトレンチの内部に絶縁膜を介して埋め込まれたトレンチゲート電極と、トレンチの両側に配置されてベース層及び電荷蓄積層を貫通するダミートレンチの内部に絶縁膜を介して埋め込まれ、トレンチゲート電極とは電気的に非接続であるダミートレンチゲート電極と、トレンチの側壁に接するようにベース層の表面に選択的に形成され、トレンチの長手方向に離散的に並んだ第１導電型のソース層と、ベース層の表面において、トレンチの長手方向に並んだソース層同士の間に形成された第２導電型のコンタクト層と、半導体基板の第２主面に形成された第２導電型のコレクタ層と、ソース層及びコンタクト層に接続されたエミッタ電極と、コレクタ層に接続されたコレクタ電極とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、短絡モード時の電流ばらつきや破壊耐量の低下を抑制することができる。
実施の形態１．
図１は、本発明の実施の形態１に係る絶縁ゲート型トランジスタを示す上面図であり、図２は図１のＡ−Ａ´における断面図である。
ｎ−型の半導体基板１１の上面（第１主面）に、ｎ型の電荷蓄積層１２が形成されている。電荷蓄積層１２上にｐ型のベース層１３が形成されている。
ベース層１３及び電荷蓄積層１２を貫通するようにストライプ状のトレンチ１４が複数個、平行に形成されている。このトレンチ１４の内部に絶縁膜１５を介してトレンチゲート電極１６が埋め込まれている。トレンチ１４の両側に、ベース層１３及び電荷蓄積層１２を貫通するようにストライプ状のダミートレンチ１７が平行に形成されている。このダミートレンチ１７の内部に絶縁膜１８を介してダミートレンチゲート電極１９が埋め込まれている。ダミートレンチゲート電極１９は、トレンチゲート電極１６とは電気的に非接続である。トレンチゲート電極１６及びダミートレンチゲート電極１９上には絶縁膜２０が形成されている。
トレンチ１４の側壁に接するようにベース層１３の表面にｎ＋型のソース層２１が選択的に形成されている。ソース層２１はトレンチ１４の長手方向に離散的に並んでいる。ベース層１３の表面において、トレンチ１４の長手方向に並んだソース層２１同士の間にｐ＋型のコンタクト層２２が形成されている。
半導体基板１１の下面（第２主面）に、ｎ＋型のバッファ層２３が形成されている。バッファ層２３の下にｐ＋型のコレクタ層２４が形成されている。エミッタ電極２５がソース層２１及びコンタクト層２２に接続され、コレクタ電極２６がコレクタ層２４に接続されている。
上記のように、本実施の形態に係る絶縁ゲート型トランジスタは、ｐ型のベース層１３の下にキャリア蓄積のためにｎ型の電荷蓄積層１２を形成したキャリア蓄積型トレンチＩＧＢＴである。従来のトレンチＩＧＢＴでは正孔密度がエミッタ側に近付くにつれて減少していたのに対し、このキャリア蓄積型トレンチＩＧＢＴでは、エミッタ側でも高い正孔濃度が保てるためオン電圧（飽和電圧）も減少する。その結果、飽和電圧とターン・オフ・エネルギーのトレードオフの関係も改善することができる。
また、ｎ＋型のソース層２１とｐ＋型のコンタクト層２２はトレンチ１４の長手方向に交互に形成されているため、ｎ＋型のソース層２１とｐ型のベース層１３とはエミッタ電極２５によってチャネル幅方向で短絡する。これにより、ｎ型のソース層２１、ｐ型のベース層１３、ｎ型の半導体基板１１及びｐ型のコレクタ層２４で構成されたｎｐｎｐサイリスタのラッチアップを防止することができる。
また、本実施の形態では、ソース層２１をトレンチ１４の長手方向に離散的に並べている。従って、コンタクト層２２とトレンチ１４との間の領域にソース層２１が存在しない。即ち、パターン加工精度によって抵抗値がばらつくソースバラスト抵抗が存在しない。これにより、短絡モード時の電流ばらつきや破壊耐量の低下を抑制することができる。
ここで、通電能力と短絡電流のトレードオフにより最適なソース層２１のパターンを選定する必要がある。そこで、トレンチ１４の長手方向に並んだソース層２１同士の間隔Ｗｇａｔｅに対するトレンチ１４の長手方向におけるソース層２１の幅（チャネル幅）Ｗｃｈの比率（Ｗｃｈ／Ｗｇａｔｅ）が１／２〜１／１０となるように、ソース層２１のパターンを形成するのが好ましい。これにより、短絡電流ばらつき及び破壊耐量低下を抑制することができる。
また、ダミートレンチゲート電極１９をエミッタ電極２５と同電位（ＧＮＤ）とするのが好ましい。これにより、ゲート容量を低減することができる。
また、ソース層２１の幅Ｗｃｈを１．０μｍ以上とするのが好ましい。これにより、ソース層２１形成時のパターン加工精度が±０．２μｍの場合、ソース層２１の幅Ｗｃｈのばらつきによる短絡電流ばらつきを２０％以内に抑制することができる。従って、短絡電流ばらつきを抑制しつつ、最適なソース層２１のパターンを選定することができる。
実施の形態２．
図３は、本発明の実施の形態２に係る絶縁ゲート型トランジスタを示す上面図である。図示のように、ソース層２１は部分的な切り欠きを有する。その他の構成は実施の形態１と同様である。これにより、ソース層２１下のベース層１３の抵抗を低減することができる。従って、絶縁ゲート型トランジスタの寄生トランジスタによるラッチアップを抑制し、破壊耐量低下を抑制することができる。
本発明の実施の形態１に係る絶縁ゲート型トランジスタを示す上面図である。 図１のＡ−Ａ´における断面図である。 本発明の実施の形態２に係る絶縁ゲート型トランジスタを示す上面図である。 従来の絶縁ゲート型トランジスタを示す上面図である。
符号の説明
１１ 半導体基板
１２ 電荷蓄積層
１３ ベース層
１４ トレンチ
１５ 絶縁膜
１６ トレンチゲート電極
１７ ダミートレンチ
１８，２０ 絶縁膜
１９ ダミートレンチゲート電極
２１ ソース層
２２ コンタクト層
２４ コレクタ層
２５ エミッタ電極
２６ コレクタ電極

Claims (5)

  1. 第１及び第２主面を有する第１導電型の半導体基板と、
    前記半導体基板の第１主面に形成された第１導電型の電荷蓄積層と、
    前記電荷蓄積層上に形成された第２導電型のベース層と、
    前記ベース層及び前記電荷蓄積層を貫通するストライプ状のトレンチの内部に絶縁膜を介して埋め込まれたトレンチゲート電極と、
    前記トレンチの両側に配置されて前記ベース層及び前記電荷蓄積層を貫通するストライプ状のダミートレンチの内部に絶縁膜を介して埋め込まれ、前記トレンチゲート電極とは電気的に非接続であるダミートレンチゲート電極と、
    前記トレンチの側壁に接するように前記ベース層の表面に選択的に形成され、前記トレンチの長手方向に離散的に並んだ第１導電型のソース層と、
    前記ベース層の表面において、前記トレンチの長手方向に並んだ前記ソース層同士の間に形成された第２導電型のコンタクト層と、
    前記半導体基板の第２主面に形成された第２導電型のコレクタ層と、
    前記ソース層及び前記コンタクト層に接続されたエミッタ電極と、
    前記コレクタ層に接続されたコレクタ電極とを有する絶縁ゲート型トランジスタ。
  2. 前記トレンチの長手方向に並んだ前記ソース層同士の間隔に対する前記トレンチの長手方向における前記ソース層の幅の比率が１／２〜１／１０であることを特徴とする請求項１に記載の絶縁ゲート型トランジスタ。
  3. 前記ダミートレンチゲート電極は、前記エミッタ電極と同電位であることを特徴とする請求項１又は２に記載の絶縁ゲート型トランジスタ。
  4. 前記トレンチの長手方向における前記ソース層の幅は１．０μｍ以上であることを特徴とする請求項１〜３の何れか１項に記載の絶縁ゲート型トランジスタ。
  5. 前記ソース層は部分的な切り欠きを有することを特徴とする請求項１〜４の何れか１項に記載の絶縁ゲート型トランジスタ。


JP2007064995A 2007-03-14 2007-03-14 絶縁ゲート型トランジスタ Pending JP2008227251A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007064995A JP2008227251A (ja) 2007-03-14 2007-03-14 絶縁ゲート型トランジスタ
US11/843,301 US7675113B2 (en) 2007-03-14 2007-08-22 Insulated gate transistor
DE102007057222A DE102007057222B4 (de) 2007-03-14 2007-11-28 Transistor mit isoliertem Gate
KR1020070123240A KR100935165B1 (ko) 2007-03-14 2007-11-30 절연 게이트형 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007064995A JP2008227251A (ja) 2007-03-14 2007-03-14 絶縁ゲート型トランジスタ

Publications (1)

Publication Number Publication Date
JP2008227251A true JP2008227251A (ja) 2008-09-25

Family

ID=39713294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007064995A Pending JP2008227251A (ja) 2007-03-14 2007-03-14 絶縁ゲート型トランジスタ

Country Status (4)

Country Link
US (1) US7675113B2 (ja)
JP (1) JP2008227251A (ja)
KR (1) KR100935165B1 (ja)
DE (1) DE102007057222B4 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114321A (ja) * 2010-11-26 2012-06-14 Mitsubishi Electric Corp 半導体装置
US8604544B2 (en) 2010-03-24 2013-12-10 Kabushiki Kaisha Toshiba Semiconductor device
JP2016082167A (ja) * 2014-10-21 2016-05-16 株式会社デンソー 半導体装置
JP2017147300A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
CN109524396A (zh) * 2017-09-20 2019-03-26 株式会社东芝 半导体装置
US11282949B2 (en) 2020-03-19 2022-03-22 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP2022051189A (ja) * 2020-09-18 2022-03-31 株式会社東芝 半導体装置およびその制御方法
JP2022059083A (ja) * 2017-05-16 2022-04-12 富士電機株式会社 半導体装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785946B2 (en) * 2007-09-25 2010-08-31 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
JP4256901B1 (ja) * 2007-12-21 2009-04-22 株式会社豊田中央研究所 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
WO2014125583A1 (ja) 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
CN103956379B (zh) * 2014-05-09 2017-01-04 常州中明半导体技术有限公司 具有优化嵌入原胞结构的cstbt器件
CN104157684B (zh) * 2014-08-25 2017-02-08 株洲南车时代电气股份有限公司 一种沟槽栅igbt芯片
KR101955055B1 (ko) 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
WO2016113865A1 (ja) * 2015-01-14 2016-07-21 三菱電機株式会社 半導体装置及びその製造方法
US9634131B2 (en) * 2015-02-05 2017-04-25 Changzhou ZhongMin Semi-Tech Co. Ltd. Insulated gate bipolar device
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
CN105390537B (zh) * 2015-11-10 2018-12-21 株洲南车时代电气股份有限公司 一种沟槽栅igbt及其制作方法
CN105226090B (zh) 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
CN105304697B (zh) * 2015-11-10 2019-02-15 株洲南车时代电气股份有限公司 一种igbt芯片及其制作方法
CN108292676B (zh) * 2015-12-07 2020-11-13 三菱电机株式会社 碳化硅半导体装置
CN107851666B (zh) * 2016-02-15 2021-11-23 富士电机株式会社 半导体装置
KR101836256B1 (ko) 2016-06-24 2018-03-08 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6624300B2 (ja) * 2016-10-17 2019-12-25 富士電機株式会社 半導体装置
WO2018092787A1 (ja) * 2016-11-17 2018-05-24 富士電機株式会社 半導体装置
CN106783951B (zh) * 2016-12-23 2020-03-24 株洲中车时代电气股份有限公司 一种半导体器件及其形成方法
JP6645594B2 (ja) * 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
US10388726B2 (en) * 2017-10-24 2019-08-20 Semiconductor Components Industries, Llc Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
CN109192771B (zh) * 2018-08-29 2020-06-30 电子科技大学 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN110504305B (zh) * 2019-08-06 2021-02-05 电子科技大学 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
CN113054009B (zh) * 2019-12-27 2024-02-23 株洲中车时代半导体有限公司 一种沟槽igbt芯片
JP7459703B2 (ja) * 2020-07-15 2024-04-02 富士電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2000106434A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 高耐圧半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
WO2002058160A1 (en) * 2001-01-19 2002-07-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP2004153112A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
JP2006203550A (ja) * 2005-01-20 2006-08-03 Hitachi Kokusai Electric Inc 無線基地局装置
JP2006253636A (ja) * 2005-02-10 2006-09-21 Sanken Electric Co Ltd 半導体素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP3344381B2 (ja) * 1999-08-23 2002-11-11 日本電気株式会社 半導体装置及びその製造方法
JP2002016252A (ja) 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
KR100830982B1 (ko) 2004-05-12 2008-05-20 도요다 지도샤 가부시끼가이샤 Ｉｇｂｔ
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5040240B2 (ja) * 2006-09-29 2012-10-03 三菱電機株式会社 絶縁ゲート型半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2000106434A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 高耐圧半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
WO2002058160A1 (en) * 2001-01-19 2002-07-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP2004153112A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
JP2006203550A (ja) * 2005-01-20 2006-08-03 Hitachi Kokusai Electric Inc 無線基地局装置
JP2006253636A (ja) * 2005-02-10 2006-09-21 Sanken Electric Co Ltd 半導体素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604544B2 (en) 2010-03-24 2013-12-10 Kabushiki Kaisha Toshiba Semiconductor device
US9299695B2 (en) 2010-03-24 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor device
JP2012114321A (ja) * 2010-11-26 2012-06-14 Mitsubishi Electric Corp 半導体装置
JP2016082167A (ja) * 2014-10-21 2016-05-16 株式会社デンソー 半導体装置
JP2017147300A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
JP2022059083A (ja) * 2017-05-16 2022-04-12 富士電機株式会社 半導体装置
JP7435645B2 (ja) 2017-05-16 2024-02-21 富士電機株式会社 半導体装置
CN109524396A (zh) * 2017-09-20 2019-03-26 株式会社东芝 半导体装置
US11282949B2 (en) 2020-03-19 2022-03-22 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP2022051189A (ja) * 2020-09-18 2022-03-31 株式会社東芝 半導体装置およびその制御方法
JP7320910B2 (ja) 2020-09-18 2023-08-04 株式会社東芝 半導体装置およびその制御方法

Also Published As

Publication number Publication date
DE102007057222B4 (de) 2012-05-31
US7675113B2 (en) 2010-03-09
KR100935165B1 (ko) 2010-01-06
DE102007057222A1 (de) 2008-09-25
US20080224207A1 (en) 2008-09-18
KR20080086963A (ko) 2008-09-29

Similar Documents

Publication Publication Date Title
JP2008227251A (ja) 絶縁ゲート型トランジスタ
CN101499473B (zh) 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管
CN104871312B (zh) 半导体装置
US20150091055A1 (en) Semiconductor device
CN102403339A (zh) 半导体装置
JP2002016252A (ja) 絶縁ゲート型半導体素子
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP5821320B2 (ja) ダイオード
WO2017199679A1 (ja) 半導体装置
JP2014060362A (ja) 半導体装置
US10923578B2 (en) Semiconductor device comprising a barrier region
JP6471508B2 (ja) 半導体装置
JP2013026534A (ja) 半導体装置
CN105027289A (zh) 半导体装置
JP5487956B2 (ja) 半導体装置
US20060237786A1 (en) Power semiconductor device
WO2021220965A1 (ja) 半導体装置
US10553710B2 (en) Semiconductor device
CN103296073A (zh) 绝缘栅型双极晶体管
JP2005327806A (ja) 絶縁ゲート型バイポーラトランジスタ
US20140159104A1 (en) Semiconductor device
CN103872116A (zh) 功率半导体设备
JP2013069871A (ja) 半導体装置
KR101397784B1 (ko) 절연 게이트형 바이폴라 트랜지스터
CN106486540A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402