[go: up one dir, main page]

JP2008192658A - Circuit board, its production process and process for producing conduction board - Google Patents

Circuit board, its production process and process for producing conduction board Download PDF

Info

Publication number
JP2008192658A
JP2008192658A JP2007022499A JP2007022499A JP2008192658A JP 2008192658 A JP2008192658 A JP 2008192658A JP 2007022499 A JP2007022499 A JP 2007022499A JP 2007022499 A JP2007022499 A JP 2007022499A JP 2008192658 A JP2008192658 A JP 2008192658A
Authority
JP
Japan
Prior art keywords
conductive
substrate
lands
board
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007022499A
Other languages
Japanese (ja)
Inventor
Nobuki Kokubo
信樹 小窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Instruments Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP2007022499A priority Critical patent/JP2008192658A/en
Publication of JP2008192658A publication Critical patent/JP2008192658A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board which can enhance efficiency in conduction work of lands as compared with prior art. <P>SOLUTION: A flexible circuit board comprises a main board 52 having a plurality of lands to be conducted mutually, and conduction boards 54 and 55 for conducting the plurality of lands of the main board 52. The conduction board 54 has a plurality of lands provided at the positions corresponding to the plurality of lands of the main board 52 to conduct mutually, and an edge 54h having a shape along the contour of the main board 52. The conduction board 55 has a plurality of lands provided at the positions corresponding to the plurality of lands of the main board 52 to conduct mutually, and an edge 55e having a shape along the contour of a chip resistor 56 arranged on the main board 52. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、被導通基板の複数のランド同士を導通用基板によって導通させた回路基板と、回路基板の製造方法と、導通用基板の製造方法とに関する。   The present invention relates to a circuit board in which a plurality of lands of a conductive substrate are made conductive by a conductive substrate, a circuit board manufacturing method, and a conductive substrate manufacturing method.

CD(Compact Disk)やDVD(Digital Versatile Disk)などの光記録ディスクの再生、記録等に用いられる光ヘッド装置では、発光素子と、信号検出用受光素子と、発光素子から光記録ディスクに向かう光路及び光記録ディスクから信号検出用受光素子に向かう光路を構成する光学系とが装置フレームに搭載されている(例えば、特許文献1参照。)。   In an optical head device used for reproducing or recording an optical recording disk such as a CD (Compact Disk) or a DVD (Digital Versatile Disk), a light emitting element, a signal detecting light receiving element, and an optical path from the light emitting element to the optical recording disk And an optical system that forms an optical path from the optical recording disk to the light receiving element for signal detection is mounted on the apparatus frame (see, for example, Patent Document 1).

このような光ヘッド装置において、発光素子、信号検出用受光素子、モニタ用受光素子、発光素子に対する駆動回路などに対する給電は共通のプリント回路基板によって行われるため、プリント回路基板には一方の面に多数の配線が形成されている。また、プリント回路基板に形成された多数の配線には、互いに導通させておく配線が含まれていることが多く、このような場合には、従来、短絡させるべき配線の各々にランドを形成しておき、これらのランド同士を0Ωのチップ抵抗によって導通させる方法が採用されている。   In such an optical head device, power is supplied to a light emitting element, a signal detecting light receiving element, a monitor light receiving element, a driving circuit for the light emitting element, etc. by a common printed circuit board. A large number of wirings are formed. In many cases, a large number of wirings formed on a printed circuit board include wirings that are electrically connected to each other. In such a case, conventionally, a land is formed on each wiring to be short-circuited. A method is adopted in which these lands are connected to each other by a chip resistance of 0Ω.

しかしながら、ランド同士を0Ωのチップ抵抗によって導通させる方法においては、ランド同士の間隔が長すぎると配線することができないという問題がある。   However, in the method of making lands conductive with a chip resistance of 0Ω, there is a problem that wiring cannot be performed if the distance between lands is too long.

そこで、ランド同士をリード線やマグネットワイヤによって導通させる方法が採用されている。
特開2002−8250号公報
Therefore, a method is adopted in which the lands are connected to each other by a lead wire or a magnet wire.
JP 2002-8250 A

しかしながら、ランド同士をリード線やマグネットワイヤによって導通させる方法においては、ランド同士の間隔が短すぎると短いリード線やマグネットワイヤの取り扱いが難しくなるので、ハンダ付けが困難であるという問題がある。   However, in the method of making lands conductive by lead wires or magnet wires, if the distance between the lands is too short, handling of short lead wires or magnet wires becomes difficult, so that there is a problem that soldering is difficult.

本発明は、従来の問題を解決するためになされたもので、ランド同士の導通作業の効率を従来より向上することができる回路基板を提供することを目的とする。   The present invention has been made to solve the conventional problems, and an object of the present invention is to provide a circuit board capable of improving the efficiency of conduction work between lands.

本発明の回路基板は、互いに導通させられるためのランドである複数の被導通ランドを有する基板である被導通基板と、複数の前記被導通ランド同士を導通させるための基板である導通用基板とを備え、前記導通用基板は、複数の前記被導通ランドに対応する位置にそれぞれ設けられたランドであって互いに導通した複数の導通用ランドと、前記被導通基板の外形又は前記被導通基板に配設された電子部品の外形に沿った形状の縁部である沿縁部とを有し、該沿縁部が前記被導通基板の外形又は前記被導通基板に配設された電子部品の外形の少なくともその近傍に配設されていることを特徴とする。   The circuit board according to the present invention includes a conductive substrate that is a substrate having a plurality of conductive lands that are lands that are electrically connected to each other, and a conductive substrate that is a substrate for connecting the plurality of conductive lands to each other. The conductive substrate is a land provided at a position corresponding to the plurality of conductive lands, and a plurality of conductive lands that are electrically connected to each other, and an outline of the conductive substrate or the conductive substrate And an edge part that is an edge part of the shape along the outer shape of the arranged electronic component, and the edge part is an outer shape of the conductive substrate or an outer shape of the electronic component arranged on the conductive substrate. It is characterized by being arranged at least in the vicinity thereof.

この構成により、本発明の導通用基板は、前記被導通基板の外形又は前記被導通基板に配設された電子部品の外形に沿った形状の縁部である沿縁部を有し、該沿縁部が前記被導通基板の外形又は前記被導通基板に配設された電子部品の外形の少なくともその近傍に配設されている。故に、被導通基板の外形又は電子部品の外形に沿縁部の形状を沿わせて被導通基板に対する導通用基板の位置を合わせることができるので、被導通基板に対する導通用基板の位置決めの精度及び作業効率を従来より向上することができる。本発明の回路基板は、被導通基板に対する導通用基板の位置決めの作業効率を従来より向上することができるので、被導通ランド同士の導通作業の効率を従来より向上することができる。   With this configuration, the conductive substrate of the present invention has an edge portion that is an edge portion of a shape along the outer shape of the conductive substrate or the outer shape of the electronic component disposed on the conductive substrate. The edge portion is disposed at least in the vicinity of the outer shape of the conductive substrate or the outer shape of the electronic component disposed on the conductive substrate. Therefore, the position of the conductive substrate relative to the conductive substrate can be aligned with the outer shape of the conductive substrate or the outer shape of the electronic component so that the position of the conductive substrate relative to the conductive substrate can be adjusted. The work efficiency can be improved as compared with the prior art. Since the circuit board of the present invention can improve the work efficiency of positioning the conductive board with respect to the conductive board, it can improve the efficiency of the conductive work between the conductive lands.

また、本発明の導通用基板の前記沿縁部の形状は、互いに同一面上にない複数の平面を含んで形成されていることが好ましい。   Moreover, it is preferable that the shape of the said edge part of the board | substrate for conduction | electrical_connection of this invention is formed including the several plane which is not mutually on the same surface.

この構成により、本発明の回路基板は、被導通基板に対する導通用基板の位置決めが2方向以上で行われるので、1方向のみで位置決めが行われる場合と比較して、位置決めの精度及び作業効率を向上することができる。   With this configuration, the circuit board of the present invention positions the conductive substrate with respect to the conductive substrate in two or more directions, so that the positioning accuracy and work efficiency are improved compared to the case where the positioning is performed in only one direction. Can be improved.

本発明の回路基板の製造方法は、前記被導通基板の外形又は前記電子部品の外形に前記沿縁部の形状を沿わせて前記被導通基板に対する前記導通用基板の位置を合わせることを特徴とする。   The circuit board manufacturing method of the present invention is characterized in that the position of the conductive substrate is aligned with the conductive substrate by aligning the shape of the edge portion with the external shape of the conductive substrate or the external shape of the electronic component. To do.

この構成により、本発明の回路基板は、被導通基板に対する導通用基板の位置決めの精度及び作業効率を従来より向上することができる。本発明の回路基板は、被導通基板に対する導通用基板の位置決めの作業効率を従来より向上することができるので、被導通ランド同士の導通作業の効率を従来より向上することができる。   With this configuration, the circuit board according to the present invention can improve the positioning accuracy and working efficiency of the conductive substrate with respect to the conductive substrate as compared with the related art. Since the circuit board of the present invention can improve the work efficiency of positioning the conductive board with respect to the conductive board, it can improve the efficiency of the conductive work between the conductive lands.

本発明の回路基板の導通用基板の製造方法は、2枚分の前記導通用基板のパターンが点対称に配置された基板であるユニット基板を形成した後、前記ユニット基板を切断によって2枚の前記導通用基板に分離することを特徴とする。   According to the method of manufacturing a circuit board for conducting a circuit board of the present invention, a unit board, which is a board in which two conductive board patterns are arranged symmetrically, is formed, and then the unit board is cut into two sheets. It isolate | separates into the said board | substrate for conduction | electrical_connection, It is characterized by the above-mentioned.

この構成により、本発明の回路基板の導通用基板は、例えばユニット基板を切断する機械の設定ミスなどの不具合によってユニット基板の切断箇所がずれてしまっても、1枚のユニット基板から少なくとも1枚の導通用基板を得ることができる。   With this configuration, the circuit board according to the present invention has at least one conductive board, even if the cutting position of the unit board is shifted due to, for example, a setting error of a machine that cuts the unit board. A conductive substrate can be obtained.

本発明によれば、ランド同士の導通作業の効率を従来より向上することができる回路基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the circuit board which can improve the efficiency of the conduction | electrical_connection operation | work between lands can be provided.

以下、本発明の一実施の形態について、図面を用いて説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

まず、本実施の形態に係る光ヘッド装置の構成について説明する。   First, the configuration of the optical head device according to the present embodiment will be described.

図1から図3までに示すように、本実施の形態に係る光ヘッド装置10は、波長が650nm帯のレーザ光と、波長が780nm帯のレーザ光とを用いて図示していないCD系ディスクやDVD系ディスクなどの光記録ディスクに対する情報の記録及び再生が可能な2波長光ヘッド装置である。   As shown in FIGS. 1 to 3, the optical head device 10 according to the present embodiment is a CD-based disk (not shown) using a laser beam having a wavelength of 650 nm and a laser beam having a wavelength of 780 nm. And a two-wavelength optical head device capable of recording and reproducing information with respect to an optical recording disk such as a DVD-based disk.

光ヘッド装置10は、マグネシウムや亜鉛などのダイカスト品からなる金属製の装置フレーム11と、装置フレーム11に搭載された各種の部品を覆う金属カバー12、13と、波長が650nm帯のレーザ光を出射するAlGaInP系の半導体レーザを備えたレーザ光源装置21と、波長が780nm帯のレーザ光を出射するAlGaAs系の半導体レーザを備えたレーザ光源装置22と、レーザ光源装置21及びレーザ光源装置22によって出射されたレーザ光を受光するためのモニタ用受光素子23と、光記録ディスクの記録面で反射されたレーザ光を受光するための信号検出用受光素子24と、レーザ光源装置21及びレーザ光源装置22を駆動するための駆動用IC(Integrated Circuit)25(図4参照。)と、レーザ光源装置21及びレーザ光源装置22によって出射されたレーザ光を光記録ディスクの記録面に収束させる対物レンズ31を有した光学系30と、装置フレーム11に搭載されて対物レンズ31のトラッキング方向及びフォーカシング方向の位置をサーボ制御するための対物レンズ駆動機構40と、レーザ光源装置21、レーザ光源装置22、モニタ用受光素子23、信号検出用受光素子24、駆動用IC25及び対物レンズ駆動機構40と電気的に接続された回路基板としてのフレキシブル回路基板50とを備えている。   The optical head device 10 includes a metal device frame 11 made of a die-cast product such as magnesium or zinc, metal covers 12 and 13 covering various components mounted on the device frame 11, and laser light having a wavelength of 650 nm. A laser light source device 21 that includes an emitting AlGaInP semiconductor laser, a laser light source device 22 that includes an AlGaAs semiconductor laser that emits laser light having a wavelength of 780 nm, and the laser light source device 21 and the laser light source device 22. Monitor light receiving element 23 for receiving the emitted laser light, signal detection light receiving element 24 for receiving the laser light reflected by the recording surface of the optical recording disk, laser light source device 21 and laser light source device Driving IC (Integrated Circuit) 25 for driving 22 (see FIG. 4). And an optical system 30 having an objective lens 31 for converging the laser light emitted by the laser light source device 21 and the laser light source device 22 on the recording surface of the optical recording disk, and tracking of the objective lens 31 mounted on the device frame 11. Objective lens driving mechanism 40 for servo-controlling the position in the direction and the focusing direction, laser light source device 21, laser light source device 22, light receiving element 23 for monitoring, light receiving element 24 for signal detection, driving IC 25, and objective lens driving mechanism 40 and a flexible circuit board 50 as a circuit board electrically connected to the circuit board 40.

装置フレーム11は、光記録ディスクを駆動する図示していないディスク駆動装置のガイド軸や送りねじ軸が係合する軸受11a及び軸受11bと、金属カバー12の位置決め用の突起11cと、金属カバー12を留めるための爪11dとを備えている。   The apparatus frame 11 includes a bearing 11a and a bearing 11b that engage with a guide shaft and a feed screw shaft (not shown) for driving an optical recording disk, a positioning projection 11c for the metal cover 12, and a metal cover 12. And a claw 11d for fastening the head.

金属カバー12は、装置フレーム11の突起11cに嵌まる穴部12aと、装置フレーム11の爪11dに係合する溝部12bとを備えている。   The metal cover 12 includes a hole 12 a that fits into the protrusion 11 c of the device frame 11 and a groove 12 b that engages with the claw 11 d of the device frame 11.

金属カバー13は、対物レンズ31から出射されるレーザ光を通過させる穴部13aを有しおり、対物レンズ駆動機構40を覆っている。   The metal cover 13 has a hole 13 a through which the laser light emitted from the objective lens 31 passes and covers the objective lens driving mechanism 40.

レーザ光源装置21、レーザ光源装置22、モニタ用受光素子23は、装置フレーム11に搭載されており、金属カバー12によって覆われている。   The laser light source device 21, the laser light source device 22, and the monitor light receiving element 23 are mounted on the device frame 11 and covered with a metal cover 12.

駆動用IC25は、フレキシブル回路基板50に搭載されている。   The driving IC 25 is mounted on the flexible circuit board 50.

光学系30は、レーザ光源装置21から出射されたレーザ光を透過しレーザ光源装置22から出射されたレーザ光を反射する光路合成用の偏光プリズム32と、レーザ光源装置21及び偏光プリズム32の間に配置されて1/2波長板が一体に構成された回折素子33と、レーザ光源装置22及び偏光プリズム32の間に配置された回折素子34及びリレーレンズ35と、モニタ用受光素子23及び偏光プリズム32の間に配置されて偏光プリズム32から出射されたレーザ光を部分反射するハーフミラー36と、信号検出用受光素子24及びハーフミラー36の間に配置されて信号検出用受光素子24に入射するレーザ光に非点収差を付与するための図示していないセンサレンズと、偏光プリズム32から出射されてハーフミラー36によって反射されたレーザ光に1/4波長の位相差を生じさせる1/4波長板37と、1/4波長板37を透過したレーザ光を平行光にするコリメートレンズ38と、コリメートレンズ38によって平行光にされたレーザ光を光記録ディスクに向けて立ち上げる立ち上げミラー39とを有している。   The optical system 30 transmits the laser light emitted from the laser light source device 21 and reflects the laser light emitted from the laser light source device 22, and an optical path combining polarizing prism 32, and between the laser light source device 21 and the polarizing prism 32. Diffractive element 33 in which a half-wave plate is integrally formed, diffractive element 34 and relay lens 35 disposed between laser light source device 22 and polarizing prism 32, monitor light receiving element 23 and polarized light A half mirror 36 that is disposed between the prisms 32 and partially reflects the laser light emitted from the polarizing prism 32, and is disposed between the signal detection light receiving element 24 and the half mirror 36 and is incident on the signal detection light receiving element 24. A sensor lens (not shown) for giving astigmatism to the laser beam to be emitted, and a half mirror 36 emitted from the polarizing prism 32. A quarter-wave plate 37 that causes a quarter-wave phase difference in the reflected laser light, a collimator lens 38 that converts the laser light transmitted through the quarter-wave plate 37 into parallel light, and a collimator lens 38. A rising mirror 39 is provided for raising the parallel laser light toward the optical recording disk.

偏光プリズム32、回折素子33、回折素子34、リレーレンズ35、ハーフミラー36、センサレンズ、1/4波長板37、コリメートレンズ38及び立ち上げミラー39は、装置フレーム11に搭載されている。偏光プリズム32、回折素子33、回折素子34、リレーレンズ35、ハーフミラー36及び1/4波長板37は、金属カバー12によって覆われている。コリメートレンズ38及び立ち上げミラー39は、対物レンズ駆動機構40によって覆われている。   The polarizing prism 32, the diffractive element 33, the diffractive element 34, the relay lens 35, the half mirror 36, the sensor lens, the ¼ wavelength plate 37, the collimating lens 38 and the rising mirror 39 are mounted on the apparatus frame 11. The polarizing prism 32, the diffraction element 33, the diffraction element 34, the relay lens 35, the half mirror 36, and the quarter wavelength plate 37 are covered with the metal cover 12. The collimating lens 38 and the raising mirror 39 are covered with an objective lens driving mechanism 40.

対物レンズ駆動機構40は、装置フレーム11に固定されたヨーク41と、ヨーク41に取り付けられた駆動マグネット42と、対物レンズ31を保持するレンズホルダ43と、レンズホルダ43に取り付けられて駆動マグネット42とともに磁気駆動回路を構成する図示していない駆動コイルと、レンズホルダ43に連結された複数本のワイヤ44と、ヨーク41に固定されてワイヤ44を介してレンズホルダ43をトラッキング方向及びフォーカシング方向に移動可能に支持するホルダ支持部45とを備えている。なお、対物レンズ駆動機構40は、対物レンズ31のジッタ方向の傾きを調整するチルト制御も可能である。   The objective lens drive mechanism 40 includes a yoke 41 fixed to the apparatus frame 11, a drive magnet 42 attached to the yoke 41, a lens holder 43 that holds the objective lens 31, and a drive magnet 42 attached to the lens holder 43. And a drive coil (not shown) constituting the magnetic drive circuit, a plurality of wires 44 connected to the lens holder 43, and the lens holder 43 fixed to the yoke 41 via the wires 44 in the tracking direction and the focusing direction. And a holder support 45 that is movably supported. Note that the objective lens driving mechanism 40 can also perform tilt control for adjusting the tilt of the objective lens 31 in the jitter direction.

フレキシブル回路基板50は、図4〜図6に示すように、レーザ光源装置21(図2参照。)と電気的に接続される端部50aと、レーザ光源装置22(図2参照。)と電気的に接続される端部50bと、モニタ用受光素子23(図2参照。)と電気的に接続される端部50cと、信号検出用受光素子24(図2参照。)と電気的に接続される端部50dと、駆動用IC25を実装した実装部50eと、対物レンズ駆動機構40(図2参照。)と電気的に接続される端部50f(図2参照。)とを備えており、部分的に折り曲げられて立体的に装置フレーム11(図2参照。)に搭載されて金属カバー12(図2参照。)によって覆われている。また、フレキシブル回路基板50は、端部50a及び端部50bを有するフレキシブル回路基板であるサブ基板51と、端部50c、端部50d及び実装部50eを有してサブ基板51と電気的に接続されたフレキシブル回路基板であるメイン基板52と、端部50fを有してメイン基板52と電気的に接続されたフレキシブル回路基板であるサブ基板53(図2参照。)と、導通用のフレキシブル回路基板である導通用基板54及び導通用基板55と、導通用の電子部品である0Ωのチップ抵抗56を含む各種の電子部品と、導通用基板54及び導通用基板55をメイン基板52に電気的に接続するハンダ57とを備えている。   4 to 6, the flexible circuit board 50 is electrically connected to the laser light source device 21 (see FIG. 2), the end 50a, and the laser light source device 22 (see FIG. 2). End 50b connected electrically, end 50c electrically connected to monitor light receiving element 23 (see FIG. 2), and electrically connected to signal detecting light receiving element 24 (see FIG. 2). And an end 50f (see FIG. 2) electrically connected to the objective lens driving mechanism 40 (see FIG. 2). It is partially bent and mounted three-dimensionally on the apparatus frame 11 (see FIG. 2) and covered with a metal cover 12 (see FIG. 2). The flexible circuit board 50 includes a sub-board 51 that is a flexible circuit board having end portions 50a and 50b, an end portion 50c, an end portion 50d, and a mounting portion 50e, and is electrically connected to the sub-board 51. A main board 52 as a flexible circuit board, a sub board 53 (see FIG. 2) as a flexible circuit board having an end portion 50f and electrically connected to the main board 52, and a flexible circuit for conduction. Various electronic components including a conductive substrate 54 and a conductive substrate 55 that are substrates, and a 0Ω chip resistor 56 that is a conductive electronic component, and the conductive substrate 54 and the conductive substrate 55 are electrically connected to the main substrate 52. And solder 57 connected to the.

図7に示すように、サブ基板51は、ポリイミドからなるベースフィルム51aと、ベースフィルム51aの一方の面側に銅箔によって形成された導電層51bと、ベースフィルム51aに導電層51bを貼り付けた接着剤51cと、導電層51bに対してベースフィルム51aとは反対側に配置されてポリイミドからなる絶縁樹脂層51dと、導電層51bに絶縁樹脂層51dを貼り付けた接着剤51eと、ベースフィルム51aに対して導電層51bとは反対側に配置されて端部50aや端部50bを補強する補強板51fと、ベースフィルム51aに補強板51fを貼り付けた接着剤51gと、ベースフィルム51aに対して導電層51bとは反対側に配置されてメイン基板52(図4参照。)に貼り付けられるための粘着テープ51hと、メイン基板52に粘着テープ51hが貼り付けられるまで粘着テープ51hを保護する剥離紙51iとを備えており、可撓性を有するとともに、折り曲げた際には形状復帰力を発揮するようになっている。また、導電層51bは、絶縁樹脂層51dによって覆われた部分で配線パターンを構成しており、絶縁樹脂層51dによって覆われていない部分でランドを構成している。なお、メイン基板52及びサブ基板53、導通用基板54及び導通用基板55も、サブ基板51と同様な構成である。   As shown in FIG. 7, the sub-board 51 has a base film 51a made of polyimide, a conductive layer 51b formed of copper foil on one surface side of the base film 51a, and a conductive layer 51b attached to the base film 51a. An adhesive 51c, an insulating resin layer 51d made of polyimide disposed on the opposite side of the base film 51a with respect to the conductive layer 51b, an adhesive 51e having the insulating resin layer 51d attached to the conductive layer 51b, and a base A reinforcing plate 51f disposed on the opposite side of the conductive layer 51b to the film 51a to reinforce the end portion 50a and the end portion 50b, an adhesive 51g in which the reinforcing plate 51f is attached to the base film 51a, and a base film 51a In contrast, the adhesive tape 51 is disposed on the opposite side of the conductive layer 51b and is attached to the main substrate 52 (see FIG. 4). And release paper 51i that protects the adhesive tape 51h until the adhesive tape 51h is affixed to the main substrate 52, and has flexibility and exhibits a shape restoring force when folded. ing. The conductive layer 51b forms a wiring pattern at a portion covered with the insulating resin layer 51d, and forms a land at a portion not covered with the insulating resin layer 51d. The main board 52 and the sub board 53, the conduction board 54 and the conduction board 55 have the same configuration as the sub board 51.

例えば、図8に示すように、メイン基板52は、導通用基板54(図6参照。)によって互いに導通されるための被導通ランドとしての2つのランド52aと、導通用基板54によって互いに導通されるための被導通ランドとしての3つのランド52bと、導通用基板54によって互いに導通されるための被導通ランドとしての5つのランド52cと、導通用基板54と導通するためのランド52dと、導通用基板55(図6参照。)によって互いに導通されるための被導通ランドとしての2つのランド52eと、導通用基板55によって互いに導通されるための被導通ランドとしての2つのランド52fと、チップ抵抗56(図6参照。)によって互いに導通されるための2つのランド52gとを有している。なお、メイン基板52は、被導通ランドを有しており、本発明の被導通基板を構成している。   For example, as shown in FIG. 8, the main substrate 52 is electrically connected to each other by two lands 52 a as conductive lands to be electrically connected to each other by the conductive substrate 54 (see FIG. 6) and the conductive substrate 54. Three lands 52b as conductive lands for conduction, five lands 52c as conductive lands for conduction to each other by the conduction substrate 54, a land 52d for conduction with the conduction substrate 54, and a conduction Two lands 52e as conductive lands to be electrically connected to each other by the conductive substrate 55 (see FIG. 6), two lands 52f as conductive lands to be electrically connected to each other by the conductive substrate 55, and a chip And two lands 52g to be electrically connected to each other by a resistor 56 (see FIG. 6). The main substrate 52 has a conductive land and constitutes the conductive substrate of the present invention.

また、図9に示すように、導通用基板54は、導通用ランドとしての2つのランド54aを有した配線パターン54bと、導通用ランドとしての3つのランド54cを有した配線パターン54dと、導通用ランドとしての5つのランド54eを有した配線パターン54fと、1つのランド54gと、メイン基板52の外形に沿った略U字状の縁部である沿縁部54hとを備えている。   Further, as shown in FIG. 9, the conductive substrate 54 includes a wiring pattern 54b having two lands 54a as conductive lands, a wiring pattern 54d having three lands 54c as conductive lands, and a conductive pattern 54b. A wiring pattern 54 f having five lands 54 e as common lands, one land 54 g, and a side edge 54 h that is a substantially U-shaped edge along the outer shape of the main board 52 are provided.

また、図10に示すように、導通用基板55は、導通用ランドとしての2つのランド55aを有した配線パターン55bと、導通用ランドとしての2つのランド55cを有した配線パターン55dと、チップ抵抗56の外形に沿ったL字状の縁部である沿縁部55eとを備えている。   As shown in FIG. 10, the conductive substrate 55 includes a wiring pattern 55b having two lands 55a as conductive lands, a wiring pattern 55d having two lands 55c as conductive lands, and a chip. And an edge portion 55e which is an L-shaped edge portion along the outer shape of the resistor 56.

次に、導通用基板55の製造方法について説明する。   Next, a method for manufacturing the conductive substrate 55 will be described.

まず、図11(a)に示すように、2枚分の導通用基板55、55のそれぞれの配線パターン55b、55dが点対称に配置された基板であるユニット基板55Aが形成される。   First, as shown in FIG. 11A, a unit substrate 55A is formed, which is a substrate in which the wiring patterns 55b and 55d of the two conductive substrates 55 and 55 are arranged point-symmetrically.

そして、図11(b)に示すように、ユニット基板55Aが不図示の切断装置によって切断されて2枚の導通用基板55、55に分離される。   Then, as shown in FIG. 11B, the unit substrate 55A is cut by a cutting device (not shown) and separated into two conductive substrates 55 and 55.

次に、フレキシブル回路基板50の製造方法について説明する。   Next, a method for manufacturing the flexible circuit board 50 will be described.

まず、図12に示すように、メイン基板52の2つのランド52g(図8参照。)は、チップ抵抗56が取り付けられることによって、互いに導通させられる。このように、予めチップ抵抗56メイン基板52に搭載させる。   First, as shown in FIG. 12, the two lands 52 g (see FIG. 8) of the main board 52 are electrically connected to each other by attaching a chip resistor 56. In this way, the chip resistor 56 is mounted on the main board 52 in advance.

次いで、メイン基板52の外形に導通用基板54の沿縁部54hの形状が沿うように位置決めを行って、メイン基板52に対し導通用基板54を載置させる。すなわち、メイン基板52の隣接する3面、すなわち、第1の平面52iと、第1の平面52iを底部としたときにその両側から同方向に立ち上がる互いに対向した壁部となる第2の平面52j、第3の平面52kとからなるU字状部に、導通用基板54の沿縁部54hを構成する第1の平面54iと、第1の平面52iを底部としたときにその両側から同方向に立ち上がる互いに対向した壁部となる第2の平面54j、第3の平面54kとからなるU字状部が沿うように位置決めを行って、メイン基板52に対し導通用基板54を載置させる。本形態では、メイン基板52のU字状部に導通用基板54の沿縁部54hのU字状部が沿っていることを目視にて確認可能に、導通用基板54の沿縁部54hの全域がメイン基板52のU字状部の近傍である若干内側に配設されている。故に、作業者がメイン基板52のU字状部に導通用基板54の沿縁部54hのU字状部を沿うようにして導通用基板54をメイン基板52に載置するだけで、メイン基板52の2つのランド52a(図8参照。)と、導通用基板54の2つのランド54a(図9参照。)とをハンダ57で接続可能な位置に位置決めすることができる。なお、本形態では、導通用基板54の沿縁部54hの全域がメイン基板52のU字状部の若干内側に配設されているが、必ずしもこの構成に限定されるものではなく、導通用基板54の沿縁部54hの全域とメイン基板52のU字状部とが一致してもよい。そして、メイン基板52の2つのランド52a(図8参照。)は、導通用基板54の2つのランド54a(図9参照。)とハンダ57で接続されることによって、互いに導通させられる。また、メイン基板52の3つのランド52b(図8参照。)のうちメイン基板52の折り曲げ線52hに対して実装部50eとは反対側の2つのランドは、導通用基板54の3つのランド54c(図9参照。)のうちメイン基板52の折り曲げ線52hに対して実装部50eとは反対側の2つのランドとハンダ57で接続されることによって、互いに導通させられる。また、メイン基板52の5つのランド52c(図8参照。)のうち折り曲げ線52hに対して実装部50eとは反対側の2つのランドは、導通用基板54の5つのランド54e(図9参照。)のうちメイン基板52の折り曲げ線52hに対して実装部50eとは反対側の2つのランドとハンダ57で接続されることによって、互いに導通させられる。   Next, positioning is performed so that the shape of the edge portion 54 h of the conductive substrate 54 follows the outer shape of the main substrate 52, and the conductive substrate 54 is placed on the main substrate 52. That is, the three adjacent surfaces of the main substrate 52, that is, the first plane 52i and the second plane 52j which becomes the opposite wall portions rising in the same direction from both sides when the first plane 52i is the bottom. The first plane 54i constituting the edge portion 54h of the conductive substrate 54 and the first plane 52i in the U-shaped portion composed of the third plane 52k and the same direction from both sides when the first plane 52i is the bottom. The conductive substrate 54 is placed on the main substrate 52 by positioning so that the U-shaped portion composed of the second flat surface 54j and the third flat surface 54k that are opposed to each other rise up. In this embodiment, it is possible to visually confirm that the U-shaped portion of the edge portion 54 h of the conductive substrate 54 is along the U-shaped portion of the main substrate 52, so that the edge portion 54 h of the conductive substrate 54 can be visually confirmed. The entire region is disposed slightly inside the vicinity of the U-shaped portion of the main substrate 52. Therefore, the operator simply places the conductive substrate 54 on the main substrate 52 so that the U-shaped portion of the edge portion 54h of the conductive substrate 54 follows the U-shaped portion of the main substrate 52. The two lands 52a (see FIG. 8) 52 and the two lands 54a (see FIG. 9) of the conductive substrate 54 can be positioned at positions where they can be connected by the solder 57. In this embodiment, the entire area of the edge portion 54h of the conductive substrate 54 is disposed slightly inside the U-shaped portion of the main substrate 52. However, the present invention is not necessarily limited to this configuration. The entire region 54 h of the edge portion 54 h of the substrate 54 may coincide with the U-shaped portion of the main substrate 52. The two lands 52a (see FIG. 8) of the main board 52 are electrically connected to each other by being connected to the two lands 54a (see FIG. 9) of the conductive board 54 by the solder 57. Of the three lands 52b of the main substrate 52 (see FIG. 8), the two lands on the opposite side of the mounting portion 50e with respect to the fold line 52h of the main substrate 52 are the three lands 54c of the conductive substrate 54. (Refer to FIG. 9.) The two lands on the opposite side of the mounting portion 50e with respect to the fold line 52h of the main substrate 52 are connected to each other by the solder 57, thereby making them electrically connected to each other. Of the five lands 52c (see FIG. 8) of the main board 52, the two lands on the side opposite to the mounting portion 50e with respect to the folding line 52h are the five lands 54e (see FIG. 9) of the conductive board 54. .)), The two lands on the opposite side of the mounting portion 50e with respect to the folding line 52h of the main substrate 52 are connected to each other by the solder 57, so that they are made conductive.

次いで、メイン基板52に取り付けられたチップ抵抗56の外形に導通用基板55の沿縁部55eの形状が沿うように位置決めを行って、メイン基板52に対し導通用基板55を載置させる。すなわち、チップ抵抗56の隣接する2面、すなわち、第1の平面56aと第2の平面56bとに、導通用基板55の沿縁部55eを構成する第1の平面55fと第2の平面55gとがそれぞれ沿うように位置決めを行って、メイン基板52に対し導通用基板55を載置させる。本形態では、チップ抵抗56の第1の平面56aと第2の平面56bとに、導通用基板55の第1の平面55fと第2の平面55gとがそれぞれ沿っていることを目視にて確認可能に、導通用基板55の第1の平面55fと第2の平面55gとがチップ抵抗56の第1の平面56aと第2の平面56bから若干離間させてその近傍に配設されている。故に、作業者がチップ抵抗56の第1の平面56aと第2の平面56bとに導通用基板55の第1の平面55fと第2の平面55gとをそれぞれ沿うようにして導通用基板55をメイン基板52に載置するだけで、メイン基板52の2つのランド52e(図8参照。)と、導通用基板55の2つのランド55a(図10参照。)とをハンダ57で接続可能な位置に位置決めすることができる。なお、本形態では、ランドの位置の制約上、導通用基板55の第1の平面55fと第2の平面55gが、チップ抵抗56の第1の平面56aと第2の平面56bとから若干離間して配設されているが、必ずしもこの構成に限定されるものではなく、ランドの位置の制約がない場合、通用基板55の第1の平面55fと第2の平面55gとがチップ抵抗56の第1の平面56aと第2の平面56bとに当接してもよい。そして、メイン基板52の2つのランド52e(図8参照。)は、導通用基板55の2つのランド55a(図10参照。)とハンダ57で接続されることによって、互いに導通させられる。また、メイン基板52の2つのランド52f(図8参照。)は、導通用基板55の2つのランド55c(図10参照。)とハンダ57で接続されることによって、互いに導通させられる。なお、段落「0039」及び段落「0040」に記載の内容は、その順番は反対でもよい。   Next, positioning is performed so that the shape of the edge portion 55 e of the conductive substrate 55 is aligned with the outer shape of the chip resistor 56 attached to the main substrate 52, and the conductive substrate 55 is placed on the main substrate 52. That is, the two adjacent surfaces of the chip resistor 56, that is, the first plane 56a and the second plane 56b, the first plane 55f and the second plane 55g constituting the edge portion 55e of the conductive substrate 55. And the conductive substrate 55 is placed on the main substrate 52. In this embodiment, it is visually confirmed that the first plane 55f and the second plane 55g of the conductive substrate 55 are along the first plane 56a and the second plane 56b of the chip resistor 56, respectively. The first flat surface 55f and the second flat surface 55g of the conductive substrate 55 are disposed in the vicinity of the first flat surface 56a and the second flat surface 56b of the chip resistor 56 slightly apart from each other. Therefore, the operator sets the conductive substrate 55 so that the first plane 55f and the second plane 55g of the conductive substrate 55 are along the first plane 56a and the second plane 56b of the chip resistor 56, respectively. A position where the two lands 52e (see FIG. 8) of the main board 52 and the two lands 55a (see FIG. 10) of the conductive board 55 can be connected by the solder 57 simply by placing them on the main board 52. Can be positioned. In the present embodiment, the first flat surface 55f and the second flat surface 55g of the conductive substrate 55 are slightly separated from the first flat surface 56a and the second flat surface 56b of the chip resistor 56 due to restrictions on the position of the land. However, the present invention is not necessarily limited to this configuration. When there is no restriction on the position of the land, the first plane 55f and the second plane 55g of the common substrate 55 are connected to the chip resistor 56. You may contact | abut to the 1st plane 56a and the 2nd plane 56b. The two lands 52e (see FIG. 8) of the main board 52 are electrically connected to each other by being connected to the two lands 55a (see FIG. 10) of the conduction board 55 by the solder 57. Further, the two lands 52f (see FIG. 8) of the main board 52 are electrically connected to each other by being connected to the two lands 55c (see FIG. 10) of the conduction board 55 by the solder 57. The contents described in the paragraphs “0039” and “0040” may be reversed in order.

次いで、メイン基板52は、導通用基板54とともに図12に示す折り曲げ線52hで図面に向かって180°山折りされることによって、図6に示す状態になる。   Next, the main board 52 is folded 180 degrees toward the drawing along the folding line 52h shown in FIG.

そして、メイン基板52の3つのランド52b(図8参照。)のうち未だハンダ付けされていない1つのランドは、導通用基板54の3つのランド54c(図9参照。)のうち未だハンダ付けされていない1つのランドとハンダ57で接続されることによって、他の2つのランド52bと導通させられる。また、メイン基板52の5つのランド52c(図8参照。)のうち未だハンダ付けされていない3つのランドは、導通用基板54の5つのランド54e(図9参照。)のうち未だハンダ付けされていない3つのランドとハンダ57で接続されることによって、他の2つのランド52cと導通させられる。また、メイン基板52のランド52d(図8参照。)は、導通用基板54のランド54g(図9参照。)とハンダ57で接続される。   One of the three lands 52b (see FIG. 8) of the main board 52 that has not been soldered yet is soldered out of the three lands 54c (see FIG. 9) of the conductive board 54. By being connected to one land which is not connected by the solder 57, the other two lands 52b are made conductive. Of the five lands 52c (see FIG. 8) of the main board 52, the three lands that are not yet soldered are still soldered out of the five lands 54e (see FIG. 9) of the conductive board 54. By connecting the three lands which are not connected with the solder 57, the other two lands 52c are electrically connected. The land 52d (see FIG. 8) of the main board 52 is connected to the land 54g (see FIG. 9) of the conductive board 54 by solder 57.

最後に、メイン基板52は、サブ基板51及びサブ基板53が電気的に接続された後、折り曲げられて図2に示す形状にされる。   Finally, the main board 52 is bent into the shape shown in FIG. 2 after the sub board 51 and the sub board 53 are electrically connected.

以上に説明したように、フレキシブル回路基板50は、メイン基板52の外形に導通用基板54の沿縁部54hの形状を沿わせてメイン基板52に対する導通用基板54の位置を合わせることができるので、メイン基板52に対する導通用基板54の位置決めの精度及び作業効率を従来より向上することができる。同様に、フレキシブル回路基板50は、メイン基板52に取り付けられたチップ抵抗56の外形に導通用基板55の沿縁部55eの形状を沿わせてメイン基板52に対する導通用基板55の位置を合わせることができるので、メイン基板52に対する導通用基板55の位置決めの精度及び作業効率を従来より向上することができる。   As described above, the flexible circuit board 50 can align the position of the conductive board 54 with respect to the main board 52 by aligning the shape of the edge portion 54 h of the conductive board 54 with the outer shape of the main board 52. Thus, the positioning accuracy and working efficiency of the conductive substrate 54 with respect to the main substrate 52 can be improved as compared with the conventional technique. Similarly, the flexible circuit board 50 aligns the shape of the edge portion 55e of the conductive substrate 55 with the outer shape of the chip resistor 56 attached to the main substrate 52 and aligns the position of the conductive substrate 55 with respect to the main substrate 52. Therefore, the positioning accuracy and working efficiency of the conductive substrate 55 with respect to the main substrate 52 can be improved as compared with the prior art.

フレキシブル回路基板50は、メイン基板52に対する導通用基板54、55の位置決めの作業効率を従来より向上することができるので、メイン基板52のランド52a同士、ランド52b同士、ランド52c同士、ランド52e同士、ランド52f同士の導通作業の効率を従来より向上することができる。   Since the flexible circuit board 50 can improve the working efficiency of positioning the conductive boards 54 and 55 with respect to the main board 52, the lands 52a of the main board 52, the lands 52b, the lands 52c, and the lands 52e. In addition, the efficiency of the conduction work between the lands 52f can be improved as compared with the prior art.

また、フレキシブル回路基板50は、導通用基板54の沿縁部54hの形状が互いに同一面上にない3つの平面54i、54j、54kを含んで形成された略U字状であるので、メイン基板52に対する導通用基板54の位置決めが3方向で行われる。同様に、フレキシブル回路基板50は、導通用基板55の沿縁部55eの形状が互いに同一面上にない2つの平面55f、55gを含んで形成されたL字状であるので、メイン基板52に対する導通用基板55の位置決めが2方向で行われる。したがって、フレキシブル回路基板50は、メイン基板52に対する導通用基板54、55の位置決めが1方向のみで行われる場合と比較して、位置決めの精度及び作業効率を向上することができる。   Further, the flexible circuit board 50 has a substantially U shape in which the shape of the edge portion 54h of the conductive board 54 includes three planes 54i, 54j, and 54k that are not coplanar with each other. The positioning of the conductive substrate 54 with respect to 52 is performed in three directions. Similarly, the flexible circuit board 50 is L-shaped so that the shape of the edge portion 55e of the conductive substrate 55 includes two flat surfaces 55f and 55g that are not on the same plane. The conductive substrate 55 is positioned in two directions. Therefore, the flexible circuit board 50 can improve positioning accuracy and work efficiency as compared with the case where the conductive boards 54 and 55 are positioned in only one direction with respect to the main board 52.

なお、導通用基板54の沿縁部54hや導通用基板55の沿縁部55eは、1つの平面で形成された形状であっても良いし、導通用基板55の沿縁部55eを導通用基板54の沿縁部54hのように互いに同一面上にない3つの平面を含んで形成された略U字状に形成し、それぞれの平面をチップ抵抗56の連続する3つの平面に近接対向可能に形成してもよい。   The edge portion 54h of the conductive substrate 54 and the edge portion 55e of the conductive substrate 55 may be formed in one plane, or the edge portion 55e of the conductive substrate 55 may be used for conduction. Like the edge 54h of the substrate 54, it is formed in a substantially U-shape including three planes that are not coplanar with each other, and each plane can be closely opposed to three consecutive planes of the chip resistor 56 You may form in.

また、フレキシブル回路基板50は、2枚分の導通用基板55の配線パターン55b、55dが点対称に配置されたユニット基板55Aを形成した後、ユニット基板55Aを切断によって2枚の導通用基板55に分離するので、例えばユニット基板55Aを切断する機械の設定ミス、またはユニット基板55Aが正規の設置位置から外れるなどの不具合によってユニット基板55Aの切断箇所がずれてしまっても、1枚のユニット基板55Aから少なくとも1枚の導通用基板55を得ることができる。   The flexible circuit board 50 is formed by forming the unit substrate 55A in which the wiring patterns 55b and 55d of the two conductive substrates 55 are arranged in point symmetry, and then cutting the unit substrate 55A to cut the two conductive substrates 55A. Therefore, even if the cutting location of the unit board 55A is shifted due to, for example, a setting error of a machine for cutting the unit board 55A or a problem such as the unit board 55A being out of the normal installation position, one unit board At least one conductive substrate 55 can be obtained from 55A.

導通用基板55は、非常に小さいので紛失し易いが、1枚のユニット基板55Aから2枚得られた場合には、1枚を予備とすることができる。   The conductive substrate 55 is very small and easily lost, but when two sheets are obtained from one unit substrate 55A, one can be used as a spare.

なお、導通用基板54は、導通用基板55と比較して、大きいので、切断ミスや紛失が起き難い。したがって、導通用基板54は、導通用基板55のようにユニット基板が製造されずに、最初から1つずつ製造されても良い。   Note that the conduction substrate 54 is larger than the conduction substrate 55, so that it is difficult to cause a cutting error or loss. Therefore, the conductive substrate 54 may be manufactured one by one from the beginning without manufacturing the unit substrate like the conductive substrate 55.

また、導通用基板54、55は、メイン基板52と比較して小さいので、メイン基板52の隙間を利用してメイン基板52と併せて1枚で製造された後、メイン基板52とは別に切り出されることができる。導通用基板54、55は、このようにメイン基板52とともに製造されることによって、製造コストを大幅に下げることができる。   Also, since the conductive substrates 54 and 55 are smaller than the main substrate 52, the conductive substrates 54 and 55 are manufactured together with the main substrate 52 using the gap between the main substrates 52, and then cut out separately from the main substrate 52. Can be. Since the conductive substrates 54 and 55 are manufactured together with the main substrate 52 in this way, the manufacturing cost can be significantly reduced.

本発明の一実施の形態に係る光ヘッド装置の斜視図1 is a perspective view of an optical head device according to an embodiment of the present invention. 図1に示す光ヘッド装置の分解斜視図1 is an exploded perspective view of the optical head device shown in FIG. 図1に示す光ヘッド装置の斜視図であって、一部の部品が取り除かれた状態での図FIG. 2 is a perspective view of the optical head device shown in FIG. 1 with some components removed. 図1に示す光ヘッド装置のフレキシブル回路基板のメイン基板の上面図であって、立体化させられる前の図FIG. 2 is a top view of the main substrate of the flexible circuit board of the optical head device shown in FIG. 1 before being three-dimensionalized. (a)図1に示す光ヘッド装置のフレキシブル回路基板の一部の斜視図であって、上面側から見た図 (b)図1に示す光ヘッド装置のフレキシブル回路基板の一部の斜視図であって、底面側から見た図(A) A perspective view of a part of the flexible circuit board of the optical head device shown in FIG. 1, as viewed from the upper surface side. (B) A perspective view of a part of the flexible circuit board of the optical head device shown in FIG. The view from the bottom side 図4に示すメイン基板の一部の上面図であって、部分的に折り曲げられた状態での図FIG. 5 is a top view of a part of the main board shown in FIG. 4 in a partially folded state. (a)図5に示すフレキシブル回路基板のサブ基板の上面図 (b)図5に示すフレキシブル回路基板のサブ基板の側面図(A) Top view of sub-board of flexible circuit board shown in FIG. 5 (b) Side view of sub-board of flexible circuit board shown in FIG. 図4に示すメイン基板の一部の上面図であって、導通用基板が搭載される前の図FIG. 5 is a top view of a part of the main board shown in FIG. 4 before the conductive board is mounted. 図5に示すフレキシブル回路基板の導通用基板の上面図Top view of the conductive circuit board of the flexible circuit board shown in FIG. 図5に示すフレキシブル回路基板の導通用基板の上面図であって、図9に示す導通用基板とは異なる導通用基板の図FIG. 9 is a top view of the conductive substrate of the flexible circuit board shown in FIG. 5, and is a diagram of the conductive substrate different from the conductive substrate shown in FIG. 9. (a)図10に示す導通用基板が分割されるユニット基板の上面図 (b)図11(a)に示すユニット基板から分割された2枚の導通用基板の上面図(A) Top view of the unit substrate on which the conductive substrate shown in FIG. 10 is divided (b) Top view of the two conductive substrates divided from the unit substrate shown in FIG. 図4に示すメイン基板の一部の上面図であって、折り曲げられる前の状態での図FIG. 5 is a top view of a part of the main board shown in FIG. 4 in a state before being bent.

符号の説明Explanation of symbols

50 フレキシブル回路基板(回路基板)
52 メイン基板(被導通基板)
52a、52b、52c、52e、52f ランド(被導通ランド)
54 導通用基板
54a、54c、54e ランド(導通用ランド)
54h 沿縁部
54i、54j、54k 平面
55 導通用基板
55A ユニット基板
55a ランド(導通用ランド)
55b 配線パターン
55c ランド(導通用ランド)
55d 配線パターン
55e 沿縁部
55f、55g 平面
56 チップ抵抗(電子部品)
50 Flexible circuit boards (circuit boards)
52 Main board (conducted board)
52a, 52b, 52c, 52e, 52f Land (conducted land)
54 conductive substrate 54a, 54c, 54e land (conductive land)
54h Edges 54i, 54j, 54k Plane 55 Conduction board 55A Unit board 55a Land (conduction land)
55b Wiring pattern 55c Land (land for conduction)
55d Wiring pattern 55e Edges 55f, 55g Plane 56 Chip resistor (electronic component)

Claims (4)

互いに導通させられるためのランドである複数の被導通ランドを有する基板である被導通基板と、複数の前記被導通ランド同士を導通させるための基板である導通用基板とを備え、
前記導通用基板は、複数の前記被導通ランドに対応する位置にそれぞれ設けられたランドであって互いに導通した複数の導通用ランドと、前記被導通基板の外形又は前記被導通基板に配設された電子部品の外形に沿った形状の縁部である沿縁部とを有し、該沿縁部が前記被導通基板の外形又は前記被導通基板に配設された電子部品の外形の少なくともその近傍に配設されていることを特徴とする回路基板。
A conductive substrate that is a substrate having a plurality of conductive lands that are lands for conduction to each other, and a conductive substrate that is a substrate for connecting the plurality of conductive lands to each other;
The conductive substrate is a land provided at a position corresponding to the plurality of conductive lands, and is provided on a plurality of conductive lands that are electrically connected to each other and an outline of the conductive substrate or the conductive substrate. A marginal portion that is an edge portion of the shape along the contour of the electronic component, and the marginal portion is at least the contour of the conductive substrate or the contour of the electronic component disposed on the conductive substrate. A circuit board, which is disposed in the vicinity.
前記沿縁部の形状は、互いに同一面上にない複数の平面を含んで形成されていることを特徴とする請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the shape of the edge portion includes a plurality of planes that are not coplanar with each other. 前記被導通基板の外形又は前記電子部品の外形に前記沿縁部の形状を沿わせて前記被導通基板に対する前記導通用基板の位置を合わせることを特徴とする請求項1又は請求項2に記載の回路基板の製造方法。   The position of the said board | substrate for conduction | electrical_connection with the said to-be-conducted board | substrate is match | combined with the external shape of the said to-be-conducted board, or the external shape of the said electronic component along the shape of the said edge part. Circuit board manufacturing method. 2枚分の前記導通用基板のパターンが点対称に配置された基板であるユニット基板を形成した後、前記ユニット基板を切断によって2枚の前記導通用基板に分離することを特徴とする請求項1又は請求項2に記載の回路基板の導通用基板の製造方法。
The unit substrate is formed by separating the unit substrate into two conductive substrates after forming a unit substrate which is a substrate in which two conductive substrate patterns are arranged symmetrically with respect to a point. A method for manufacturing a circuit board for conducting a circuit board according to claim 1.
JP2007022499A 2007-01-31 2007-01-31 Circuit board, its production process and process for producing conduction board Pending JP2008192658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007022499A JP2008192658A (en) 2007-01-31 2007-01-31 Circuit board, its production process and process for producing conduction board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022499A JP2008192658A (en) 2007-01-31 2007-01-31 Circuit board, its production process and process for producing conduction board

Publications (1)

Publication Number Publication Date
JP2008192658A true JP2008192658A (en) 2008-08-21

Family

ID=39752510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022499A Pending JP2008192658A (en) 2007-01-31 2007-01-31 Circuit board, its production process and process for producing conduction board

Country Status (1)

Country Link
JP (1) JP2008192658A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026401A (en) * 2011-07-20 2013-02-04 Kyocera Corp Multi-piece wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026401A (en) * 2011-07-20 2013-02-04 Kyocera Corp Multi-piece wiring board

Similar Documents

Publication Publication Date Title
US20020089913A1 (en) Light source device for an optical head apparatus and method relating thereto
TWI242203B (en) Objective lens driving device, optical pickup device, and optical information recording and/or reproduction device
JP2008004627A (en) Mounting structure for electronic component, and optical head device
US6931650B2 (en) Pickup device and disk drive
JP2008192658A (en) Circuit board, its production process and process for producing conduction board
JP2008147462A (en) Circuit board
JP3881634B2 (en) Optical pickup device and adjustment method thereof
JP2007200503A (en) Optical head device and its manufacturing method
US7414949B2 (en) Semiconductor laser device and optical pickup device
JP2007293992A (en) Optical head device
JP2008010032A (en) Packaging structure of electronic component and optical head device
JP4479662B2 (en) Optical disk device
JP2005175339A (en) Flexible printed board and optical head device
JP4595824B2 (en) Optical pickup device and optical disk device
JP2005092979A (en) Optical head device
JP2008192197A (en) Optical head device
JP2010010415A (en) Laser unit
JP2007207297A (en) Optical head device
JPH09320092A (en) Soldering structure of optical pickup
JP2008276872A (en) Optical head device
JP4183631B2 (en) Wiring device for head device
JP3794685B2 (en) Optical pickup device and optical head device
JP2007188564A (en) Optical head device
JP2001325740A (en) Optical pickup device
JP4342541B2 (en) Optical head and optical recording / reproducing apparatus