[go: up one dir, main page]

JP2008171864A - Manufacturing method of semiconductor device and substrate for semiconductor device - Google Patents

Manufacturing method of semiconductor device and substrate for semiconductor device Download PDF

Info

Publication number
JP2008171864A
JP2008171864A JP2007001208A JP2007001208A JP2008171864A JP 2008171864 A JP2008171864 A JP 2008171864A JP 2007001208 A JP2007001208 A JP 2007001208A JP 2007001208 A JP2007001208 A JP 2007001208A JP 2008171864 A JP2008171864 A JP 2008171864A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
sealing resin
dicing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007001208A
Other languages
Japanese (ja)
Inventor
Takayoshi Koga
隆義 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007001208A priority Critical patent/JP2008171864A/en
Publication of JP2008171864A publication Critical patent/JP2008171864A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, enabling an operator to confirm that the cutting position of a sealing resin is within a permissible range of the position of dicing lines while using a leaser beam to cut the sealing resin for singulation, in manufacturing MAP type semiconductor devices. <P>SOLUTION: The method has steps of forming a concave groove 3 outside a forming region of a semiconductor device 2, along at least one of dicing lines 5a disposed in the same direction, on the surface of a substrate 1 where the semiconductor device 1 is mounted; and filling the resin also into the concave groove 3 when the substrate is integrally sealed with a sealing resin 4. The method also has a step of irradiating the sealing resin 4 with a laser beam so that the resin filled in the concave portion can be irradiated with the laser beam when forming a concave notch. The concave notch to be formed in the concave portion enables the operator to confirm positional deviation of the laser beam irradiation position and the dicing line. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、複数個の半導体素子(半導体チップ)をリードフレームやセラミック基板、樹脂基板などからなる基板上に搭載し、一括で樹脂封止してから、封止樹脂と共に基板を切断して個々の半導体装置に個片化することにより製造するMAP(Mold Array Package)タイプの半導体装置の製造方法およびその半導体装置用基板に関する。さらに詳しくは、封止樹脂を切断して個々の半導体装置に個片化する際に、封止樹脂の表面にマーキングするレーザ光を用いて封止樹脂部を位置ずれなく切断することが可能な半導体装置の製造方法およびその半導体装置用基板に関する。   In the present invention, a plurality of semiconductor elements (semiconductor chips) are mounted on a substrate made of a lead frame, a ceramic substrate, a resin substrate, and the like, and after encapsulating the resin together, the substrate is cut together with the encapsulating resin. The present invention relates to a manufacturing method of a MAP (Mold Array Package) type semiconductor device manufactured by dividing into individual semiconductor devices and a substrate for the semiconductor device. More specifically, when the sealing resin is cut into individual semiconductor devices, the sealing resin portion can be cut without misalignment using a laser beam that marks the surface of the sealing resin. The present invention relates to a semiconductor device manufacturing method and a semiconductor device substrate.

近年、電子機器の小形化および高機能化に伴い、半導体装置も小形化およびローコスト化が要求され、リードフレームやセラミック基板などの基板に複数個の半導体素子を搭載して一括で樹脂封止し、切断して各半導体装置を製造する方法が採られている。この方法を採用することにより、半導体装置の種類が変っても、封止金型を共用しながら、分割時に所望の大きさの半導体装置を形成することができ、半導体装置の形状ごとに封止金型を用意する必要がなくなり、コストダウンを図ることができる。   In recent years, with the miniaturization and high functionality of electronic devices, semiconductor devices are also required to be small and low cost, and a plurality of semiconductor elements are mounted on a substrate such as a lead frame or a ceramic substrate and sealed together with resin. A method of manufacturing each semiconductor device by cutting is employed. By adopting this method, even if the type of the semiconductor device changes, it is possible to form a semiconductor device of a desired size at the time of division while sharing the sealing mold, and seal each shape of the semiconductor device. There is no need to prepare a mold, and the cost can be reduced.

このような封止樹脂部を切断して個片化する場合、図3に、リードフレームなどの基板1上に複数の半導体素子が搭載されて封止樹脂4が形成され、各半導体装置に分割するダイシングラインに沿った切込み5を模式的に表した状態の図が示されるように、基板1上に形成されているアライメントマーク6を基準として、切断位置の寸法を数値設定入力し、アライメントマーク6を画像認識することによって、各半導体装置の位置確認と切断位置の補正を行い、ダイシングソーにより切断することにより行われている(たとえば特許文献1の段落0032参照)。
特開2000−12745号公報
When such a sealing resin portion is cut into individual pieces, a plurality of semiconductor elements are mounted on a substrate 1 such as a lead frame to form a sealing resin 4 in FIG. 3 and divided into each semiconductor device. As shown in the figure schematically showing the cut 5 along the dicing line, the dimension of the cutting position is set and inputted with reference to the alignment mark 6 formed on the substrate 1, and the alignment mark 6 is recognized, the position of each semiconductor device is confirmed and the cutting position is corrected, and cutting is performed by a dicing saw (see, for example, paragraph 0032 of Patent Document 1).
JP 2000-12745 A

前述のように、樹脂封止後の切断をダイシングソーを備えたダイシング装置を用いて行う場合、アライメントマーク6に正確な位置合せをすることができるため問題は生じない。一方、この封止樹脂4の各半導体装置の表面には、レーザ光によりマーキングが施され、このレーザ光により封止樹脂4の部分を切断できれば、その後で基板1側をダイシングソーにより簡単に切断することができて低コスト化を図ることができる。しかし、レーザ光による加工は、レーザ光の照射装置の位置合せ精度が低く、ダイシングソーの位置合せのように精密な位置合せをすることができず、レーザ光による切断位置を正確なダイシングラインの許容範囲内に入っているか否かの確認をする必要がある。しかし、実際には、個片化しないと位置ずれの量の判別をすることができないという問題がある。   As described above, when cutting after resin sealing is performed using a dicing apparatus equipped with a dicing saw, no problem arises because the alignment mark 6 can be accurately aligned. On the other hand, the surface of each semiconductor device of the sealing resin 4 is marked with a laser beam. If the sealing resin 4 can be cut with the laser beam, then the substrate 1 side is simply cut with a dicing saw. This can reduce the cost. However, the processing with laser light has a low alignment accuracy of the laser beam irradiation device and cannot perform precise alignment like the alignment of a dicing saw. It is necessary to check whether it is within the allowable range. However, in practice, there is a problem that the amount of misalignment cannot be determined unless it is separated into individual pieces.

本発明は、このような問題を解決するためになされたもので、MAPタイプの半導体装置を製造する場合に、個片化のための封止樹脂の切断を、封止樹脂表面に行うマーキングの際に用いるレーザ光により行いながら、その切断位置がダイシングラインの位置の許容範囲内に入っているか否かを簡単に確認することができる半導体装置の製造方法およびその半導体装置の製造方法に用いる半導体装置用基板を提供することを目的とする。   The present invention has been made to solve such a problem. When manufacturing a MAP type semiconductor device, the marking resin is cut on the surface of the sealing resin for cutting into individual pieces. Semiconductor device manufacturing method capable of easily confirming whether or not the cutting position is within the allowable range of the position of the dicing line while performing with the laser beam used at the time, and the semiconductor used for the manufacturing method of the semiconductor device An object is to provide a device substrate.

本発明による半導体装置の製造方法は、基板の一面上に半導体素子を複数個搭載して封止樹脂により一括封止し、ダイシングラインに沿って切断することで、個々の半導体装置
に分割する半導体装置の製造方法であって、同じ方向に並ぶダイシングラインの少なくとも1つのライン上の位置で、半導体装置の形成領域外で、かつ、前記封止樹脂と連結する位置に凹溝を形成した基板を準備し、該基板の一面に複数個の半導体素子を搭載し、前記複数個の半導体素子を封止樹脂により一括封止すると共に、前記凹溝内にも樹脂を充填し、前記ダイシングラインに沿ってレーザ光を照射することにより前記封止樹脂および前記凹溝内の樹脂に凹状の切込みを形成し、前記基板または前記基板および前記封止樹脂を前記ダイシングラインに沿ってレーザ光またはダイシングソーにより切断することにより個々の半導体装置に個片化することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention includes a semiconductor that is divided into individual semiconductor devices by mounting a plurality of semiconductor elements on one surface of a substrate, collectively sealing with a sealing resin, and cutting along a dicing line. A method for manufacturing an apparatus, comprising: a substrate having a groove formed at a position on at least one of dicing lines arranged in the same direction, outside a semiconductor device formation region, and at a position connected to the sealing resin. Preparing, mounting a plurality of semiconductor elements on one surface of the substrate, sealing the plurality of semiconductor elements together with a sealing resin, filling the groove with resin, and along the dicing line By irradiating with laser light, a concave cut is formed in the sealing resin and the resin in the concave groove, and the substrate or the substrate and the sealing resin are aligned along the dicing line. It characterized by singulated into individual semiconductor devices by cutting by laser light or dicing saw.

前記基板に形成する凹溝の幅をダイシングラインに沿って形成される前記凹状の切込みの幅と前記ダイシングラインに沿って照射する前記レーザ光の位置ずれの許容範囲の幅とを加えた幅で形成することにより、非常に簡単にダイシングラインの位置を確認することができる。   The width of the concave groove formed in the substrate is a width obtained by adding the width of the concave notch formed along the dicing line and the width of the allowable range of misalignment of the laser light irradiated along the dicing line. By forming, the position of the dicing line can be confirmed very easily.

本発明による半導体装置用基板は、半導体素子を複数個搭載して、該半導体素子を搭載した一面を封止樹脂により封止し、ダイシングラインに沿って切断することで個々の半導体装置に分割する半導体装置の製造方法に用いられる基板であって、前記基板の半導体装置の形成領域外で、かつ前記封止樹脂を切断する前記ダイシングラインの少なくとも1つのライン上の位置で、前記封止樹脂と連結する位置に凹溝が形成されている。   A substrate for a semiconductor device according to the present invention is divided into individual semiconductor devices by mounting a plurality of semiconductor elements, sealing one surface mounting the semiconductor elements with a sealing resin, and cutting along a dicing line. A substrate used in a method for manufacturing a semiconductor device, wherein the sealing resin is outside the semiconductor device formation region of the substrate and at a position on at least one line of the dicing line for cutting the sealing resin. A concave groove is formed at the connecting position.

本発明によれば、半導体素子を搭載する基板の表面に、同じ方向に並ぶ少なくとも1つのダイシングラインに沿って、半導体装置の形成領域外に凹溝が形成されているため、この基板の一面に半導体素子を搭載して封止樹脂で一括封止する際に、凹溝内にも樹脂が充填される。そのため、封止樹脂をレーザ光により切断する際に、凹溝内に充填された樹脂の部分にレーザ光が照射されているか否かを確認することにより、レーザ光の照射位置がダイシングラインに沿っているか否かを確認することができる。レーザ光の照射位置がその樹脂内に入っていない場合には、その樹脂内にレーザ光照射による加工がなされるように、照射位置を調整することにより、確実にダイシングラインに沿ってレーザ光を照射することができる。このようにレーザ光の照射位置を、従来より精度良く制御することができるため、レーザ光の照射によって封止樹脂の表面に形成するマーキング工程に引き続き、個片化のために封止樹脂の一部を除去することができる。   According to the present invention, a groove is formed on the surface of the substrate on which the semiconductor element is mounted, along the at least one dicing line aligned in the same direction, outside the semiconductor device formation region. When the semiconductor element is mounted and collectively sealed with a sealing resin, the resin is also filled in the concave groove. For this reason, when cutting the sealing resin with laser light, the laser light irradiation position is aligned with the dicing line by checking whether the resin light filled in the concave groove is irradiated with the laser light. It can be confirmed whether or not. If the irradiation position of the laser beam is not within the resin, the laser beam can be reliably moved along the dicing line by adjusting the irradiation position so that the resin is processed by laser beam irradiation. Can be irradiated. As described above, since the irradiation position of the laser beam can be controlled with higher accuracy than in the past, following the marking process formed on the surface of the sealing resin by the irradiation of the laser beam, one of the sealing resins is used for singulation. Part can be removed.

この場合、1つのダイシングラインで照射位置が合えば、他のダイシングラインは常に一定間隔にあるため、レーザ光源をその間隔だけずらして順次レーザ光を照射すことにより、同じ方向に並ぶダイシングラインに沿って、封止樹脂に全て切断用の加工を施すことができる。また、途中のダイシングラインの延長線上にも凹溝を形成しておくことにより、途中でのレーザ光源の位置ずれが生じた場合でも、その位置を確認することができる。さらに、同一方向に並ぶダイシングラインの両端部に凹溝を形成すれば、より精度良く照射位置を確認することができる。そのダイシングラインの方向と直交するダイシングラインの位置も、同様に確認して切込みを入れることができる。また、凹溝の幅をレーザ光照射の位置ずれの許容値を含めた幅で形成しておくことにより、レーザ光が凹溝内の樹脂に照射されているか否かを確認するだけでその位置ずれを確認することができる。   In this case, if the irradiation position matches with one dicing line, the other dicing lines are always at a constant interval. Therefore, by sequentially irradiating the laser beam with the laser light source shifted by that interval, dicing lines aligned in the same direction are formed. Along with this, the sealing resin can be all processed for cutting. Further, by forming a concave groove on the extension of the dicing line in the middle, the position can be confirmed even when the laser light source is displaced in the middle. Furthermore, if a ditch | groove is formed in the both ends of the dicing line lined up in the same direction, an irradiation position can be confirmed more accurately. The position of the dicing line orthogonal to the direction of the dicing line can be confirmed and cut in the same manner. In addition, by forming the width of the groove with a width that includes the allowable deviation of the position of laser beam irradiation, it is only necessary to confirm whether the laser beam is applied to the resin in the groove. The deviation can be confirmed.

つぎに、図面を参照しながら本発明の半導体装置の製造方法およびその半導体装置の製造方法に用いるリードフレームなどの基板について説明する。図1に、基板1上に図示しない複数個の半導体素子を搭載して必要な接続を形成し、その複数個の半導体素子を一括で封止樹脂4により封止し、封止樹脂4にダイシングライン5aに沿って切込み5を形成した状態の平面説明図が示されている。   Next, a method for manufacturing a semiconductor device of the present invention and a substrate such as a lead frame used in the method for manufacturing the semiconductor device will be described with reference to the drawings. In FIG. 1, a plurality of semiconductor elements (not shown) are mounted on a substrate 1 to form necessary connections, and the plurality of semiconductor elements are collectively sealed with a sealing resin 4 and diced into the sealing resin 4. An explanatory plan view of the state in which the notch 5 is formed along the line 5a is shown.

本発明による半導体装置用基板1は、図1(b)に図1(a)の部分拡大説明図が示されるように、四角形状の封止樹脂4の少なくとも直交する2辺において、基板1の半導体装置の形成領域外で、かつ、封止樹脂4を切断するダイシングライン5aの少なくとも1つのライン上に、封止樹脂4と連結するように凹溝3が形成されている。この凹溝3の幅Dは、ダイシングライン5aに沿った切込み5の幅Aと、ダイシングライン5aの位置ずれの許容範囲の幅2Bとを加えた幅に形成されている。   The substrate 1 for a semiconductor device according to the present invention is formed on at least two sides of the rectangular sealing resin 4 on at least two sides as shown in FIG. A groove 3 is formed outside the semiconductor device formation region and on at least one line of the dicing line 5a for cutting the sealing resin 4 so as to be connected to the sealing resin 4. The width D of the concave groove 3 is formed by adding a width A of the notch 5 along the dicing line 5a and a width 2B of an allowable range of misalignment of the dicing line 5a.

基板1としては、通常のICに用いられるリードフレームと同様の、たとえばQFN用に多数のリードが四方に形成された銅板などからなるリードフレームや、配線が表面に形成されたセラミック基板やガラスエポキシ樹脂基板などからなる実装基板などを用いることができるが、材料などには限定されない。   The substrate 1 may be the same as a lead frame used in a normal IC, for example, a lead frame made of a copper plate having a number of leads formed in four directions for QFN, a ceramic substrate with a wiring formed on the surface, or a glass epoxy. A mounting substrate made of a resin substrate or the like can be used, but the material is not limited.

凹溝3は、ダイシングライン5a(切込み5のほぼ中心線)上で、しかも半導体装置を形成する領域外に、封止樹脂4と連結するように形成されている。図1に示される例では、四角形状の封止樹脂4のそれぞれの辺の両端部に凹溝3が形成されているが、たとえば同じ方向に並ぶダイシングライン5aの1本上に形成されていれば、ダイシングラインは等ピッチで平行であるため問題ないが、図1に示される例のように、同じダイシングライン5a上の封止樹脂4を挟んだ両端部に凹溝3が形成されていることにより、レーザ光の走査方向に傾きがある場合でも位置ずれを確認することができるため好ましい。また、各辺の両端部に形成されていることにより、基板1のどちら側からでも切込み5の形成をすることができるため作業上の利便性がある。さらに、たとえば途中のダイシングライン5a上にも形成しておくことにより、作業途中でのダイシングライン5aとレーザ光源の位置とのずれも確認をすることができる。しかし、同じ方向のダイシングライン5aのうちの少なくとも1つの一方に形成する必要はあるが、その他の形成の数には限定されない。   The concave groove 3 is formed so as to be connected to the sealing resin 4 on the dicing line 5a (almost the center line of the notch 5) and outside the region where the semiconductor device is formed. In the example shown in FIG. 1, the concave grooves 3 are formed at both ends of each side of the quadrangular sealing resin 4. For example, the concave grooves 3 may be formed on one of the dicing lines 5 a arranged in the same direction. In this case, there is no problem because the dicing lines are parallel at equal pitches. However, as in the example shown in FIG. 1, the grooves 3 are formed at both ends of the same dicing line 5a with the sealing resin 4 sandwiched therebetween. Thus, it is preferable because the positional deviation can be confirmed even when there is an inclination in the scanning direction of the laser beam. Moreover, since it forms in the both ends of each edge | side, the notch 5 can be formed from either side of the board | substrate 1, and there exists the convenience on work. Furthermore, for example, by forming it on the dicing line 5a in the middle, it is possible to confirm the deviation between the dicing line 5a and the position of the laser light source during the work. However, although it is necessary to form at least one of the dicing lines 5a in the same direction, the number of other formations is not limited.

この凹溝3の幅は、後述するレーザ光の照射がこの領域になされているかを確認するためのもので、あまり狭いとレーザ光の照射領域との位置ずれの確認が難しくなるため、切込み5の幅より大きい方が好ましく、たとえば図1(b)に示されるように、切込み5の幅Aと、ダイシングライン5aの許容範囲2Bとの和D=A+2Bとなるように形成することが好ましい。このような幅に形成しておくことにより、切込み5がこの範囲に入っていれば常に位置合せされていることになるので、非常に簡単に位置ずれのチェックをすることができる。なお、この凹溝3を形成して、その凹溝3内に樹脂を充填する理由については、後述する。   The width of the groove 3 is for confirming whether laser light irradiation, which will be described later, is applied to this region. If it is too narrow, it is difficult to confirm the positional deviation from the laser light irradiation region. For example, as shown in FIG. 1 (b), it is preferable that the sum of the width A of the notch 5 and the allowable range 2B of the dicing line 5a is D = A + 2B. By forming in such a width, if the cut 5 is within this range, it is always aligned, so it is possible to check the displacement very easily. The reason why the groove 3 is formed and the resin is filled in the groove 3 will be described later.

つぎに、この基板1を用いて半導体装置を製造する方法について、説明をする。まず、前述のように、ダイシングライン5aに沿って同じ方向に並ぶダイシングラインの少なくとも1つのライン上に前述の凹溝3を形成した基板1を準備する。   Next, a method for manufacturing a semiconductor device using the substrate 1 will be described. First, as described above, the substrate 1 is prepared in which the concave groove 3 is formed on at least one of the dicing lines arranged in the same direction along the dicing line 5a.

つぎに、図示されていないが、基板1の一面に複数個の半導体素子を搭載すると共に、その半導体素子の各電極を基板1に設けられているリードあるいは配線に接続する。   Next, although not shown, a plurality of semiconductor elements are mounted on one surface of the substrate 1 and each electrode of the semiconductor elements is connected to a lead or wiring provided on the substrate 1.

その後、複数個の半導体素子を封止樹脂により一括封止する。この封止樹脂4は、たとえばトランスファモールド金型内に、基板1をセッティングして樹脂を流し込んで固化させることにより、複数の半導体素子を一括で封止することができる。この際、この封止樹脂4と連結するように基板1の表面の凹溝3が形成されているため、図1(c)に(b)のC−C線断面図が示されるように、この凹溝3内にも樹脂が流れ込んで充填される。   Thereafter, the plurality of semiconductor elements are collectively sealed with a sealing resin. The sealing resin 4 can seal a plurality of semiconductor elements at once by setting the substrate 1 in a transfer mold, for example, and pouring the resin into a mold. At this time, since the concave groove 3 on the surface of the substrate 1 is formed so as to be connected to the sealing resin 4, as shown in FIG. The resin flows into the concave groove 3 and is filled therewith.

つぎに、各半導体装置にマーキングするレーザ光源を用いて、ダイシングライン5aに沿って封止樹脂4表面にレーザ光を照射することにより封止樹脂4に凹状の切込み5を形
成する。凹溝3内に充填された樹脂の部分にレーザ光を照射して、そのレーザ光の照射により形成される切込みが凹溝3内の樹脂内に形成されるか否かを確認する。レーザ光照射位置がダイシングライン5aと合っていないと、半導体装置の内部を切断することになるため、ダイシングライン5aの位置ずれの許容範囲内、すなわち、図1に示される例では、Dの範囲に切込みが入っていることを確認する。もし、この範囲に入っていない場合には、レーザ光の照射位置を調整して、Dの範囲に入るようにする。
Next, using a laser light source for marking each semiconductor device, the surface of the sealing resin 4 is irradiated with laser light along the dicing line 5a to form a concave cut 5 in the sealing resin 4. The resin portion filled in the groove 3 is irradiated with laser light, and it is confirmed whether or not the cut formed by the laser light irradiation is formed in the resin in the groove 3. If the laser beam irradiation position is not aligned with the dicing line 5a, the inside of the semiconductor device is cut. Therefore, within the allowable range of misalignment of the dicing line 5a, that is, in the example shown in FIG. Make sure that there is a notch. If it is not within this range, the irradiation position of the laser beam is adjusted so that it falls within the range D.

その後、ダイシングライン5aに沿って封止樹脂4にレーザ光により切込み5を形成し、順次所定のピッチ(ダイシングライン5aのピッチ)移動しながら各ダイシングライン5aに沿って封止樹脂4に切込み5を入れる。この切込み5は、図2に部分的断面説明図が示されるように、封止樹脂4の底部を一部残す程度の深さに形成する。そして、四角形状の封止樹脂4の直交する辺側でも、同様に、レーザ光照射位置の確認を凹溝3内の樹脂で行い、順次切込み5を入れることにより、格子状の切込み5を封止樹脂4に形成する。その後、図2に示されるように、基板1の裏面からダイシングライン5aに沿ってレーザ光またはダイシングソーにより切断し、先に形成した切込み5に達する切断溝7を形成することにより、各半導体装置2を個片化する。その結果、個々の半導体装置2が得られる。   After that, a cut 5 is formed in the sealing resin 4 along the dicing line 5a with a laser beam, and the cut 5 is cut into the sealing resin 4 along each dicing line 5a while sequentially moving at a predetermined pitch (pitch of the dicing line 5a). Insert. The cut 5 is formed to such a depth that a part of the bottom of the sealing resin 4 is left as shown in FIG. Similarly, on the orthogonal sides of the rectangular sealing resin 4, the laser beam irradiation position is confirmed with the resin in the concave groove 3, and the grid-like cuts 5 are sealed by sequentially making the cuts 5. Formed on the stop resin 4. Thereafter, as shown in FIG. 2, each semiconductor device is formed by cutting from the back surface of the substrate 1 along the dicing line 5a with a laser beam or a dicing saw to form a cutting groove 7 reaching the previously formed cut 5. Divide 2 into pieces. As a result, individual semiconductor devices 2 are obtained.

本発明によれば、半導体装置のマーキングと封止樹脂の切断とを同じレーザ光源を用いてマーキング工程と連続的に行うことができるため、作業工程を短縮することができる。また特に、ダイシングソーにより切断溝7を形成する際、切込み5が形成されているため、基板1を貼り付ける粘着テープにダイシングソーを接触させない構成とすることができ、粘着剤がダイシングソーへ付着するのを防止できる。   According to the present invention, since the marking of the semiconductor device and the cutting of the sealing resin can be performed continuously with the marking process using the same laser light source, the work process can be shortened. In particular, when the cutting groove 7 is formed by the dicing saw, since the notch 5 is formed, the dicing saw can be prevented from contacting the adhesive tape to which the substrate 1 is attached, and the adhesive adheres to the dicing saw. Can be prevented.

本発明による基板に封止樹脂を形成し、ダイシングラインに沿って切込みを形成した状態の平面説明図および一部断面説明図である。It is plane explanatory drawing of the state which formed sealing resin in the board | substrate by this invention, and formed the cut along a dicing line, and a partial cross section explanatory drawing. 図1の基板を固片化する際に、封止樹脂に形成される切込みと基板側に形成される切断溝との関係を示す一部断面説明図である。FIG. 2 is a partial cross-sectional explanatory view showing a relationship between a cut formed in a sealing resin and a cut groove formed on the substrate side when the substrate of FIG. 1 is solidified. 従来のMAPタイプの基板と封止樹脂との部分を示す平面説明図である。It is plane explanatory drawing which shows the part of the conventional MAP type board | substrate and sealing resin.

符号の説明Explanation of symbols

1 基板
2 半導体装置
3 凹溝
4 封止樹脂
5 切込み
5a ダイシングライン
7 切断溝
DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Semiconductor device 3 Concave groove 4 Sealing resin 5 Cutting 5a Dicing line 7 Cutting groove

Claims (3)

基板の一面上に半導体素子を複数個搭載して封止樹脂により一括封止し、ダイシングラインに沿って切断することで、個々の半導体装置に分割する半導体装置の製造方法であって、
同じ方向に並ぶダイシングラインの少なくとも1つのライン上の位置で、半導体装置の形成領域外で、かつ、前記封止樹脂と連結する位置に凹溝を形成した基板を準備し、
該基板の一面に複数個の半導体素子を搭載し、
前記複数個の半導体素子を封止樹脂により一括封止すると共に、前記凹溝内にも樹脂を充填し、
前記ダイシングラインに沿ってレーザ光を照射することにより前記封止樹脂および前記凹溝内の樹脂に凹状の切込みを形成し、
前記基板または前記基板および前記封止樹脂を前記ダイシングラインに沿ってレーザ光またはダイシングソーにより切断することにより個々の半導体装置に個片化する
ことを特徴とする半導体装置の製造方法。
A semiconductor device manufacturing method in which a plurality of semiconductor elements are mounted on one surface of a substrate, collectively sealed with a sealing resin, and cut along dicing lines to divide into individual semiconductor devices,
Preparing a substrate having a groove formed at a position on at least one line of dicing lines arranged in the same direction, outside the formation region of the semiconductor device, and connected to the sealing resin;
A plurality of semiconductor elements are mounted on one surface of the substrate,
The plurality of semiconductor elements are collectively sealed with a sealing resin, and the resin is also filled in the concave groove,
By forming a concave cut in the sealing resin and the resin in the concave groove by irradiating laser light along the dicing line,
A method of manufacturing a semiconductor device, wherein the substrate or the substrate and the sealing resin are cut into individual semiconductor devices by cutting with a laser beam or a dicing saw along the dicing line.
前記基板に形成する凹溝の幅をダイシングラインに沿って形成される前記凹状の切込みの幅と前記ダイシングラインに沿って照射する前記レーザ光の位置ずれの許容範囲の幅とを加えた幅で形成することを特徴とする請求項1記載の半導体装置の製造方法。   The width of the concave groove formed in the substrate is a width obtained by adding the width of the concave notch formed along the dicing line and the width of the allowable range of misalignment of the laser light irradiated along the dicing line. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is formed. 半導体素子を複数個搭載して、該半導体素子を搭載した一面を封止樹脂により封止し、ダイシングラインに沿って切断することで個々の半導体装置に分割する半導体装置の製造方法に用いられる基板であって、前記基板の半導体装置の形成領域外で、かつ前記封止樹脂を切断する前記ダイシングラインの少なくとも1つのライン上の位置で、前記封止樹脂と連結する位置に凹溝が形成されていることを特徴とする半導体装置用基板。   A substrate used in a method of manufacturing a semiconductor device in which a plurality of semiconductor elements are mounted, one surface on which the semiconductor elements are mounted is sealed with a sealing resin, and cut along dicing lines into individual semiconductor devices. A groove is formed outside the semiconductor device formation region of the substrate and at a position on at least one line of the dicing line that cuts the sealing resin at a position where it is connected to the sealing resin. A substrate for a semiconductor device.
JP2007001208A 2007-01-09 2007-01-09 Manufacturing method of semiconductor device and substrate for semiconductor device Pending JP2008171864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007001208A JP2008171864A (en) 2007-01-09 2007-01-09 Manufacturing method of semiconductor device and substrate for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007001208A JP2008171864A (en) 2007-01-09 2007-01-09 Manufacturing method of semiconductor device and substrate for semiconductor device

Publications (1)

Publication Number Publication Date
JP2008171864A true JP2008171864A (en) 2008-07-24

Family

ID=39699708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007001208A Pending JP2008171864A (en) 2007-01-09 2007-01-09 Manufacturing method of semiconductor device and substrate for semiconductor device

Country Status (1)

Country Link
JP (1) JP2008171864A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129683A (en) * 2009-12-17 2011-06-30 Asahi Engineering Kk Method of manufacturing semiconductor device and semiconductor manufacturing device
JP2013136073A (en) * 2011-12-28 2013-07-11 Mitsuboshi Diamond Industrial Co Ltd Method for splitting workpiece and method for splitting substrate with optical element pattern
CN111511675A (en) * 2017-12-22 2020-08-07 赛峰集团 Method for manufacturing semiconductor device and dicing street

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277550A (en) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp Semiconductor device and its manufacture
JP2002246530A (en) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
JP2003133262A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor package
JP2005311231A (en) * 2004-04-26 2005-11-04 Toshiba Corp Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277550A (en) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp Semiconductor device and its manufacture
JP2002246530A (en) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
JP2003133262A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor package
JP2005311231A (en) * 2004-04-26 2005-11-04 Toshiba Corp Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129683A (en) * 2009-12-17 2011-06-30 Asahi Engineering Kk Method of manufacturing semiconductor device and semiconductor manufacturing device
JP2013136073A (en) * 2011-12-28 2013-07-11 Mitsuboshi Diamond Industrial Co Ltd Method for splitting workpiece and method for splitting substrate with optical element pattern
CN111511675A (en) * 2017-12-22 2020-08-07 赛峰集团 Method for manufacturing semiconductor device and dicing street

Similar Documents

Publication Publication Date Title
TWI630687B (en) Package substrates with integrated stiffeners and device packages
TWI405306B (en) Semiconductor package, manufacturing method thereof and chip-redistribution encapsulant
KR101784596B1 (en) Cutting device and cutting method
US7371613B2 (en) Semiconductor device and method of manufacturing the same
US7759223B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US10083866B2 (en) Sawn leadless package having wettable flank leads
US6744134B2 (en) Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US8877523B2 (en) Recovery method for poor yield at integrated circuit die panelization
JP2010093088A (en) Wiring substrate and method of manufacturing the same
WO2018216318A1 (en) Semiconductor module and method for manufacturing same
TWI787736B (en) Sawing device and method for forming saw-cuts into a semiconductor product
KR20150106343A (en) Method of aligning chip
JP2008171864A (en) Manufacturing method of semiconductor device and substrate for semiconductor device
JP2018046094A (en) Semiconductor chip, semiconductor device, semiconductor wafer, and method of dicing semiconductor wafer
JP7147501B2 (en) Semiconductor device manufacturing method
JP2012114126A (en) Substrate splitting device and method of manufacturing electronic component
JP2009216844A (en) Reticle for reduction projection exposure apparatus and exposure method using the same
WO2008039717A2 (en) Semiconductor dies and methods and apparatus to mold lock a semiconductor die
CN108431933B (en) Electronic component, method of manufacturing the same, and apparatus for manufacturing the same
JP6779283B2 (en) Manufacturing method of optoelectronic parts
JP2019102599A (en) Semiconductor device manufacturing method
JP6800523B2 (en) Package substrate processing method
CN116666368A (en) Semiconductor device and method for manufacturing semiconductor device
US10600831B2 (en) Image pickup apparatus, endoscope and image pickup apparatus manufacturing method
JP2008034681A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319