JP2008159973A - Electronic component module and circuit board with built-in components incorporating the module - Google Patents
Electronic component module and circuit board with built-in components incorporating the module Download PDFInfo
- Publication number
- JP2008159973A JP2008159973A JP2006348975A JP2006348975A JP2008159973A JP 2008159973 A JP2008159973 A JP 2008159973A JP 2006348975 A JP2006348975 A JP 2006348975A JP 2006348975 A JP2006348975 A JP 2006348975A JP 2008159973 A JP2008159973 A JP 2008159973A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin layer
- resin
- component module
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、電子部品モジュールおよびこれを内蔵した部品内蔵回路基板に関し、より詳しくは電子部品を樹脂層内に埋設した電子部品モジュールおよびその電子部品モジュールを内蔵した回路基板に関するものである。 The present invention relates to an electronic component module and a circuit board with a built-in component, and more particularly to an electronic component module having an electronic component embedded in a resin layer and a circuit board with the electronic component module built-in.
電子機器においては、その機能の多機能化、高度化に伴って基板に実装すべき電子部品の数は増加の一途をたどっている。例えば携帯機器においては、以前は単一の周波数だけを通信に用いていたが、近年複数の周波数帯を使うようになって着ており、これに伴って無線回路、アンテナが複数必要になり、その分、使用される電子部品は増加する。一方で電子部品を搭載する基板の面積には制限があるため、使用する電子部品が増加し続けると基板に実装しきれなくなる事態が起こる。そのような問題に対して、近年、増加する電子部品の一部を電子回路基板内部に内蔵しようとする試みが広く行われている。いわゆる部品内蔵である。
部品内蔵の手法は次の2種類に大きく分類できる。
1)電子部品埋め込み
2)厚膜素子作りこみ
1)は既存の電子部品を直接電子回路基板に内蔵する技術、2)は電子回路基板の製造プロセスの途中で厚膜ないし薄膜からなる機能素子を形成し、その後ビルドアッププロセスで機能素子を内蔵する方法である。1)は既に実現されている特性を有する電子部品をそのまま内蔵できるという大きな利点があることから、近年多くの技術が検討され、開示されている。
In electronic devices, the number of electronic components to be mounted on a board is steadily increasing as the functions become multifunctional and sophisticated. For example, in portable devices, previously only a single frequency was used for communication, but in recent years it has come to use multiple frequency bands, and this requires a plurality of radio circuits and antennas. Accordingly, the number of electronic components used increases. On the other hand, since the area of the board on which the electronic component is mounted is limited, if the number of electronic parts to be used continues to increase, a situation where the board cannot be mounted on the board occurs. In response to such problems, attempts have recently been made to incorporate some of the increasing number of electronic components inside the electronic circuit board. So-called component built-in.
The method of incorporating components can be broadly classified into the following two types.
1) Embedding electronic components 2) Making thick film elements 1) Technology for incorporating existing electronic components directly into an electronic circuit board 2) Functional elements consisting of thick or thin films during the manufacturing process of electronic circuit boards This is a method of forming and then incorporating a functional element by a build-up process. Since 1) has a great advantage that an electronic component having characteristics already realized can be incorporated as it is, many techniques have been studied and disclosed in recent years.
例えば特許文献1には、コア部材とコア部材を覆う樹脂層と、前記コア部材の表裏を貫通して前記コア部材に形成された無底穴とを備え、前記無底穴に電子部品を実装して用いられる、前記コア部材の表裏面を除く面(端面)が前記樹脂で覆われていない露出部を設けたことを特徴とする複合多層基板が開示されている。また、特にこのコア部材が金属であることが特徴であるとも記載されている。そして、コア部材を覆う樹脂層にはレーザビームによって小穴が開孔されこの小穴を介して層間接続がおこなわれている。特許文献1に記載された複合多層では、金属コアの露出部を端子として利用することにより高周波信号の転送ロスを低減することができる特徴がある。
また、特許文献2には、熱可塑性樹脂中に電気素子が配置され、当該電気素子の電極が、接続材料の充填された接続ビアホールを介して、導体パターンと電気的に接続されてなるプリント基板において、前記熱可塑性樹脂は、複数の樹脂板を積層して上下両面から加圧・加熱することにより相互に接着して構成され、積層方向における前記電気素子の上面及び下面には、前記加圧・加熱時において、前記電気素子の積層方向の傾き、前記接続材料の充填された接続ビアホールの座屈、及び前記導体パターンの積層方向の傾きを規制する位置に、少なくとも前記接続ビアホールを含む前記接続材料の充填された複数のビアホールが面しているプリント基板が記載されている。この方法によると、電気素子の回転方向の応力を低減乃至無くすように接続材料の充填されたビアホールが追加されているため、座屈及び導体パターンの傾きが生じにくくなり、電気素子と導体パターンとの間の接続信頼性が向上する。また、接続ビアホールは、樹脂フィルムにレーザビーム照射、ドリル加工あるいはパンチ加工を行ってビアホールを形成し、これに導電性ペーストを充填するにより形成される。
また、特許文献3には、半導体素子をフリップチップ実装した複数の基板を積層して基板間を電気的に接続し、複数の基板が熱硬化性樹脂を少なくとも含むエポキシ、フェノール樹脂等の熱硬化性樹脂組成物で接着され、熱硬化性樹脂組成物の内部に設けたインナービアを介して電気的接続がなされ、半導体素子の実装面と反対側の面に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着し、かつ該低弾性材料が前記半導体素子に対向する基板に密着しており、基板で挟まれた内部に前記半導体素子が内蔵されている半導体装置が開示されている。インナービアは、熱硬化性樹脂組成物にレーザビームを照射しまたはパンチングを行って貫通穴を形成し、導電性ペーストを充填することによって形成される。この技術によると、低弾性率樹脂によって半導体素子を封止した後に熱硬化性樹脂組成物の積層・一体化が行われるため、電子回路基板内の空隙を低減させることができ熱硬化性樹脂組成物を一体化する際の電子回路基板の熱変形を低減させることが可能になる。
さらに、特許文献4には、パターン回路の凹凸を埋め込むことができる流動性を備えた感光性フィルムを用いたプリント配線板に関して記載されている。この感光性フィルムは1〜60μmの厚みを有し、その厚みの50〜95%の厚さのパターン回路を覆っても埋め込んだ側の反対側表面に形成される凹凸の高低差が5μm以下であるとされている。
Patent Document 2 discloses a printed circuit board in which an electrical element is disposed in a thermoplastic resin, and an electrode of the electrical element is electrically connected to a conductor pattern through a connection via hole filled with a connection material. The thermoplastic resin is formed by laminating a plurality of resin plates and bonding them to each other by pressing and heating from the upper and lower surfaces, and the upper surface and the lower surface of the electric element in the stacking direction are provided with the pressurization. The connection including at least the connection via hole at a position that regulates the inclination in the stacking direction of the electric element, the buckling of the connection via hole filled with the connection material, and the tilt in the stacking direction of the conductor pattern during heating. A printed circuit board is described that faces a plurality of via holes filled with material. According to this method, since the via hole filled with the connecting material is added so as to reduce or eliminate the stress in the rotation direction of the electric element, buckling and inclination of the conductor pattern are less likely to occur. Connection reliability between is improved. The connection via hole is formed by forming a via hole by irradiating a resin film with a laser beam, drilling or punching, and filling it with a conductive paste.
In Patent Document 3, a plurality of substrates on which semiconductor elements are flip-chip mounted are stacked and the substrates are electrically connected, and the plurality of substrates are thermally cured such as epoxy or phenolic resin including at least a thermosetting resin. It is bonded with a curable resin composition and is electrically connected through an inner via provided in the thermosetting resin composition, and is lower than the thermosetting resin composition on the surface opposite to the mounting surface of the semiconductor element. Disclosed is a semiconductor device in which a low-elastic material that is an elastic modulus is in close contact, the low-elastic material is in close contact with a substrate facing the semiconductor element, and the semiconductor element is embedded inside the substrate. ing. The inner via is formed by irradiating the thermosetting resin composition with a laser beam or punching to form a through hole and filling with a conductive paste. According to this technology, since the thermosetting resin composition is laminated and integrated after sealing the semiconductor element with the low elastic modulus resin, the voids in the electronic circuit board can be reduced and the thermosetting resin composition can be reduced. It becomes possible to reduce the thermal deformation of the electronic circuit board when the objects are integrated.
Furthermore, Patent Document 4 describes a printed wiring board using a photosensitive film having fluidity capable of embedding pattern circuit irregularities. This photosensitive film has a thickness of 1 to 60 μm, and even if it covers a pattern circuit having a thickness of 50 to 95% of the thickness, the height difference of the unevenness formed on the surface opposite to the embedded side is 5 μm or less. It is said that there is.
而して、従来、電子部品を内蔵するコア基板表面から電子部品の端子電極に直接レーザでビアホールを開孔し、電子部品の端子をビアホールを介してコア基板表面に引き出し、さらにコア基板の表面から通常のビルドアップ工程を経て基板の表面配線と接続する、あるいは電子回路基板表面から直接、内蔵された電子部品にビアホールを形成して表面配線と接続する、等の方法が採られてきた。しかし、レーザビームを用いて開孔する場合ビアホール径は最も小さいものでφ50μm程度、ランド径は最低75μm程度とする必要があるので、200μm以下のピッチの端子電極を持つ電子部品の内蔵は困難である。
また、電子部品が破損しないように、コア基板を剛性の高い金属とした場合には、同一体積の樹脂コア層に比較してその密度が大きいので、特に携帯機器においては電子回路基板全体の重量増が問題となる可能性もある。一方で、電子部品を基板に内蔵工程で加わる応力および熱応力の軽減を目的として、電子部品を内蔵するためのビルドアップ樹脂の弾性率を下げた場合には、電子回路基板全体の強度に懸念が残る。
本発明の課題は上述した従来技術の問題点を解決することであって、その目的は、第1に、200μm以下の超微細ピッチの端子を持つ電子部品と、電子回路基板表面のパッドとの接続をできるだけ小さいインダクタンスで可能とする電子部品モジュールを提供することであり、第2に、回路基板の強度を十分に高く維持しつつ、その中に内蔵された電子部品がリフロー工程時などの際に加わる熱応力によって損傷を受けることのないようにすることである。
Thus, conventionally, a via hole is directly drilled from the surface of the core substrate containing the electronic component to the terminal electrode of the electronic component with a laser, and the terminal of the electronic component is drawn out to the core substrate surface through the via hole. From the surface of the electronic circuit board through a normal build-up process, or via holes are formed in the built-in electronic components directly from the surface of the electronic circuit board and connected to the surface wiring. However, when opening with a laser beam, the via hole diameter is the smallest, about φ50 μm, and the land diameter needs to be at least about 75 μm. Therefore, it is difficult to incorporate electronic components having terminal electrodes with a pitch of 200 μm or less. is there.
In addition, when the core substrate is made of a highly rigid metal so that the electronic components are not damaged, the density of the core substrate is higher than that of the resin core layer of the same volume. Increases can be a problem. On the other hand, if the elastic modulus of the build-up resin for embedding electronic components is lowered for the purpose of reducing the stress and thermal stress applied to the substrate in the process of embedding the electronic components, there is concern about the strength of the entire electronic circuit board. Remains.
An object of the present invention is to solve the above-mentioned problems of the prior art. The purpose of the present invention is, firstly, an electronic component having terminals with an ultrafine pitch of 200 μm or less and a pad on the surface of an electronic circuit board. The second objective is to provide an electronic component module that can be connected with as little inductance as possible. Second, while maintaining the strength of the circuit board sufficiently high, the electronic components incorporated therein are used during the reflow process. Is not damaged by the thermal stress applied to the surface.
上記の目的を達成するため、本発明によれば、第1の樹脂層上に1個ないし複数の電子部品が搭載され、該電子部品は前記第1の樹脂層上に形成された第2の樹脂層内に収容されており、前記電子部品上および前記第2の樹脂層上は第3の樹脂層により被覆されており、前記電子部品の端子が、前記第3の樹脂層に開設されたビアホールを介して前記第3の樹脂層上に形成されたパッドと接続されている電子部品モジュールにおいて、前記第3の樹脂層が感光性樹脂により形成されていることを特徴とする電子部品モジュール、が提供される。 In order to achieve the above object, according to the present invention, one or a plurality of electronic components are mounted on a first resin layer, and the electronic components are formed on a second resin layer formed on the first resin layer. The electronic component is housed in a resin layer, and the electronic component and the second resin layer are covered with a third resin layer, and terminals of the electronic component are opened in the third resin layer. An electronic component module connected to a pad formed on the third resin layer through a via hole, wherein the third resin layer is formed of a photosensitive resin, Is provided.
また、上記の目的を達成するため、本発明によれば、第1の樹脂層上に1個ないし複数の電子部品が搭載され、該電子部品は前記第1の樹脂層上に形成された第2の樹脂層内に収容されており、前記電子部品上および前記第2の樹脂層上は第3の樹脂層により被覆されており、前記電子部品の端子が、前記第3の樹脂層に開設されたビアホールを介して前記第3の樹脂層上に形成されたパッドと接続されている電子部品モジュールにおいて、前記第2の樹脂層を構成する樹脂材料の25℃におけるヤング率(GPa)と熱膨張係数(ppm/K)の積が300以下であり、かつ、前記第3の樹脂層が感光性樹脂により形成され、該第3の樹脂層にはフォトリソグラフィ法により前記ビアホールが形成されていることを特徴とする電子部品モジュール、が提供される。 In order to achieve the above object, according to the present invention, one or more electronic components are mounted on the first resin layer, and the electronic components are formed on the first resin layer. 2 and is covered with a third resin layer on the electronic component and the second resin layer, and terminals of the electronic component are opened in the third resin layer. In the electronic component module connected to the pad formed on the third resin layer through the formed via hole, the Young's modulus (GPa) and heat of the resin material constituting the second resin layer at 25 ° C. The product of the expansion coefficient (ppm / K) is 300 or less, the third resin layer is formed of a photosensitive resin, and the via hole is formed in the third resin layer by a photolithography method. Electronic component Lumpur, is provided.
本発明の電子部品モジュールでは、平坦な基板上に電子部品を1個ないし複数個搭載し、電子部品表面以外を樹脂で覆い、さらに電子部品表面と該樹脂の表面を感光性樹脂で覆った後にフォトリソグラフィ法を用いてビアホールを開孔し導電性パターンを形成することで、電子部品の端子電極のピッチがレーザビームによって形成されたビアホールでは接続できないような200μm以下であっても、電子部品の端子電極を該感光性樹脂表面に引き出して端子間隔(パッド間隔)を広げることが可能になり、電子回路基板に内蔵してもレーザビームで開孔したビアホールを介して端子電極を電子回路基板表面に引き出すことができるようなピッチにまで拡げることができる。これによって端子電極が1個の部品上に複数個、狭ピッチで形成されたアレイ素子や薄膜プロセスでシリコン基板上に複数個作り込まれ、超微細ピッチの端子電極を持つ集積化受動素子であっても、電子回路基板に内蔵することが可能になる。また数多くの受動部品を1モジュール化することで、電子回路基板に内蔵するときの工数を大幅に削減することも可能になる。
また、電子部品を覆う樹脂の弾性率と熱膨張係数の積を一定値以下にすることで、回路基板に他の電子部品を実装するためのリフロー工程によって内蔵電子部品にかかる熱応力を小さくし、信頼性の高い電子部品モジュールを提供することができる。また、電子部品を覆う樹脂と、部品内蔵回路基板を構成する樹脂を同一ではなく、電子部品周囲を低弾性樹脂、基板を構成する樹脂を高弾性樹脂にすることで、高強度でかつ熱応力耐性の高い部品内蔵回路基板を提供することができる。つまり、電子部品モジュールを内蔵した部品内蔵回路基板のコア層ないしビルドアップ層を構成する樹脂にフィラーを含有した樹脂を用いることで、電子部品にかかる応力を小さくしたまま、部品内蔵基板全体の強度を十分に高くすることが可能になる。
In the electronic component module of the present invention, one or a plurality of electronic components are mounted on a flat substrate, the surface other than the surface of the electronic component is covered with a resin, and the surface of the electronic component and the surface of the resin are covered with a photosensitive resin. Even if the pitch of the terminal electrode of the electronic component is 200 μm or less that cannot be connected by a via hole formed by a laser beam by opening a via hole using a photolithography method to form a conductive pattern, It is possible to extend the terminal interval (pad interval) by drawing the terminal electrode to the surface of the photosensitive resin. Even if the terminal electrode is incorporated in the electronic circuit board, the terminal electrode is connected to the surface of the electronic circuit board through a via hole opened by a laser beam. It can be expanded to a pitch that can be pulled out. As a result, a plurality of terminal electrodes can be formed on a silicon substrate by a thin film process or an array element in which a plurality of terminal electrodes are formed at a narrow pitch on a single component, and an integrated passive element having a terminal electrode with an ultrafine pitch. However, it can be built in the electronic circuit board. In addition, by making a large number of passive components into one module, it is possible to significantly reduce the number of man-hours when incorporating them in an electronic circuit board.
In addition, by reducing the product of the elastic modulus and thermal expansion coefficient of the resin that covers the electronic component to a certain value or less, the thermal stress applied to the built-in electronic component is reduced by the reflow process for mounting another electronic component on the circuit board. A highly reliable electronic component module can be provided. Also, the resin that covers the electronic component is not the same as the resin that constitutes the circuit board with the built-in component. A circuit board with a built-in component having high resistance can be provided. In other words, by using a resin containing a filler in the core layer or build-up layer of the component built-in circuit board containing the electronic component module, the overall strength of the component built-in board can be maintained while reducing the stress applied to the electronic component. Can be made sufficiently high.
本発明によれば、電子部品として受動部品に適用した場合には、次の効果も期待できる。LSIのような能動部品は第1の樹脂層に搭載する個数は1個ないし多くても2〜3個であるのに対して、LCRのような受動部品は数十個単位で搭載することも想定される。その場合は上記の効果に加え、数多くの部品を1モジュールにすることで部品内蔵工程における部品搭載の手間が大幅に削減することが可能になる。 According to the present invention, when applied to a passive component as an electronic component, the following effects can also be expected. While active components such as LSI can be mounted on the first resin layer from 1 to at most 2-3, passive components such as LCR can be mounted in units of several tens. is assumed. In that case, in addition to the above-described effects, it is possible to greatly reduce the labor of mounting the components in the component-embedding process by making many components into one module.
(第1の実施の形態)
図1は、本発明の電子部品モジュールの第1の実施の形態を示す断面図である。図1に示すように、本実施の形態の電子部品モジュール10では、表面が平坦な第1の樹脂層11に表面実装型の電子部品14が搭載され、接着樹脂によって固定されている。第1の樹脂層11の厚さには特に制限はないが、本発明の電子部品モジュール10を回路基板に内蔵する場合を考慮すると20μm〜50μm程度の厚さであることが望ましい。電子部品14は、最も小さいもので現在入手できる最小である0402サイズ(0.4mm×0.2mm×0.2mm)である。厚い方には特に上限はないが、3216サイズ(3.2mm×1.6mm×1.6mm)程度が作りやすさの点から限界であると思われる。したがって電子部品14の厚さは0.2mm〜1.6mmの範囲であると言える。
そして電子部品14の側面全てが第2の樹脂層12によって覆われている。ここで第2の樹脂層12の表面と電子部品14の表面は同じ高さになっており、電子部品14の上表面は第2の樹脂層12覆われていない。さらに第2の樹脂層12および電子部品14の上に感光性の第3の樹脂層13が形成されている。
第2の樹脂層として好ましい物性値は、以下の理由から、25℃におけるヤング率(GPa)と熱膨張係数(ppm/K)の積が概ね300以下の条件を満足する範囲とした。内蔵された電子部品に加わる内部応力σ(MPa)は、室温から200℃付近までの熱膨張係数をα(ppm/K)、ヤング率(弾性率)をE(GPa)、室温をT1、リフロー温度をT2としたときに下記(1)式で表すことができる。
(First embodiment)
FIG. 1 is a cross-sectional view showing a first embodiment of an electronic component module of the present invention. As shown in FIG. 1, in the
All side surfaces of the
The preferred physical property value for the second resin layer was set to a range in which the product of Young's modulus (GPa) and thermal expansion coefficient (ppm / K) at 25 ° C. was approximately 300 or less for the following reasons. The internal stress σ (MPa) applied to the built-in electronic components is α (ppm / K) for the thermal expansion coefficient from room temperature to around 200 ° C, E (GPa) for Young's modulus (elastic modulus), T1 for room temperature, and reflow When the temperature is T2, it can be expressed by the following formula (1).
ここで電子部品として強度の低い方に分類されるガラスの曲げ強度を基準にする。ガラスの曲げ強度が概ね100MPaなので、内部応力としては曲げ強度の約7割以下(=約70MPa)であることが望ましい。T1を20℃、T2を、非鉛はんだを用いたときのリフローを想定して260℃とする。内蔵された電子部品にかかる内部応力の見積もりを容易にするために、(1)式を(2)式のように簡素化すると、α・E=300((ppm/K)・GPa)のとき、内蔵された電子部品にかかる内部応力σが72MPaとなる。したがってこの程度の値を、内蔵された電子部品にはんだリフローの熱履歴が加わっても内部応力で破壊されない値と見なすことができる。
第3の樹脂層13にはフォトリソグラフィ法によって形成されたビアホール13aが開設されており、ビアホール13aの内部にはめっき法によって銅が充填されている。但し、ビアホール13aの内部全てに銅が充填されている必要はなく、ビアホール13aの内壁面だけめっきされている構造でも構わない。またビアホール13aに銀などの金属粒子を含有した導電性ペーストで充填されている構造でも構わない。
本発明の電子部品モジュールは、電子部品14の端子電極14aがビアホール13aを介して第3の樹脂層13の表面のパッド電極15に引き出された構造である。
Here, the bending strength of glass classified as the lower strength as an electronic component is used as a reference. Since the bending strength of glass is approximately 100 MPa, the internal stress is preferably about 70% or less (= about 70 MPa) of the bending strength. T1 is set to 20 ° C., and T2 is set to 260 ° C. assuming reflow when non-lead solder is used. In order to facilitate estimation of internal stress applied to the built-in electronic component, when formula (1) is simplified as formula (2), α · E = 300 ((ppm / K) · GPa) The internal stress σ applied to the built-in electronic component is 72 MPa. Therefore, such a value can be regarded as a value that is not broken by internal stress even if a thermal history of solder reflow is applied to the built-in electronic component.
A via
The electronic component module of the present invention has a structure in which the
図2は、本発明の第1の実施の形態である電子部品モジュールの製造方法を示す工程順の断面図である。まず150mm角程度で厚さ0.5〜0.8mmの、表面が平滑な銅板16を用意する。代わりにガラス板あるいは6インチφのシリコンウエハであっても構わない。また大きさもこのサイズよりも大きくても小さくても構わないが、作業性が失われない範囲で調整することが望ましい。
次に、銅板16の上に第1の樹脂層を形成するためのワニスを供給し、スピンコーティング法によって必要な厚さとした後に乾燥、キュア工程を経て第1の樹脂層11を形成する〔図2(a)〕。第1の樹脂層を形成する材料には、ワニスとして入手できるポリイミド、エポキシ樹脂、フェノール樹脂が望ましい。スピンコーティング法を選んだのは第1の樹脂層が高精度に平坦に形成することができるからである。スピンコーティング法の他にカーテンコート法のようなコーティング法でも構わない。またワニスで入手できなくても、表面が平坦でさえあれば、液晶ポリマ、FR4のプリプレグのような樹脂シートを銅板の上に圧着することで第1の樹脂層としても差し支えない。
次に、端子電極14aを有する電子部品14を所定の位置に搭載し、接着剤で固定する〔図2(b)〕。接着剤が厚いと電子部品表面の平坦性が失われるため、なるべく薄く形成できる接着剤が望ましい。例えばアンダーフィル樹脂などが好適である。次に、シート状の樹脂材の、電子部品に対応する箇所に予め金型等で穿孔した樹脂シート12aを用意し、必要な枚数の樹脂シート12aを積層する〔図2(c)〕。電子部品より若干高くなるように積層した後、熱圧着して第2の樹脂層12を形成する。その後、電子部品14の表面が露出するまで第2の樹脂層12を研磨することで電子部品14と第2の樹脂層12の表面のレベルを一致させる〔図2(d)〕。研磨以外の方法、例えば酸素プラズマアッシャーなどで樹脂を除去しても構わない。その場合は樹脂を過剰に除去する可能性もあるが、電子部品の表面と第2の樹脂層表面のレベル差が20μmを超えないようにしないと、次工程で感光性樹脂を一様に塗布することが困難になる。
FIG. 2 is a cross-sectional view in the order of steps showing the method for manufacturing the electronic component module according to the first embodiment of the present invention. First, a
Next, a varnish for forming the first resin layer is supplied on the
Next, the
次に、電子部品14と第2の樹脂層12の上に感光性の樹脂をスピンコーティング法で塗布して、第3の樹脂層13を形成する〔図2(e)〕。第3の樹脂層13の厚さはスピンコーティング法で形成できる範囲であって1μm〜30μm程度が望ましい。第3の樹脂層13をベークした後、露光、現像を行なって、第3の樹脂層13に電子部品の端子電極14aの表面を露出させるビアホール13aを開孔し、その後にキュアする〔図2(f)〕。次に、めっき下地層となるTi/Cuをスパッタ法で堆積し、フォトリソグラフィ法により形成すべき導電性パターンの形状の開口を有するレジスト膜を形成しこれをマスクに電解銅めっきを行なって、ビアホール内を銅で充填すると共に第3の樹脂層13上にパッド電極15を形成する。そして、レジスト膜を除去し露出しためっき下地層をエッチング除去する〔図2(g)〕。めっき下地層は、活性化処理と無電解めっきによって形成するようにしてもよい。また、全面的に電解めっきにより厚膜の銅層を形成した後、フォトエッチング法によりパターニングを行なってパッド電極を形成するようにしてもよい。次いで、銅板16をエッチングにより除去する〔図2(h)〕。ベース基板に銅板ではなくガラスやシリコンを用いた場合は、エッチングよって除去することができないので、物理的に第1の樹脂層11から上の層を剥がすことになる。同一樹脂層に複数の電子部品モジュールを作り込んだ場合には、樹脂層11〜13を所定位置で切断して個々の電子部品モジュールに切り出す。
Next, a photosensitive resin is applied onto the
(第2の実施の形態)
図3は、本発明の電子部品モジュールの第2の実施の形態を示す断面図である。図3において、第1の実施の形態を示す図1の部分と同等の部分には一桁が共通する参照記号を付し、重複する説明は省略する。本実施の形態の電子部品モジュール20は、第1の実施の形態の電子部品モジュールと電子部品を除いてそれ以外の構成は同等である。本実施の形態において、電子部品24の表面には端子電極24aがマトリックス状に配置されており、端子電極24aの一部が開口するように電子部品24の表面にはカバー樹脂膜24bが形成されている。ここで第2の樹脂層22の表面は電子部品24のカバー樹脂膜24bの表面と高さが一致している。電子部品24の端子電極24aは、第3の樹脂層23上のパッド電極25へと引き出されており、そのピッチがレーザビーム開孔に適合し得る程度に広げられている。
(Second Embodiment)
FIG. 3 is a sectional view showing a second embodiment of the electronic component module of the present invention. In FIG. 3, the same reference numerals as those in FIG. 1 showing the first embodiment are given the same reference numerals, and duplicate explanations are omitted. The
(第3の実施の形態)
図4は、本発明の電子部品モジュールの第3の実施の形態を示す断面図である。図4において、第1の実施の形態を示す図1の部分と同等の部分には一桁が共通する参照記号を付し、重複する説明は省略する。本実施の形態の電子部品モジュール30は、第1、第2の実施の形態と電子部品を除いてそれ以外の構成は同等である。本実施の形態の電子部品モジュール30において、電子部品34は、シリコン基板34c上に形成された薄膜多層集積化受動素子である。具体的にはシリコン基板34c上(第1層)に薄膜キャパシタ34dが形成され、第2層に薄膜抵抗34eが形成され、第3層にスパイラルインダクタ34fが形成され、最表面(第4層)に端子電極34aが形成されている。電子部品34の表面は電極パッドの一部上に開口したカバー樹脂膜34bで覆われている。薄膜キャパシタ34d、薄膜抵抗34e、スパイラルインダクタ34fおよび端子電極34aは絶縁層34gによって絶縁され、絶縁層34gに形成されたマイクロビアホール34hによって電気的に接続されている。
(Third embodiment)
FIG. 4 is a cross-sectional view showing a third embodiment of the electronic component module of the present invention. In FIG. 4, the same reference numerals as those in FIG. 1 showing the first embodiment are given the same reference numerals, and duplicate explanations are omitted. The
(第4の実施の形態)
図5は、本発明の電子部品モジュールの第4の実施の形態を示す断面図である。図5において、第1の実施の形態を示す図1の部分と同等の部分には一桁が共通する参照記号を付し、重複する説明は省略する。本実施の形態の電子部品モジュール40は、第1ないし第3の実施の形態と電子部品を除いてそれ以外の構成はは同等である。本実施の形態の電子部品44は、下部電極となる厚さ約25μmのアルミニウム箔44aと、アルミニウム箔44a表面の必要箇所を陽極酸化法によって酸化させて形成した酸化アルミニウム膜44bと、アルミニウムをスパッタして形成した上部電極44cおよび下部電極端子44dと、素子表面に形成されたパッシベーション膜44eとからなる。パッシベーション膜44eは上部電極44c、下部電極端子44dの一部のみ開口している。電子部品44は総厚が30〜50μmと薄いので強度上の問題が懸念される。そのため、第1の樹脂層41に強度向上を目的としてフィラー入りの樹脂を使うことが望ましい。
(Fourth embodiment)
FIG. 5 is a cross-sectional view showing a fourth embodiment of the electronic component module of the present invention. In FIG. 5, the same reference numerals as those in FIG. 1 showing the first embodiment are given the same reference numerals, and duplicate explanations are omitted. The
(第5の実施の形態)
図6に第1の実施の形態の電子部品モジュール10を内蔵した部品内蔵回路基板の断面図を示す。プリプレグを積層し、加熱・加圧して形成してコア基板51上に電子部品モジュール10を搭載し接着・固定する。電子部品モジュール10に対応する部位を穿孔したプリプレグをコア基板51上に積層し、加熱・加圧することでコア基板51と一体化したコア基板52を形成する。レーザビームを照射してコア基板52にパッド電極15の表面を露出させるビアホール52aを形成した後、めっき法によってビアホール52aを充填する導電性ポストを形成すると共にコア基板52表面にランド53を形成する。ビアホールを充填する導電性ポストはめっき銅により形成することが望ましいが、銀等の金属を含有する導電ペーストでビアホール52aを充填した後に導電ペーストをスクリーン印刷法で供給してランド53を形成するようにしてもよい。コア基板51、52は基板の強度を高めるためにフィラーを含むプリプレグを用いて形成されている。次に、一体化して表面をメタライズしたコア基板の上下に、プリプレグを積層し、加熱・加圧することでビルドアップ樹脂層54を形成する。その後、レーザビームを照射して樹脂層54にビアホール54aを開孔し、めっき法でビアホール内壁面をメタライズすると共に樹脂層54表面にランド55を形成する。最後に必要に応じてスルーホール56を開孔し、スルーホール56内壁面をめっきによりメタライズする。ビルドアップ樹脂層54を形成するための樹脂材料も、コア基板51、52と同様にフィラーを含んでいることが、強度上望ましい。フィラーはガラスクロスである場合が多い。ガラスクロスを含んだFR4からなるプリプレグの弾性率は室温で20〜30GPa、熱膨張率は約30ppm/Kである。したがって第1の実施の形態で説明した、第2の樹脂層の選定の際に用いた、弾性率(GPa)と熱膨張係数(ppm/K)の積に当てはめると、コア基板51、52や樹脂層54を構成する樹脂における積は600〜900になる。つまり第2の樹脂層には、コア基板51、52およびビルドアップ樹脂層54を構成する樹脂は不適当ということになる。本発明の部品内蔵回路基板によると、電子部品は低弾性率・低熱膨張係数樹脂内に配置されており、その低弾性率・低熱膨張係数の樹脂層は機械的強度の高い高弾性率樹脂基板により包囲されているということである。
(Fifth embodiment)
FIG. 6 shows a cross-sectional view of a component built-in circuit board in which the
以上好ましい実施の形態について説明したが本発明はこれら実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、図6に示した実施の形態では、第1の実施の形態の電子部品モジュール10を内蔵していたがこれに代え第2〜第4の実施の形態の電子部品モジュール20ないし40を内蔵するようにしてもよい。また、電子部品モジュールの第3の樹脂層は、必ずしもワニス状の材料を用いて形成する必要はなくフィルム状の樹脂材を用いて形成するようにしてもよい。さらに、第3の樹脂層は、必ずしも感光性である必要はなく非感光性の材料を用いてフォトエッチング法によりこれにビアホールを開孔するようにしてもよい。この場合には、第2の樹脂層が若干電子部品上を覆うことが許容される。
Although preferred embodiments have been described above, the present invention is not limited to these embodiments, and appropriate modifications can be made without departing from the scope of the present invention. For example, in the embodiment shown in FIG. 6, the
10、20、30、40 電子部品モジュール
11、21、31、41 第1の樹脂層
12、22、32、42 第2の樹脂層
12a 樹脂シート
13、23、33、43 第3の樹脂層
13a、23a、33a、43a ビアホール
14、24、34、44 電子部品
14a、24a、34a 端子電極
15、25、35、45 パッド電極
16 銅板
24b、34b カバー樹脂膜
34c シリコン基板
34d 薄膜キャパシタ
34e 薄膜抵抗
34f スパイラルインダクタ
34g 絶縁層
34h マイクロビアホール
44a アルミニウム箔
44b 酸化アルミニウム膜
44c 上部電極
44d 下部電極端子
44e パッシベーション膜
51、52 コア基板
52a、54a ビアホール
53、55 ランド
54 ビルドアップ樹脂層
56 スルーホール
10, 20, 30, 40
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006348975A JP2008159973A (en) | 2006-12-26 | 2006-12-26 | Electronic component module and circuit board with built-in components incorporating the module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006348975A JP2008159973A (en) | 2006-12-26 | 2006-12-26 | Electronic component module and circuit board with built-in components incorporating the module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159973A true JP2008159973A (en) | 2008-07-10 |
Family
ID=39660535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006348975A Pending JP2008159973A (en) | 2006-12-26 | 2006-12-26 | Electronic component module and circuit board with built-in components incorporating the module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159973A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034197A (en) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | Buildup board |
WO2010024233A1 (en) * | 2008-08-27 | 2010-03-04 | 日本電気株式会社 | Wiring board capable of containing functional element and method for manufacturing same |
JP2010123632A (en) * | 2008-11-17 | 2010-06-03 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board with built-in electronic component |
WO2010095208A1 (en) * | 2009-02-17 | 2010-08-26 | 株式会社 村田製作所 | Module with built-in component and method for manufacturing the module |
JP2011086680A (en) * | 2009-10-13 | 2011-04-28 | Nec Corp | Multilayer wiring board and method of manufacturing multilayer wiring board |
JP2011187648A (en) * | 2010-03-08 | 2011-09-22 | Tdk Corp | Laminate type chip component |
JP2012080030A (en) * | 2010-10-06 | 2012-04-19 | Nec Corp | Substrate with built-in electronic component, and manufacturing method thereof |
WO2012137626A1 (en) * | 2011-04-01 | 2012-10-11 | 株式会社村田製作所 | Resin substrate having built-in component and method for producing same |
JP2013236105A (en) * | 2008-07-23 | 2013-11-21 | Nec Corp | Coreless wiring board, semiconductor device, and manufacturing methods of coreless wiring board and semiconductor device |
-
2006
- 2006-12-26 JP JP2006348975A patent/JP2008159973A/en active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236105A (en) * | 2008-07-23 | 2013-11-21 | Nec Corp | Coreless wiring board, semiconductor device, and manufacturing methods of coreless wiring board and semiconductor device |
JP2010034197A (en) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | Buildup board |
JPWO2010024233A1 (en) * | 2008-08-27 | 2012-01-26 | 日本電気株式会社 | Wiring board capable of incorporating functional elements and method for manufacturing the same |
WO2010024233A1 (en) * | 2008-08-27 | 2010-03-04 | 日本電気株式会社 | Wiring board capable of containing functional element and method for manufacturing same |
US8692135B2 (en) | 2008-08-27 | 2014-04-08 | Nec Corporation | Wiring board capable of containing functional element and method for manufacturing same |
JP2010123632A (en) * | 2008-11-17 | 2010-06-03 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board with built-in electronic component |
WO2010095208A1 (en) * | 2009-02-17 | 2010-08-26 | 株式会社 村田製作所 | Module with built-in component and method for manufacturing the module |
JP2011086680A (en) * | 2009-10-13 | 2011-04-28 | Nec Corp | Multilayer wiring board and method of manufacturing multilayer wiring board |
JP2011187648A (en) * | 2010-03-08 | 2011-09-22 | Tdk Corp | Laminate type chip component |
JP2012080030A (en) * | 2010-10-06 | 2012-04-19 | Nec Corp | Substrate with built-in electronic component, and manufacturing method thereof |
WO2012137626A1 (en) * | 2011-04-01 | 2012-10-11 | 株式会社村田製作所 | Resin substrate having built-in component and method for producing same |
CN103460821A (en) * | 2011-04-01 | 2013-12-18 | 株式会社村田制作所 | Resin substrate having built-in component and method for producing same |
JP5610064B2 (en) * | 2011-04-01 | 2014-10-22 | 株式会社村田製作所 | Component built-in resin substrate and manufacturing method thereof |
US10555421B2 (en) | 2011-04-01 | 2020-02-04 | Murata Manufacturing Co., Ltd. | Component-embedded resin substrate and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2592915B1 (en) | Manufacturing method for laminated wiring board | |
JP5188256B2 (en) | Capacitor component manufacturing method | |
JP4935139B2 (en) | Multilayer printed wiring board | |
JP5882390B2 (en) | Method for forming a chip / substrate assembly | |
WO2015151512A1 (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
JP2008159973A (en) | Electronic component module and circuit board with built-in components incorporating the module | |
CN105228341A (en) | Printed circuit board (PCB), base plate for packaging and manufacture method thereof | |
JP2005045013A (en) | Circuit module and manufacturing method thereof | |
JP2008270532A (en) | Substrate with built-in inductor and manufacturing method thereof | |
JP2014513438A (en) | Printed circuit board and manufacturing method thereof | |
KR100747022B1 (en) | Embedded printed circuit board and its manufacturing method | |
JP2008124247A (en) | Component built-in substrate and manufacturing method thereof | |
JP2002076637A (en) | Chip component built-in substrate and manufacturing method thereof | |
KR20060026683A (en) | Manufacturing Method of Package Substrate Using Electroless Nickel Plating | |
KR101701380B1 (en) | Device embedded flexible printed circuit board and manufacturing method thereof | |
US20090134530A1 (en) | Wiring substrate and method of manufacturing the same | |
JP2019212692A (en) | Wiring board and manufacturing method thereof | |
CN112996271A (en) | Method for producing a component carrier and component carrier | |
JP4863076B2 (en) | Wiring board and manufacturing method thereof | |
JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
KR101204083B1 (en) | Active IC chip embedded multilayer flexible printed circuit board and Method of making the same | |
US20090102045A1 (en) | Packaging substrate having capacitor embedded therein | |
JP2006041122A (en) | Element with built-in electronic component, electronic apparatus and manufacturing method thereof | |
US11670613B2 (en) | Arrangement with central carrier and two opposing layer stacks, component carrier and manufacturing method | |
JP2008166456A (en) | Wiring board and manufacturing method thereof |