[go: up one dir, main page]

JP2008139610A - Liquid crystal display device and method of driving liquid crystal display device - Google Patents

Liquid crystal display device and method of driving liquid crystal display device Download PDF

Info

Publication number
JP2008139610A
JP2008139610A JP2006326478A JP2006326478A JP2008139610A JP 2008139610 A JP2008139610 A JP 2008139610A JP 2006326478 A JP2006326478 A JP 2006326478A JP 2006326478 A JP2006326478 A JP 2006326478A JP 2008139610 A JP2008139610 A JP 2008139610A
Authority
JP
Japan
Prior art keywords
line
precharge
liquid crystal
vcom
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006326478A
Other languages
Japanese (ja)
Inventor
Shunsuke Hayashi
俊輔 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006326478A priority Critical patent/JP2008139610A/en
Publication of JP2008139610A publication Critical patent/JP2008139610A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of suppressing a fluctuation of a common potential VCOM in an effective pixel driving period and suppressing defective picture quality due to the fluctuation of the common potential VCOM without thickening a line of VCOM line, giving a layout margin only to the VCOM line and forming a line within the pixel into a matrix structure. <P>SOLUTION: In a period (horizontal scanning period) where the precharging is not performed, the VCOM line 41 is electrically connected with a precharge line 44 by change-over switches ISW1 to ISWx of an impedance change-over circuit, low impedance of the whole VCOM line 41 including a VCOM electrode 23 and a CS line 24 is materialized and, thereby, the fluctuation of the common potential VCOM in the effective pixel driving period is suppressed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示装置および液晶表示装置の駆動方法に関し、特にアクティブマトリクス型の液晶表示装置およびその駆動方法に関する。   The present invention relates to a liquid crystal display device and a driving method of the liquid crystal display device, and more particularly to an active matrix type liquid crystal display device and a driving method thereof.

液晶表示装置は、液晶セルに対して電圧を印加することによってコントラストを得るようになっている。液晶セルへの電圧の印加は、アクティブマトリクス型の液晶表示装置においては、画素の領域に容量(補助容量)およびスイッチ素子(画素スイッチ)を設け、補助容量に画素スイッチを介して電荷を充電することによって行われる。   The liquid crystal display device obtains contrast by applying a voltage to the liquid crystal cell. In the active matrix liquid crystal display device, the voltage is applied to the liquid crystal cell by providing a capacitor (auxiliary capacitor) and a switch element (pixel switch) in the pixel region, and charging the auxiliary capacitor via the pixel switch. Is done by.

ところで、アクティブマトリクス型の液晶表示装置において、近年、表示装置の高解像度化に伴って液晶パネル内の配線のインピーダンスが高くなるのが問題になっている。また、大画面化に対応した大型の液晶パネルにおいても同様に、液晶パネルの大型化に進むにつれて配線長が相対的に長くなるために必然的に液晶パネル内の配線のインピーダンスが高くなる。   Incidentally, in the active matrix type liquid crystal display device, in recent years, there has been a problem that the impedance of the wiring in the liquid crystal panel becomes higher as the resolution of the display device becomes higher. Similarly, in a large liquid crystal panel corresponding to a large screen, the wiring length in the liquid crystal panel inevitably increases because the wiring length becomes relatively long as the liquid crystal panel increases in size.

液晶パネルにおいて、VCOM線は、液晶セルの対向電極として全画素に対して共通に配線(いわゆるベタ配線)され、当該対向電極に対してコモン電位VCOMを供給する作用を為すだけでなく、画素の補助容量Csに対してもコモン電位VCOMを供給する作用を為すために画素内にもCS線として配線されている。   In a liquid crystal panel, a VCOM line is wired in common to all pixels as a counter electrode of a liquid crystal cell (so-called solid wiring), and not only serves to supply a common potential VCOM to the counter electrode, but also In order to perform the operation of supplying the common potential VCOM to the auxiliary capacitor Cs, the auxiliary capacitor Cs is also wired as a CS line in the pixel.

このため、液晶パネル内の配線のうち、特にVCOM線の配線長が長くなって画質不良を招く原因となる。コモン電位VCOMは画素に供給される電位となるために、コモン電位VCOMの変動が直接画として現れ、画質に影響を及ぼす。したがって、VCOM線のインピーダンスの低減が求められる。   For this reason, among the wirings in the liquid crystal panel, the length of the VCOM line is particularly long, which causes image quality defects. Since the common potential VCOM becomes a potential supplied to the pixel, the fluctuation of the common potential VCOM appears as a direct image, which affects the image quality. Therefore, it is required to reduce the impedance of the VCOM line.

ここで、コモン電位VCOMの変動に起因する代表的な画質不良としては、横クロストークと呼ばれる画質不良が挙げられる。例えば、水平走査駆動時において、映像信号の相展開駆動時の信号線への書き込みの際における信号線の電位の揺れがコモン電位VCOMと容量カップリングを起こすことによってコモン電位VCOMが揺らされ、このコモン電位VCOMの揺れによって補助容量Csの保持電圧が変動したりするために、横クロストークなどの画質不良が発生する。   Here, as a typical image quality failure caused by the fluctuation of the common potential VCOM, there is an image quality failure called lateral crosstalk. For example, in horizontal scanning driving, the potential of the signal line during writing of the video signal to the signal line during phase development driving causes capacitive coupling with the common potential VCOM, thereby swinging the common potential VCOM. Since the holding voltage of the auxiliary capacitor Cs fluctuates due to the swing of the common potential VCOM, image quality defects such as lateral crosstalk occur.

コモン電位VCOMの揺れは、VCOM線のインピーダンスが高いほど大きくなる。また、ウィンドウ帯や尾引きと呼ばれる画質不良も同様で、これらも駆動時の相展開に起因するコモン電位VCOMの揺れが画質不良として現れる。   The fluctuation of the common potential VCOM increases as the impedance of the VCOM line increases. The same applies to image quality defects called window bands and tailing, and the fluctuations in the common potential VCOM caused by phase development during driving also appear as image quality defects.

ここで、相展開駆動とは、水平方向の画素数nに応じてn本の信号線を画素アレイ部に配線したうえで、ビデオ線をn本よりも少ない本数N(N≪n)だけ液晶パネル上に配線し、外部から映像信号をN相に展開して入力する一方、N本のビデオ線と画素アレイ部のn本の信号線との間にスイッチ回路をN個単位で配置し、これらN個単位のスイッチ回路を同じスイッチ制御信号を用いて同時に駆動することで、選択行の各画素に対してN個の画素を単位として、N相展開された映像信号を同時に書き込む駆動法である(例えば、特許文献1参照)。   Here, the phase expansion drive means that n signal lines are wired to the pixel array portion in accordance with the number of pixels n in the horizontal direction, and then the number of video lines N (N << n) is less than n. Wiring on the panel, video signals are developed and input from the outside into N phases, and switch circuits are arranged in units of N between the N video lines and the n signal lines of the pixel array unit, By driving these switch circuits in units of N simultaneously using the same switch control signal, a driving method of simultaneously writing video signals developed in N phases for each pixel in the selected row in units of N pixels. Yes (see, for example, Patent Document 1).

特開2003−323160号公報JP 2003-323160 A

これらコモン電位VCOMの揺れに起因する画質不良を抑えるべく、VCOM線のインピーダンスを低減するために、一般的には、VCOM線の配線をできるだけ太くし、液晶パネル内の隅々までレイアウトするようにしている。しかし、液晶パネルのチップサイズの小型化や高解像度化によりレイアウト面積の確保が困難になってきており、配線を太くしてVCOM線のインピーダンスの低減を図るのにも限界があり、またVCOM線だけレイアウトに余裕を持たせるような設計ができない。   In order to reduce the VCOM line impedance in order to suppress the image quality defect due to the fluctuation of the common potential VCOM, generally, the wiring of the VCOM line is made as thick as possible and laid out to every corner in the liquid crystal panel. ing. However, as the chip size of the liquid crystal panel is reduced and the resolution is increased, it is difficult to secure the layout area, and there is a limit to reducing the impedance of the VCOM line by making the wiring thicker. It is not possible to design with a margin for the layout.

また、VCOM線は画素内の補助容量の電極として使用されるため、画素内の配線をマトリクス構造にして配線抵抗を下げる手法も、VCOM線のインピーダンスの低減を図る一つの手法としてある。しかし、画素内の配線をマトリクス構造にすると、画素の開口率が低下し、透過率特性が低下する弊害がある。また、VCOM線の端子を増やすることでインピーダンスを下げることもできるが、低消費電力化の点で難がある。   Further, since the VCOM line is used as an auxiliary capacitance electrode in the pixel, a method of reducing the wiring resistance by making the wiring in the pixel into a matrix structure is also one method for reducing the impedance of the VCOM line. However, when the wiring in the pixel has a matrix structure, the aperture ratio of the pixel is lowered and the transmittance characteristic is deteriorated. Further, although the impedance can be lowered by increasing the number of terminals of the VCOM line, there is a difficulty in reducing power consumption.

そこで、本発明は、VCOM線の配線を太くしたり、VCOM線だけレイアウトに余裕を持たせるような設計を行ったり、画素内の配線をマトリクス構造にしたりしなくても、有効画素駆動期間におけるコモン電位VCOMの揺れを抑え、コモン電位VCOMの揺れに起因する画質不良を抑制可能とした液晶表示装置およびその駆動方法を提供することを目的とする。   Therefore, the present invention does not require a thick VCOM line, a design that allows only the VCOM line to have a layout, or a matrix structure of the wiring in the pixel. An object of the present invention is to provide a liquid crystal display device and a driving method thereof capable of suppressing the fluctuation of the common potential VCOM and suppressing the image quality defect caused by the fluctuation of the common potential VCOM.

上記目的を達成するために、本発明では、液晶セルを含む画素が基板上に行列状に2次元配置され、画素行ごとに走査線が配線され、画素列ごとに信号線が配線されてなる画素アレイ部と、前記画素アレイ部の各画素を前記走査線を介して行単位で選択走査する第1の駆動手段と、前記第1の駆動手段によって選択された行の各画素に前記信号線を通して映像信号を書き込む第2の駆動手段とを備えた液晶表示装置において、前記第2の駆動手段による前記信号線への映像信号の書き込みに先立って当該信号線にプリチャージ信号を書き込み、前記第2の駆動手段による映像信号の書き込み期間に、前記液晶セルの対向電極に前記画素アレイ部の全画素共通にコモン電位を供給するコモン線に対して、前記プリチャージ信号を供給するプリチャージ線を電気的に接続する構成を採っている。   In order to achieve the above object, in the present invention, pixels including liquid crystal cells are two-dimensionally arranged in a matrix on a substrate, scanning lines are wired for each pixel row, and signal lines are wired for each pixel column. A pixel array unit; a first driving unit that selectively scans each pixel of the pixel array unit in a row unit via the scanning line; and a signal line connected to each pixel in a row selected by the first driving unit. And a second driving unit for writing a video signal through the second driving unit, a precharge signal is written to the signal line prior to the writing of the video signal to the signal line by the second driving unit. A pre-charge signal for supplying the precharge signal to a common line for supplying a common potential to all the pixels of the pixel array section to the counter electrode of the liquid crystal cell during a video signal writing period by the driving means of 2. It adopts a configuration for electrically connecting the over-di line.

上記構成の液晶表示装置において、第2の駆動手段による映像信号の書き込み期間に、コモン線(VCOM線)に対してプリチャージ線を電気的に接続することで、プリチャージ線の配線面積だけコモン線全体の配線面積が増加するために、配線面積の増加分だけコモン線のインピーダンスを低減できる。すなわち、コモン線の配線を太くしたり、コモン線だけレイアウトに余裕を持たせるような設計を行ったり、画素内の配線をマトリクス構造にしたりしなくても、コモン線のインピーダンスを低減できる。   In the liquid crystal display device having the above-described configuration, the precharge line is electrically connected to the common line (VCOM line) during the video signal writing period by the second driving unit, so that only the wiring area of the precharge line is common. Since the wiring area of the entire line increases, the impedance of the common line can be reduced by the increase of the wiring area. In other words, the impedance of the common line can be reduced without making the wiring of the common line thick, designing the common line to have a sufficient layout, or making the wiring in the pixel have a matrix structure.

本発明によれば、コモン線の配線を太くしたり、コモン線だけレイアウトに余裕を持たせるような設計を行ったり、画素内の配線をマトリクス構造にしたりしなくても、コモン線のインピーダンスを低減でき、その結果、映像信号の書き込み期間におけるコモン電位VCOMの揺れを抑えることができるために、コモン電位VCOMの揺れに起因する画質不良を抑制できる。   According to the present invention, it is possible to reduce the impedance of the common line without making the wiring of the common line thick, designing the layout so that only the common line has a margin, or making the wiring in the pixel into a matrix structure. As a result, since the fluctuation of the common potential VCOM during the video signal writing period can be suppressed, the image quality defect caused by the fluctuation of the common potential VCOM can be suppressed.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。ここで、液晶表示装置は、少なくとも一方が透明な2枚の基板(図示せず)が対向して配置され、これら2枚の基板間に液晶が封入されたパネル構造となっている。   FIG. 1 is a system configuration diagram showing a configuration example of an active matrix liquid crystal display device according to an embodiment of the present invention. Here, the liquid crystal display device has a panel structure in which two substrates (not shown), at least one of which is transparent, are arranged to face each other and liquid crystal is sealed between the two substrates.

図1において、画素10は、例えばTFT(Thin Film Transistor;薄膜トランジスタ)からなる画素トランジスタ11と、この画素トランジスタ11のドレイン電極に画素電極が接続された液晶セル12と、この液晶セル12の画素電極に一方の電極が接続された補助容量13とを有し、一方の基板上に行列状(マトリクス状)に多数配置されて画素アレイ部20を形成している。ここで、液晶セル12は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。   In FIG. 1, a pixel 10 includes a pixel transistor 11 made of, for example, a TFT (Thin Film Transistor), a liquid crystal cell 12 having a pixel electrode connected to the drain electrode of the pixel transistor 11, and a pixel electrode of the liquid crystal cell 12. And an auxiliary capacitor 13 to which one electrode is connected, and a large number of pixels are arranged in a matrix (matrix shape) on one substrate to form a pixel array section 20. Here, the liquid crystal cell 12 means a liquid crystal capacitance generated between a pixel electrode and a counter electrode formed opposite to the pixel electrode.

画素アレイ部20には、m行n列の画素配列に対して画素行ごとに走査線21−1〜21−mが配線され、画素列ごとに信号線22−1〜22−nが配線されている。そして、行列状に配置された画素10の各々において、画素トランジスタ11のゲート電極が走査線21−1〜21−mに接続され、ソース電極が信号線22−1〜22−nに接続されている。   In the pixel array section 20, scanning lines 21-1 to 21-m are wired for each pixel row with respect to a pixel array of m rows and n columns, and signal lines 22-1 to 22-n are wired for each pixel column. ing. In each of the pixels 10 arranged in a matrix, the gate electrode of the pixel transistor 11 is connected to the scanning lines 21-1 to 21-m, and the source electrode is connected to the signal lines 22-1 to 22-n. Yes.

液晶セル12の対向電極は、他方の基板(対向基板)に全画素に対して共通に、ITO(Indium Tin Oxide)等によって形成されたいわゆるベタ配線のVCOM電極23となっている。このVCOM電極23には、後述するコモン電位VCOMが印加される。画素アレイ部20にはさらに、補助容量13の他方の電極に対してコモン電位VCOMを供給するCS線24が、例えば画素行ごとに配線されている。   The counter electrode of the liquid crystal cell 12 is a so-called solid wiring VCOM electrode 23 formed of ITO (Indium Tin Oxide) or the like on the other substrate (counter substrate) in common for all pixels. A common potential VCOM described later is applied to the VCOM electrode 23. Further, a CS line 24 for supplying a common potential VCOM to the other electrode of the auxiliary capacitor 13 is wired in the pixel array unit 20 for each pixel row, for example.

画素アレイ部20の各画素10を駆動する駆動回路として、レベルシフト回路31、垂直(V)ドライバ32、水平(H)ドライバ33、水平スイッチ回路34、プリチャージ制御回路35、プリチャージ回路36およびインピーダンス切替回路37が、画素アレイ部20と同じ基板(パネル)38上に設けられている。   As a drive circuit for driving each pixel 10 of the pixel array unit 20, a level shift circuit 31, a vertical (V) driver 32, a horizontal (H) driver 33, a horizontal switch circuit 34, a precharge control circuit 35, a precharge circuit 36, and An impedance switching circuit 37 is provided on the same substrate (panel) 38 as the pixel array unit 20.

そして、基板38の最外周部には、基板38の例えば3辺に沿ってコモン線(以下、「VCOM線」と記述する)41が配線されている。このVCOM線41は、導通物(コンタクト部)42を介してVCOM電極23と接続されるとともに、CS線24と直接に接続され、基板38の外部から2つのVCOM端子VCOM−L,VCOM−Rに入力されるコモン電位VCOMを液晶セル12の対向電極および補助容量13の他方の電極に供給する。   A common line (hereinafter referred to as “VCOM line”) 41 is wired along the three outer sides of the substrate 38 on the outermost peripheral portion of the substrate 38. The VCOM line 41 is connected to the VCOM electrode 23 through a conductive material (contact part) 42 and directly connected to the CS line 24, and two VCOM terminals VCOM-L and VCOM-R from the outside of the substrate 38. Is supplied to the counter electrode of the liquid crystal cell 12 and the other electrode of the auxiliary capacitor 13.

ここで、VCOM電極23およびCS線24は、VCOM線41と電気的に接続されていることから、VCOM線41の一部と見なすことができる。そして、VCOM電極23およびCS線24の各配線インピーダンスも、VCOM線41の全体のインピーダンスを決める要素となる。なお、導通物42によるVCOM線41とVCOM電極23との接続箇所は、図1に示す一箇所に限られるものではない。   Here, since the VCOM electrode 23 and the CS line 24 are electrically connected to the VCOM line 41, they can be regarded as a part of the VCOM line 41. Each wiring impedance of the VCOM electrode 23 and the CS line 24 is also an element that determines the overall impedance of the VCOM line 41. In addition, the connection location of the VCOM line 41 and the VCOM electrode 23 by the conductive material 42 is not limited to one location shown in FIG.

レベルシフト回路31は、基板38の外部から入力される信号を、画素20の駆動に必要なレベルの信号にレベルシフト(レベル変換)する。基板38の外部からレベルシフト回路31に入力される信号としては、プリチャージ制御信号PCG、垂直クロック信号VCK、垂直スタート信号VST、水平クロック信号HCK、水平スタート信号HST等が挙げられる。   The level shift circuit 31 performs level shift (level conversion) on a signal input from the outside of the substrate 38 to a level signal necessary for driving the pixel 20. Examples of signals input to the level shift circuit 31 from the outside of the substrate 38 include a precharge control signal PCG, a vertical clock signal VCK, a vertical start signal VST, a horizontal clock signal HCK, a horizontal start signal HST, and the like.

垂直ドライバ32は第1の駆動手段であり、例えばシフトレジスタによって構成され、レベルシフト回路31から垂直スタート信号VSTが与えられると、同じくレベルシフト回路31から与えられる垂直クロック信号VCKに同期して順次次段の転送段にパルスを転送し、各転送段から画素アレイ部20の各画素10を行単位で選択走査するための走査パルスを出力する。この走査パルスは、走査線21−1〜21−mを介して各画素10に行単位で順に与えられることで、各画素10の画素トランジスタ12を行単位でオン/オフ駆動する。   The vertical driver 32 is a first driving means, and is constituted by, for example, a shift register. When the vertical start signal VST is supplied from the level shift circuit 31, the vertical driver 32 is sequentially synchronized with the vertical clock signal VCK supplied from the level shift circuit 31. A pulse is transferred to the next transfer stage, and a scan pulse for selectively scanning each pixel 10 of the pixel array unit 20 in units of rows is output from each transfer stage. This scanning pulse is sequentially applied to each pixel 10 in units of rows via the scanning lines 21-1 to 21-m, thereby driving the pixel transistors 12 of each pixel 10 on / off in units of rows.

水平ドライバ33は、例えばシフトレジスタによって構成され、レベルシフト回路31から水平スタート信号HSTが与えられると、同じくレベルシフト回路31から与えられる水平クロック信号HCKに同期して順次次段の転送段にパルスを転送し、各転送段から水平スイッチ回路34の各水平スイッチを駆動する水平スイッチパルスを所定のタイミングで出力する。   The horizontal driver 33 is constituted by, for example, a shift register. When the horizontal start signal HST is supplied from the level shift circuit 31, the horizontal driver 33 sequentially pulses to the next transfer stage in synchronization with the horizontal clock signal HCK supplied from the level shift circuit 31. And a horizontal switch pulse for driving each horizontal switch of the horizontal switch circuit 34 is output at a predetermined timing from each transfer stage.

本液晶表示装置は、駆動方式として、例えば相展開駆動の方式を採っている。そのために、基板(パネル)38上には、画素アレイ部20の水平方向の画素数nに応じて配線されたn本の信号線22−1〜22−nに対してn本よりも少ない本数、例えば3本のビデオ線43−1,43−2,43−3が配線されている。そして、これら3本のビデオ線43−1,43−2,43−3に対して、基板38の外部から3相に展開された映像信号SIG1,SG2,SIG3が入力される。   This liquid crystal display device employs, for example, a phase expansion drive method as a drive method. Therefore, on the substrate (panel) 38, the number of n signal lines 22-1 to 22-n wired according to the number n of pixels in the horizontal direction of the pixel array unit 20 is smaller than n. For example, three video lines 43-1, 43-2, and 43-3 are wired. The video signals SIG1, SG2, and SIG3 developed in three phases are input to the three video lines 43-1, 43-2, and 43-3 from the outside of the substrate 38.

水平スイッチ回路34は、3本のビデオ線43−1,43−2,43−3とn本の信号線22−1〜22−nとの間に配置された水平スイッチHSW1〜HSWnによって構成され、例えば隣り合う3個のスイッチを単位としている。水平スイッチHSW1〜HSWnとしては、例えばCMOSスイッチが用いられる。   The horizontal switch circuit 34 is configured by horizontal switches HSW1 to HSWn arranged between the three video lines 43-1, 43-2, 43-3 and the n signal lines 22-1 to 22-n. For example, three adjacent switches are used as a unit. For example, CMOS switches are used as the horizontal switches HSW1 to HSWn.

この水平スイッチ回路34は、3個のスイッチ(HSW1〜HSW3,…,HSWn−2〜HSWn)を単位として、水平ドライバ33から順に出力される水平スイッチパルスによってオン/オフ駆動されることで、垂直ドライバ32による選択行の各画素10に対して3個の画素を単位として、3相展開された映像信号SIG1,SG2,SIG3を同時に書き込む。水平ドライバ33と水平スイッチ回路34とは、第2の駆動手段を構成している。   The horizontal switch circuit 34 is vertically turned on / off by horizontal switch pulses sequentially output from the horizontal driver 33 in units of three switches (HSW1 to HSW3,..., HSWn-2 to HSWn). The video signals SIG1, SG2, and SIG3 developed in three phases are simultaneously written to each pixel 10 of the selected row by the driver 32 in units of three pixels. The horizontal driver 33 and the horizontal switch circuit 34 constitute second driving means.

ここで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化するのを防ぐために、コモン電位(シグナルセンター)VCOMを中心に1H(Hは水平期間)周期または1F(Fはフィールド期間)周期で映像信号の極性を反転する交流駆動法が採られる。すなわち、映像信号SIG1,SG2,SIG3は、交流化されたアナログ映像信号である。   Here, in the liquid crystal display device, the common potential (signal center) VCOM is mainly used in order to prevent deterioration of the specific resistance (resistance value peculiar to the substance) of the liquid crystal due to the continuous application of the DC voltage of the same polarity to the liquid crystal. In addition, an AC driving method is employed in which the polarity of the video signal is inverted at a period of 1H (H is a horizontal period) or 1F (F is a field period). That is, the video signals SIG1, SG2, and SIG3 are analog video signals that have been converted to alternating current.

基板38上のVCOM線41の内側には、基板38の例えば3辺に沿ってプリチャージ線44が配線されている。このプリチャージ線44は、基板38の外部から2つのプリチャージ端子Psig_L,Psig_Rに入力されるプリチャージ信号Psigを、画素アレイ部20を挟んで水平ドライバ33と反対側、パネルのフレキシブル基板側(パッド側)と反対側に配置されたプリチャージ回路36に供給する。   Inside the VCOM line 41 on the substrate 38, precharge lines 44 are wired along, for example, three sides of the substrate 38. The precharge line 44 receives a precharge signal Psig input to two precharge terminals Psig_L and Psig_R from the outside of the substrate 38 on the side opposite to the horizontal driver 33 across the pixel array unit 20, on the flexible substrate side of the panel ( It is supplied to a precharge circuit 36 disposed on the opposite side to the pad side.

プリチャージ端子Psig_L,Psig_Rは、VCOM端子VCOM−L,VCOM−Rと同様に2入力であり、プリチャージ線44によって基板(パネル)38内で電気的に接続された状態にある。このように、プリチャージ信号Psigについて2入力の形態を採ることで、一般的に、プリチャージ信号Psigに対するプリチャージ線44のインピーダンスの影響を半減できるために、プリチャージ能力を高めることができる。   The precharge terminals Psig_L and Psig_R have two inputs like the VCOM terminals VCOM-L and VCOM-R, and are in a state of being electrically connected within the substrate (panel) 38 by the precharge line 44. Thus, by adopting a two-input form for the precharge signal Psig, generally, the influence of the impedance of the precharge line 44 on the precharge signal Psig can be halved, so that the precharge capability can be enhanced.

なお、プリチャージ信号Psigの入力形態については2入力の形態に限られるものではなく、1入力の形態であっても、3入力以上の形態であってもよい。   Note that the input form of the precharge signal Psig is not limited to a two-input form, and may be a one-input form or a three-input or more form.

プリチャージ制御回路35は、レベルシフト回路31から与えられるプリチャージ制御信号PCGに基づいて、プリチャージ回路36およびインピーダンス切替回路37を制御する制御信号を所定のタイミングで出力する。   Based on the precharge control signal PCG given from the level shift circuit 31, the precharge control circuit 35 outputs a control signal for controlling the precharge circuit 36 and the impedance switching circuit 37 at a predetermined timing.

プリチャージ回路36は、画素アレイ部20の画素配列の列数nに対応したn個のプリチャージスイッチPSW1〜PSWnが、信号線22−1〜22−nの各々とプリチャージ線44との間に接続されることによって構成されている。プリチャージスイッチPSW1〜PSWnとしては、例えばCMOSスイッチが用いられる。   The precharge circuit 36 includes n precharge switches PSW1 to PSWn corresponding to the number n of columns of the pixel array of the pixel array unit 20 between each of the signal lines 22-1 to 22-n and the precharge line 44. It is constituted by being connected to. For example, CMOS switches are used as the precharge switches PSW1 to PSWn.

このプリチャージ回路36は、水平スイッチ回路34による信号線22−1〜22−nへの映像信号の書き込みに先立って、一般的に水平走査駆動前に、プリチャージ制御回路35から出力される互いに逆相の制御信号に応答してプリチャージスイッチPSW1〜PSWnがオンすることにより、プリチャージ線44を通して供給されるプリチャージ信号Psigを信号線22−1〜22−nに書き込む(プリチャージ)。   The precharge circuit 36 is generally output from the precharge control circuit 35 before the horizontal scanning drive prior to the video signal writing to the signal lines 22-1 to 22-n by the horizontal switch circuit 34. When the precharge switches PSW1 to PSWn are turned on in response to the reverse phase control signal, the precharge signal Psig supplied through the precharge line 44 is written to the signal lines 22-1 to 22-n (precharge).

ここで、プリチャージを行わない場合、即ち映像信号の書き込みに先立って信号線22−1〜22−nにあらかじめプリチャージ信号Psigを書き込まない場合を考えると、例えば1H反転駆動を行う際に、信号線22−1〜22−nへの映像信号の書き込みによる充放電電流が大きいと、縦スジなどのノイズとなって表示画面上に現れることになる。   Here, when the precharge is not performed, that is, when the precharge signal Psig is not written in advance to the signal lines 22-1 to 22-n prior to the video signal writing, for example, when performing 1H inversion driving, When the charge / discharge current due to the writing of the video signal to the signal lines 22-1 to 22-n is large, noise such as vertical stripes appears on the display screen.

これに対して、映像信号の書き込みに先立って信号線22−1〜22−nにあらかじめプリチャージ信号Psigを書き込む、一般的には、ノーマリホワイト型ではグレーレベルまたは黒レベルをプリチャージ電位Psigとして書き込むことにより、引き続き行われる映像信号の書き込みによる充放電電流を抑えることができるために、縦スジなどのノイズを低減できることになる。   In contrast, the precharge signal Psig is written in advance to the signal lines 22-1 to 22-n prior to the writing of the video signal. Generally, in the normally white type, the gray level or the black level is set to the precharge potential Psig. Since the charging / discharging current due to the subsequent video signal writing can be suppressed by writing as, noise such as vertical stripes can be reduced.

1H反転駆動の場合の一般的なプリチャージの駆動タイミングを図2に示す。プリチャージは、有効画素書き込み後のブランキング期間に行われる。画素トランジスタ11がオフし、信号線22−1〜22−nと液晶セル12の画素電極が導通していないタイミングで、信号線22−1〜22−nに対してプリチャージ電位Psigを書き込む。   FIG. 2 shows a general precharge driving timing in the case of 1H inversion driving. The precharge is performed during a blanking period after writing effective pixels. The precharge potential Psig is written to the signal lines 22-1 to 22-n at a timing when the pixel transistor 11 is turned off and the signal lines 22-1 to 22-n and the pixel electrodes of the liquid crystal cell 12 are not conductive.

具体的には、プリチャージ期間(PCG期間)に黒電位(PSIG−Black)とグレー電位(PSIG−Grey)とをプリチャージ電位Psigとして信号線22−1〜22−nに書き込む。一般に、黒電位はクロストーク対策に、グレー電位は縦スジ対策に有効である。   Specifically, the black potential (PSIG-Black) and the gray potential (PSIG-Grey) are written to the signal lines 22-1 to 22-n as the precharge potential Psig during the precharge period (PCG period). In general, the black potential is effective for crosstalk and the gray potential is effective for vertical stripes.

インピーダンス切替回路37は、VCOM線41とプリチャージ線44との間に接続された複数xの切替スイッチISW1〜ISWxによって構成されている。ここでは、切替スイッチISW1〜ISWxとして、例えばCMOSスイッチが用いた構成を採っているが、片チャンネルトランジスタを用いたスイッチ構成であってもよい。   The impedance switching circuit 37 includes a plurality of x changeover switches ISW1 to ISWx connected between the VCOM line 41 and the precharge line 44. Here, as the changeover switches ISW1 to ISWx, for example, a configuration using a CMOS switch is employed, but a switch configuration using a single channel transistor may be used.

切替スイッチISW1〜ISWxの各々には、プリチャージ制御回路35から出力されるプリチャージスイッチPSW1〜PSWnを駆動するための互いに逆相の制御信号が、インバータ45,46でそれぞれ極性反転されて与えられる。   Each of the changeover switches ISW1 to ISWx is supplied with control signals having opposite phases to each other to drive the precharge switches PSW1 to PSWn output from the precharge control circuit 35, with the polarity being inverted by the inverters 45 and 46, respectively. .

これにより、切替スイッチISW1〜ISWxは、プリチャージスイッチPSW1〜PSWnがオン状態のときオフ状態となり、プリチャージスイッチPSW1〜PSWnがオフ状態のときオン状態となる、具体的には、プリチャージ期間でオフ状態となり、有効画素書き込み期間(水平走査期間)でオン状態となる。   Thereby, the changeover switches ISW1 to ISWx are turned off when the precharge switches PSW1 to PSWn are turned on, and turned on when the precharge switches PSW1 to PSWn are turned off. Specifically, in the precharge period. It is turned off and turned on in the effective pixel writing period (horizontal scanning period).

ここでは、プリチャージ制御回路35から出力されるプリチャージスイッチPSW1〜PSWnを駆動する制御信号の逆極性の制御信号を生成し、当該信号によって切替スイッチISW1〜ISWxを駆動するようにしているが、有効画素書き込み期間(水平走査期間)で切替スイッチISW1〜ISWxをオンさせる制御信号を基板38の外部から入力する構成を採ることも可能である。   Here, a control signal having a polarity opposite to that of the control signal for driving the precharge switches PSW1 to PSWn output from the precharge control circuit 35 is generated, and the changeover switches ISW1 to ISWx are driven by the signal. It is also possible to adopt a configuration in which a control signal for turning on the changeover switches ISW1 to ISWx is input from the outside of the substrate 38 in the effective pixel writing period (horizontal scanning period).

ここで、2つのプリチャージ端子Psig_L,Psig_Rからプリチャージ線44に入力されるプリチャージ電位Psigは、プリチャージ期間に使われる電位であることから、プリチャージ期間では意図する電位である必要があるものの、有効画素書き込み期間では意図する電位である必要はなく、当該有効画素書き込み期間における電位に規定はない。したがって、プリチャージ線44は、有効画素書き込み期間は他の回路動作に何ら影響を及ぼさない状態(いわゆる、遊んでいる状態)にある。   Here, since the precharge potential Psig inputted to the precharge line 44 from the two precharge terminals Psig_L and Psig_R is a potential used in the precharge period, it needs to be an intended potential in the precharge period. However, it is not necessary to have an intended potential in the effective pixel writing period, and the potential in the effective pixel writing period is not specified. Therefore, the precharge line 44 is in a state (so-called idle state) that does not affect other circuit operations during the effective pixel writing period.

この点に鑑み、本発明では、インピーダンス切替回路37による作用により、図3に示すように、プリチャージが行われない期間(水平走査期間)に、VCOM線41とプリチャージ線44とを電気的に接続し、プリチャージ線44の電位をコモン電位VCOMになるように設定する。つまり、プリチャージ期間は通常のプリチャージを行い、プリチャージを行わない水平走査期間(有効画素書き込み期間)は、プリチャージ線44をプリチャージの駆動として使っていないために、この水平走査期間にプリチャージ線44の電位をコモン電位VCOMに設定する。   In view of this point, in the present invention, the VCOM line 41 and the precharge line 44 are electrically connected to each other during a period when the precharge is not performed (horizontal scanning period) as shown in FIG. And the potential of the precharge line 44 is set to the common potential VCOM. In other words, normal precharge is performed during the precharge period, and the horizontal scan period (effective pixel writing period) during which no precharge is performed does not use the precharge line 44 as a precharge drive. The potential of the precharge line 44 is set to the common potential VCOM.

このように、画素アレイ部20の選択行の各画素10に映像信号を書き込む水平走査期間にVCOM線41とプリチャージ線44とを電気的に接続することで、VCOM線41からプリチャージ線44にコモン電位VCOMが供給され、結果的に、プリチャージ線44の配線面積だけVCOM電極23およびCS線24を含むVCOM線41の全体の配線面積が増加し、配線面積の増加分だけVCOM線41全体の低インピーダンス化が図られるとともに、配線の駆動能力が向上する。   As described above, the VCOM line 41 and the precharge line 44 are electrically connected in the horizontal scanning period in which the video signal is written to each pixel 10 in the selected row of the pixel array unit 20, so that the VCOM line 41 to the precharge line 44 are connected. As a result, the entire wiring area of the VCOM line 41 including the VCOM electrode 23 and the CS line 24 is increased by the wiring area of the precharge line 44, and the VCOM line 41 is increased by the increase of the wiring area. The overall impedance can be reduced, and the driving capability of the wiring can be improved.

これにより、相対的にコモン電位VCOMが強化され、コモン電位VCOMの揺れを抑えることができるために、液晶パネルのチップサイズの小型化や高解像度化によりVCOM線41のレイアウト面積の確保が困難になったとしても、VCOM線41の配線を太くしたり、VCOM線41だけレイアウトに余裕を持たせるような設計を行ったり、画素内の配線をマトリクス構造にしたりしなくても、有効画素駆動時のコモン電位VCOMの揺れに起因する「横クロストーク」と呼ばれるクロストーク類や、映像信号をサンプリングするときのサンプルホールドずれのゴーストや、ブロック内のコモン電位VCOMの揺れによる「ウィンドウ帯」と呼ばれる画質不良を抑制することができる。   As a result, the common potential VCOM is relatively strengthened, and fluctuations in the common potential VCOM can be suppressed. Therefore, it is difficult to secure the layout area of the VCOM line 41 by reducing the chip size and increasing the resolution of the liquid crystal panel. Even if the VCOM line 41 is thick, or the layout of the VCOM line 41 only has a margin, or the wiring in the pixel does not have a matrix structure, effective pixel driving is possible. Crosstalks called “lateral crosstalk” caused by fluctuations in the common potential VCOM of the image, ghosts of sample hold deviation when sampling video signals, and “window bands” caused by fluctuations in the common potential VCOM in the block Image quality defects can be suppressed.

また、コモン電位VCOMが強化されることで、コモン電位VCOMのドリフトも抑制することができる。本実施形態に係る液晶表示装置では、VCOM線41が基板38の左右両側に設けられたVCOM端子VCOM−L,VCOM−Rからの2入力、プリチャージ線44も基板38の左右両側に設けられたプリチャージ端子Psig_L,Psig_Rからの2入力となっており、これらVCOM線41およびプリチャージ線44が切替スイッチISW1〜ISWxによって電気的に接続されるために、コモン電位VCOMの強化の効果としては大きい。   In addition, since the common potential VCOM is strengthened, drift of the common potential VCOM can also be suppressed. In the liquid crystal display device according to the present embodiment, the VCOM line 41 is provided with two inputs from the VCOM terminals VCOM-L and VCOM-R provided on the left and right sides of the substrate 38, and the precharge line 44 is also provided on the left and right sides of the substrate 38. The precharge terminals Psig_L and Psig_R have two inputs. Since the VCOM line 41 and the precharge line 44 are electrically connected by the changeover switches ISW1 to ISWx, the effect of strengthening the common potential VCOM is as follows. large.

特に、画質不良は、水平走査期間内におけるノイズがコモン電位VCOMに重畳され、これらが画質不良として現れるために、VCOM線41とプリチャージ線44とを電気的に接続する駆動によって水平走査期間内のコモン電位VCOMを強化する意義は大きい。また、プリチャージについても通常通り行うことができ、VCOM線41とプリチャージ線44とを電気的に接続することによる弊害もない。   In particular, the image quality failure is caused by noise in the horizontal scanning period being superimposed on the common potential VCOM and appearing as image quality failure. Therefore, the VCOM line 41 and the precharge line 44 are electrically connected to each other within the horizontal scanning period. There is great significance in strengthening the common potential VCOM. Further, the precharge can be performed as usual, and there is no adverse effect caused by electrically connecting the VCOM line 41 and the precharge line 44.

図2および図3では、1H反転駆動の場合を例に挙げたが、本発明の構成は、1H反転駆動の液晶表示装置に限らず、フィールド反転駆動の液晶表示装置にも、さらにはコモン電位VCOMの極性を1H周期または1F周期で反転させるVCOM−1H反転駆動やVCOM−1F反転駆動など、液晶表示装置における様々な駆動において適用でき、その効果が期待できる。   2 and 3 exemplify the case of 1H inversion driving, the configuration of the present invention is not limited to the liquid crystal display device of 1H inversion driving, but also to the liquid crystal display device of field inversion driving, and further to the common potential. The present invention can be applied to various types of driving in liquid crystal display devices such as VCOM-1H inversion driving and VCOM-1F inversion driving for inverting the polarity of VCOM at 1H period or 1F period, and the effect can be expected.

特に、本発明の構成は、近年の液晶パネルの小型化による狭ピッチパネル、液晶パネルの大型化によるVCOM線41の配線抵抗の高抵抗化、VCOM反転などのVCOM線41の高抵抗化による弊害を解決するのに有効な手段となる。   In particular, the configuration of the present invention has a negative effect due to a recent increase in the resistance of the VCOM line 41 such as a narrow pitch panel due to the downsizing of the liquid crystal panel, an increase in the wiring resistance of the VCOM line 41 due to an increase in the size of the liquid crystal panel It becomes an effective means to solve the problem.

また、VCOM−1H反転やVCOM−1F反転の駆動方式を採用すると、よく知られているように、液晶およびそれを駆動する駆動系の低電圧化が可能となり、それに伴って映像信号の信号レベルも他の駆動方式を採用する場合よりも低くなる。これにより、コモン電位VCOMの僅かな揺れが、他の駆動方式を採用する場合よりも大きく画質に悪影響を及ぼすことになる。このような観点から、VCOM反転駆動方式を採る液晶表示装置では特に、VCOM線41のインピーダンスを低減し、コモン電位VCOMの揺れを抑えることによる効果は大きいと言える。   In addition, when a driving method such as VCOM-1H inversion or VCOM-1F inversion is adopted, the voltage of the liquid crystal and the driving system for driving the liquid crystal can be lowered as well known. However, it is lower than when other driving methods are employed. As a result, slight fluctuations in the common potential VCOM have a greater adverse effect on image quality than when other driving methods are employed. From this point of view, it can be said that the effect of reducing the impedance of the VCOM line 41 and suppressing the fluctuation of the common potential VCOM is particularly great in the liquid crystal display device adopting the VCOM inversion driving method.

なお、上記実施形態では、複数の切替スイッチISW1〜ISWxによってVCOM線41とプリチャージ線44とを電気的に接続するとしたが、切替スイッチISWの数は複数に限られるものではなく、1個であっても良い。   In the above-described embodiment, the VCOM line 41 and the precharge line 44 are electrically connected by the plurality of changeover switches ISW1 to ISWx. However, the number of changeover switches ISW is not limited to a plurality and is one. There may be.

ただし、VCOM線41とプリチャージ線44との間に切替スイッチISWを複数設けた方が、VCOM線41とプリチャージ線44とを短絡したに電流経路を多く形成でき、VCOM線41に電位変動があったときに、多くの電流経路を通してVCOM線41からプリチャージ線44に電流を流すことができるために、VCOM線41の電位変動を抑える上で有利である。   However, if a plurality of changeover switches ISW are provided between the VCOM line 41 and the precharge line 44, more current paths can be formed even if the VCOM line 41 and the precharge line 44 are short-circuited. When this occurs, current can flow from the VCOM line 41 to the precharge line 44 through many current paths, which is advantageous in suppressing potential fluctuations in the VCOM line 41.

また、上記実施形態では、3相展開の相展開駆動方式を採る液晶表示装置に適用した場合を例に挙げて説明したが、相展開数は3相に限られるものではなく、また相展開駆動方式を採る液晶表示装置への適用に限られるものではない。   In the above embodiment, the case where the present invention is applied to a liquid crystal display device adopting a three-phase expansion phase expansion driving method has been described as an example. However, the number of phase expansions is not limited to three, and phase expansion driving is also possible. The present invention is not limited to application to a liquid crystal display device employing the method.

ただし、相展開駆動方式の場合には、特に大画面化や高解像度化に伴って画素数が増えると、映像信号の書き込み期間の制約から一度に書き込む画素数(相展開数)が増えるために、この画素数を単位に一度に映像信号を書き込むことになる。したがって、映像信号の相展開駆動時の信号線への書き込みの際に信号線の電位が揺れ、この信号線の電位揺れがコモン電位VCOMと容量カップリングを起こすことによってコモン電位VCOMが揺らされる。   However, in the case of the phase expansion drive method, the number of pixels to be written at one time (number of phase expansions) increases due to restrictions on the writing period of the video signal, especially when the number of pixels increases with an increase in screen size and resolution. The video signal is written at a time with this number of pixels as a unit. Accordingly, the potential of the signal line fluctuates when the video signal is written to the signal line at the time of phase expansion driving, and the potential fluctuation of the signal line causes capacitive coupling with the common potential VCOM, thereby swinging the common potential VCOM.

このような観点から、本発明の技術、即ち画素アレイ部20の選択行の各画素10に映像信号を書き込む水平走査期間にVCOM線41とプリチャージ線44とを電気的に接続し、VCOM線41の低インピーダンス化を図る技術は、特に映像信号の書き込み時にコモン電位VCOMの揺れが顕著に現れ易い相展開駆動方式の液晶表示装置に適用することで、その効果を十全に発揮することができる。   From such a viewpoint, the VCOM line 41 and the precharge line 44 are electrically connected in the horizontal scanning period in which the technique of the present invention, that is, the video signal is written to each pixel 10 in the selected row of the pixel array unit 20, and the VCOM line The technology for reducing the impedance of 41 can fully exert its effect by applying it to a phase expansion drive type liquid crystal display device in which the fluctuation of the common potential VCOM is likely to appear remarkably when a video signal is written. it can.

本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。1 is a system configuration diagram illustrating a configuration example of an active matrix liquid crystal display device according to an embodiment of the present invention. 一般的なプリチャージの駆動タイミングを示すタイミング波形図である。FIG. 6 is a timing waveform diagram showing a general precharge drive timing. 本発明の一実施形態に係るプリチャージの駆動タイミングを示すタイミング波形図である。FIG. 6 is a timing waveform diagram showing precharge drive timing according to an embodiment of the present invention.

符号の説明Explanation of symbols

10…画素、11…画素トランジスタ、12…液晶セル、13…補助容量、20…画素アレイ部、21−1〜21−m…走査線、22−1〜22−n…信号線、23…VCOM電極、24…CS線、31…レベルシフト回路、32…垂直(V)ドライバ、33…水平(H)ドライバ、34…水平スイッチ回路、35…プリチャージ制御回路、36…プリチャージ回路、37…インピーダンス切替回路、38…基板(パネル)、41…VCOM線、42…導電物(コンタクト部)、43−1,43−2,43−3…ビデオ線、44…プリチャージ線   DESCRIPTION OF SYMBOLS 10 ... Pixel, 11 ... Pixel transistor, 12 ... Liquid crystal cell, 13 ... Auxiliary capacity, 20 ... Pixel array part, 211-1 to 21-m ... Scan line, 22-1 to 22-n ... Signal line, 23 ... VCOM Electrode, 24 ... CS line, 31 ... Level shift circuit, 32 ... Vertical (V) driver, 33 ... Horizontal (H) driver, 34 ... Horizontal switch circuit, 35 ... Precharge control circuit, 36 ... Precharge circuit, 37 ... Impedance switching circuit, 38 ... board (panel), 41 ... VCOM line, 42 ... conductive material (contact part), 43-1, 43-2, 43-3 ... video line, 44 ... precharge line

Claims (5)

液晶セルを含む画素が基板上に行列状に2次元配置され、画素行ごとに走査線が配線され、画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を前記走査線を介して行単位で選択走査する第1の駆動手段と、
前記第1の駆動手段によって選択された行の各画素に前記信号線を通して映像信号を書き込む第2の駆動手段と、
前記第2の駆動手段による前記信号線への映像信号の書き込みに先立って当該信号線にプリチャージ信号を書き込むプリチャージ手段と、
前記液晶セルの対向電極に前記画素アレイ部の全画素共通にコモン電位を供給するコモン線と、
前記プリチャージ手段に前記プリチャージ信号を供給するプリチャージ線と、
前記第2の駆動手段による映像信号の書き込み期間に前記コモン線に対して前記プリチャージ線を電気的に接続するスイッチ手段と
を備えたことを特徴とする液晶表示装置。
A pixel array unit in which pixels including liquid crystal cells are two-dimensionally arranged in a matrix on a substrate, a scanning line is wired for each pixel row, and a signal line is wired for each pixel column;
First driving means for selectively scanning each pixel of the pixel array section in units of rows via the scanning lines;
Second driving means for writing a video signal to each pixel in a row selected by the first driving means through the signal line;
Precharge means for writing a precharge signal to the signal line prior to video signal writing to the signal line by the second driving means;
A common line for supplying a common potential to all the pixels of the pixel array section to the counter electrode of the liquid crystal cell;
A precharge line for supplying the precharge signal to the precharge means;
A liquid crystal display device comprising: switch means for electrically connecting the precharge line to the common line during a video signal writing period by the second driving means.
前記スイッチ手段は、前記コモン線と前記プリチャージ線との間に接続された複数のスイッチからなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the switch unit includes a plurality of switches connected between the common line and the precharge line.
前記第2の駆動手段は、前記第1の駆動手段によって選択された行の各画素に対して、前記信号線の本数よりも少ないN相で映像信号を相展開して、N個の画素を単位として書き込む
ことを特徴とする請求項1記載の液晶表示装置。
The second driving means phase-develops a video signal in N phases smaller than the number of the signal lines for each pixel in the row selected by the first driving means, and outputs N pixels. The liquid crystal display device according to claim 1, wherein writing is performed as a unit.
前記コモン電位は、1水平期間または1フィールド期間の周期で極性が反転する
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the polarity of the common potential is inverted in a period of one horizontal period or one field period.
液晶セルを含む画素が基板上に行列状に2次元配置され、画素行ごとに走査線が配線され、画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を前記走査線を介して行単位で選択走査する第1の駆動手段と、
前記第1の駆動手段によって選択された行の各画素に前記信号線を通して映像信号を書き込む第2の駆動手段とを備えた液晶表示装置の駆動方法であって、
前記第2の駆動手段による前記信号線への映像信号の書き込みに先立って当該信号線にプリチャージ信号を書き込み、
前記第2の駆動手段による映像信号の書き込み期間に、前記液晶セルの対向電極に前記画素アレイ部の全画素共通にコモン電位を供給するコモン線に対して、前記プリチャージ信号を供給するプリチャージ線を電気的に接続する
ことを特徴とする液晶表示装置の駆動方法。
A pixel array unit in which pixels including liquid crystal cells are two-dimensionally arranged in a matrix on a substrate, a scanning line is wired for each pixel row, and a signal line is wired for each pixel column;
First driving means for selectively scanning each pixel of the pixel array section in units of rows via the scanning lines;
A driving method of a liquid crystal display device comprising: a second driving unit that writes a video signal through the signal line to each pixel in a row selected by the first driving unit,
Prior to writing a video signal to the signal line by the second driving means, a precharge signal is written to the signal line,
A precharge that supplies the precharge signal to a common line that supplies a common potential to all the pixels of the pixel array section to the counter electrode of the liquid crystal cell during a video signal writing period by the second driving means. A method for driving a liquid crystal display device, wherein the lines are electrically connected.
JP2006326478A 2006-12-04 2006-12-04 Liquid crystal display device and method of driving liquid crystal display device Pending JP2008139610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006326478A JP2008139610A (en) 2006-12-04 2006-12-04 Liquid crystal display device and method of driving liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326478A JP2008139610A (en) 2006-12-04 2006-12-04 Liquid crystal display device and method of driving liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2008139610A true JP2008139610A (en) 2008-06-19

Family

ID=39601139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326478A Pending JP2008139610A (en) 2006-12-04 2006-12-04 Liquid crystal display device and method of driving liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2008139610A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012174792A1 (en) * 2011-06-24 2012-12-27 深圳市华星光电技术有限公司 Liquid-crystal display device and signal driving method thereof
WO2013010344A1 (en) * 2011-07-20 2013-01-24 深圳市华星光电技术有限公司 Liquid crystal display device and signal driving method therefor
WO2013010345A1 (en) * 2011-07-20 2013-01-24 深圳市华星光电技术有限公司 Liquid crystal display device and signal driving method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012174792A1 (en) * 2011-06-24 2012-12-27 深圳市华星光电技术有限公司 Liquid-crystal display device and signal driving method thereof
WO2013010344A1 (en) * 2011-07-20 2013-01-24 深圳市华星光电技术有限公司 Liquid crystal display device and signal driving method therefor
WO2013010345A1 (en) * 2011-07-20 2013-01-24 深圳市华星光电技术有限公司 Liquid crystal display device and signal driving method therefor

Similar Documents

Publication Publication Date Title
US9810933B2 (en) Liquid crystal display device and method of driving the same
JP4823312B2 (en) Active matrix substrate and display device including the same
JP4812837B2 (en) Active matrix substrate and display device including the same
JP3092537B2 (en) Liquid crystal display
JP5306762B2 (en) Electro-optical device and electronic apparatus
JP5428299B2 (en) Electro-optical device and electronic apparatus
JP2003122317A (en) Display device
US7777737B2 (en) Active matrix type liquid crystal display device
JP2006154545A (en) Liquid crystal display device
JP2010256466A (en) Liquid crystal display device, and method of driving the same
KR100648141B1 (en) Display device and drive method thereof
US8384704B2 (en) Liquid crystal display device
JP4715840B2 (en) Drive device, electro-optical device, and electronic apparatus
JP2008298904A (en) Liquid crystal display
JP2008139610A (en) Liquid crystal display device and method of driving liquid crystal display device
JP2007256909A (en) Electro-optical device and electronic apparatus
JP5418388B2 (en) Liquid crystal display
JP2005128101A (en) Liquid crystal display device
CN1318887C (en) Electro-optical device and electronic apparatus
US20200082779A1 (en) Array substrate, liquid crystal display panel and display device
JP2007140192A (en) Active matrix type liquid crystal display device
JP2008170686A (en) Liquid crystal display device, driving method of liquid crystal display device and electronic equipment
JP2004233386A (en) Liquid crystal driving circuit and active matrix type liquid crystal display
JP5092375B2 (en) Liquid crystal display device, driving method thereof, and adjustment method of liquid crystal display device
JP2006234872A (en) Electro-optical device drive circuit, electro-optical device including the same, and electronic apparatus