[go: up one dir, main page]

JP2008135788A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008135788A
JP2008135788A JP2008043174A JP2008043174A JP2008135788A JP 2008135788 A JP2008135788 A JP 2008135788A JP 2008043174 A JP2008043174 A JP 2008043174A JP 2008043174 A JP2008043174 A JP 2008043174A JP 2008135788 A JP2008135788 A JP 2008135788A
Authority
JP
Japan
Prior art keywords
cap
substrate
heat sink
insulating film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008043174A
Other languages
Japanese (ja)
Inventor
Kazuo Yokoyama
和男 横山
Shigemi Kageyama
茂己 影山
Jun Otsuji
順 大辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008043174A priority Critical patent/JP2008135788A/en
Publication of JP2008135788A publication Critical patent/JP2008135788A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that can be small-sized and without the shorting between a chip component and a cap. <P>SOLUTION: The semiconductor device or the like is provided with a substrate including a first plane, having a cavity and a second substrate having a second plane facing the first plane; a semiconductor chip disposed in the cavity and connected electrically to the substrate; a chip component disposed on the second plane of the substrate and connected electrically with the substrate, a heat sink disposed on the second plane of the substrate and transmitting the heat from the semiconductor chip, a conductive cap covering the second plane of the substrate engaged with the substrate and connected with the heat sink, and an insulating body formed on the opposite plane of the chip component of the cap. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板表面に部品を実装し、その上方に配置したキャップから放熱する半導体装置に関する。   The present invention relates to a semiconductor device in which components are mounted on a substrate surface and heat is radiated from a cap disposed above the component.

従来、多層基板表面に部品を実装した半導体モジュールが知られている。このような半導体モジュールでは、効率的な実装面積で部品を実装する必要がある。そのため、多層基板裏面の裏面にキャビティーを設け、キャビティー内に半導体チップを配置する半導体モジュールが存在する。このような半導体モジュールは、基板を挟んで半導体チップの反対側の多層基板表面にヒートシンクを有し、ヒートシンクは半導体モジュールのキャップと接合されている。キャップは、熱伝導性の高い金属により形成されているので、半導体チップが発した熱は、ヒートシンクおよびキャップを介して放散され、これにより半導体モジュールを安定的に動作させることができる。   Conventionally, a semiconductor module having components mounted on the surface of a multilayer substrate is known. In such a semiconductor module, it is necessary to mount components with an efficient mounting area. Therefore, there is a semiconductor module in which a cavity is provided on the back surface of the back surface of the multilayer substrate, and a semiconductor chip is disposed in the cavity. Such a semiconductor module has a heat sink on the surface of the multilayer substrate opposite to the semiconductor chip across the substrate, and the heat sink is bonded to the cap of the semiconductor module. Since the cap is formed of a metal having high thermal conductivity, the heat generated by the semiconductor chip is dissipated through the heat sink and the cap, thereby allowing the semiconductor module to operate stably.

近年、携帯電話等の製品の小型化の要求が高まっており、その結果、パワーアンプモジュール等の半導体モジュールも益々小型化する必要が生じている。   In recent years, there has been an increasing demand for miniaturization of products such as mobile phones, and as a result, there is a need to further miniaturize semiconductor modules such as power amplifier modules.

従来の半導体モジュールの構造では、放熱用のヒートシンクが大きいためにモジュールを小型化できない。その理由は、ヒートシンクと、キャップを小さくしてモジュールの高さを抑えようとすると、キャップとチップ部品とがショートするおそれが生じるからである。   In the structure of the conventional semiconductor module, the module cannot be reduced in size because the heat sink for heat dissipation is large. The reason is that if the heat sink and the cap are made small to suppress the height of the module, the cap and the chip component may be short-circuited.

例えば、ヒートシンクを、1608タイプ(1.6mm×0.8mm)からバルクフィーダーで対応可能な1005タイプ(1.0mm×0.5mm)に変更する場合を考える。この場合には、ヒートシンクは、他の1005チップ部品(例えばL,C,R)と同レベルの高さになり、チップ部品の公差によっては、キャップとチップ部品とが電気的にショートするおそれがある。ここで、「公差」とは、規格上許容されている寸法の最大値と最小値との差をいう。   For example, consider a case where the heat sink is changed from the 1608 type (1.6 mm × 0.8 mm) to the 1005 type (1.0 mm × 0.5 mm) that can be handled by a bulk feeder. In this case, the heat sink is at the same level as other 1005 chip parts (for example, L, C, R), and depending on the tolerance of the chip parts, the cap and the chip parts may be electrically short-circuited. is there. Here, “tolerance” refers to the difference between the maximum value and the minimum value of dimensions allowed in the standard.

なお、チップ部品をすべて0603タイプ(0.6mm×0.3mm)に変更する方法も考えられる。しかし、0603タイプでは必要な特性が得られない部品もあり、コストも増大してしまう。また、キャップを使用せず、例えばモールドを介して放熱させることもできるが、現行の製品には、電力の漏洩を防止して周辺部品への影響を防ぐシールド性が求められている。シールド性を持たせるにはさらに別の構成が必要となり、結果として小型化が実現できず、コストが増大する。   A method of changing all the chip parts to 0603 type (0.6 mm x 0.3 mm) is also conceivable. However, with the 0603 type, there are parts that do not provide the required characteristics, which increases costs. Further, heat can be radiated through, for example, a mold without using a cap. However, current products are required to have shielding properties that prevent leakage of power and influence on peripheral components. In order to provide the shielding property, another configuration is required. As a result, the size cannot be reduced, and the cost increases.

本発明の目的は、チップ部品とキャップとがショートせず、かつ、小型化可能な構造の半導体装置を提供することである。   An object of the present invention is to provide a semiconductor device having a structure in which a chip component and a cap do not short-circuit and can be miniaturized.

本発明による第1の半導体装置は、キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、前記基板の第2の面に配置され、前記半導体チップの熱を伝達するヒートシンクと、前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップと、前記キャップの前記チップ部品との対向面に設けられた絶縁体とを備えている。これにより上記目的が達成される。   A first semiconductor device according to the present invention includes a first surface having a cavity, a substrate having a second surface opposite to the first surface, and a substrate disposed in the cavity. Connected to the semiconductor chip, a chip component disposed on the second surface of the substrate, and electrically connected to the substrate; and disposed on the second surface of the substrate; A heat sink that transmits, a conductive cap that fits over the substrate to cover the second surface of the substrate and is joined to the heat sink, and an insulator provided on a surface of the cap facing the chip component; It has. This achieves the above object.

前記絶縁体は、前記キャップにストライプ状に設けられていてもよい。
前記絶縁体は、前記キャップの、前記ヒートシンクと接合する領域を除く全面に設けられていてもよい。
前記絶縁体は、前記キャップの全面に設けられていてもよい。
前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、前記キャップの前記嵌合爪以外の部分に設けられていてもよい。
前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、該嵌合爪にも設けられていてもよい。
前記絶縁体は、熱硬化性樹脂であってもよい。
The insulator may be provided in a stripe shape on the cap.
The insulator may be provided on the entire surface of the cap except for a region to be joined to the heat sink.
The insulator may be provided on the entire surface of the cap.
The cap may have a fitting claw that fits with the substrate, and the insulator may be provided on a portion of the cap other than the fitting claw.
The cap may have a fitting claw for fitting with the substrate, and the insulator may also be provided on the fitting claw.
The insulator may be a thermosetting resin.

本発明による第2の半導体装置は、キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、前記基板の第2の面に配置され、前記半導体チップの熱を伝達するヒートシンクと、前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップとを備え、前記キャップは、前記ヒートシンクと接合する領域の外縁において、前記基板方向に折り曲げられている。これにより上記目的が達成される。   A second semiconductor device according to the present invention includes a first surface having a cavity, a substrate having a second surface opposite to the first surface, and a substrate disposed in the cavity. Connected to the semiconductor chip, a chip component disposed on the second surface of the substrate, and electrically connected to the substrate; and disposed on the second surface of the substrate; A heat sink for transmitting, and a conductive cap that fits over the substrate to cover the second surface of the substrate and joins the heat sink, the cap at the outer edge of the region that joins the heat sink, It is bent in the direction of the substrate. This achieves the above object.

前記キャップの、前記ヒートシンクと接合する部分には穴が形成されており、該穴には、熱を伝達する接着材が充填されていてもよい。   A hole may be formed in a portion of the cap that joins the heat sink, and the hole may be filled with an adhesive that transmits heat.

前記チップ部品は、フィレットレス部品であってもよい。   The chip part may be a filletless part.

以下、添付の図面を参照して、本発明の実施の形態1〜3を説明する。なお、図面では、同一または類似の機能を有する構成要素には、同一の参照符号を付している。なお、以下の実施の形態で説明する半導体モジュールは、パワーアンプモジュール、小型高周波モジュール等である。   Embodiments 1 to 3 of the present invention will be described below with reference to the accompanying drawings. In the drawings, the same reference numerals are assigned to components having the same or similar functions. A semiconductor module described in the following embodiments is a power amplifier module, a small high-frequency module, or the like.

(実施の形態1)
図1は、実施の形態1による半導体モジュール100の斜視図である。半導体モジュール100は、多層基板30上にキャップ10が嵌め込まれて形成されている。後述のように、多層基板30の裏面には、キャビティー、すなわち空洞部、または、基板裏面からの後退部が設けられており、そこには半導体チップ(図示せず)が設けられている。一方、半導体チップの多層基板30の反対側には、ヒートシンク20が設けられている。ヒートシンク20上には、キャップ半田付け材40が塗られ、ヒートシンク20とキャップ10とを物理的に固定する。この結果、半導体チップから発生した熱は、多層基板30の表面に伝達され、ヒートシンク20、キャップ半田付け材40、および、キャップ10を経て、外部へ放出される。
(Embodiment 1)
FIG. 1 is a perspective view of a semiconductor module 100 according to the first embodiment. The semiconductor module 100 is formed by fitting a cap 10 on a multilayer substrate 30. As will be described later, the back surface of the multilayer substrate 30 is provided with a cavity, that is, a cavity or a recess from the back surface of the substrate, and a semiconductor chip (not shown) is provided there. On the other hand, a heat sink 20 is provided on the opposite side of the multilayer substrate 30 of the semiconductor chip. A cap soldering material 40 is applied on the heat sink 20 to physically fix the heat sink 20 and the cap 10. As a result, heat generated from the semiconductor chip is transmitted to the surface of the multilayer substrate 30 and is released to the outside through the heat sink 20, the cap soldering material 40, and the cap 10.

半導体モジュール100の主要な特徴は、このキャップ10の裏側(外表面の反対側)の面に、絶縁膜11が貼り付けられていることにある。より詳しく説明すると、キャップ10は、電力の漏洩を防止して周辺部品への影響を防ぐシールドとして機能させ、かつ放熱性能を高めるために、例えば銅、アルミニウム等の熱導電性の高い金属で形成されている。そのため、キャップ10が多層基板30上のチップ部品(図示せず)とショートすると、素子破壊、過熱が生じて危険であるとともに、本来の性能も発揮できないこととなる。そこで、キャップ10の裏面であって、多層基板30に対向する面に絶縁膜11を貼り付け、チップ部品(図示せず)とキャップ10とのショートを防止している。絶縁膜11を貼り付けるのは、例えば、チップ部品80と対向する領域を含む短冊状の部分である。絶縁膜11は、熱硬化性樹脂であるエポキシ系樹脂(例えば、オビワンコート)や、ポリイミド系樹脂(住友電工のPIMET)等の公知の素材でよい。ただし、ヒートシンク20上のキャップ半田付け材40は、キャップ10に直接接触する必要があるため、ヒートシンク20上方の短冊状の領域には絶縁膜を貼り付けていない。なお、絶縁膜の厚さは、例えば、50〜200μmである。   The main feature of the semiconductor module 100 is that an insulating film 11 is attached to the back surface (opposite the outer surface) of the cap 10. More specifically, the cap 10 is formed of a metal having a high thermal conductivity such as copper or aluminum in order to function as a shield that prevents leakage of power and prevents influence on peripheral components, and to improve heat dissipation performance. Has been. Therefore, if the cap 10 is short-circuited with a chip component (not shown) on the multilayer substrate 30, element destruction and overheating occur, which is dangerous and the original performance cannot be exhibited. Therefore, the insulating film 11 is attached to the back surface of the cap 10 and facing the multilayer substrate 30 to prevent a short circuit between the chip component (not shown) and the cap 10. The insulating film 11 is pasted on, for example, a strip-shaped portion including a region facing the chip component 80. The insulating film 11 may be a known material such as an epoxy resin (for example, Obiwan Coat), which is a thermosetting resin, or a polyimide resin (PIMET, Sumitomo Electric). However, since the cap soldering material 40 on the heat sink 20 needs to be in direct contact with the cap 10, no insulating film is attached to the strip-shaped region above the heat sink 20. Note that the thickness of the insulating film is, for example, 50 to 200 μm.

図2は、図1のA−A’線で切断した半導体モジュール100の断面図である。図から明らかなように、半導体モジュール100は、多層基板30上に実装された部品(SMD:Surface Mount Device)を有し、シールドとして多層基板30にキャップ10を嵌め込んで形成されている。また、多層基板30の裏側にはキャビティーが設けられており、半導体チップ50がボンディングワイヤ60により多層基板30と電気的に接続されている。ボンディングワイヤ60により接続が確保されると、キャビティーはポッティング材70で満たされ、半導体チップ50は封止される。   FIG. 2 is a cross-sectional view of the semiconductor module 100 taken along the line A-A ′ of FIG. 1. As is apparent from the figure, the semiconductor module 100 has components (SMD: Surface Mount Device) mounted on the multilayer substrate 30 and is formed by fitting the cap 10 into the multilayer substrate 30 as a shield. A cavity is provided on the back side of the multilayer substrate 30, and the semiconductor chip 50 is electrically connected to the multilayer substrate 30 by bonding wires 60. When the connection is secured by the bonding wire 60, the cavity is filled with the potting material 70, and the semiconductor chip 50 is sealed.

絶縁膜11は、キャップ10と、多層基板30上に設けられたチップ部品80との間に介在することとなる。これによりショートを防止できる。また、ヒートシンク20上方の領域は、絶縁膜11が貼り付けられておらず、キャップ半田付け材40がキャップ10に直接接触して固定していることが理解される。絶縁膜11が貼られていないラインには、ヒートシンクと同じ高さ、または、部品公差によってはヒートシンクよりも高くなる部品は実装できないが、それ以下の高さであれば、チップ部品80を実装してもよい。なお、多層基板30とヒートシンク20、および、多層基板30とチップ部品80との接続には、部品半田付け材41が用いられている。   The insulating film 11 is interposed between the cap 10 and the chip component 80 provided on the multilayer substrate 30. Thereby, a short circuit can be prevented. Further, it is understood that the insulating film 11 is not attached to the region above the heat sink 20 and the cap soldering material 40 is fixed in direct contact with the cap 10. On the line where the insulating film 11 is not applied, a component that is the same height as the heat sink or a component that is higher than the heat sink cannot be mounted depending on the component tolerance, but if the height is lower than that, the chip component 80 is mounted. May be. A component soldering material 41 is used to connect the multilayer substrate 30 and the heat sink 20 and between the multilayer substrate 30 and the chip component 80.

仮にヒートシンク20のサイズを1608タイプ(1.6mm×0.8mm)から1005タイプ(1.0mm×0.5mm、高さ0.5mm±0.05mm)に小型化すると、1005タイプのインダクタ(高さ0.45mm±0.05mm)を用いることができる。絶縁膜11が存在することにより、ショートのおそれがないからである。これにより、チップ部品80とキャップ10との間の距離が小さくできる。同時に、ヒートシンク20の実装面積および高さ方向のサイズも小さくできるので、半導体モジュール100の、多層基板30に垂直な方向の高さも低減できる。よって、半導体モジュール100全体のサイズを小さくできる。   If the size of the heat sink 20 is reduced from the 1608 type (1.6 mm x 0.8 mm) to the 1005 type (1.0 mm x 0.5 mm, height 0.5 mm ± 0.05 mm), the 1005 type inductor (height 0.45 mm ± 0.05 mm) ) Can be used. This is because the presence of the insulating film 11 eliminates the possibility of a short circuit. Thereby, the distance between the chip component 80 and the cap 10 can be reduced. At the same time, since the mounting area of the heat sink 20 and the size in the height direction can be reduced, the height of the semiconductor module 100 in the direction perpendicular to the multilayer substrate 30 can also be reduced. Therefore, the size of the entire semiconductor module 100 can be reduced.

図3は、キャップ10の展開図である。点線において、同じ方向に折り曲げることにより、図2のキャップ10が得られる。絶縁膜11は、キャップ10の両側に貼り付けられている。キャップ半田付け材40は、絶縁膜11の間の短冊状の部分9において、キャップ10と接続される。すなわち、キャップ10の裏面には、絶縁膜11がストライプ上に貼り付けられている。絶縁膜11をストライプ状に貼ることは、非常に簡便であり、そのため安価に実現できる。なお、この例では、キャップ10を多層基板30に嵌め込むためのキャップ10の嵌合爪12には、絶縁膜11を貼りつけていない。これにより、客先実装時にキャップ嵌合爪の裏面にも半田が這い上がり、実装強度の増加が期待できる。   FIG. 3 is a development view of the cap 10. 2 is obtained by bending in the same direction along the dotted line. The insulating film 11 is attached to both sides of the cap 10. The cap soldering material 40 is connected to the cap 10 in the strip-shaped portion 9 between the insulating films 11. That is, the insulating film 11 is affixed on the stripe on the back surface of the cap 10. Affixing the insulating film 11 in a stripe shape is very simple and can be realized at a low cost. In this example, the insulating film 11 is not attached to the fitting claws 12 of the cap 10 for fitting the cap 10 into the multilayer substrate 30. As a result, the solder crawls up to the back surface of the cap fitting claw at the time of customer mounting, and an increase in mounting strength can be expected.

図4は、絶縁膜11の第2の貼り付け例によるキャップ10の展開図である。図3との相違は、キャップ10の嵌合爪12にも、絶縁膜11が張り込まれていることである。これによれば、図3に示す場合と同じ利点が得られる。さらに有利なのは、嵌合爪12部分を除いて絶縁膜11を貼り付けなければならない場合と比較して、ストライプ外周の精度を意識する必要がなくなることである。よって、さらに安価に絶縁膜11を貼り付けることができ、よって、キャップが安価で製造できる。   FIG. 4 is a development view of the cap 10 according to the second example of attaching the insulating film 11. The difference from FIG. 3 is that the insulating film 11 is also stuck to the fitting claws 12 of the cap 10. According to this, the same advantage as the case shown in FIG. 3 can be obtained. It is further advantageous that it is not necessary to be aware of the accuracy of the stripe outer periphery as compared with the case where the insulating film 11 must be pasted except for the fitting claw 12 portion. Therefore, the insulating film 11 can be affixed at a lower cost, and thus the cap can be manufactured at a lower cost.

図5は、絶縁膜11の第2の貼り付け例による、半導体モジュール100の断面図である。絶縁膜11は、キャップ10の嵌合爪12にまで貼られているが、これに起因する半導体モジュール100の動作への影響はない。なお、多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図2と全く同じである。よってこれらの説明は省略する。   FIG. 5 is a cross-sectional view of the semiconductor module 100 according to a second example of attaching the insulating film 11. The insulating film 11 is pasted up to the fitting claws 12 of the cap 10, but there is no influence on the operation of the semiconductor module 100 due to this. The multilayer substrate 30, the component soldering material 41, the semiconductor chip 50, the bonding wire 60, the potting material 70, and the chip component 80 are exactly the same as in FIG. Therefore, these descriptions are omitted.

図6は、絶縁膜11の第3の貼り付け例によるキャップ10の展開図である。絶縁膜11は、キャップ半田付け材40とキャップ10とが接触する領域9を除く全領域で、キャップ10に貼り付けられている。換言すれば、キャップ半田付け材40とキャップ10とが接触する領域9部分を中抜きされた(切り取られた)絶縁膜11が貼り付けられている。これによれば、図3に示す場合と同じ利点が得られるだけでなく、絶縁できる部分を広く取ることができ、設計の自由度も高くできる。なお、領域9は、厳密にキャップ半田付け材40とキャップ10とが接触する領域でなくてもよく、製造上必要であれば適宜変更してもよい。   FIG. 6 is a development view of the cap 10 according to the third example of attaching the insulating film 11. The insulating film 11 is affixed to the cap 10 in all regions except the region 9 where the cap soldering material 40 and the cap 10 contact. In other words, the insulating film 11 in which the region 9 portion where the cap soldering material 40 and the cap 10 are in contact with each other is cut out is pasted. According to this, not only the same advantage as the case shown in FIG. 3 can be obtained, but also a portion that can be insulated can be widened, and the degree of design freedom can be increased. Note that the region 9 may not be a region where the cap soldering material 40 and the cap 10 strictly contact with each other, and may be appropriately changed if necessary in manufacturing.

(実施の形態2)
実施の形態2では、ヒートシンク上のキャップ半田付け材が、絶縁膜を介してキャップと接触し、放熱する半導体モジュールを説明する。
(Embodiment 2)
In the second embodiment, a semiconductor module in which a cap soldering material on a heat sink comes into contact with a cap via an insulating film to radiate heat will be described.

図7は、絶縁膜11を全面に貼り付けたキャップ10の展開図である。領域9が、ヒートシンクの上方に対応する位置である。領域9にも、絶縁膜11が貼り付けられている。また、キャップ10の嵌合爪12にも、絶縁膜11が貼りつけられている。   FIG. 7 is a development view of the cap 10 with the insulating film 11 attached to the entire surface. Region 9 is a position corresponding to the upper side of the heat sink. An insulating film 11 is also attached to the region 9. An insulating film 11 is also attached to the fitting claw 12 of the cap 10.

図8は、実施の形態2による半導体モジュール102の断面図である。半導体モジュール102は、図2の半導体モジュールと比較して、キャップ10とヒートシンク20との間の部分の構造が相違する。以下では、当該相違する部分についてのみ説明する。多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図2と全く同じである。よってこれらの説明は省略する。   FIG. 8 is a cross-sectional view of the semiconductor module 102 according to the second embodiment. The semiconductor module 102 differs from the semiconductor module of FIG. 2 in the structure of the portion between the cap 10 and the heat sink 20. Below, only the said different part is demonstrated. The multilayer substrate 30, the component soldering material 41, the semiconductor chip 50, the bonding wire 60, the potting material 70, and the chip component 80 are exactly the same as in FIG. Therefore, these descriptions are omitted.

実施の形態2では、キャップ10とヒートシンク20との間には、キャップ10側から順に、絶縁膜11と、熱硬化性樹脂40を設けている。熱硬化性樹脂40は、キャップ半田付け材に代えて設けられている。熱硬化性樹脂40もまた、伝熱性能が高く、ヒートシンク20から伝達された熱をキャップ10に伝えるに十分である。この例では、絶縁膜11をキャップ10全面に貼りつけるので、ヒートシンクの上方の位置を除外して絶縁膜11を貼りつける場合と比較して、絶縁膜11の加工工程を省略できる。よって、キャップ10が簡便かつ安価で製造できる。また実施の形態1と同様に、部品接触、放熱性能、および部品サイズの低減を実現することもできる。   In the second embodiment, the insulating film 11 and the thermosetting resin 40 are provided between the cap 10 and the heat sink 20 in order from the cap 10 side. The thermosetting resin 40 is provided in place of the cap soldering material. The thermosetting resin 40 also has high heat transfer performance and is sufficient to transfer the heat transferred from the heat sink 20 to the cap 10. In this example, since the insulating film 11 is attached to the entire surface of the cap 10, the processing step of the insulating film 11 can be omitted as compared with the case where the insulating film 11 is attached excluding the position above the heat sink. Therefore, the cap 10 can be manufactured easily and inexpensively. In addition, as in the first embodiment, it is possible to achieve component contact, heat dissipation performance, and reduction in component size.

なお、この例ではキャップ10の嵌合爪12にも絶縁膜11を貼りつけたので、絶縁膜貼り付けの精度を意識的に高める必要はなくなり、より簡便かつ安価にキャップ10を製造できる。しかし、いうまでもなく、嵌合爪12に絶縁膜11を貼りつけなくても、部品接触、放熱性能、および部品サイズの低減は実現できる。図9は、嵌合爪12以外の全面に絶縁膜11を貼り付けたキャップ10の展開図である。図示するように絶縁膜11を貼りつけるためには、絶縁膜11の貼り付け精度を高めなければならない。しかし、絶縁膜11が存在しないことから、客先実装時にキャップ嵌合爪12の裏面にも半田が這い上がり、実装強度の増加が期待できる。   In this example, since the insulating film 11 is also attached to the fitting claws 12 of the cap 10, it is not necessary to consciously improve the accuracy of attaching the insulating film, and the cap 10 can be manufactured more easily and inexpensively. Needless to say, however, the component contact, the heat radiation performance, and the component size can be reduced without attaching the insulating film 11 to the fitting claws 12. FIG. 9 is a development view of the cap 10 with the insulating film 11 attached to the entire surface other than the fitting claws 12. As shown in the drawing, in order to attach the insulating film 11, it is necessary to improve the attaching accuracy of the insulating film 11. However, since the insulating film 11 does not exist, solder rises on the back surface of the cap fitting claw 12 at the time of customer mounting, and an increase in mounting strength can be expected.

(実施の形態3)
実施の形態3では、ヒートシンクと接合される部分を窪ませたキャップを有する半導体モジュールを説明する。キャップを窪ませることにより、実施の形態1および2で説明した絶縁膜を設ける必要がなくなる。
(Embodiment 3)
In Embodiment 3, a semiconductor module having a cap in which a portion to be joined to a heat sink is recessed will be described. By recessing the cap, there is no need to provide the insulating film described in the first and second embodiments.

図10は、実施の形態3による半導体モジュール110の斜視図である。図に示すように、キャップ10には、周辺から多層基板30側に折り曲げて後退させた窪み部分(リセス)13が設けられている。以下、このリセスを、キャップ凹部13として言及する。キャップ凹部13は、その下部に位置するヒートシンク(図示せず)の上方に位置する。   FIG. 10 is a perspective view of the semiconductor module 110 according to the third embodiment. As shown in the figure, the cap 10 is provided with a recessed portion (recess) 13 bent from the periphery to the multilayer substrate 30 side and retracted. Hereinafter, this recess is referred to as a cap recess 13. The cap recessed part 13 is located above the heat sink (not shown) located in the lower part.

図11は、図10のA−A’線で切断した半導体モジュール110の断面図である。半導体モジュール110は、図2の半導体モジュールと比較して、キャップ10の構造、および、半導体モジュール110のキャップ10には絶縁膜11が貼りつけられていない点が相違する。以下では、当該相違する部分についてのみ説明する。多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図2と全く同じである。よってこれらの説明は省略する。   FIG. 11 is a cross-sectional view of the semiconductor module 110 taken along the line A-A ′ of FIG. 10. The semiconductor module 110 is different from the semiconductor module of FIG. 2 in that the structure of the cap 10 and that the insulating film 11 is not attached to the cap 10 of the semiconductor module 110. Below, only the said different part is demonstrated. The multilayer substrate 30, the component soldering material 41, the semiconductor chip 50, the bonding wire 60, the potting material 70, and the chip component 80 are exactly the same as in FIG. Therefore, these descriptions are omitted.

図から明らかなように、キャップ10は、ヒートシンク20の上方において、キャップ凹部13を有する。より詳しくは、ヒートシンクと接合する領域の外縁において、基板方向に折り曲げている。キャップ凹部13の表面からの後退量(折り曲げ量)によって、ヒートシンク20上部のクリアランスを調整できる。例えば、キャップ凹部13の後退量が、キャップ10表面から0.05mmである場合、ヒートシンク20の高さが0.5±0.05mm、周辺のチップ部品80であるインダクタの高さが0.45±0.05mmのケースでは、最小0.05mmのクリアランスを稼ぐことができる。逆に、キャップ凹部13の表面からの後退量を大きくすれば、それに応じてヒートシンク20の高さを低くすることもできる。これにより、ヒートシンク20を小型化できるとともに、キャップ10とチップ部品80とのショートを回避できる。このようなキャップ10を用いることにより、例えば図2のキャップ10のような絶縁膜11を貼る必要がないため、より安価に製造できる。   As is apparent from the figure, the cap 10 has a cap recess 13 above the heat sink 20. More specifically, the outer edge of the region joined to the heat sink is bent toward the substrate. The clearance above the heat sink 20 can be adjusted by the amount of retreat (bending amount) from the surface of the cap recess 13. For example, when the retraction amount of the cap recess 13 is 0.05 mm from the surface of the cap 10, the height of the heat sink 20 is 0.5 ± 0.05 mm, and the height of the inductor which is the peripheral chip component 80 is 0.45 ± 0.05 mm. A minimum clearance of 0.05mm can be earned. Conversely, if the amount of retreat from the surface of the cap recess 13 is increased, the height of the heat sink 20 can be decreased accordingly. Thereby, the heat sink 20 can be reduced in size, and a short circuit between the cap 10 and the chip component 80 can be avoided. By using such a cap 10, for example, it is not necessary to attach the insulating film 11 like the cap 10 of FIG.

図12は、実施の形態3の別の例による半導体モジュール120の斜視図である。先のキャップ凹部13(図10)と異なり、半導体モジュール120のキャップ10には、穴があけられている。図には、その穴に、キャップ10の表面まで接着材40が注入された様子を示している。   FIG. 12 is a perspective view of a semiconductor module 120 according to another example of the third embodiment. Unlike the cap recess 13 (FIG. 10), the cap 10 of the semiconductor module 120 has a hole. The figure shows a state in which the adhesive 40 is injected into the hole up to the surface of the cap 10.

図13は、図12のA−A’線で切断した半導体モジュール120の断面図である。半導体モジュール120は、図11の半導体モジュールと比較して、キャップ10の構造が相違する。以下では、当該相違する部分についてのみ説明する。多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、ポッティング材70、およびチップ部品80については、図11と全く同じである。よってこれらの説明は省略する。   FIG. 13 is a cross-sectional view of the semiconductor module 120 taken along the line A-A ′ of FIG. 12. The semiconductor module 120 is different from the semiconductor module of FIG. 11 in the structure of the cap 10. Below, only the said different part is demonstrated. The multilayer substrate 30, the component soldering material 41, the semiconductor chip 50, the bonding wire 60, the potting material 70, and the chip component 80 are exactly the same as in FIG. Therefore, these descriptions are omitted.

図示されるように、半導体モジュール120のキャップ10は、ヒートシンク20上方に対応する領域に穴があけられている。この穴は、キャップ凹部13(図11)の底部を除去して得られ、ヒートシンク20の上面からキャップ10の表面までに至る。穴を設けることにより、接着材40をキャップの上面からディスペンスして、接着材を充填できるため、製造効率を向上できる。さらに、接着材40を余分にディスペンスしてしまった場合でも、掻き取りを容易に行えることからも、作業効率が高まり、よって製造効率を向上できる。なお、キャップ10は、キャップ凹部13(図11)の底部を除去しただけであるから、すでに説明した、キャップ凹部13を設けた場合の利点は、そのままこの変形例の利点として得ることができる。   As shown in the figure, the cap 10 of the semiconductor module 120 is perforated in a region corresponding to the upper portion of the heat sink 20. This hole is obtained by removing the bottom of the cap recess 13 (FIG. 11) and extends from the upper surface of the heat sink 20 to the surface of the cap 10. By providing the hole, the adhesive 40 can be dispensed from the upper surface of the cap and filled with the adhesive, so that the manufacturing efficiency can be improved. Furthermore, even when the adhesive 40 is dispensed excessively, scraping can be easily performed, so that the working efficiency is increased, and thus the manufacturing efficiency can be improved. In addition, since the cap 10 only remove | eliminated the bottom part of the cap recessed part 13 (FIG. 11), the advantage at the time of providing the cap recessed part 13 already demonstrated can be acquired as an advantage of this modification as it is.

以上、本発明の実施の形態を説明した。実施の形態1および2においては、キャップとチップ部品間のショートを回避するため、チップ部品と対向するキャップに絶縁膜を設けるとした。しかし、ショートを回避できるのであれば、この構成に限らなくてもよい。例えば、基板上(チップ部品上)に非導電性で、かつ、熱を伝える熱硬化性樹脂を塗布し、キャップを接着してもよい。さらに、チップ部品上のみならず、キャップ10と多層基板30の間に、そのような樹脂を充填してもよい。樹脂は、キャップ10と多層基板30とを接着する接着材としても機能する。図14は、実施の形態1および2の変形例にかかる、半導体モジュール140の断面図である。半導体モジュール140は、キャップ10に対向する側の多層基板30および/またはチップ部品80の面に、非導電性の樹脂(接着材)42を充填して形成されている。接着材は、例えば、エポキシ系樹脂等の熱硬化性樹脂である。キャップ10は、非導電性の樹脂に直接接触して固定されている。この構造によれば、キャップ10とチップ部品80との間に非導電性の樹脂を挟むため、電気的なショートのおそれはない。また、半導体チップ50で発生した熱は、非導電性の樹脂を通して直接にキャップ10に伝達されるため、ヒートシンクを省略できる。よって、半導体モジュール140の外形サイズを非常に小さくできる。   The embodiment of the present invention has been described above. In the first and second embodiments, an insulating film is provided on the cap facing the chip component in order to avoid a short circuit between the cap and the chip component. However, the configuration is not limited to this configuration as long as a short circuit can be avoided. For example, a non-conductive and thermosetting resin that conducts heat may be applied to the substrate (chip component) and the cap may be adhered. Furthermore, such a resin may be filled not only on the chip component but also between the cap 10 and the multilayer substrate 30. The resin also functions as an adhesive that bonds the cap 10 and the multilayer substrate 30 together. FIG. 14 is a cross-sectional view of a semiconductor module 140 according to a modification of the first and second embodiments. The semiconductor module 140 is formed by filling the surface of the multilayer substrate 30 and / or the chip component 80 facing the cap 10 with a nonconductive resin (adhesive) 42. The adhesive is, for example, a thermosetting resin such as an epoxy resin. The cap 10 is fixed in direct contact with a non-conductive resin. According to this structure, since non-conductive resin is sandwiched between the cap 10 and the chip component 80, there is no fear of electrical short circuit. Further, since the heat generated in the semiconductor chip 50 is directly transmitted to the cap 10 through the nonconductive resin, the heat sink can be omitted. Therefore, the external size of the semiconductor module 140 can be very small.

また、チップ部品80を全てフィレットレス部品にすることにより、半導体モジュールをより小型化できる。ここで、「フィレット」とは、部品の電極端子と実装ランドをはんだ付けした際の、上方から下方へ向かって広がる半田盛りまたはその形状をいう。よって、「フィレットレス部品」とは、そのような半田盛りのない部品を意味する。図15は、フィレットレスチップ部品81を用いた半導体モジュール130を示す図である。この図では、多層基板30、部品半田付け材41、半導体チップ50、ボンディングワイヤ60、およびポッティング材70については、図2と全く同じである。よってこれらの説明は省略する。フィレットレス部品を用いることにより、電極端子とキャップとが接触することがなく、しかも、不要な半田盛りがなくなるので、キャップを低くでき、ショートを防止できる。また、ランド幅またはランド面積を小さくできるので、チップ部品80の実装面積を小さくできる。その結果、従来のキャップ、ヒートシンクを単純に小さくするだけで、キャップに絶縁膜を設けることなく、半導体モジュールを小型化できる。また、これまで説明した実施の形態1〜3の半導体モジュールにおいてフィレットレス部品を用いれば、各実施の形態1〜3の利点を得られるとともに、さらなる小型化を促進できる。   Moreover, the semiconductor module can be further reduced in size by making all the chip parts 80 filletless parts. Here, the “fillet” refers to a solder pile or shape extending from the top to the bottom when the electrode terminal of the component and the mounting land are soldered. Therefore, the “filletless part” means a part without such solder. FIG. 15 is a view showing a semiconductor module 130 using the filletless chip component 81. In this figure, the multilayer substrate 30, the component soldering material 41, the semiconductor chip 50, the bonding wire 60, and the potting material 70 are exactly the same as in FIG. Therefore, these descriptions are omitted. By using the filletless component, the electrode terminal and the cap do not come into contact with each other, and unnecessary solder piles are eliminated, so that the cap can be lowered and a short circuit can be prevented. Further, since the land width or land area can be reduced, the mounting area of the chip component 80 can be reduced. As a result, the size of the semiconductor module can be reduced by simply reducing the size of the conventional cap and heat sink without providing an insulating film on the cap. Moreover, if a filletless component is used in the semiconductor modules of the first to third embodiments described so far, the advantages of the first to third embodiments can be obtained, and further downsizing can be promoted.

[発明の効果]
基板を覆う導電性のキャップと、チップ部品との間に絶縁体が設けられているので、チップ部品とキャップとがショートするおそれがない。これにより、キャップとチップ部品との距離を小さくでき、半導体装置のサイズを小さくできる。このとき、ヒートシンクをも小型化することにより、より効果的に半導体装置のサイズを小さくできる。絶縁体は、例えば、熱硬化性樹脂である。
[The invention's effect]
Since the insulator is provided between the conductive cap that covers the substrate and the chip component, there is no possibility that the chip component and the cap are short-circuited. As a result, the distance between the cap and the chip component can be reduced, and the size of the semiconductor device can be reduced. At this time, the size of the semiconductor device can be reduced more effectively by reducing the size of the heat sink. The insulator is, for example, a thermosetting resin.

絶縁体は、キャップにストライプ状に設けられているので、キャップへの絶縁体の貼り付けは非常に簡便になり、そのため安価に実現できる。   Since the insulator is provided in a stripe shape on the cap, the attachment of the insulator to the cap becomes very simple, and therefore can be realized at low cost.

絶縁体は、キャップのヒートシンクと接合する領域を除く全面に設けられている。これにより、絶縁できる部分を広く取ることができ、設計の自由度も高くできる。   The insulator is provided on the entire surface excluding a region where the cap is bonded to the heat sink. Thereby, the part which can be insulated can be taken widely and the freedom degree of design can also be made high.

絶縁体をキャップの全面に設けるので、絶縁体の外周部分を加工するだけで貼り付けができる。すなわち、絶縁体の加工工程が簡易になる。よって、キャップが容易かつ安価で製造できる。   Since the insulator is provided on the entire surface of the cap, it can be attached only by processing the outer peripheral portion of the insulator. That is, the insulator processing steps are simplified. Therefore, the cap can be manufactured easily and inexpensively.

絶縁体は、キャップの嵌合爪以外の部分に設けられている。これにより、客先実装時にキャップ嵌合爪にも半田が這い上がり、実装強度が増加する。   The insulator is provided in a portion other than the fitting claw of the cap. As a result, when the customer mounts, the solder also crawls up on the cap fitting claw, and the mounting strength increases.

絶縁体は、キャップの嵌合爪の形成された部分にも設けられている。これにより、絶縁体の加工工程が簡易になる。よって、キャップが容易かつ安価で製造できる。   The insulator is also provided on the portion of the cap where the claw is formed. Thereby, the process of an insulator is simplified. Therefore, the cap can be manufactured easily and inexpensively.

キャップに対向するチップ部品の位置に、熱硬化性樹脂が設けられているので、チップ部品とキャップとがショートするおそれがない。これにより、キャップとチップ部品との距離を小さくでき、半導体装置のサイズを小さくできる。   Since the thermosetting resin is provided at the position of the chip component facing the cap, there is no possibility that the chip component and the cap are short-circuited. As a result, the distance between the cap and the chip component can be reduced, and the size of the semiconductor device can be reduced.

キャップは、ヒートシンクと接合する領域の外縁において、基板方向に折り曲げられている。キャップとチップ部品の間に絶縁膜を設けることなく、キャップとチップ部品とのショートを回避できる。   The cap is bent toward the substrate at the outer edge of the region where the cap is joined to the heat sink. A short circuit between the cap and the chip component can be avoided without providing an insulating film between the cap and the chip component.

キャップのヒートシンクと接合する領域には穴が形成されており、その穴には、熱を伝達する接着材が充填されている。キャップの上面から穴に接着材をディスペンスして充填できるので、製造効率を向上できる。   A hole is formed in a region of the cap that joins the heat sink, and the hole is filled with an adhesive that transfers heat. Since the adhesive can be dispensed and filled from the upper surface of the cap to the hole, the manufacturing efficiency can be improved.

チップ部品を、フィレットレス化することにより、チップ部品に不要な半田盛りがなくなる。よって、ショートを防止でき、かつ、チップ部品の実装面積を小さくできる。   By making the chip component filletless, unnecessary solder piles on the chip component are eliminated. Therefore, a short circuit can be prevented and the mounting area of the chip component can be reduced.

実施の形態1による半導体モジュールの斜視図である。1 is a perspective view of a semiconductor module according to a first embodiment. 図1のA−A’線で切断した半導体モジュールの断面図である。It is sectional drawing of the semiconductor module cut | disconnected by the A-A 'line | wire of FIG. キャップの展開図である。It is an expanded view of a cap. 絶縁膜の第2の貼り付け例によるキャップの展開図である。It is an expanded view of the cap by the 2nd example of attachment of an insulating film. 絶縁膜の第2の貼り付け例による、半導体モジュールの断面図である。It is sectional drawing of the semiconductor module by the 2nd example of attachment of an insulating film. 絶縁膜の第3の貼り付け例によるキャップの展開図である。It is an expanded view of the cap by the 3rd example of affixing an insulating film. 絶縁膜を全面に貼り付けたキャップの展開図である。It is an expanded view of the cap which stuck the insulating film on the whole surface. 実施の形態2による半導体モジュールの断面図である。FIG. 6 is a cross-sectional view of a semiconductor module according to a second embodiment. 嵌合爪以外の全面に絶縁膜を貼り付けたキャップの展開図である。It is an expanded view of the cap which affixed the insulating film on the whole surface other than a fitting nail | claw. 実施の形態3による半導体モジュールの斜視図である。FIG. 6 is a perspective view of a semiconductor module according to a third embodiment. 図10のA−A’線で切断した半導体モジュールの断面図である。It is sectional drawing of the semiconductor module cut | disconnected by the A-A 'line | wire of FIG. 実施の形態3の別の例による半導体モジュールの斜視図である。12 is a perspective view of a semiconductor module according to another example of Embodiment 3. FIG. 図12のA−A’線で切断した半導体モジュールの断面図である。It is sectional drawing of the semiconductor module cut | disconnected by the A-A 'line | wire of FIG. 実施の形態1および2の変形例にかかる、半導体モジュールの断面図である。FIG. 6 is a cross-sectional view of a semiconductor module according to a modification of the first and second embodiments. フィレットレスチップ部品を用いた半導体モジュールを示す図である。It is a figure which shows the semiconductor module using a filletless chip component.

符号の説明Explanation of symbols

10 キャップ
11 絶縁膜
20 ヒートシンク
30 多層基板
40 キャップ半田付け材
41 部品半田付け材
50 半導体チップ
60 ボンディングワイヤ
70 ポッティング材
80 チップ部品
100 半導体モジュール
DESCRIPTION OF SYMBOLS 10 Cap 11 Insulation film 20 Heat sink 30 Multilayer board 40 Cap soldering material 41 Component soldering material 50 Semiconductor chip 60 Bonding wire 70 Potting material 80 Chip component 100 Semiconductor module

Claims (7)

キャビティーを有する第1の面、および、第1の面と反対側に第2の面を有する基板と、
前記キャビティー内に配置され、前記基板と電気的に接続された半導体チップと、
前記基板の第2の面に配置され、前記基板と電気的に接続されたチップ部品と、
前記基板の第2の面に配置され、前記基板と半田付け材により接続された、前記半導体チップの熱を伝達するヒートシンクと、
前記基板と嵌合して前記基板の第2の面を覆い、前記ヒートシンクと接合する導電性のキャップと、
前記キャップの前記チップ部品との対向面に設けられた絶縁体と、を備え、
前記キャップと前記ヒートシンクが半田付け材により直接固定されている、ことを特徴とする半導体装置。
A first surface having a cavity, and a substrate having a second surface opposite the first surface;
A semiconductor chip disposed in the cavity and electrically connected to the substrate;
A chip component disposed on the second surface of the substrate and electrically connected to the substrate;
A heat sink disposed on the second surface of the substrate and connected to the substrate by a soldering material for transferring heat of the semiconductor chip;
A conductive cap that fits over the substrate to cover the second surface of the substrate and is joined to the heat sink;
An insulator provided on a surface of the cap facing the chip component;
The semiconductor device, wherein the cap and the heat sink are directly fixed by a soldering material.
前記絶縁体は、前記キャップにストライプ状に設けられている、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulator is provided in a stripe shape on the cap. 前記絶縁体は、前記キャップの、前記ヒートシンクと接合する領域を除く全面に設けられている、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulator is provided on an entire surface of the cap excluding a region bonded to the heat sink. 前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、前記キャップの前記嵌合爪以外の部分に設けられている、請求項1〜3のいずれかに記載の半導体装置。   The said cap has the fitting nail | claw which fits with the said board | substrate, and the said insulator is provided in parts other than the said fitting claw of the said cap. Semiconductor device. 前記キャップは、前記基板と嵌合する嵌合爪を有しており、前記絶縁体は、該嵌合爪にも設けられている、請求項1〜3のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the cap has a fitting claw that fits with the substrate, and the insulator is also provided on the fitting claw. 前記絶縁体は、熱硬化性樹脂である、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulator is a thermosetting resin. 前記チップ部品は、フィレットレス部品である、請求項1〜6のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the chip component is a filletless component.
JP2008043174A 2008-02-25 2008-02-25 Semiconductor device Withdrawn JP2008135788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008043174A JP2008135788A (en) 2008-02-25 2008-02-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008043174A JP2008135788A (en) 2008-02-25 2008-02-25 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002231832A Division JP2004071977A (en) 2002-08-08 2002-08-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008135788A true JP2008135788A (en) 2008-06-12

Family

ID=39560351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043174A Withdrawn JP2008135788A (en) 2008-02-25 2008-02-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008135788A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092380A (en) * 2015-11-16 2017-05-25 京セラ株式会社 Electronic component mounting substrate, electronic apparatus, and electronic module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092380A (en) * 2015-11-16 2017-05-25 京セラ株式会社 Electronic component mounting substrate, electronic apparatus, and electronic module

Similar Documents

Publication Publication Date Title
US9111954B2 (en) Power conversion module
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
KR20190018812A (en) Semiconductor package and electronic device having the same
US6818974B2 (en) Semiconductor device
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
CN111771276A (en) High frequency module
JP2004006564A (en) Stacked semiconductor device
JP2017017109A (en) Semiconductor device
US7961470B2 (en) Power amplifier
US20130270706A1 (en) Semiconductor device
CN110140205B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN110914975A (en) Power Semiconductor Modules
US20150187676A1 (en) Electronic component module
JP2001185751A (en) Structure and drive circuit of surface mount infrared communication module
TWI392065B (en) Electronic element packaging module
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
JP2008135788A (en) Semiconductor device
JP2001177023A (en) Chip element mounting structure
JP2002094170A (en) Optical module
JP3842887B2 (en) Hybrid module
JP2007095956A (en) Electronic component storage package
JP4360577B2 (en) Semiconductor device
JP2005228811A (en) Semiconductor device
JPH11251497A (en) Electronic circuit module
JP2006310609A (en) Semiconductor device

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Effective date: 20100107

Free format text: JAPANESE INTERMEDIATE CODE: A761