JP2008118834A - サージ低減回路およびサージ低減回路を備えたインバータ装置 - Google Patents

Abstract

【課題】複数のスイッチング素子を備える電源装置において、過電流に起因してスイッチング素子を停止する際に発生するサージ電圧を低減する。
【解決手段】制御部４０は、上アームスイッチング素子１１、２１、３１を制御するための上アーム制御信号、および下アームスイッチング素子１２、２２、３２を制御するための下アーム制御信号を生成する。遮断信号生成回路５０は、過電流を検出すると、上アーム遮断信号および下アーム遮断信号を生成する。上アーム遮断信号は、遅延回路５２を用いて下アーム遮断信号を遅延させることにより得られる。下アーム遮断回路７０は、下アーム遮断信号が入力されると下アーム制御信号を遮断し、上アーム遮断回路６０は、上アーム遮断信号が入力されると上アーム制御信号を遮断する。
【選択図】図１

Description

本発明は、スイッチングに起因して発生するサージを低減するサージ低減回路、およびそのようなサージ低減回路を備えるインバータ装置に係わる。

インバータ装置は、一般に、複数のスイッチング素子を備え、各スイッチング素子を制御することで所望の周波数の交流を生成することができる。例えば、モータに電力を供給する際には、要求される回転数またはトルクを発生させるように、スイッチング素子が制御される。

ところで、スイッチング素子のターンオフ時には、よく知られているように、サージ電圧が発生する。このサージ電圧の大きさは、母線（直流電源線）のインダクタンス成分およびターンオフ時にその母線に流れていた電流に依存する。すなわち、サージ電圧の大きさは、予め見積もっておくことができる。そして、各スイッチング素子の耐圧は、このようなサージ電圧を考慮して決定される。

ところが、スイッチングのタイミングによっては、大きなサージ電圧が発生することがある。すなわち、例えば、複数のスイッチング素子が同時にターンオフするときには、それらに起因するサージ電圧が加算されて大きなサージ電圧が発生する。よって、このような大きなサージ電圧からインバータ装置の回路素子（主に、スイッチング素子）を保護するためには、各スイッチング素子の耐圧を高める必要がある。しかし、耐圧の高いスイッチング素子は、一般に、高価である。

この問題を解決するための構成として、各スイッチング素子のターンオフタイミングを常にモニタし、複数のスイッチング素子のターンオフタイミングが互いに一致する場合にいずれかのスイッチング素子のターンオフタイミングをずらす機能を持った電源装置が提案されている。この構成によれば、複数のサージ電圧が同時に発生することがないので、大きなサージ電圧の発生が抑えられる。（例えば、特許文献１）
特開２００４−１９４４４９号公報

ところで、負荷が短絡するなどした場合には、大電流（過電流）が発生してスイッチング素子を故障させるおそれがある。このため、大電流を検出したときに全スイッチング素子をオフ状態にして電流を停止する保護回路を設けたインバータ装置が提案されている。しかし、大電流が発生している状態でスイッチング素子を停止すると、大きなサージ電圧が発生するので、このサージ電圧によってスイッチング素子が故障に至るおそれもある。なお、特許文献１に記載の保護機能は、定常動作時のサージ電圧を低減するものであって、高速応答が要求される異常動作時に適用できるものではない。

本発明の課題は、複数のスイッチング素子を備える電源装置において、過電流に起因してスイッチング素子を停止する際に発生するサージ電圧を低減することである。

本発明のサージ低減回路は、互いに直列的に接続された上アームスイッチおよび下アームスイッチを含むスイッチ回路を備えた電源装置において使用されるものであり、上記電源装置において過電流が検出されたときに、互いに所定時間だけタイミングをずらして上アーム遮断信号および下アーム遮断信号を出力する遮断信号生成回路と、前記上アーム遮断信号が入力されたときに上アームスイッチへ与えるべき制御信号を遮断する上アーム遮断回路と、前記下アーム遮断信号が入力されたときに下アームスイッチへ与えるべき制御信号を遮断する下アーム遮断回路、を有する。

上記発明によれば、過電流が検出されると、まず、上アームスイッチまたは下アームスイッチの一方が停止し、所定時間経過後に、上アームスイッチまたは下アームスイッチの他方が停止する。したがって、上アームスイッチのターンオフ（遮断）に起因して発生するサージ電圧および下アームスイッチのターンオフに起因して発生するサージ電圧が重なることはなく、大きなサージ電圧は回避される。

上記発明において、遮断信号生成回路は、前記下アーム遮断信号を所定時間だけ遅延させて前記上アーム遮断信号を生成する遅延回路を備えるようにしてもよい。この構成によれば、上アームスイッチよりも先に下アームスイッチを確実に停止することができる。なお、遮断信号生成回路は、前記下アーム遮断信号を所定時間だけ遅延させて前記上アーム遮断信号を生成するかわりに、前記上アーム遮断信号を所定時間だけ遅延させて前記下アーム遮断信号を生成するようにしてもよい。

前記所定時間は、上アームスイッチが遮断または下アームスイッチが遮断されることにより発生するサージ電圧が存在する時間よりも長い時間とすることが好ましい。このように設定すれば、サージ電圧が重なることを確実に回避できる。

本発明のインバータ装置は、互いに直列的に接続された上アームスイッチおよび下アームスイッチを含むスイッチ回路を備えた電力変換部と、各スイッチを制御するための制御信号を生成する制御信号生成手段と、前記スイッチ回路を介して流れる電流を検出する検出手段と、前記検出手段により検出された電流が閾値を超えていたときに、互いに所定時間だけタイミングをずらした上アーム遮断信号および下アーム遮断信号を出力する遮断信号生成回路と、前記上アーム遮断信号が入力されたときに上アームスイッチへ与えるべき制御信号を遮断する上アーム遮断回路と、前記下アーム遮断信号が入力されたときに下アームスイッチへ与えるべき制御信号を遮断する下アーム遮断回路、を有する。この発明により、サージ電圧を低減する機能を持ったインバータ装置が実現される。

本発明によれば、複数のスイッチング素子を備える電源装置において、過電流に起因してスイッチング素子を停止する際に発生するサージ電圧を低減することができる。

図１は、本発明の実施形態のインバータ装置の構成を示す図である。実施形態のインバータ装置１は、この実施例では、バッテリ１０１から入力される直流電圧から３相交流を生成してモータ１０２に供給するものとする。なお、インバータ装置１は、入力コンデンサＣを備えている。

インバータ装置１の電力変換部は、Ｕ相スイッチ回路１０、Ｖ相スイッチ回路２０、Ｗ相スイッチ回路３０を含んで構成されている。スイッチ回路１０、２０、３０は、それぞれ、互いに直列的に接続された上アームスイッチおよび下アームスイッチを含んで構成されている。すなわち、Ｕ相スイッチ回路１０はスイッチング素子１１、１２を備え、Ｖ相スイッチ回路２０はスイッチング素子２１、２２を備え、Ｗ相スイッチ回路３０はスイッチング素子３１、３２を備える。各スイッチング素子は、例えば、ＭＯＳトランジスタまたはＩＧＢＴ等のトランジスタである。また、各スイッチング素子にはそれぞれダイオードが接続されている。

電流センサ（検出手段）１３、２３、３３は、それぞれ、対応するスイッチ回路１０、２０、３０を介して流れる電流を検出する。これらの電流センサは、特に限定されるものではないが、例えば、シャント抵抗であってもよいし、磁束を測定する非接触型のセンサであってもよい。

制御部（制御信号生成手段）４０は、スイッチング素子１１、１２、２１、２２、３１、３２を制御するための制御信号を生成する。これらの制御信号は、例えば、モータ１０２の回転数を所望の値にするように、或いはモータ１０２に所望のトルクを発生させるように生成される。そして、上アームスイッチング素子１１、２１、３１を制御するための各制御信号は、それぞれ上アーム遮断回路７０を介して対応する素子の制御端子へ導かれる。また、下アームスイッチング素子１２、２２、３２を制御するための各制御信号は、それぞれ下アーム遮断回路６０を介して対応する素子の制御端子へ導かれる。なお、後で詳しく説明するが、遮断回路６０、７０は、通常動作時は、これらの制御信号をそのまま通過させる。

上記構成のインバータ装置１は、サージ電圧を低減する機能（サージ低減回路）を備える。サージ低減回路は、遮断信号生成回路５０、下アーム遮断回路６０、上アーム遮断回路７０により構成される。

遮断信号生成回路５０は、過電流検出回路５１および遅延回路５２を備える。過電流検出回路５１は、電流センサ１３、２３、３３の出力信号を常にモニタしており、それらのうちの１つ以上の電流センサにおいて閾値を超える電流が検出されたときに、下アーム遮断信号を出力する。下アーム遮断信号は、下アーム遮断回路６０へ与えられる。また、遅延回路５２は、下アーム遮断信号を所定時間だけ遅延させることにより、上アーム遮断信号を生成する。上アーム遮断信号は、上アーム遮断回路７０へ与えられる。

下アーム遮断回路６０は、３個のゲート回路（この実施例では、ＡＮＤゲート）を含んで構成される。各ゲート回路は、インバータ装置１が通常動作をしているときは、制御部４０から出力される制御信号をそのまま通過させる。一方、過電流が発生して遮断信号生成回路５０から下アーム遮断回路６０へ下アーム遮断信号が与えられると、各ゲート回路は、制御部４０から出力される制御信号を遮断する。そうすると、下アームスイッチング素子１２、２２、３２は、オフ状態に制御される。

上アーム遮断回路７０の構成および動作は、基本的に、下アーム遮断回路６０と同じである。すなわち、インバータ装置１が通常動作をしているときは、制御部４０から出力される制御信号をそのまま通過させる。そして、過電流が発生して遮断信号生成回路５０から上アーム遮断信号が与えられると、制御部４０から出力される制御信号を遮断する。そうすると、上アームスイッチング素子１１、２１、３１は、オフ状態に制御される。

上記構成のインバータ装置１において、過電流検出回路５１は、例えば、コンパレータにより実現される。そして、過電流検出回路５１は、この実施例では、検出された電流が閾値以下であれば「Ｈ」を出力し、検出された電流が閾値を超えていれば「Ｌ」を出力する。

また、遅延回路５２は、例えば、図２に示す回路により実現される。図２に示す回路において、入力信号が「Ｈ」であれば、スイッチＭ１がオン状態であり、コンデンサＣ１の電荷がそのスイッチＭ１を介して放出されるので、コンパレータ５３の−端子の電位はゼロに近い状態となる。よって、この場合、コンパレータ５３の出力も「Ｈ」である。つづいて、入力信号が「Ｈ」から「Ｌ」に切り替わると、コンデンサＣ１は抵抗Ｒ１を介して流れる電流により充電される。そして、コンデンサＣ１の両端電圧が上昇してコンパレータ５３の−端子の電位が＋端子の電位を超えると、コンパレータ５３の出力も「Ｈ」から「Ｌ」に切り替わる。このように、遅延回路５２は、入力信号を遅延させて出力する。このとき、遅延時間は、抵抗Ｒ１の抵抗値およびコンデンサＣ１の容量により定まる。

次に、図３を参照しながら、過電流が発生したときのインバータ装置１の動作を説明する。ここでは、負荷が短絡（図１においては、モータ１０２のＶ相／Ｗ相間が短絡している。）することによって過電流が発生するものとする。

図３において、「上アーム制御信号」は、上アームスイッチング素子１１、２１、３１の制御端子に与えられる３つの制御信号を模式的に示している。同様に「下アーム制御信号」は、下アームスイッチング素子１２、２２、３２の制御端子に与えられる３つの制御信号を模式的に示している。また、「電流」は、電流センサ１３、２３、３３により検出される電流（ここでは、電流センサ３３により検出される電流）を模式的に示している。

インバータ装置１が正常に動作しているときは、検出される電流は閾値よりも小さく、上アーム遮断信号および下アーム遮断信号はいずれも「Ｈ」を保持している。よって、制御部４０により生成される制御信号は、そのまま対応するスイッチング素子に与えられる。

時刻Ｔ１において負荷が短絡（ここでは、モータ１０２のＶ相／Ｗ相間が短絡）したものとする。そうすると、バッテリ１０１の正極から上アームスイッチング素子２１、モータ１０２、下アームスイッチング素子３２を介してバッテリ１０１の負極へ流れる電流が急激に増大してゆく。この電流は、電流センサ３３により検出される。そして、この電流が閾値を超えると、下アーム遮断信号が「Ｈ」から「Ｌ」に切り替わる。なお、上アーム遮断信号は「Ｈ」のままである。

下アーム遮断信号が「Ｌ」になると、以降、下アーム制御信号は下アーム遮断回路６０により遮断されることになる。この結果、下アームスイッチング素子１２、２２、３２がオフ状態に制御される。このとき、母線を介して流れていた大電流が低下してゆくので、サージ電圧が発生する。

下アーム遮断信号が「Ｈ」から「Ｌ」に切り替わった時から時間ΔＴが経過すると、時刻Ｔ２において上アーム遮断信号が「Ｈ」から「Ｌ」に切り替わる。そうすると、以降、上アーム制御信号は上アーム遮断回路７０により遮断され、上アームスイッチング素子１１、２１、３１がオフ状態に制御される。この結果、再びサージ電圧が発生する。なお、時間ΔＴは、遅延回路５２による遅延時間であり、サージ電圧が存在していることが想定される時間よりも長い時間が設定される。ただし、時間ΔＴを長くし過ぎると、上アームスイッチング素子１１、２１、３１のみに制御信号が与えられる期間が長くなるので、インバータ装置１の動作が不安定になるおそれがある。したがって、時間ΔＴは、サージ電圧が存在することが想定される時間に応じて適切に設定することが好ましい。ここで、「サージ電圧が存在していることが想定される時間」は、回路構成に依存するものであり、シミュレーション等により予め求めることが可能である。

このように、実施形態のインバータ装置１においては、過電流が発生すると、スイッチング素子を制御するための制御信号を遮断することにより電流を低下させる。このとき、上アーム遮断信号は、下アーム遮断信号に対して所定時間だけ遅延している。このため、上アームスイッチング素子１１、２１、３１のターンオフに起因して発生するサージ電圧および下アームスイッチング素子１２、２２、３２のターンオフに起因して発生するサージ電圧が同時に発生することはない。すなわち、これらのサージ電圧が加算されることはない。したがって、大きなサージ電圧の発生が回避される。

なお、インバータ装置の過電流時に上アームよりも先に下アームを遮断する構成は、特開平８−２２３９３４号公報（以下、特許文献２）にも記載されている。この特許文献２に記載のインバータ装置では、過電流を監視するために２つの閾値が設定されており、インバータ装置を流れる電流が第１の閾値を超えると下アームスイッチを停止し、その電流が第１の閾値よりも高い第２の閾値を超えると上アームスイッチを停止するように構成されている。

しかしながら、特許文献２に記載の構成では、インバータ装置を流れる電流が第１の閾値よりも大きく且つ第２の閾値以下であった場合には、上アームスイッチは停止しないので、インバータ装置の動作が不安定になるおそれがある。これに対して、実施形態のインバータ装置１においては、過電流発生時にはすべてのスイッチング素子が確実に停止するので、不安定な動作状態が継続することはない。

また、特許文献２に記載の構成では、負荷短絡等により電流が急激に増加した場合は、その電流が第１の閾値を超えてから第２の閾値を超えるまでに要する時間は極めて短いので、上アームスイッチおよび下アームスイッチはほぼ同時にターンオフすることになる。この場合、上アームスイッチのターンオフに起因するサージ電圧および下アームスイッチのターンオフに起因するサージ電圧が重なり、大きなサージ電圧が発生してしまう。これに対して、実施形態のインバータ装置１においては、負荷短絡等により電流が急激に増加した場合であっても、遅延回路５２により上アームおよび下アームのターンオフタイミングがずらされているので、上アームスイッチング素子のターンオフに起因して発生するサージ電圧および下アームスイッチング素子のターンオフに起因して発生するサージ電圧が重なることはなく、大きなサージ電圧が発生することはない。

なお、上述の実施例では、下アームスイッチング素子を停止した後に上アームスイッチング素子を停止する構成を示したが、上アームスイッチング素子を停止した後に下アームスイッチング素子を停止する構成であってもよい。すなわち、遅延回路５２が、上アーム遮断信号を所定時間だけ遅延させることにより、下アーム遮断信号を生成する構成であってもよい。このように、下アーム遮断信号を上アーム遮断信号に対して所定時間だけ遅延させることによっても同様の効果を奏する。

また、上述の実施例では、電流センサ１３、２３、３３がそれぞれＵ相、Ｖ相、Ｗ相の電流を検出する構成であるが、電流センサ８１を利用してインバータ装置１の総電流を検出する構成であってもよい。

また、上述の実施例では、電力変換部がＵ相、Ｖ相、Ｗ相の３相のスイッチ回路を含む構成であるが、３相に限らず、例えば２相または４相のスイッチ回路を含む構成であってもよい。

さらに、本発明は、インバータ装置にのみ適用されるものではなく、互いに直列的に接続された上アームスイッチおよび下アームスイッチを含むスイッチ回路を備えた電源装置に適用可能である。

本発明の実施形態のインバータ装置の構成を示す図である。 遅延回路の実施例である。 過電流発生時の動作を説明するタイミングチャートである。

符号の説明

１ インバータ装置
１０ Ｕ相スイッチ回路
２０ Ｖ相スイッチ回路
３０ Ｗ相スイッチ回路
１１、２１、３１ 上アームスイッチング素子
１２、２２、３２ 下アームスイッチング素子
１３、２３、３３ 電流センサ
４０ 制御部
５０ 遮断信号生成回路
５１ 過電流検出回路
５２ 遅延回路
５３ コンパレータ
６０ 下アーム遮断回路
７０ 上アーム遮断回路
８１ 電流センサ

Claims (6)

1. 互いに直列的に接続された上アームスイッチおよび下アームスイッチを含むスイッチ回路を備えた電源装置におけるサージ電圧を低減するサージ低減回路であって、
   上記電源装置において過電流が検出されたときに、互いに所定時間だけタイミングをずらして上アーム遮断信号および下アーム遮断信号を出力する遮断信号生成回路と、
   前記上アーム遮断信号が入力されたときに上アームスイッチへ与えるべき制御信号を遮断する上アーム遮断回路と、
   前記下アーム遮断信号が入力されたときに下アームスイッチへ与えるべき制御信号を遮断する下アーム遮断回路、
   を有するサージ低減回路。
2. 前記遮断信号生成回路は、前記下アーム遮断信号を所定時間だけ遅延させて前記上アーム遮断信号を生成する遅延回路を備える
   ことを特徴とする請求項１に記載のサージ低減回路。
3. 前記遮断信号生成回路は、前記上アーム遮断信号を所定時間だけ遅延させて前記下アーム遮断信号を生成する遅延回路を備える
   ことを特徴とする請求項１に記載のサージ低減回路。
4. 前記所定時間は、上アームスイッチが遮断または下アームスイッチが遮断されることにより発生するサージ電圧が存在する時間よりも長い時間である
   ことを特徴とする請求項２または請求項３に記載のサージ低減回路。
5. 互いに直列的に接続された上アームスイッチおよび下アームスイッチを含むスイッチ回路を備えた電力変換部と、
   各スイッチを制御するための制御信号を生成する制御信号生成手段と、
   前記スイッチ回路を介して流れる電流を検出する検出手段と、
   前記検出手段により検出された電流が閾値を超えていたときに、互いに所定時間だけタイミングをずらした上アーム遮断信号および下アーム遮断信号を出力する遮断信号生成回路と、
   前記上アーム遮断信号が入力されたときに上アームスイッチへ与えるべき制御信号を遮断する上アーム遮断回路と、
   前記下アーム遮断信号が入力されたときに下アームスイッチへ与えるべき制御信号を遮断する下アーム遮断回路、
   を有するインバータ装置。
6. 前記所定時間は、上アームスイッチが遮断または下アームスイッチが遮断されることにより発生するサージ電圧が存在する時間よりも長い時間である
   ことを特徴とする請求項５に記載のインバータ装置。

Images