[go: up one dir, main page]

JP2008108826A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008108826A
JP2008108826A JP2006288727A JP2006288727A JP2008108826A JP 2008108826 A JP2008108826 A JP 2008108826A JP 2006288727 A JP2006288727 A JP 2006288727A JP 2006288727 A JP2006288727 A JP 2006288727A JP 2008108826 A JP2008108826 A JP 2008108826A
Authority
JP
Japan
Prior art keywords
semiconductor device
mode
via hole
pad
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006288727A
Other languages
English (en)
Inventor
Goro Kiyota
吾朗 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006288727A priority Critical patent/JP2008108826A/ja
Priority to US11/875,146 priority patent/US20080093597A1/en
Publication of JP2008108826A publication Critical patent/JP2008108826A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】容易に半導体装置の機能モードの変更を行うことができ、不良解析を搭載する実機上にて行うことができる半導体装置を提供する。
【解決手段】本発明の半導体装置は、ボールグリッドアレイのパッケージを用いた半導体装置であり、内部の半導体チップのパッドに接続され、該半導体装置が実装される基板の電源電極に対して接続あるいは開放するため、ハンダボールを取り付けあるいは取り外す検出ビアホールと、検出ビアホールに接続されたパッドの電圧レベルを検出して、該電圧レベルに応じて、半導体装置における機能モードの切り替えを行うモード切替部とを有する。
【選択図】図１

Description

本発明は、内部に複数設けられた機能モードのモード切換が行える半導体装置に関する。
従来、内部に２つの動作モードを備え、出荷時にいずれかのモードに固定する半導体装置がある。
上記半導体装置は、例えば、ボンディングオプションにより、いずれかのピンを電源電位にボンディングするか否かにより、２つの動作モードのいずれかを選択するものである（例えば、特許文献１参照）。
また、ボンディングオプションではなく、内部に設けたアンチヒューズにより、２つの動作モードのいずれかを選択する構成もある（例えば、特許文献２，３参照）。
特開２００４−４７７７２０号公報 特開２００３−１６８７３４号公報 特開２００５−２７６９０７号公報
しかしながら、特許文献１に示す半導体装置にあっては、出荷時にいずれかのモードに固定され、出荷後に他のモードに変更させることができないという問題がある。
また、特許文献１及び２に示す半導体装置にあっては、アンチヒューズが不可逆性の変換処理であるため、一度固定したモードから変更できないという欠点がある。
例えば、不良解析の目的で、内部の電源電圧や信号のディレイ値を変化するなど、半導体装置の機能を切り替えたテストが必要な場合がある。
すなわち、実機に搭載しての不良の場合、テスタにおけるテストと違い、半導体装置にコマンドを与えて、容易にテストモードに切り替えることができない。
この際、ボンディングオプションで機能を切り替えていると、一度樹脂でモールド（封止）された半導体装置の機能を切り替えを行おうとすると、溶媒を用いて、樹脂を分解して溶解させ、機能を切り替える必要があるが、半導体装置がダメージを受け、場合によっては回路が破壊されて解析が行えなくなる可能性もある。
また、特許文献２及び３のアンチヒューズを使用する場合、アンチヒューズを駆動するための回路が必要となり、回路規模が増大するとともに、チップ面積が増大し、かつ１度しか機能の変更が行えず、不良解析に用いることができない。
また、半導体装置内部にテストモードレジスタを設け、複数のテストモードを切り替えようとした場合、実機不良の場合、実機ソフトウェアの変更が必要となり、個々の半導体装置に対する不良解析が困難である。
本発明は、このような事情に鑑みてなされたもので、容易に半導体装置の機能モードの変更を行うことができ、不良解析を搭載する実機上にて行うことができる半導体装置を提供することを目的とする。
本発明の半導体装置は、ボールグリッドアレイのパッケージを用いた半導体装置であり、内部の半導体チップのパッドに接続され、該半導体装置が実装される基板の電源電極に対して接続あるいは開放するため、ハンダボールを取り付けあるいは取り外す検出ビアホールと、検出ビアホールに接続されたパッドの電圧レベルを検出して、該電圧レベルに応じて、半導体装置における機能モードの切り替えを行うモード切替部とを有することを特徴とする。
本発明の半導体装置は、前記検出ビアホールが前記パッケージにおける外部電源ビアホールのいずれかであり、前記モード切替部が該外部電源ビアホールの電圧レベルを検出することを特徴とする。
本発明の半導体装置は、複数のモードビアホールをさらに有し、前記モード切替部が前記モードビアホールに印加される電圧レベルの組合せにより、複数の機能モードのいずれかを選択して、機能モードの切り替えを行うことを特徴とする。
本発明の半導体装置は、前記モードビアホールがノンコネクション用ビアホールであることを特徴とする。
半導体装置のモード切り換え方法は、ボールグリッドアレイのパッケージを用いた半導体装置に対するモード切り換え方法であり、該半導体装置が実装される基板の電源電極に対して接続あるいは開放するため、ハンダボールを、内部の半導体チップのパッドに接続された検出ビアホールに対して取り付けあるいは取り外す過程と、検出ビアホールの電圧レベルを検出して、電圧レベルに応じて、半導体装置における機能モードの切り替えを行うモードの切り替えを行う過程とを有することを特徴とする。
上述したように、本発明によれば、ボールグリッドアレイ（以下、ＢＧＡ）パッケージにおいて、複数設けられている外部電源ビアホールのいずれかに取り付けられているハンダボールのいずれかを、取り外し、あるいは取り付けることにより、内部に設けられている機能モードを切り替えることができ、通常においては使用できないノンコネクション（ＮＣ）ピンを機能モード選択に使用することができ、実機に搭載したまま不良解析ができるようになる。
したがって、本発明によれば、例えば、半導体装置の不良解析等にて必要となる機能モードの切り換えが、上記ＮＣピンからの信号入力により行うことができる。
これにより、本願発明によれば、不良解析などで半導体装置の機能モードを切り替える際、従来のアンチヒューズを用いた場合に比較して、回路規模及びチップ面積の増大を抑制することができる。
また、本願発明によれば、従来のボンディングオプションを用いた場合と異なり、溶媒で分解することによるダメージを受けることがなく、さらに、実機のソフトウェアを変更する必要がない。
＜第１の実施形態＞
以下、本発明の一実施形態による半導体装置を図面を参照して説明する。
図１は同実施形態の半導体装置の半導体チップに設けられているモード切替部の構成例を示すブロック図である。
この図において、モード切替部は、モード検出部４とモード選択部１１とから構成されている。
モード検出部４は、例えば、ｎチャネル型ＭＯＳトランジスタ（以下、トランジスタ）８及び９とインバータ（反転回路）７とから構成されている。
パッド６は半導体上に形成された引き出しようの電極であり、外部的には電源とされているビアホール６（外部電源用ビアホール）にボンディングワイヤを介して接続されている。また、パッド６は、インバータ７の入力端子と配線１２により接続されている。
トランジスタ８は、ソースが接地され、ドレインが配線１２と接続され、ゲートが電源線に接続されており、インバータ７の入力端子のプルダウン抵抗として設けられている。
トランジスタ９は、ソースが接地され、ドレインが配線１２と接続され、ゲートがインバータ７の出力端子に接続されており、インバータ７の入力端子の電圧を安定化させるために設けられている。
インバータ７は、入力端子に「Ｈ」レベルの信号が入力されると、検出信号Ｔを「Ｌ」レベルにて出力し、「Ｌ」レベルの信号が入力されると、検出信号Ｔを「Ｈ」レベルにて出力する。
すなわち、モード検出部４は、検出パッドであるパッド６に印加されている電圧レベルが「Ｈ」レベルであるか「Ｌ」レベルであるかを検出している。
モード選択部１１は、クロックドインバータ３と、インバータ５と、ナンド回路１０とから構成されている。
クロックドインバータ３は、検出信号Ｔが「Ｌ」レベルの場合、パッド２からの信号を伝達せず、出力端子がハイインピーダンス状態となっており、検出信号Ｔが「Ｈ」レベルの場合、パッド２からの信号を反転して出力する。
ここで、インバータ５は、検出信号Ｔを反転して、クロックドインバータ３に対して出力する。
ナンド回路１０は、検出信号Ｔ及びクロックドインバータ３の出力端子の２入力が双方共に「Ｈ」レベルとなった場合、ＯＵＴＰＵＴ信号を「Ｌ」レベルにて出力し、検出信号Ｔが「Ｌ」レベルの場合、パッド２から入力される信号レベルによらず、ＯＵＴＰＵＴ信号を「Ｈ」レベルにて出力する。
次に、図２及び図３を用いて、本実施形態における半導体チップがＢＧＡパッケージに封止された半導体装置の説明を行う。図２はこの半導体装置の断面構成を示す概念図である。図３は、ハンダボール１００がマトリクス状に配置されているＢＧＡパッケージの裏面を示す平面図である。
ハンダボール１００は、絶縁体であるレジン１０１に開口されたビアホール２００に取り付けられている。
レジン１０１には、上記ビアホール２００の位置において、ハンダボール１００が取り付けられている面（裏面）と逆の面（表面）に、パターンニングされた銅箔１０２が設けられている。
上記銅箔１０２には、ポリイミド２００と接している面において、ビアホール２００で露出した領域に金属のメッキ２１０が形成されている。
銅箔１０２は、金属のメッキ２１０を介して、ハンダボール１００と電気的に接続されている。
また、銅箔１０２は、金あるいは銅等の金属で構成されたボンディングワイヤ１０５により、半導体チップ１０３のバッド１０７に電気的に接続されている。
上述したように、ハンダボール１００は、メッキ２１０，銅箔１０２及びボンディングワイヤ１０５を介して半導体チップ１０３上のパッド１０７に電気的に接続されている。
そして、半導体チップ１０３とボンディングワイヤ１０５とは、レジン１０４及びレジン１０１とによるパッケージに封止されている。半導体チップ１０３には、複数の機能モードを有した回路と、上述した図１のモード切替部の回路とが構成されている。
また、上述した構成により、モードビアホールは、信号が入力し易いように、図３のビアホール配置の外周部に設けるほうが良い。
上記モードボアホールに対して信号を入力するために、このモードビアホールに対してリード線を取り付けて、そのリード線からモードを選択するための信号を入力する。
このため、リード線を取り付けた後、基板に再度実装する際、リード線が外周部のビアホールに取り付けられていたほうが、半導体装置を基板に容易に実装することができる。
次に、本発明の実機試験の場合の処理について説明する。
例えば、ＢＧＡパッケージの電源端子とされている複数のハンダボール１００のいずれかに接続されるパッド１０７を、電源パッドではなく、すでに述べた検出パッドであるパッド６として形成しておく。図１の端子５０が検出パッドに接続された銅箔１０２に対応している。
このとき、パッド６には、基板の電源端子と、ビアホール２００（検出ビアホール）内のメッキ２１０との間に、ハンダボール１００が介挿されているため、「Ｈ」レベルの電圧が印加され、ナンド回路１０から、「Ｌ」レベルのＯＵＴＰＵＴ信号が出力され、その先にあるテスト回路にて、テストモードではなく通常動作モードとなっている。
また、半導体チップ１０３のモード選択用のモードパッドに対するビアホール２００（モードビアホール）も形成し、図２の構成にて、ビアホール２００にハンダボール１００を取り付けず、ビアホール２００からメッキ２１０が露出した状態としておく。このモードパッドに相当するパッド１０７は図１のパッド２に対応し、このモードパッドに対応する銅箔１０２は端子１である。
そして、実機に搭載した後、半導体装置に不良が発生し、動作不良となった場合、一旦、半導体装置を実機から取り外し、上記検出パッドに対応したビアホール２００に対応したハンダボール１００を、図４のように取り外して、ビアホールを開放状態とした後、再度、実機上に取り付ける。
これにより、パッド６には、基板の電源端子とビアホール１００（メッキ２１０）との間に介挿されていたハンダボール１００が存在しなくなったため、電圧が印加されていない状態となり、トランジスタ８により「Ｌ」レベルとなる。
したがって、ナンド回路１０から、「Ｌ」レベルのＯＵＴＰＵＴ信号が出力され、その先にあるテスト回路が、通常動作モードではなくテストモードに遷移する。
例えば、このテストモードが「内部の電源電圧を０．１Ｖ上げる」というものであれば、半導体装置内の電源電圧が０．１Ｖ上昇した状態にて、実機を動作させる。
電源電圧を０．１Ｖ上昇して、半導体装置が動作すれば、その実機において正常動作させる場合、半導体装置内部の電圧を０．１Ｖ程度上昇させることが必要であることが判る。
また、複数のテストモードが必要な場合、上述したモードパッドを複数形成し、このモードパッドに対応して、ビアホール２００も形成し、図２の構成にて、ビアホール２００にハンダボール１００を取り付けず、ビアホール２００からメッキ２１０が露出した状態としておく。
すなわち、上記複数のモードパッド各々に対応し、図１のモード選択部１１が各モードパッド毎に設けられる構成とすることで、後段のテスト回路のいずれかが動作するよう構成し、各モードパッドに入力される「Ｈ」または「Ｌ」レベルの電圧レベルの組合せにて以下の様なテスタでは行えない実機テストを行う。
実機テストのテストモードとしては、例えば、半導体装置がダイナミックＲＡＭの場合、以下にテストの一例を示す。
Ａ．内部電源の複数の電源のいずれか、例えば電圧Ｖppの電圧値を変化させる。
Ｂ．メインアンプの起動タイミングの調整を行う。
Ｃ．センスアンプの起動タイミングの調整を行う。
Ｄ．ダイナミックＲＡＭの場合、温度によってリフレッシュ周期を変更することにより、消費電流を削減する機能を有するものがあるが、温度による切替がうまく行かずに不良化する場合、この機能を停止させる設定を行う。
上述した実施形態においては、ハンダボールを取り付けた状態を通常、取り付けた状態をテスト用のモードとしたが、逆に、ハンダボールを取り外した状態を通常、取り外した状態をテスト用のモードとしても良い。
また、上述した例においては、電源用とされているビアホールに対し、検出パッドを接続していたが、接地電圧（ＧＮＤ）用とされているビアホールに対し、検出パッドを接続する用にしても良い。
この場合、トランジスタ８は、ドレイン及びゲートが電源線に接続され、ソースが配線１２に接続され、プルアップ抵抗として接続される。
また、インバータ７は、インバータ７Ａ及びインバータ７Ｂを直列に接続したものと交換する。これにより、すでに述べた図１の構成と同様な動作にてテストモードの処理が行われる。
すなわち、基板の電源端子と、ビアホール２００（検出ビアホール）内のメッキ２１０との間に、ハンダボール１００が介挿されていない場合、「Ｈ」レベルの電圧が印加され、ナンド回路１０から、「Ｈ」レベルのＯＵＴＰＵＴ信号が出力され、その先にあるテスト回路にて、テストモードではなく通常動作モードとなる。
一方、基板の電源端子と、ビアホール２００（検出ビアホール）内のメッキ２１０との間に、ハンダボール１００が介挿されている場合、「Ｌ」レベルの電圧が印加され、ナンド回路１０から、「Ｌ」レベルのＯＵＴＰＵＴ信号が出力され、その先にあるテスト回路にて、通常動作モードではなくテストモードとなる。
上述した構成により、実機に搭載して起きた不良において、テスタでは解析が困難な不良に対し、実機上にて、かつ実機を通常動作（特別にソフトウェアを改良させることなく）させた状態にて、不良解析を行うことができる。
そして、その実機にて必要な動作条件を検出することができ、その基板に搭載する半導体装置に必要な性能をフィードバックし、市場不良を削減することが可能となる。
＜第２の実施形態＞
次に、半導体チップに複数の機能モードが存在しており、これらを上述した第１の実施形態と同様に、ハンダボールの有無にて切り替える処理の説明を行う。
例えば、カード型電子機器は、コマンドの転送プロトコル仕様が等しい場合であっても、内部回路を制御するコマンド体系が異なるため、それぞれの仕様に合わせて半導体チップをそれぞれ別に作成する必要がある。
上述した構成に対応させるため、コマンド体系Ａとコマンド体系Ｂとの双方に対応できるカード型電子機器用の半導体チップを作成する。
そして、第１の実施形態と同様に、検出ビアホールと検出パッドとを設け、ハンダボールを取り付けるか否かにより、すなわち、ハンダボールを取り付けた場合にコマンド体系Ａで動作し、ハンダボールを取り付けない場合にコマンド体系Ｂにて動作するように内部回路を構成する。
この場合、モード選択部１１を設けずにモード検出部４のみを用いて、検出信号Ｔの電圧レベルにより、機能モードの変更、すなわちコマンド体系Ａ，コマンド体系Ｂの切替を行うようにする。
上述することにより、コマンド体系Ａを仕様とする基板に実装する場合、検出ビアホールに対してハンダボールを取り付けて実装し（検出信号Ｔが「Ｌ」レベル）、一方、コマンド体系Ｂを仕様とする基板に実装する場合、検出ビアホールに対してハンダボールを取り付けずに実装する（検出信号Ｔが「Ｈ」レベル）ことにより、１つの半導体チップを２つの用途に用いるよう、ハンダボールの有無により半導体チップの品種が選択できることになり、半導体チップの製造コストを低減することができる。
また、モード検出部４とともに、２つ以上の複数の機能を選択する場合、１つまたは複数のモード選択部１１を設けて、第１の実施形態と同様に、複数のモードビアホールとモードパッドとを設けることが考えられる。
この際、図１の回路において、ハンダボールを取り付けてモードビアホールに電源電圧を印加する構成のとき、クロックドインバータ３の入力端子をトランジスタにてプルダウンしておき、このモードビアホールにハンダボールが取り付けられていない場合、クロックドインバータ３の入力端子に「Ｌ」レベルが入力されるようにし、ハンダボールが取り付けられた場合、クロックドインバータ３の入力端子に「Ｈ」レベルを入力させるようにする。
一方、ハンダボールを取り付けてモードビアホールに接地電圧を印加する構成のとき、クロックドインバータ３の入力端子をトランジスタにてプルアップしておき、このモードビアホールにハンダボールが取り付けられていない場合、クロックドインバータ３の入力端子に「Ｈ」レベルが入力されるようにし、ハンダボールが取り付けられた場合、クロックドインバータ３の入力端子に「Ｌ」レベルを入力させるようにする。
本発明の実施形態による半導体チップに設けられているモード切替部の構成例を示すブロック図である。 本実施形態の構成を説明する、半導体装置の断面構造を示す概念図である。 本実施形態の構成を説明する、半導体装置の裏面を示す概念図である。 本実施形態の半導体装置のパッケージに対して、ハンダボールの取り付け及び取り外しを説明する概念図である。
符号の説明
１，５０…端子
２…モードパッド
３…クロックドインバータ
４…モード検出部
５，７…インバータ
８，９…トランジスタ
１０…ナンド回路
１１…モード選択部
１０１，１０４…レジン
１０２…銅箔
１０３…半導体チップ
１０５…ボンディングワイヤ
１０７…パッド

Claims (5)

  1. ボールグリッドアレイのパッケージを用いた半導体装置であり、
    内部の半導体チップのパッドに接続され、該半導体装置が実装される基板の電源電極に対して接続あるいは開放するため、ハンダボールを取り付けあるいは取り外す検出ビアホールと、
    検出ビアホールに接続されたパッドの電圧レベルを検出して、該電圧レベルに応じて、半導体装置における機能モードの切り替えを行うモード切替部と
    を有することを特徴とする半導体装置。
  2. 前記検出ビアホールが前記パッケージにおける外部電源ビアホールのいずれかであり、
    前記モード切替部が該外部電源ビアホールの電圧レベルを検出することを特徴とする請求項１記載の半導体装置。
  3. 複数のモードビアホールをさらに有し、
    前記モード切替部が前記モードビアホールに印加される電圧レベルの組合せにより、複数の機能モードのいずれかを選択して、機能モードの切り替えを行うことを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記モードビアホールがノンコネクション用ビアホールであることを特徴とする請求項３記載の半導体装置。
  5. ボールグリッドアレイのパッケージを用いた半導体装置に対するモード切り換え方法であり、
    該半導体装置が実装される基板の電源電極に対して接続あるいは開放するため、ハンダボールを、内部の半導体チップのパッドに接続された検出ビアホールに対して取り付けあるいは取り外す過程と、
    検出ビアホールの電圧レベルを検出して、電圧レベルに応じて、半導体装置における機能モードの切り替えを行うモードの切り替えを行う過程と
    を有することを特徴とする半導体装置に対するモード切り換え方法。
JP2006288727A 2006-10-24 2006-10-24 半導体装置 Pending JP2008108826A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006288727A JP2008108826A (ja) 2006-10-24 2006-10-24 半導体装置
US11/875,146 US20080093597A1 (en) 2006-10-24 2007-10-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006288727A JP2008108826A (ja) 2006-10-24 2006-10-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2008108826A true JP2008108826A (ja) 2008-05-08

Family

ID=39317062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288727A Pending JP2008108826A (ja) 2006-10-24 2006-10-24 半導体装置

Country Status (2)

Country Link
US (1) US20080093597A1 (ja)
JP (1) JP2008108826A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187047A (ja) * 2009-02-10 2010-08-26 Renesas Electronics Corp テスト回路、及びテスト方法
US8531022B2 (en) * 2009-03-06 2013-09-10 Atmel Corporation Routable array metal integrated circuit package
US8455304B2 (en) 2010-07-30 2013-06-04 Atmel Corporation Routable array metal integrated circuit package fabricated using partial etching process
US10161967B2 (en) 2016-01-09 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip oscilloscope

Also Published As

Publication number Publication date
US20080093597A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
KR100794313B1 (ko) 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
US8080873B2 (en) Semiconductor device, semiconductor package, and method for testing semiconductor device
JPH11354721A (ja) 半導体装置
JP2008108826A (ja) 半導体装置
TW200416957A (en) Semiconductor integrated circuit device
US7701789B2 (en) Semiconductor device
CN1210721C (zh) 半导体组件和测试与运作一个半导体组件的方法
WO2006011292A1 (ja) 半導体装置
JP2007163454A (ja) 半導体集積回路
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
US20030183925A1 (en) Semiconductor module
JP2000031216A (ja) ボンディングパッド用検査装置
JP2013062289A (ja) 半導体チップ
JP3447553B2 (ja) 半導体パッケ−ジ
JP4728779B2 (ja) 検出回路
JP2012163466A (ja) 半導体装置
JP4665740B2 (ja) リセット検出装置
JPH1010193A (ja) 半導体装置およびそれを用いた半導体装置実装体
JP3437867B2 (ja) 半導体メモリ
KR100426989B1 (ko) 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조
JP2006301944A (ja) 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法
JP2010062266A (ja) 半導体モジュール
JP2025035060A (ja) 半導体集積回路装置
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法
JP2001004709A (ja) 複合基板体およびその検査方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728