JP2008060191A

JP2008060191A - Apparatus and method of processing substrate

Info

Publication number: JP2008060191A
Application number: JP2006233072A
Authority: JP
Inventors: Masaki Okamoto; 正喜岡本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-08-30
Filing date: 2006-08-30
Publication date: 2008-03-13

Abstract

<P>PROBLEM TO BE SOLVED: To control working within a substrate plane by controlling nonuniformity of plasma in processing the substrate, using plasma. <P>SOLUTION: A substrate processor 1 includes a chamber 10 in the inside of which a wafer W to be processed is placed, a stage 11 for mounting the wafer W in the chamber 10, and a high-frequency power source 14 for applying high frequency voltage to between the chamber 10 and the stage 11 to generate the plasma in the chamber 10. An electrical resistance value is nonuniform in the direction of the plane of the wafer W of the stage 11. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、チャンバ内にプラズマを発生させて処理対象の基板に対するエッチングや成膜等の処理を行う基板処理装置および基板処理方法に関する。 The present invention relates to a substrate processing apparatus and a substrate processing method for generating a plasma in a chamber and performing processing such as etching and film formation on a substrate to be processed.

近年、ウェハの大口径化、加工の微細化に伴い、ウェハ面内で均一な加工制御が重要になってきている。特に、直径３００ｍｍではウェハ外周から約５ｍｍ以内のところでの急激な加工特性変化が顕在化している。ウェハ外周では、ウェハ周辺のチャンバ材料からの影響によるプラズマ変化やプラズマ分布の不均一性、またウェハ表面温度の制御性低下など様々な要因があり、前者はウェハ周辺へのシリコンリング（例えば、特許文献１）もしくはプラズマ均一性の向上（例えば、特許文献２、３）、後者はウェハエッジに特化した温度制御（例えば、特許文献４）に示される改善技術が開示されている。いずれも、４５ｎｍノード世代以降では更なる制御性の向上が期待されている。 In recent years, uniform processing control within the wafer surface has become important as the wafer diameter increases and the processing becomes finer. In particular, when the diameter is 300 mm, a sharp change in processing characteristics is apparent within about 5 mm from the outer periphery of the wafer. At the outer periphery of the wafer, there are various factors such as plasma change and plasma distribution non-uniformity due to the influence of the chamber material around the wafer, and lower controllability of the wafer surface temperature. The former is a silicon ring around the wafer (for example, patents) Reference 1) or improvement of plasma uniformity (for example, Patent Documents 2 and 3), and the latter is an improved technique disclosed in temperature control specialized for wafer edge (for example, Patent Document 4). In both cases, further improvement in controllability is expected after the 45 nm node generation.

特開２００５−２７７３６９号公報JP 2005-277369 A 特開２００４−１９３５６５号公報JP 2004-193565 A 特開２０００−３２３４５６号公報JP 2000-323456 A 特開２００３−１２４２９８号公報JP 2003-124298 A

しかしながら、上記のような従来の技術では、更なる大口径ウェハへの微細加工を行う場合にチャンバも大型化し、チャンバ内で発生するプラズマの状態も複雑化して、十分な制御が困難となる。このため、ウェハに対する加工信頼性の向上、製品歩留まりの向上を得ることが難しい状況となる。 However, in the conventional technology as described above, when performing further fine processing on a large-diameter wafer, the chamber is also enlarged, and the state of the plasma generated in the chamber is complicated, so that sufficient control becomes difficult. For this reason, it becomes difficult to improve the processing reliability and product yield of the wafer.

本発明は、このような課題を解決するために成されたものである。すなわち、本発明は、内部に処理対象となる基板を配置するチャンバと、チャンバ内で基板を載置するステージと、チャンバ内にプラズマを発生させるため、チャンバとステージとの間に高周波電圧を印加する高周波電源とを備える基板処理装置であって、ステージの基板の面方向における電気抵抗値が不均一となっているものである。 The present invention has been made to solve such problems. That is, the present invention applies a high-frequency voltage between the chamber and the stage in order to generate a plasma in the chamber in which the substrate to be processed is placed, a stage in which the substrate is placed in the chamber, and the chamber. The substrate processing apparatus includes a high-frequency power source that has a non-uniform electrical resistance value in the surface direction of the substrate of the stage.

具体的には、ステージの基板の面方向における内周部分の電気抵抗値が外周部分の電気抵抗に比べて高くなっていたり、ステージの基板の面方向における所定部分領域の電気抵抗値を可変する可変抵抗手段を備えていたりするものである。 Specifically, the electric resistance value of the inner peripheral portion in the surface direction of the substrate of the stage is higher than the electric resistance of the outer peripheral portion, or the electric resistance value of the predetermined partial region in the surface direction of the substrate of the stage is variable. It may be provided with variable resistance means.

このような本発明では、チャンバ内にプラズマを発生させる際、ステージの基板の面方向における電気抵抗値の違いによって高周波電力効率を部分的に変えることができ、これによって基板に対するプラズマでの処理レートを変えることができる。特に、基板の内側と外側とでプラズマの発生条件が異なることから、それに合わせて基板の面方向における内周部分と外周部分とで電気抵抗値を変えることにより、基板全体での処理レートを均一化することができる。 In the present invention, when generating plasma in the chamber, the high-frequency power efficiency can be partially changed by the difference in the electric resistance value in the surface direction of the substrate of the stage, whereby the processing rate of the plasma with respect to the substrate Can be changed. In particular, since the plasma generation conditions differ between the inside and outside of the substrate, the processing rate on the entire substrate is made uniform by changing the electrical resistance value between the inner and outer peripheral portions in the substrate surface direction accordingly. Can be

また、本発明は、チャンバ内のステージ上に処理対象となる基板を載置し、チャンバ内にプラズマを発生させて基板に対する処理を行う基板処理方法であって、プラズマを発生させて処理する際、ステージの基板の面方向における電気抵抗値を不均一にして処理を行う方法である。具体的には、ステージの基板の面方向における内周部分の電気抵抗値を外周部分の電気抵抗に比べて高くしたり、ステージの基板の面方向における所定部分領域の電気抵抗値を可変しながら処理したりする方法である。 The present invention also relates to a substrate processing method in which a substrate to be processed is placed on a stage in a chamber, and plasma is generated in the chamber to perform processing on the substrate. In this method, the electrical resistance value in the surface direction of the substrate of the stage is made non-uniform. Specifically, the electric resistance value of the inner peripheral portion in the surface direction of the substrate of the stage is made higher than the electric resistance of the outer peripheral portion, or the electric resistance value of the predetermined partial region in the surface direction of the substrate of the stage is varied. It is a method of processing.

このような本発明では、チャンバ内にプラズマを発生させて処理を行うにあたり、ステージの基板の面方向における電気抵抗値の違いによって高周波電力効率を部分的に変えることができ、これによって基板に対するプラズマでの処理レートを変えることができる。特に、基板の内側と外側とでプラズマの発生条件が異なるとともに、処理の経過とともにプラズマの発生条件が変化することから、それに合わせて基板の面方向における内周部分と外周部分とで電気抵抗値を変えることにより、基板全体での処理レートを均一化することができる。 In the present invention, when performing processing by generating plasma in the chamber, the high-frequency power efficiency can be partially changed by the difference in the electric resistance value in the surface direction of the substrate of the stage. The processing rate can be changed. In particular, the plasma generation conditions differ between the inside and the outside of the substrate, and the plasma generation conditions change with the progress of processing, so that the electrical resistance value at the inner and outer peripheral portions in the surface direction of the substrate accordingly. By changing, the processing rate over the entire substrate can be made uniform.

ここで、一般的なＲＩＥ（Reactive Ion Etching）装置のプラズマ処理におけるチャンバでは、静電チャック（ESC）を用いてウェハを吸着させたステージに高周波電圧を印加している。このステージの材料としては汚染などを考慮して一般的にアルミニウムなどが使用されているが、本発明ではステージの中央部分と周辺部分とで電気抵抗値が違うように材料を意図的に選択することで、ウェハへの高周波電力効率の比率を中央部と周辺部とで変化させる。例えば、ウェハ外周部のエッチングレートが遅い場合、ステージの外周部に低抵抗なアルミニウム、中心部に高抵抗材料の金属で作られたものを使用して、外周部の高周波電力効率を中央部に比べて高めるようにする。これにより、ウェハ外周のエッチングレートが速くなり中心部のエッチング特性と同じに合わせ込むことが可能になる。 Here, in a chamber in plasma processing of a general RIE (Reactive Ion Etching) apparatus, a high frequency voltage is applied to a stage on which a wafer is attracted using an electrostatic chuck (ESC). Aluminum is generally used as a material for this stage in consideration of contamination, but in the present invention, the material is intentionally selected so that the electric resistance value differs between the central part and the peripheral part of the stage. Thus, the ratio of the high frequency power efficiency to the wafer is changed between the central portion and the peripheral portion. For example, when the etching rate of the outer periphery of the wafer is slow, the outer periphery of the stage is made of low resistance aluminum, and the center is made of a metal of a high resistance material. Try to increase compared. As a result, the etching rate on the outer periphery of the wafer becomes faster and can be adjusted to the same etching characteristics as the central portion.

したがって、本発明によれば、次のような効果を得ることができる。すなわち、例えば３００ｍｍを超える大口径ウェハでの加工プロセスにおいて、エッジ周辺でのプラズマの不均一性やチャンバ壁との相互作用による影響で発生するプロセス変動等に起因する処理レートの低下を抑制でき、また意図的に所定部分の高周波パワーを変化させることで、ウェハ面内での加工形状の均一化制御が可能となる。これらにより、大口径ウェハであってもウェハ全面での高精度なプロセス制御が可能となり、プロセスのばらつきの低減、および製品歩留まりの向上を図ることが可能となる。 Therefore, according to the present invention, the following effects can be obtained. That is, for example, in a processing process with a large-diameter wafer exceeding 300 mm, it is possible to suppress a decrease in processing rate caused by process fluctuations caused by the influence of plasma non-uniformity around the edge and interaction with the chamber wall, In addition, by intentionally changing the high-frequency power of a predetermined portion, it is possible to control the processing shape to be uniform in the wafer surface. As a result, even with a large-diameter wafer, highly accurate process control can be performed on the entire wafer surface, process variations can be reduced, and product yield can be improved.

以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る基板処理装置の基本構成を説明する模式図である。すなわち、この基板処理装置１は、平行平板型のプラズマ処理チャンバの構成を備えている。電気的に接地されたチャンバ１０はアルミニウム等の材質からなる円筒形状の密閉器で、ガス供給器１３よりプロセスガスが導入され、チャンバ１０内のプロセス真空度が得られように排気ポンプ１２が備えられている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram illustrating a basic configuration of a substrate processing apparatus according to the present embodiment. That is, the substrate processing apparatus 1 has a parallel plate type plasma processing chamber configuration. The electrically grounded chamber 10 is a cylindrical hermetic seal made of a material such as aluminum, and a process gas is introduced from the gas supply 13 so that an exhaust pump 12 is provided so as to obtain a process vacuum in the chamber 10. It has been.

チャンバ１０の内部には、処理対象となる基板（本実施形態ではシリコン等の半導体から成るウェハＷを例とする。）を載置するステージ１１が設けられている。ステージ１１は、アルミニウム等から作られる電極１１ｂが絶縁体１１ａに設置された構成であり、この電極１１ｂに整合器１５を介して高周波電源１４から高周波電圧が印加される。 Inside the chamber 10 is provided a stage 11 on which a substrate to be processed (in this embodiment, a wafer W made of a semiconductor such as silicon is taken as an example). The stage 11 has a configuration in which an electrode 11b made of aluminum or the like is installed on an insulator 11a, and a high frequency voltage is applied to the electrode 11b through a matching unit 15 from a high frequency power source 14.

チャンバ１０は接地されており、チャンバ１０内にプロセスガスを導入した状態でステージ１１に高周波電圧が印加されるとチャンバ１０の内部にプラズマが発生する。また、ステージ１１の電極１０ｂ上には静電チャック機構（図示せず）が設けられ、ウェハＷを静電吸着力によって吸着保持する。 The chamber 10 is grounded, and plasma is generated inside the chamber 10 when a high frequency voltage is applied to the stage 11 with the process gas introduced into the chamber 10. In addition, an electrostatic chuck mechanism (not shown) is provided on the electrode 10b of the stage 11, and holds the wafer W by electrostatic attraction.

また、ウェハＷの周辺にはシリコンリング１１ｃ、その外環には石英リング１１ｄが設けられている。このシリコンリング１１ｃがステージ１１上に載置されるウェハＷの周辺に配置されることで、ウェハＷの外周付近における同一素材の基板連続性ができ、プラズマの発生条件を中央部分での発生条件に近づけることができる。 A silicon ring 11c is provided around the wafer W, and a quartz ring 11d is provided on the outer ring. By disposing the silicon ring 11c around the wafer W placed on the stage 11, substrate continuity of the same material in the vicinity of the outer periphery of the wafer W can be achieved, and the plasma generation condition is the generation condition at the central portion. Can be approached.

このような構成から成る本実施形態の基板処理装置１では、ステージ１１のウェハＷの面方向における電気抵抗値を不均一にする点が特徴となっている。図２は、本実施形態の主要部を説明する模式断面図であり、（ａ）は本実施形態の構成、（ｂ）は従来の構成である。 The substrate processing apparatus 1 of the present embodiment having such a configuration is characterized in that the electric resistance value in the surface direction of the wafer W of the stage 11 is made non-uniform. 2A and 2B are schematic cross-sectional views for explaining the main part of the present embodiment. FIG. 2A is a configuration of the present embodiment, and FIG. 2B is a conventional configuration.

図２（ｂ）に示すように、従来の構成では、ステージ１１の電極１１ｂ上にウェハＷの吸着を行う静電チャック機構１１０が設けられている。静電チャック機構１１０は、例えばアルミナセラミックスの誘電体とクランプ電極とで構成され、クランプ電極に１０００Ｖ〜２０００Ｖの直流電圧を印加することでウェハＷを吸着保持する。 As shown in FIG. 2B, in the conventional configuration, an electrostatic chuck mechanism 110 that attracts the wafer W is provided on the electrode 11 b of the stage 11. The electrostatic chuck mechanism 110 includes, for example, an alumina ceramic dielectric and a clamp electrode, and holds and holds the wafer W by applying a DC voltage of 1000 to 2000 V to the clamp electrode.

また、図示しないが電極１０ｂの内部には冷却用の冷媒ガスの流路があり、この流路よりウェハＷの裏面と静電チャック機構１１０との間にヘリウム等のガスを供給して、ウェハＷの温度制御を行っている。 Although not shown, there is a cooling gas flow path inside the electrode 10b, and a gas such as helium is supplied from the flow path between the back surface of the wafer W and the electrostatic chuck mechanism 110, and the wafer 10 Temperature control of W is performed.

基板処理としては、チャンバ１０内に発生したプラズマによりウェハＷのエッチング等を行うが、例えばパターンニングされたレジストをマスクとして酸化シリコン（ＳｉＯ₂）膜を加工する場合は、ＣＦ₄、ＣＨＦ₃、Ａｒの混合ガスで圧力１０Ｐａにして、１５００Ｗの１３．５６ＭＨｚ高周波を印加すればよい。 As the substrate processing, the wafer W is etched by plasma generated in the chamber 10. For example, when a silicon oxide (SiO ₂ ) film is processed using a patterned resist as a mask, CF ₄ , CHF ₃ , The pressure may be 10 Pa with a mixed gas of Ar and a 1500 W 13.56 MHz high frequency may be applied.

近年の直径３００ｍｍのウェハＷウェハに対応した設備ではチャンバ１０が大きくなり、プラズマの不均一性やチャンバ壁との相互作用により、ウェハＷの中心部と外周部とでは処理レート（例えば、エッチングレート）に差が発生してしまう。ウェハＷの外周外側にシリコンリング１１ｃを配置することで、ウェハＷの中央部分と外周部分とのプラズマ発生条件を近づけることはできるものの、ウェハＷが大口径化するにしたがい、シリコンリング１１ｃだけでは対応しきれなくなる。 In a facility corresponding to a wafer W wafer having a diameter of 300 mm in recent years, the chamber 10 is large, and due to plasma non-uniformity and interaction with the chamber wall, a processing rate (for example, an etching rate) is obtained at the center and the outer periphery of the wafer W. ) Will be different. By arranging the silicon ring 11c outside the outer periphery of the wafer W, the plasma generation conditions at the central portion and the outer peripheral portion of the wafer W can be made closer, but as the wafer W becomes larger in diameter, the silicon ring 11c alone is not sufficient. It becomes impossible to respond.

そこで、本実施形態では、図２（ａ）に示すように、ステージ１１におけるウェハＷの面方向に沿った電気抵抗値を不均一にできる構成を持たせている。すなわち、電極１１ｂの構成として、アルミニウム等からなる内電極１１１ａと外電極１１１ｂとその間にはアルミナセラミックス等からなる絶縁体１１３があり、内電極１１１ａの内部には電極材料に比べ高電気抵抗な材料からできた高抵抗部１１２が設けられている。高抵抗部１１２はアルミニウムに高抵抗金属のほか、酸素・カーボンなど不純物を添加することで構成できる。 Therefore, in the present embodiment, as shown in FIG. 2A, a configuration is provided in which the electrical resistance value along the surface direction of the wafer W in the stage 11 can be made non-uniform. That is, as the configuration of the electrode 11b, there is an inner electrode 111a made of aluminum or the like and an outer electrode 111b and an insulator 113 made of alumina ceramics or the like between them, and the inner electrode 111a has a higher electrical resistance than the electrode material. A high resistance portion 112 made of is provided. The high resistance portion 112 can be formed by adding impurities such as oxygen and carbon in addition to a high resistance metal to aluminum.

外電極１１１ｂには２ＭＨｚ〜１３．５６ＭＨｚの高周波電圧が印加され、また分岐後に可変抵抗器１４１を介して内電極１１１ａにも高周波電圧が印加される。この可変抵抗器１４１と絶縁体１１３の抵抗値を意図的に選択することで、ウェハＷの中心部と外周部とで高周波電力効率の比率を変化させることができる。 A high frequency voltage of 2 MHz to 13.56 MHz is applied to the outer electrode 111b, and a high frequency voltage is also applied to the inner electrode 111a via the variable resistor 141 after branching. By intentionally selecting the resistance values of the variable resistor 141 and the insulator 113, the ratio of the high frequency power efficiency can be changed between the central portion and the outer peripheral portion of the wafer W.

例えば、ウェハＷの外周部のエッチングレートが遅い場合、可変抵抗器１４１の抵抗値を上げ、より外周部の高周波電力効率を上げることで、ウェハＷの外周のエッチングレートを速くすることができ、中心部のエッチング特性と同じに合わせ込むことが可能になる。 For example, when the etching rate of the outer periphery of the wafer W is slow, the etching rate of the outer periphery of the wafer W can be increased by increasing the resistance value of the variable resistor 141 and increasing the high frequency power efficiency of the outer periphery. It becomes possible to match with the etching characteristic of the central part.

また、内電極１１１ａに接続される可変抵抗器１４１によって所望の抵抗値を設定することができることから、プラズマの発生条件や処理条件等に応じて最適な抵抗値を選択することができる。つまり、従来のようにシリコンリング１１ｃでプラズマ発生条件の均一化を図ろうとすると、各種の条件が変わった場合には別途仕様の異なるシリコンリング１１ｃを付け替える必要がある。本実施形態では、各種の条件が変わっても、可変抵抗器１４１によってその条件に合わせた最適な抵抗値に容易に合わせ込むことが可能となり、プロセス条件に柔軟に対応することができる。したがって、プロセス毎の抵抗値設定のほか、一つのプロセスの処理中であっても最適な抵抗値へ変化させることが可能となる。 In addition, since a desired resistance value can be set by the variable resistor 141 connected to the inner electrode 111a, an optimum resistance value can be selected according to plasma generation conditions, processing conditions, and the like. That is, if it is attempted to make the plasma generation conditions uniform with the silicon ring 11c as in the prior art, it is necessary to replace the silicon ring 11c with different specifications when various conditions change. In the present embodiment, even if various conditions are changed, the variable resistor 141 can be easily adjusted to the optimum resistance value according to the conditions, and the process conditions can be flexibly dealt with. Therefore, in addition to setting the resistance value for each process, it is possible to change the resistance value to an optimum value even during processing of one process.

本実施形態のような可変抵抗器１４１を用いたステージ、ウェハおよびプラズマ部分での電気的な模擬回路を図３に示す。この図のようにプラズマの不均一性によりセンター付近の容量Ｃ４０１とエッジ付近の容量Ｃ４０２ができる。本実施形態では、電極外周での抵抗Ｒ４０２は固定であるが、電極中心での抵抗Ｒ４０１に可変抵抗Ｒ４０５を設けて調整することで、容量Ｃ４０２へ掛かる電圧を調整して、センター付近とエッジ付近での高周波パワー効率を変化させる。 FIG. 3 shows an electrical simulation circuit in the stage, wafer, and plasma portion using the variable resistor 141 as in this embodiment. As shown in this figure, the capacitance C401 near the center and the capacitance C402 near the edge are formed due to the nonuniformity of the plasma. In the present embodiment, the resistance R402 at the electrode outer periphery is fixed, but by adjusting the resistance R401 at the electrode center by providing a variable resistor R405, the voltage applied to the capacitor C402 is adjusted, and the vicinity of the center and the vicinity of the edge Change the high frequency power efficiency at.

本実施形態では、このように内電極１１１ａと外電極１１１ｂとで抵抗値の不均一を構成し、高周波電力効率を調整できることから、処理対象となるウェハＷの中心部と周辺部とでプラズマの発生状態を調整でき、ウェハＷに対する処理レートの均一化を図ることが可能となる。 In this embodiment, the inner electrode 111a and the outer electrode 111b thus form a non-uniform resistance value and the high-frequency power efficiency can be adjusted, so that the plasma at the center and the periphery of the wafer W to be processed can be adjusted. The generation state can be adjusted, and the processing rate for the wafer W can be made uniform.

また、本実施形態では可変抵抗器１４１によってステージの内側部分の電気抵抗値を連続的に変化させることができるため、一つのプロセスにおける処理中であっても可変抵抗器１４１で逐次抵抗値を変化させることができる。 Further, in this embodiment, since the electric resistance value of the inner part of the stage can be continuously changed by the variable resistor 141, the resistance value is sequentially changed by the variable resistor 141 even during processing in one process. Can be made.

例えば、一つのプロセスによる最初の方の処理レートはウェハＷの中心部および外周部で差がない場合、可変抵抗器１４１により内電極１１１ａ側と外電極１１１ｂ側とで電気抵抗値をほぼ同じになるよう設定し処理を行う。その後、処理が進むにつれて中心部と外周部とで処理レートに差が生じてくる場合、その処理レートの差に応じて可変抵抗器１４１により抵抗値を変化させ、中心部と外周部とで高周波電力効率に差を持たせる。これにより、プラズマの状態を変化させて結果としてウェハＷの全体における処理レートを均一化させることができる。 For example, when there is no difference between the central processing portion and the outer peripheral portion of the wafer W in the first processing rate by one process, the electric resistance value is made substantially the same between the inner electrode 111a side and the outer electrode 111b side by the variable resistor 141. Set and process as follows. Thereafter, when a difference occurs in the processing rate between the central portion and the outer peripheral portion as the processing proceeds, the resistance value is changed by the variable resistor 141 according to the difference in the processing rate, and the high frequency is generated between the central portion and the outer peripheral portion. Make a difference in power efficiency. Thereby, the plasma state can be changed, and as a result, the processing rate of the entire wafer W can be made uniform.

したがって、このようなプロセス中における処理レートの変化に対応させて可変抵抗器１４１により最適な抵抗値を選択することで、より緻密な処理レートのコントロールを行うことが可能となる。 Therefore, by selecting an optimum resistance value by the variable resistor 141 in accordance with the change in the processing rate during such a process, it becomes possible to control the processing rate more precisely.

なお、上記説明した実施形態では、ステージ１１として内電極１１１ａ側に高抵抗部１１２を設け、さらに可変抵抗器１４１を接続する構成をとっているが、予め決まった抵抗値で処理することが分かっている場合には、可変抵抗器１４１を設ける必要はない。 In the above-described embodiment, the high resistance portion 112 is provided on the inner electrode 111a side as the stage 11 and the variable resistor 141 is connected. However, it is understood that the processing is performed with a predetermined resistance value. In such a case, it is not necessary to provide the variable resistor 141.

また、反対に、可変抵抗器１４１を内電極１１１ａ側に設けることで外電極１１１ｂ側との間で抵抗値の差を設ける構成であれば、高抵抗部１２を設けずに絶縁体１１３の内側と外側とで同じ材料（抵抗値）の電極で構成してもよく、可変抵抗器１４１で内電極１１１ａ側の抵抗値を設定することができる。 On the other hand, if the variable resistor 141 is provided on the inner electrode 111a side to provide a difference in resistance value with the outer electrode 111b side, the inner side of the insulator 113 without the high resistance portion 12 being provided. And the outside may be composed of electrodes of the same material (resistance value), and the resistance value on the inner electrode 111a side can be set by the variable resistor 141.

また、可変抵抗器１４１は外電極１１１ｂに接続してもよく、内電極１１１ａおよび外電極１１１ｂの両方に可変抵抗器を接続してもよい。 The variable resistor 141 may be connected to the outer electrode 111b, or the variable resistor may be connected to both the inner electrode 111a and the outer electrode 111b.

図４は、他の実施形態について説明する模式図である。すなわち、この基板処理装置１は、先に説明した基板処理装置と同様に、内部に処理対象となるウェハＷを配置するチャンバ１０と、チャンバ１０内でウェハＷを配置するステージ１１と、チャンバ１０内にプラズマを発生させるためチャンバ１０とステージ１１との間に高周波電圧を印加する高周波電源１４および整合器１５と、チャンバ１０内にプロセスガスを導入するガス供給器１３と、チャンバ１０内をプロセス真空度にするための排気ポンプ１２とを備えているが、ステージ１１の電極構成において相違する。 FIG. 4 is a schematic diagram for explaining another embodiment. That is, the substrate processing apparatus 1 includes a chamber 10 in which the wafer W to be processed is placed, a stage 11 in which the wafer W is placed in the chamber 10, and the chamber 10, as in the substrate processing apparatus described above. A high-frequency power source 14 and a matching unit 15 that apply a high-frequency voltage between the chamber 10 and the stage 11 to generate plasma therein, a gas supply unit 13 that introduces a process gas into the chamber 10, and a process in the chamber 10 An exhaust pump 12 for making the degree of vacuum is provided, but the electrode configuration of the stage 11 is different.

図４に示す基板処理装置１の特徴は、先に説明した基板処理装置１のステージ１１での電気抵抗値の設定を更に細かく行うことができる点である。この例では、ステージ１１の電極１１ｂを複数の領域に分けるため、間に絶縁体１１３で仕切るようにしている。絶縁体１１３による仕切り方は種々のものが考えられるが、ここではステージ１１の平面においてマトリクス状に仕切るよう配置している。これにより、ステージ１１を縦横複数の升目状に電極１１ｂが並ぶ状態となる。 The feature of the substrate processing apparatus 1 shown in FIG. 4 is that the electrical resistance value can be set more finely on the stage 11 of the substrate processing apparatus 1 described above. In this example, in order to divide the electrode 11b of the stage 11 into a plurality of regions, it is partitioned by an insulator 113. Various methods of partitioning by the insulator 113 are conceivable, but here, they are arranged so as to be partitioned in a matrix on the plane of the stage 11. As a result, the electrodes 11b are arranged in a plurality of vertical and horizontal grids on the stage 11.

さらに、升目状に並ぶ各電極１１ｂについて各々可変抵抗器１４１が接続され、この可変抵抗器１４１を介して高周波電圧を印加できるようになっている。そして、各可変抵抗器１４１の電気抵抗値のコントロールは、制御部１６によって各々設定する。 Furthermore, a variable resistor 141 is connected to each electrode 11b arranged in a grid, and a high-frequency voltage can be applied via the variable resistor 141. The control of the electric resistance value of each variable resistor 141 is set by the control unit 16.

制御部１６は、升目状の各電極１１ｂに対する各々の電気抵抗値の設定を行えるもので、例えばディスプレイ表示によって各電極１１ｂの位置と対応させた設定電気抵抗値が参照できるようになっている。また、このディスプレイ表示を用いてどの電極１１ｂに対応してどの程度の電気抵抗値にするかを設定できるようになっている。 The control unit 16 can set each electric resistance value for each grid-shaped electrode 11b, and can refer to a set electric resistance value corresponding to the position of each electrode 11b by display display, for example. In addition, it is possible to set the electrical resistance value corresponding to which electrode 11b using this display.

図示するディスプレイ表示のようにステージの表示とウェハの表示とを合成し、ステージの表示に対応して升目状に電極の表示が成されており、この各電極に対して色分け等によって電気抵抗値を表示する。なお、色分けとは別に、もしくは色分けとともに電気抵抗値やそれに対応する数値や記号等を表示してもよい。 The display of the stage and the display of the wafer are synthesized like the display shown in the figure, and the electrodes are displayed in a grid shape corresponding to the display of the stage. Is displayed. In addition to the color coding, or together with the color coding, an electrical resistance value, a numerical value corresponding to the electric resistance value, a symbol, or the like may be displayed.

このように制御部１６では、各電極１１ｂに対応して接続された各可変抵抗器１４１での電気抵抗値の設定を行うことができるため、ステージ１１上の高周波電力効率を非常に細かな領域で調整することが可能となる。 As described above, since the control unit 16 can set the electric resistance value in each variable resistor 141 connected to each electrode 11b, the high-frequency power efficiency on the stage 11 can be set in a very fine region. It becomes possible to adjust with.

また、制御部１６は、各電極１１ｂに対応した各可変抵抗器１４１での電気抵抗値の設定を、プロセス経過時間とともに変化できるようになっている。例えば、この変化は予め設定されたプログラムによって実現するもので、所定のプロセスに対応してウェハＷの処理レートの場所による変化に基づき、プロセスの進行時間に合わせて各電極１１ｂに対応した可変抵抗器１４１での電気抵抗値の設定を変化させていく。これにより、プラズマの状態変化に応じてステージ１１上の高周波電力効率を細かい領域単位で緻密にコントロールでき、例えば、直径３００ｍｍを超えるような大きなウェハＷであってもプラズマを利用した基板処理の面内均一化を達成することが可能となる。 Moreover, the control part 16 can change now the setting of the electrical resistance value in each variable resistor 141 corresponding to each electrode 11b with process elapsed time. For example, this change is realized by a preset program. Based on the change of the processing rate of the wafer W corresponding to a predetermined process, the variable resistance corresponding to each electrode 11b according to the process progress time. The setting of the electric resistance value in the device 141 is changed. Thereby, the high-frequency power efficiency on the stage 11 can be precisely controlled in units of fine regions according to the change in the state of the plasma. For example, the surface of the substrate processing using the plasma even for a large wafer W having a diameter exceeding 300 mm. It is possible to achieve uniform internal.

なお、上記図４に示す他の実施形態では、電極１１ｂがマトリクス状に分割配置されている例を示したが、これ以外でも、例えば複数の列状に分割配置されている例や、同心円状に複数分割されている例や、処理対象となるウェハＷに形成されたパターンレイアウトに対応した領域で分割されている例であっても同様に構成することが可能である。 In the other embodiment shown in FIG. 4, the example in which the electrodes 11b are divided and arranged in a matrix is shown. However, in addition to this, for example, an example in which the electrodes 11b are divided and arranged in a plurality of rows, or concentric circles are used. The same configuration can be applied to an example in which the image is divided into a plurality of regions and an example in which the region is divided into regions corresponding to the pattern layout formed on the wafer W to be processed.

また、いずれの実施形態でも、処理対象の基板としてウェハＷを例としたが、シリコン以外の化合物半導体ウェハや、ガラス等の基板であってもよい。特に、円盤状の基板に限定されることはなく、四角形状の基板であってもよく、先に説明した電極の分割として基板形状に対応させた分割レイアウトを適用してもよい。 In any of the embodiments, the wafer W is taken as an example of a substrate to be processed. However, a compound semiconductor wafer other than silicon or a substrate such as glass may be used. In particular, the substrate is not limited to a disk-shaped substrate, and may be a quadrangular substrate, or a divided layout corresponding to the substrate shape may be applied as the electrode division described above.

本発明の基板処理装置１は、主としてプラズマエッチング装置として利用可能であるが、プラズマを利用した成膜（プラズマＣＶＤ（Chemical Vapor Deposition））などプラズマによる各種処理装置への適用が可能である。また、上記実施形態では、ステージ１１上の場所による高周波電力効率を調整してウェハ面内での処理レートの均一化を図るようにしたが、この構成を利用して、ウェハ面内で処理レートに重み付けを加えることも可能である。 The substrate processing apparatus 1 of the present invention can be mainly used as a plasma etching apparatus, but can be applied to various processing apparatuses using plasma such as film formation using plasma (plasma CVD (Chemical Vapor Deposition)). Further, in the above embodiment, the high-frequency power efficiency depending on the location on the stage 11 is adjusted so as to achieve a uniform processing rate within the wafer surface. It is also possible to add a weight to.

本実施形態に係る基板処理装置の基本構成を説明する模式図である。It is a schematic diagram explaining the basic composition of the substrate processing apparatus concerning this embodiment. 本実施形態の主要部を説明する模式断面図である。It is a schematic cross section explaining the principal part of this embodiment. 電気的な模擬回路を示す図である。It is a figure which shows an electrical simulation circuit. 本実施形態の他の例を説明する模式図である。It is a schematic diagram explaining the other example of this embodiment.

Explanation of symbols

１…基板処理装置、１０…チャンバ、１１…ステージ、１２…排気ポンプ、１３…ガス供給器、１４…高周波電源、１５…整合器、１６…制御部、１１ａ…絶縁体、１１ｂ…電極、１４１…可変抵抗器 DESCRIPTION OF SYMBOLS 1 ... Substrate processing apparatus, 10 ... Chamber, 11 ... Stage, 12 ... Exhaust pump, 13 ... Gas supply device, 14 ... High frequency power supply, 15 ... Matching device, 16 ... Control part, 11a ... Insulator, 11b ... Electrode, 141 ... Variable resistors

Claims

A chamber in which a substrate to be processed is placed;
A stage for placing the substrate in the chamber;
A high-frequency power source for applying a high-frequency voltage between the chamber and the stage in order to generate plasma in the chamber;
An electric resistance value in the surface direction of the substrate of the stage is non-uniform.

The substrate processing apparatus according to claim 1, wherein an electric resistance value of an inner peripheral portion of the stage in the surface direction of the substrate is higher than an electric resistance of an outer peripheral portion.

The substrate processing apparatus according to claim 1, further comprising a variable resistance unit configured to vary an electric resistance value of a predetermined partial region in the surface direction of the substrate of the stage.

In a substrate processing method for performing processing on a substrate by placing a substrate to be processed on a stage in a chamber and generating plasma in the chamber.
A substrate processing method characterized in that when the plasma is generated and processed, the processing is performed with non-uniform electrical resistance values in the surface direction of the substrate of the stage.

5. The processing is performed by generating the plasma and performing processing with a higher electrical resistance value of an inner peripheral portion in the surface direction of the substrate of the stage than an electric resistance of the outer peripheral portion. Substrate processing method.

5. The substrate processing method according to claim 4, wherein when the plasma is generated and processed, the processing is performed while varying an electric resistance value of a predetermined partial region in the surface direction of the substrate of the stage.