JP2008048468A

JP2008048468A - Synchronous rectifier circuit and control method thereof

Info

Publication number: JP2008048468A
Application number: JP2006218739A
Authority: JP
Inventors: Seiji Makita; 聖嗣牧田; Akihiro Hara; 昭博原; Yoshiaki Oshima; 義敬尾島
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2008-02-28

Abstract

【課題】起動時において、過電流の発生（電流の吸い込み）を防止しつつ電力損失を低減することが可能な同期整流回路を提供する。
【解決手段】同期整流回路１００に、直流電流のスイッチングを行うメインスイッチング素子１０１と、メインスイッチング素子１０１に同期してスイッチングを行う同期スイッチング素子１０２と、を具備し、起動時にメインスイッチング素子１０１のオン時間を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間における同期スイッチング素子１０２のオン時間を徐々に長くする。
【選択図】図１A synchronous rectifier circuit capable of reducing power loss while preventing occurrence of overcurrent (current sink) at startup.
A synchronous rectifier circuit 100 includes a main switching element 101 for switching a direct current and a synchronous switching element 102 for switching in synchronization with the main switching element 101. While the ON time is gradually lengthened, the ON time of the synchronous switching element 102 during the OFF time of the main switching element 101 is gradually lengthened.
[Selection] Figure 1

Description

本発明は、直流電力変換を行うＤＣ−ＤＣコンバータ等の同期整流回路に関する。
より詳細には、同期整流回路の起動時における電力の損失を低減する技術に関する。 The present invention relates to a synchronous rectifier circuit such as a DC-DC converter that performs direct-current power conversion.
More specifically, the present invention relates to a technique for reducing power loss during startup of a synchronous rectifier circuit.

従来、直流電流のスイッチングを行うメインスイッチング素子と、当該メインスイッチング素子に同期してスイッチングを行うことにより直流電流の同期整流を行う同期スイッチング素子と、を具備する同期整流回路の技術は公知となっている。 Conventionally, a technology of a synchronous rectification circuit including a main switching element that performs switching of DC current and a synchronous switching element that performs synchronous rectification of DC current by performing switching in synchronization with the main switching element has been publicly known. ing.

従来の同期整流回路は、メインスイッチング素子の周期（メインスイッチング素子のオン・オフのサイクルを一回行うのに要する時間）に占めるオン時間の割合、すなわちメインスイッチング素子のオンデューティを調整することにより、同期整流回路の入力側の直流電圧に対する出力側の直流電圧を調整する。
また、従来の同期整流回路は、メインスイッチング素子がオフのときに同期スイッチング素子をオンにすることにより、同期スイッチング素子を経て同期整流回路に還流電流が流れ、メインスイッチング素子がオフのときにおける同期整流回路の電力損失を低減する。 The conventional synchronous rectifier circuit adjusts the ratio of the on-time in the period of the main switching element (the time required for performing the on / off cycle of the main switching element once), that is, by adjusting the on-duty of the main switching element. The DC voltage on the output side with respect to the DC voltage on the input side of the synchronous rectifier circuit is adjusted.
In addition, the conventional synchronous rectifier circuit turns on the synchronous switching element when the main switching element is off, so that the return current flows through the synchronous rectifier circuit via the synchronous switching element, and the synchronous switching rectifier circuit when the main switching element is off. Reduce power loss of rectifier circuit.

従来の同期整流回路は、起動時におけるメインスイッチング素子のオンデューティを定常時と同様とすると同期整流回路内に過電流が発生し、同期整流回路を構成する素子群等に負荷がかかって故障を引き起こす場合があるという問題があった。
特に、同期整流回路の出力側（負荷側）にバッテリー等の電源が接続されている場合には、起動時に出力側から同期整流回路に大きな過電流が流れ込む傾向がある。 In the conventional synchronous rectifier circuit, if the on-duty of the main switching element at startup is the same as in the normal state, an overcurrent is generated in the synchronous rectifier circuit, and a load is applied to the element group constituting the synchronous rectifier circuit, causing a failure. There was a problem that it might cause.
In particular, when a power source such as a battery is connected to the output side (load side) of the synchronous rectifier circuit, a large overcurrent tends to flow from the output side to the synchronous rectifier circuit during startup.

上記同期整流回路の起動時における過電流を防止する技術としては、図１４および図１５に記載の同期整流回路５００が知られている。これと同様の技術としては特許文献１および特許文献２に記載の同期整流回路が挙げられる。
同期整流回路５００はメインスイッチング素子５０１、同期スイッチング素子５０２、平滑コイル５０５、平滑コンデンサ５０６、メインドライバ５０７、同期ドライバ５０８、ＰＷＭ回路５１０、同期整流回路５１１、ソフトスタート制御回路５１２、Ｖｇ２遮断回路５１３を具備する。 As a technique for preventing an overcurrent at the time of starting the synchronous rectifier circuit, a synchronous rectifier circuit 500 shown in FIGS. 14 and 15 is known. As a technique similar to this, synchronous rectification circuits described in Patent Document 1 and Patent Document 2 can be cited.
The synchronous rectifier circuit 500 includes a main switching element 501, a synchronous switching element 502, a smoothing coil 505, a smoothing capacitor 506, a main driver 507, a synchronous driver 508, a PWM circuit 510, a synchronous rectifier circuit 511, a soft start control circuit 512, and a Vg2 cutoff circuit 513. It comprises.

同期整流回路５００は、定常時に所定のデューティ比でメインスイッチング素子５０１がスイッチングを行うことにより同期整流回路５００の入力電圧に対する出力電圧を調整する。また、同期整流回路５００は、定常時に同期スイッチング素子５０２がメインスイッチング素子５０１に同期してスイッチングを行う（より具体的には、メインスイッチング素子５０１がオンのときに同期スイッチング素子５０２がオフとなり、メインスイッチング素子５０１がオフのときに同期スイッチング素子５０２がオンとなる）ことにより、メインスイッチング素子５０１がオフのときにおける電力損失を低減する。 The synchronous rectifier circuit 500 adjusts the output voltage with respect to the input voltage of the synchronous rectifier circuit 500 when the main switching element 501 performs switching at a predetermined duty ratio in a steady state. Further, the synchronous rectifier circuit 500 performs switching in synchronization with the synchronous switching element 502 in synchronization with the main switching element 501 (more specifically, when the main switching element 501 is on, the synchronous switching element 502 is turned off, The synchronous switching element 502 is turned on when the main switching element 501 is off), thereby reducing power loss when the main switching element 501 is off.

図１４および図１５に示す如く、同期整流回路５００は、起動時にＶｇ２遮断回路５１３が同期整流制御回路５１１から同期ドライバ５０８への動作信号を遮断することにより、起動時における同期スイッチング素子５０２の開閉動作を停止し（同期スイッチング素子５０２をオフの状態に保持する）、起動時（ソフトスタート時）に同期整流回路５００に流れ込む過電流を防止する。 As shown in FIGS. 14 and 15, the synchronous rectifier circuit 500 is configured such that the Vg2 cutoff circuit 513 shuts off the operation signal from the synchronous rectification control circuit 511 to the synchronous driver 508 at startup, thereby opening and closing the synchronous switching element 502 at startup. The operation is stopped (the synchronous switching element 502 is kept off), and an overcurrent flowing into the synchronous rectifier circuit 500 at the start (soft start) is prevented.

また、特許文献３に記載の同期整流回路は、ソフトスタート時に同期スイッチング素子をオフにする（メインスイッチング素子と同期させない）ことにより、起動時に同期整流回路に流れ込む過電流を防止し、ソフトスタートが終了した時点から同期スイッチング素子のオンデューティを大きくしていくものである。 Further, the synchronous rectifier circuit described in Patent Document 3 prevents the overcurrent flowing into the synchronous rectifier circuit at the time of start-up by turning off the synchronous switching element at the time of soft start (not synchronizing with the main switching element). The on-duty of the synchronous switching element is increased from the time when it is finished.

しかし、特許文献１、特許文献２および特許文献３に記載の同期整流回路は、いずれも起動時（ソフトスタート時）に同期スイッチング素子をオフにするため、起動時における同期整流回路の電力損失を低減することができないという問題がある。
特開平１１−２２０８７４号公報特許第３５０１２２６号公報特開２００５−３０４２７９号公報 However, since the synchronous rectifier circuits described in Patent Document 1, Patent Document 2 and Patent Document 3 all turn off the synchronous switching element at the time of start-up (soft start), the power loss of the synchronous rectifier circuit at the time of start-up is reduced. There is a problem that it cannot be reduced.
JP-A-11-220874 Japanese Patent No. 3501226 JP 2005-304279 A

本発明は以上の如き状況に鑑み、起動時において、過電流の発生（電流の吸い込み）を防止しつつ電力損失を低減することが可能な同期整流回路を提供するものである。 In view of the above situation, the present invention provides a synchronous rectifier circuit capable of reducing power loss while preventing the occurrence of overcurrent (current sink) during startup.

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。 The problem to be solved by the present invention is as described above. Next, means for solving the problem will be described.

即ち、請求項１においては、
直流電流のスイッチングを行うメインスイッチング手段と、
前記メインスイッチング手段に同期してスイッチングを行う同期スイッチング手段と、
を具備し、
起動時に前記メインスイッチング手段のオン時間を徐々に長くするとともに、前記メインスイッチング手段のオフ時間における同期スイッチング手段のオン時間を徐々に長くするものである。 That is, in claim 1,
Main switching means for switching DC current;
Synchronous switching means for switching in synchronization with the main switching means;
Comprising
While starting, the ON time of the main switching means is gradually lengthened, and the ON time of the synchronous switching means in the OFF time of the main switching means is gradually lengthened.

請求項２においては、
前記メインスイッチング手段のオフ時間の開始時に前記同期スイッチング手段のオン時間を開始するものである。 In claim 2,
The on-time of the synchronous switching means is started at the start of the off-time of the main switching means.

請求項３においては、
前記メインスイッチング手段のオン時間の開始時から所定時間経過後に前記同期スイッチング手段のオン時間を開始するものである。 In claim 3,
The on-time of the synchronous switching means is started after a predetermined time has elapsed from the start of the on-time of the main switching means.

請求項４においては、
前記メインスイッチング手段のオン時間の中間点と前記同期スイッチング手段のオン時間の中間点とが交互かつ等間隔に現れるように制御するものである。 In claim 4,
Control is performed so that an intermediate point of the on-time of the main switching means and an intermediate point of the on-time of the synchronous switching means appear alternately and at equal intervals.

請求項５においては、
直流電流のスイッチングを行うメインスイッチング手段と、
前記メインスイッチング手段に同期してスイッチングを行う同期スイッチング手段と、
を具備する同期整流回路の同期整流方法であって、
起動時に前記メインスイッチング手段のオン時間を徐々に長くするとともに、前記メインスイッチング手段のオフ時間における同期スイッチング手段のオン時間を徐々に長くするものである。 In claim 5,
Main switching means for switching DC current;
Synchronous switching means for switching in synchronization with the main switching means;
A synchronous rectification method for a synchronous rectification circuit comprising:
While starting, the ON time of the main switching means is gradually lengthened, and the ON time of the synchronous switching means in the OFF time of the main switching means is gradually lengthened.

請求項６においては、
前記メインスイッチング手段のオフ時間の開始時に前記同期スイッチング手段のオン時間を開始するものである。 In claim 6,
The on-time of the synchronous switching means is started at the start of the off-time of the main switching means.

請求項７においては、
前記メインスイッチング手段のオン時間の開始時から所定時間経過後に前記同期スイッチング手段のオン時間を開始するものである。 In claim 7,
The on-time of the synchronous switching means is started after a predetermined time has elapsed from the start of the on-time of the main switching means.

請求項８においては、
前記メインスイッチング手段のオン時間の中間点と前記同期スイッチング手段のオン時間の中間点とが交互かつ等間隔に現れるように制御するものである。 In claim 8,
Control is performed so that an intermediate point of the on-time of the main switching means and an intermediate point of the on-time of the synchronous switching means appear alternately and at equal intervals.

本発明の効果としては、起動時において、過電流の発生を防止しつつ電力損失を低減することが可能である。 As an effect of the present invention, it is possible to reduce power loss while preventing the occurrence of overcurrent during startup.

以下では、図１乃至図５を用いて本発明に係る同期整流回路の第一実施例である同期整流回路１００について説明する。なお、同期整流回路１００の制御方法は、本発明に係る同期整流回路の制御方法の第一実施例に対応する。 Hereinafter, a synchronous rectifier circuit 100 which is a first embodiment of a synchronous rectifier circuit according to the present invention will be described with reference to FIGS. The method for controlling the synchronous rectifier circuit 100 corresponds to the first embodiment of the method for controlling the synchronous rectifier circuit according to the present invention.

図１に示す如く、同期整流回路１００は入力された直流電流を所望の電圧に昇圧または降圧して出力する回路であり、主としてメインスイッチング素子１０１、同期スイッチング素子１０２、平滑コイル１０５、平滑コンデンサ１０６、メインドライバ１０７、同期整流ドライバ１０８、制御回路１０９を具備する。 As shown in FIG. 1, a synchronous rectifier circuit 100 is a circuit that boosts or steps down an input DC current to a desired voltage and outputs it. Mainly, a main switching element 101, a synchronous switching element 102, a smoothing coil 105, a smoothing capacitor 106, and the like. A main driver 107, a synchronous rectification driver 108, and a control circuit 109.

メインスイッチング素子１０１は本発明に係るメインスイッチング手段の実施の一形態であり、同期整流回路１００に入力される直流電流のスイッチングを行うものである。
なお、本実施例のメインスイッチング素子１０１はＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成されるが、高速（所望の周期）でスイッチングが可能であれば他の構成でも良い。
メインスイッチング素子１０１のドレインは同期整流回路１００の入力側（入力端子）に接続され、メインスイッチング素子１０１のソースは同期整流回路１００の出力側（出力端子）に接続される。メインスイッチング素子１０１のゲートは後述するメインドライバ１０７の出力端子に接続される。 The main switching element 101 is an embodiment of the main switching means according to the present invention, and performs switching of a direct current input to the synchronous rectifier circuit 100.
Note that the main switching element 101 of this embodiment is configured by a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but may have other configurations as long as switching can be performed at high speed (desired cycle).
The drain of the main switching element 101 is connected to the input side (input terminal) of the synchronous rectifier circuit 100, and the source of the main switching element 101 is connected to the output side (output terminal) of the synchronous rectifier circuit 100. The gate of the main switching element 101 is connected to an output terminal of a main driver 107 described later.

同期スイッチング素子１０２は本発明に係る同期スイッチング手段の実施の一形態であり、メインスイッチング素子１０１に同期してスイッチングを行うことにより同期整流回路１００に入力される直流電流の同期整流を行うものである。 The synchronous switching element 102 is an embodiment of the synchronous switching means according to the present invention, and performs synchronous rectification of direct current input to the synchronous rectifier circuit 100 by switching in synchronization with the main switching element 101. is there.

ここで、「メインスイッチング手段に同期してスイッチングを行う」とは、主として定常時、すなわち同期整流回路の入力電流および出力電流の電圧比（電流比）が安定した状態のときにおいて、メインスイッチング手段がオンのときに同期スイッチング手段がオフとなり、メインスイッチング手段がオフのときに同期スイッチング手段がオンとなることを指す。
従って、起動時等の非定常時、すなわち同期整流回路の入力電流および出力電流の電圧比（電流比）が安定する前の状態のときにおいて、メインスイッチング手段がオンのときに同期スイッチング手段が必ずオフとなり、メインスイッチング手段がオフのときに同期スイッチング手段が必ずオンとなること、を指すものではない。 Here, “switching in synchronization with the main switching means” means that the main switching means is mainly in steady state, that is, when the voltage ratio (current ratio) of the input current and the output current of the synchronous rectifier circuit is stable. The synchronous switching means is turned off when is turned on, and the synchronous switching means is turned on when the main switching means is turned off.
Therefore, when the main switching means is on, the synchronous switching means must be in an unsteady state such as at the start-up, that is, before the voltage ratio (current ratio) of the input current and output current of the synchronous rectifier circuit is stabilized. It does not indicate that the synchronous switching means is always turned on when the main switching means is off.

同期スイッチング素子１０２のドレインはメインスイッチング素子１０１のソースに接続され、同期スイッチング素子１０２のソースはグラウンドに接続される。同期スイッチング素子１０２のゲートは後述する同期整流ドライバ１０８の出力端子に接続される。
なお、本実施例の同期スイッチング素子１０２はＭＯＳＦＥＴで構成されるが、高速（所望の周期）でスイッチングが可能であれば他の構成でも良い。 The drain of the synchronous switching element 102 is connected to the source of the main switching element 101, and the source of the synchronous switching element 102 is connected to the ground. The gate of the synchronous switching element 102 is connected to an output terminal of a synchronous rectification driver 108 described later.
Although the synchronous switching element 102 of this embodiment is configured by a MOSFET, other configurations may be used as long as switching can be performed at high speed (desired cycle).

平滑コイル１０５および平滑コンデンサ１０６は、それぞれ同期整流回路１００から出力される直流電流を平滑する平滑回路を構成するコイルおよびコンデンサである。
平滑コイル１０５の一端はメインスイッチング素子１０１のソースに接続され、他端は同期整流回路１００の出力側に接続される。平滑コンデンサ１０６の一端は平滑コイル１０５の他端に接続され、平滑コンデンサ１０６の他端はグラウンドに接続される。 The smoothing coil 105 and the smoothing capacitor 106 are a coil and a capacitor constituting a smoothing circuit that smoothes the direct current output from the synchronous rectifier circuit 100, respectively.
One end of the smoothing coil 105 is connected to the source of the main switching element 101, and the other end is connected to the output side of the synchronous rectifier circuit 100. One end of the smoothing capacitor 106 is connected to the other end of the smoothing coil 105, and the other end of the smoothing capacitor 106 is connected to the ground.

メインドライバ１０７はメインスイッチング素子１０１のスイッチング（開閉）を行うものである。
メインドライバ１０７はメインスイッチング素子１０１のゲートに接続され、メインスイッチング素子１０１のゲートを開く（スイッチをオンにする）ための信号を送信する。より具体的には、メインドライバ１０７は後述する同期整流制御回路１１１から取得する動作信号（Ｖｇ１）がＨｉ信号の時にメインスイッチング素子１０１のゲートを開くための信号を送信する。 The main driver 107 performs switching (opening / closing) of the main switching element 101.
The main driver 107 is connected to the gate of the main switching element 101, and transmits a signal for opening the gate of the main switching element 101 (turning on the switch). More specifically, the main driver 107 transmits a signal for opening the gate of the main switching element 101 when an operation signal (Vg1) acquired from the synchronous rectification control circuit 111 described later is a Hi signal.

同期ドライバ１０８は同期スイッチング素子１０２のスイッチング（開閉）を行うものである。
同期ドライバ１０８は同期スイッチング素子１０２のゲートに接続され、同期スイッチング素子１０２のゲートを開く（スイッチをオンにする）ための信号を送信する。より具体的には、同期ドライバ１０８は後述する同期整流制御回路１１１から取得する動作信号（Ｖｇ２）がＨｉ信号の時に同期スイッチング素子１０２のゲートを開くための信号を送信する。 The synchronous driver 108 performs switching (opening / closing) of the synchronous switching element 102.
The synchronous driver 108 is connected to the gate of the synchronous switching element 102 and transmits a signal for opening the gate of the synchronous switching element 102 (turning on the switch). More specifically, the synchronous driver 108 transmits a signal for opening the gate of the synchronous switching element 102 when an operation signal (Vg2) acquired from the synchronous rectification control circuit 111 described later is a Hi signal.

制御回路１０９は同期整流回路１００の動作を制御するものである。
より具体的には、制御回路１０９は、同期整流回路１００の起動時にメインスイッチング素子１０１のオン時間（メインスイッチング素子１０１が連続して開いている時間）を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間（メインスイッチング素子１０１が連続して閉じている時間）における同期スイッチング素子１０２のオン時間を徐々に長くする。
制御回路１０９は主としてＰＷＭ回路１１０、同期整流制御装置１１１、ソフトスタート制御回路１１２等を具備する。 The control circuit 109 controls the operation of the synchronous rectifier circuit 100.
More specifically, the control circuit 109 gradually lengthens the ON time of the main switching element 101 (the time during which the main switching element 101 is continuously opened) when the synchronous rectifier circuit 100 is activated, and the main switching element 101. The on-time of the synchronous switching element 102 during the off-time (time when the main switching element 101 is continuously closed) is gradually increased.
The control circuit 109 mainly includes a PWM circuit 110, a synchronous rectification control device 111, a soft start control circuit 112, and the like.

図３および図４に示す如く、ＰＷＭ回路１１０はパルス波（ｃ１）および当該パルス波のオン・オフに同期するランプ波（ａ１）を発生する回路である。ＰＷＭ回路１１０にて発生したパルス波（ｃ１）およびランプ波（ａ１）は、同期整流制御回路１１１に送信される。ＰＷＭ回路１１０によるパルス波（ｃ１）のオン・オフの周期（ΔＴ）、すなわちオン・オフを一回ずつ行うサイクルに要する時間は一定に保持される。 As shown in FIGS. 3 and 4, the PWM circuit 110 is a circuit that generates a pulse wave (c1) and a ramp wave (a1) synchronized with on / off of the pulse wave. The pulse wave (c1) and the ramp wave (a1) generated by the PWM circuit 110 are transmitted to the synchronous rectification control circuit 111. The ON / OFF cycle (ΔT) of the pulse wave (c1) by the PWM circuit 110, that is, the time required for the cycle for performing ON / OFF once is kept constant.

図３および図４に示す如く、同期整流制御回路１１１はＰＷＭ回路１１０から送信されるパルス波（ｃ１）およびランプ波（ａ１）に基づいて、メインドライバ１０７および同期ドライバ１０８に動作信号を送信するタイミングを調整し、ひいてはメインスイッチング素子１０１および同期スイッチング素子１０２のオン・オフのタイミングを調整するものである。
同期整流制御回路１１１は主としてレベルシフト回路１１１ａ、コンパレータ１１１ｂ、コンパレータ１１１ｃを具備する。 As shown in FIGS. 3 and 4, the synchronous rectification control circuit 111 transmits an operation signal to the main driver 107 and the synchronous driver 108 based on the pulse wave (c1) and the ramp wave (a1) transmitted from the PWM circuit 110. The timing is adjusted, and consequently the on / off timing of the main switching element 101 and the synchronous switching element 102 is adjusted.
The synchronous rectification control circuit 111 mainly includes a level shift circuit 111a, a comparator 111b, and a comparator 111c.

レベルシフト回路１１１ａはＰＷＭ回路１１０から送信されるランプ波（ａ１）のレベル（電圧値）を調整する回路である。
レベルシフト回路１１１ａはＰＷＭ回路１１０のランプ波（ａ１）の出力端子に接続されるとともにコンパレータ１１１ｃの非反転入力端子に接続され、ＰＷＭ回路１１０から取得したランプ波（ａ１）をレベルシフトしてランプ波（ｂ１）とし、コンパレータ１１１ｃに送信する。また、レベルシフト回路１１１ａはソフトスタート制御回路１１２に接続され、ソフトスタート制御回路１１２から取得した動作信号に基づいてランプ波（ａ１）からランプ波（ｂ１）へのレベルシフト量を調整する。 The level shift circuit 111a is a circuit that adjusts the level (voltage value) of the ramp wave (a1) transmitted from the PWM circuit 110.
The level shift circuit 111a is connected to the output terminal of the ramp wave (a1) of the PWM circuit 110 and is also connected to the non-inverting input terminal of the comparator 111c. The level shift circuit 111a performs a level shift on the ramp wave (a1) acquired from the PWM circuit 110. A wave (b1) is transmitted to the comparator 111c. The level shift circuit 111a is connected to the soft start control circuit 112 and adjusts the level shift amount from the ramp wave (a1) to the ramp wave (b1) based on the operation signal acquired from the soft start control circuit 112.

コンパレータ１１１ｂはＰＷＭ回路１１０から取得されたランプ波（ａ１）およびパルス波（ｃ１）のレベル（電圧値）を比較した結果に基づいて、メインドライバ１０７に動作信号（Ｖｇ１）を送信するものである。
コンパレータ１１１ｂの反転入力端子はＰＷＭ回路１１０のランプ波（ａ１）の出力端子に接続され、コンパレータ１１１ｂの非反転入力端子はＰＷＭ回路１１０のパルス波（ｃ１）の出力端子に接続され、コンパレータ１１１ｂの出力端子はメインドライバ１０７の入力端子に接続される。
コンパレータ１１１ｂはパルス波（ｃ１）のレベルがランプ波（ａ１）のレベルよりも高いときにはＨｉ信号、パルス波（ｃ１）のレベルがランプ波（ａ１）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ１）としてメインドライバ１０７に送信する。
コンパレータ１１１ｂは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。 The comparator 111b transmits an operation signal (Vg1) to the main driver 107 based on the result of comparing the levels (voltage values) of the ramp wave (a1) and the pulse wave (c1) acquired from the PWM circuit 110. .
The inverting input terminal of the comparator 111b is connected to the output terminal of the ramp wave (a1) of the PWM circuit 110, and the non-inverting input terminal of the comparator 111b is connected to the output terminal of the pulse wave (c1) of the PWM circuit 110. The output terminal is connected to the input terminal of the main driver 107.
The comparator 111b operates the Hi signal when the level of the pulse wave (c1) is higher than the level of the ramp wave (a1), and the Lo signal when the level of the pulse wave (c1) is lower than the level of the ramp wave (a1). (Vg1) is transmitted to the main driver 107.
The comparator 111b preferably has hysteresis inside from the viewpoint of the stability of the operation signal, and the offset is preferably as small as possible from the viewpoint of the accuracy of the operation signal.

コンパレータ１１１ｃはレベルシフト回路１１１ａから取得したランプ波（ｂ１）およびＰＷＭ回路１１０から取得したパルス波（ｃ１）のレベル（電圧値）を比較した結果に基づいて、同期ドライバ１０８に動作信号（Ｖｇ２）を送信するものである。
コンパレータ１１１ｃの反転入力端子はＰＷＭ回路１１０のパルス波（ｃ１）の出力端子に接続され、コンパレータ１１１ｃの非反転入力端子はレベルシフト回路１１１ａの出力端子に接続され、コンパレータ１１１ｃの出力端子は同期ドライバ１０８の入力端子に接続される。
コンパレータ１１１ｃはランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも高いときにはＨｉ信号、ランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ２）として同期ドライバ１０８に送信する。
コンパレータ１１１ｃは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。 The comparator 111c sends an operation signal (Vg2) to the synchronous driver 108 based on the result of comparing the level (voltage value) of the ramp wave (b1) acquired from the level shift circuit 111a and the pulse wave (c1) acquired from the PWM circuit 110. Is to send.
The inverting input terminal of the comparator 111c is connected to the output terminal of the pulse wave (c1) of the PWM circuit 110, the non-inverting input terminal of the comparator 111c is connected to the output terminal of the level shift circuit 111a, and the output terminal of the comparator 111c is a synchronous driver. 108 input terminals are connected.
The comparator 111c outputs an operation signal when the level of the ramp wave (b1) is higher than the level of the pulse wave (c1), and the Lo signal when the level of the ramp wave (b1) is lower than the level of the pulse wave (c1). (Vg2) is transmitted to the synchronous driver 108.
The comparator 111c preferably has hysteresis inside from the viewpoint of the stability of the operation signal, and the offset is preferably as small as possible from the viewpoint of the accuracy of the operation signal.

図５にＰＷＭ回路１１０およびレベルシフト回路１１１ａを示す。
ＰＷＭ回路１１０は、電流源１２１・１２２、ダイオード１２３・１２４・１２５・１２６、コンデンサ１２７、抵抗１２８・１２９、コンパレータ１３０等を具備する。
ＰＷＭ回路１１０は電流源１２１を流れる電流Ｉｏｎおよび電流源１２２を流れる電流Ｉｏｆｆの比を調整することにより、パルス波（ｃ１）のデューティ比を調整することができる。
レベルシフト回路１１１ａは電流源１３１・１３２、抵抗１３３・１３４を具備する。
レベルシフト回路１１１ａは電流源１３２を流れる電流Ｉｏｆｆ’の値を調整することにより、ランプ波（ｂ１）のレベル（電圧）を調整することができる。
なお、レベルシフト回路１１１ａは電流源１３１を流れる電流Ｉｏｎ’の値を調整することによりランプ波（ｂ１）と異なるレベルのランプ波をランプ波（ｂ１）と同時に出力することが可能であり、後述する同期整流回路２００におけるレベルシフト回路２１１ａ・２１１ｂとして機能することが可能である。 FIG. 5 shows the PWM circuit 110 and the level shift circuit 111a.
The PWM circuit 110 includes current sources 121 and 122, diodes 123, 124, 125, and 126, a capacitor 127, resistors 128 and 129, a comparator 130, and the like.
The PWM circuit 110 can adjust the duty ratio of the pulse wave (c1) by adjusting the ratio of the current Ion flowing through the current source 121 and the current Ioff flowing through the current source 122.
The level shift circuit 111a includes current sources 131 and 132 and resistors 133 and 134.
The level shift circuit 111a can adjust the level (voltage) of the ramp wave (b1) by adjusting the value of the current Ioff ′ flowing through the current source 132.
The level shift circuit 111a can output a ramp wave at a level different from the ramp wave (b1) simultaneously with the ramp wave (b1) by adjusting the value of the current Ion ′ flowing through the current source 131. It is possible to function as level shift circuits 211a and 211b in the synchronous rectifier circuit 200.

ソフトスタート制御回路１１２は、同期整流回路１００が現在起動時（非定常時）であるか定常時であるかを判定し、起動時であると判定した場合には、ＰＷＭ回路１１０および同期整流制御装置１１１に動作信号を送信して、メインスイッチング素子１０１のオン時間（メインスイッチング素子１０１が連続して開いている時間）を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間（メインスイッチング素子１０１が連続して閉じている時間）における同期スイッチング素子１０２のオン時間を徐々に長くする操作を行う。 The soft start control circuit 112 determines whether the synchronous rectification circuit 100 is currently activated (non-steady) or stationary, and if it is determined that it is activated, the PWM circuit 110 and the synchronous rectification control An operation signal is transmitted to the device 111 to gradually increase the on-time of the main switching element 101 (time during which the main switching element 101 is continuously opened) and to turn off the main switching element 101 (main switching element 101). Is operated to gradually increase the on-time of the synchronous switching element 102 during the period when the signal is continuously closed.

図４に示す如く、起動時にＰＷＭ回路１１０から送信されるパルス波（ｃ１）およびランプ波（ａ１）は所定の周期（ΔＴ）を有し、かつ、パルス波（ｃ１）のオンデューティが徐々に大きくなる。
その結果、同期整流制御回路１１１（コンパレータ１１１ｂ）からメインドライバ１０７に送信される動作信号（Ｖｇ１）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ１）に占めるＨｉ信号の割合は徐々に大きくなる。
そして、図２に示す如く、メインスイッチング素子１０１のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（Δｔ１≦Δｔ２≦Δｔ３≦Δｔ４≦Δｔ５≦Δｔ６≦・・・）。 As shown in FIG. 4, the pulse wave (c1) and the ramp wave (a1) transmitted from the PWM circuit 110 at the start-up have a predetermined period (ΔT), and the on-duty of the pulse wave (c1) gradually increases. growing.
As a result, the operation signal (Vg1) transmitted from the synchronous rectification control circuit 111 (comparator 111b) to the main driver 107 has a predetermined period (ΔT), and the ratio of the Hi signal to the operation signal (Vg1) is Gradually grows.
As shown in FIG. 2, the ON / OFF cycle of the main switching element 101 has a predetermined cycle (ΔT), and the ON time gradually increases (Δt1 ≦ Δt2 ≦ Δt3 ≦ Δt4 ≦ Δt5 ≦ Δt6). ≦ ...).

また、起動時にＰＷＭ回路１１０から送信されるランプ波（ａ１）は、レベルシフト回路１１１ａによりそのレベル（電圧）が調整され、ランプ波（ｂ１）としてコンパレータ１１１ｃに送信される。
このとき、図４に示す如く、（Ａ）パルス波（ｃ１）のオフ時間の開始時にランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも高くなり、（Ｂ）パルス波（ｃ１）のオフ時間の途中（またはパルス波（ｃ１）のオフ時間の終了時）にランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも低くなり、かつ、（Ｃ）「パルス波（ｃ１）のオフ時間の開始時」から「ランプ波（ｂ１）のレベルがパルス波（ｃ１）のレベルよりも低くなる時」までに要する時間が徐々に長くなるように、レベルシフト回路１１１ａによるランプ波（ｂ１）のレベル調整が行われる。
その結果、同期整流制御回路１１１（コンパレータ１１１ｃ）から同期ドライバ１０８に送信される動作信号（Ｖｇ２）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ２）に占めるＨｉ信号の割合が大きくなる。
そして、図２に示す如く、同期スイッチング素子１０２のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間も徐々に長くなる（δｔ１≦δｔ２≦δｔ３≦δｔ４≦δｔ５≦・・・）。 The ramp wave (a1) transmitted from the PWM circuit 110 at the time of activation is adjusted in level (voltage) by the level shift circuit 111a and transmitted to the comparator 111c as the ramp wave (b1).
At this time, as shown in FIG. 4, the level of the ramp wave (b1) becomes higher than the level of the pulse wave (c1) at the start of the off time of the (A) pulse wave (c1), and (B) the pulse wave (c1 ) During the off time (or at the end of the off time of the pulse wave (c1)), the level of the ramp wave (b1) becomes lower than the level of the pulse wave (c1), and (C) “pulse wave ( The ramp by the level shift circuit 111a is gradually increased so that the time required from when the off time of c1) starts to when “the level of the ramp wave (b1) becomes lower than the level of the pulse wave (c1)” is gradually increased. The level of the wave (b1) is adjusted.
As a result, the operation signal (Vg2) transmitted from the synchronous rectification control circuit 111 (comparator 111c) to the synchronous driver 108 has a predetermined period (ΔT), and the ratio of the Hi signal to the operation signal (Vg2) is growing.
As shown in FIG. 2, the on / off cycle of the synchronous switching element 102 has a predetermined cycle (ΔT), and the on-time gradually increases (δt1 ≦ δt2 ≦ δt3 ≦ δt4 ≦ δt5 ≦ ·).・・）.

また、本実施例の場合、同期スイッチング素子１０２のオン時間の開始時は、メインスイッチング素子１０１のオフ時間の開始時となる。 In the case of the present embodiment, the start of the on-time of the synchronous switching element 102 is the start of the off-time of the main switching element 101.

なお、ソフトスタート制御回路１１２による同期整流回路１００が現在起動時（非定常時）であるか定常時であるかの判定は、同期整流回路１００の出力電圧が所定の値に到達した時点で「起動時」が終了する構成としても良く、起動開始から所定時間経過後に「起動時」が終了する構成としても良い。
また、メインスイッチング素子１０１および同期スイッチング素子１０２のオン時間を「徐々に長くする」方法については、同期整流回路１００の出力電圧に連動して長くする構成としても良く、予め「起動時」の開始時点から終了時点までのオン時間をそれぞれ設定する構成としても良い。
さらに、同期整流回路１００は一つの半導体チップからなる構成としても良く、複数の半導体チップからなる構成としても良い。 Note that the soft start control circuit 112 determines whether the synchronous rectifier circuit 100 is currently activated (non-steady) or stationary when the output voltage of the synchronous rectifier circuit 100 reaches a predetermined value. The configuration may be such that “at start-up” ends, or “start-up” may end after a predetermined time has elapsed from the start of startup.
In addition, the method of “gradually increasing” the ON time of the main switching element 101 and the synchronous switching element 102 may be configured to be increased in conjunction with the output voltage of the synchronous rectifier circuit 100. A configuration may be used in which the on-time from the time point to the end point is set.
Furthermore, the synchronous rectifier circuit 100 may be configured with one semiconductor chip or may be configured with a plurality of semiconductor chips.

以上の如く、同期整流回路１００は、
直流電流のスイッチングを行うメインスイッチング素子１０１と、
メインスイッチング素子１０１に同期してスイッチングを行う同期スイッチング素子１０２と、
を具備し、
起動時にメインスイッチング素子１０１のオン時間を徐々に長くするとともに、メインスイッチング素子１０１のオフ時間における同期スイッチング素子１０２のオン時間を徐々に長くするものである。
また、同期整流回路１００は、
メインスイッチング素子１０１のオフ時間の開始時に同期スイッチング素子１０２のオン時間を開始するものである。 As described above, the synchronous rectifier circuit 100 is
A main switching element 101 for switching direct current;
A synchronous switching element 102 that performs switching in synchronization with the main switching element 101;
Comprising
While starting, the ON time of the main switching element 101 is gradually lengthened, and the ON time of the synchronous switching element 102 during the OFF time of the main switching element 101 is gradually lengthened.
The synchronous rectifier circuit 100
The on-time of the synchronous switching element 102 is started when the off-time of the main switching element 101 is started.

このように構成することは、以下の利点を有する。
すなわち、同期整流回路１００は起動時にメインスイッチング素子１０１のオン時間を徐々に長くすることにより、従来の同期整流回路と同様、起動時における過電流の発生（電流の吸い込み）を防止することが可能である。
また、起動時かつメインスイッチング素子１０１のオフ時間において、同期スイッチング素子１０２のオン時間を徐々に長くすることにより、（Ａ）同期整流回路１００の出力電圧が低く、過電流の発生が顕著になり易い「起動時の初期段階」には、同期スイッチング素子１０２のオン時間が短いため、「起動時における過電流の発生を抑制する効果」を減殺することを防止することが可能であるとともに、（Ｂ）同期整流回路１００の出力電圧が定常時に近いレベルまで上昇することにより比較的過電流の発生が起こりにくくなる「起動時の後期段階」には、同期スイッチング素子１０２のオン時間が長くなってくるため、定常時における同期整流回路と同様、同期スイッチング素子１０２の寄生ダイオードを還流電流が通過することに起因する電力損失を低減することが可能である。 This configuration has the following advantages.
That is, the synchronous rectification circuit 100 can prevent the occurrence of overcurrent (suction of current) at the start-up, as in the conventional synchronous rectification circuit, by gradually increasing the on-time of the main switching element 101 at the start-up. It is.
Further, by gradually increasing the on-time of the synchronous switching element 102 at the time of start-up and in the off-time of the main switching element 101, (A) the output voltage of the synchronous rectifier circuit 100 is low and the occurrence of overcurrent becomes significant. In the easy “initial stage at start-up”, since the on-time of the synchronous switching element 102 is short, it is possible to prevent the “effect of suppressing the occurrence of overcurrent at start-up” from being reduced, and ( B) In the “late stage at the start-up” when the output voltage of the synchronous rectifier circuit 100 rises to a level close to the steady state, the on-time of the synchronous switching element 102 becomes longer in the “late stage at the start-up”. Therefore, similar to the synchronous rectifier circuit in the steady state, the return current passes through the parasitic diode of the synchronous switching element 102. It is possible to reduce the power loss.

また、従来の同期整流回路では、ソフトスタートの開始時には同期スイッチング素子をオフにしておき、ソフトスタートの終了時に同期スイッチング素子を定常時におけるデューティ比でオンにするため、同期スイッチング素子をオンにしたときに出力電圧の変動が大きいという問題があったが、同期整流回路１００は起動開始時から同期スイッチング素子１０２のオン時間を徐々に長くしていくため、ソフトスタートの終了時、すなわち起動時から定常時に移行する時点では既に定常時とほぼ同様のデューティ比で同期スイッチング素子１０２のオン・オフを繰り返しており、定常時に入った時点で出力電圧が大きく変動することが無い。 In the conventional synchronous rectifier circuit, the synchronous switching element is turned off at the start of the soft start, and the synchronous switching element is turned on at the duty ratio in a steady state at the end of the soft start. However, the synchronous rectifier circuit 100 gradually increases the on-time of the synchronous switching element 102 from the start of the start, so that the soft start ends, that is, from the start. At the time of shifting to the steady state, the synchronous switching element 102 is already turned on and off at the same duty ratio as that of the steady state, and the output voltage does not fluctuate greatly at the time of entering the steady state.

さらに、従来の同期整流回路では、起動時に同期スイッチング素子を強制的にオフするための回路を別途設ける必要があったが、同期整流回路１００はこのような回路を設ける必要が無く、起動時の制御（ソフトスタートの制御）を行うための回路を同期整流回路１００の一部として構成することが可能であり、省スペース化、省コスト化に寄与する。 Further, in the conventional synchronous rectifier circuit, it is necessary to separately provide a circuit for forcibly turning off the synchronous switching element at the time of start-up. However, the synchronous rectifier circuit 100 does not need to be provided with such a circuit. A circuit for performing control (soft start control) can be configured as a part of the synchronous rectifier circuit 100, which contributes to space saving and cost saving.

以下では、図６乃至図９を用いて本発明に係る同期整流回路の第二実施例である同期整流回路２００について説明する。なお、同期整流回路２００の制御方法は、本発明に係る同期整流回路の制御方法の第二実施例に対応する。 Hereinafter, a synchronous rectifier circuit 200, which is a second embodiment of the synchronous rectifier circuit according to the present invention, will be described with reference to FIGS. The method for controlling the synchronous rectifier circuit 200 corresponds to the second embodiment of the method for controlling the synchronous rectifier circuit according to the present invention.

図６に示す如く、同期整流回路２００は入力された直流電流を所望の電圧に昇圧または降圧して出力する回路であり、主としてメインスイッチング素子２０１、同期スイッチング素子２０２、平滑コイル２０５、平滑コンデンサ２０６、メインドライバ２０７、同期整流ドライバ２０８、制御回路２０９を具備する。
なお、メインスイッチング素子２０１、同期スイッチング素子２０２、平滑コイル２０５、平滑コンデンサ２０６、メインドライバ２０７、同期整流ドライバ２０８の各機能については、上述の同期整流回路１００において対応するものと略同様であるため、説明を省略する。 As shown in FIG. 6, the synchronous rectifier circuit 200 is a circuit that boosts or steps down an input DC current to a desired voltage and outputs it. Mainly, the main switching element 201, the synchronous switching element 202, the smoothing coil 205, and the smoothing capacitor 206 are output. A main driver 207, a synchronous rectification driver 208, and a control circuit 209.
Note that the functions of the main switching element 201, the synchronous switching element 202, the smoothing coil 205, the smoothing capacitor 206, the main driver 207, and the synchronous rectification driver 208 are substantially the same as those corresponding to the above-described synchronous rectification circuit 100. The description is omitted.

制御回路２０９は同期整流回路２００の動作を制御するものである。
より具体的には、制御回路２０９は、同期整流回路２００の起動時にメインスイッチング素子２０１のオン時間を徐々に長くするとともに、メインスイッチング素子２０１のオフ時間における同期スイッチング素子２０２のオン時間を徐々に長くする。
制御回路２０９は主としてＰＷＭ回路２１０、同期整流制御装置２１１、ソフトスタート制御回路２１２等を具備する。 The control circuit 209 controls the operation of the synchronous rectifier circuit 200.
More specifically, the control circuit 209 gradually increases the on-time of the main switching element 201 when the synchronous rectifier circuit 200 is activated, and gradually increases the on-time of the synchronous switching element 202 during the off-time of the main switching element 201. Lengthen.
The control circuit 209 mainly includes a PWM circuit 210, a synchronous rectification control device 211, a soft start control circuit 212, and the like.

図８および図９に示す如く、ＰＷＭ回路２１０はパルス波（ｃ２）および当該パルス波のオン・オフに同期するランプ波（ａ２）を発生する回路である。ＰＷＭ回路２１０にて発生したパルス波（ｃ２）およびランプ波（ａ２）は、同期整流制御回路２１１に送信される。ＰＷＭ回路２１０によるパルス波（ｃ２）のオン・オフの周期（ΔＴ）は一定に保持される。 As shown in FIG. 8 and FIG. 9, the PWM circuit 210 is a circuit that generates a pulse wave (c2) and a ramp wave (a2) synchronized with on / off of the pulse wave. The pulse wave (c2) and the ramp wave (a2) generated by the PWM circuit 210 are transmitted to the synchronous rectification control circuit 211. The ON / OFF cycle (ΔT) of the pulse wave (c2) by the PWM circuit 210 is kept constant.

図８および図９に示す如く、同期整流制御回路２１１はＰＷＭ回路２１０から送信されるパルス波（ｃ２）およびランプ波（ａ２）に基づいて、メインドライバ２０７および同期ドライバ２０８に動作信号を送信するタイミングを調整し、ひいてはメインスイッチング素子２０１および同期スイッチング素子２０２のオン・オフのタイミングを調整するものである。
同期整流制御回路２１１は主としてレベルシフト回路２１１ａ、レベルシフト回路２１１ｂ、コンパレータ２１１ｃ、コンパレータ２１１ｄを具備する。 As shown in FIGS. 8 and 9, the synchronous rectification control circuit 211 transmits an operation signal to the main driver 207 and the synchronous driver 208 based on the pulse wave (c2) and the ramp wave (a2) transmitted from the PWM circuit 210. The timing is adjusted, and consequently the on / off timing of the main switching element 201 and the synchronous switching element 202 is adjusted.
The synchronous rectification control circuit 211 mainly includes a level shift circuit 211a, a level shift circuit 211b, a comparator 211c, and a comparator 211d.

レベルシフト回路２１１ａはＰＷＭ回路２１０から送信されるランプ波（ａ２）のレベル（電圧値）を調整する回路である。
レベルシフト回路２１１ａはＰＷＭ回路２１０のランプ波（ａ２）の出力端子に接続されるとともにコンパレータ２１１ｃの反転入力端子に接続され、ＰＷＭ回路２１０から取得したランプ波（ａ２）をレベルシフトしてランプ波（ｂ２）とし、コンパレータ２１１ｃに送信する。また、レベルシフト回路２１１ａはソフトスタート制御回路２１２に接続され、ソフトスタート制御回路２１２から取得した動作信号に基づいてランプ波（ａ２）からランプ波（ｂ２）へのレベルシフト量を調整する。 The level shift circuit 211a is a circuit that adjusts the level (voltage value) of the ramp wave (a2) transmitted from the PWM circuit 210.
The level shift circuit 211a is connected to the output terminal of the ramp wave (a2) of the PWM circuit 210 and is also connected to the inverting input terminal of the comparator 211c. The level shift circuit 211a performs a level shift on the ramp wave (a2) acquired from the PWM circuit 210 and ramps the ramp wave. (B2) is transmitted to the comparator 211c. The level shift circuit 211a is connected to the soft start control circuit 212 and adjusts the level shift amount from the ramp wave (a2) to the ramp wave (b2) based on the operation signal acquired from the soft start control circuit 212.

レベルシフト回路２１１ｂはレベルシフト回路２１１ａと同様に、ＰＷＭ回路２１０から送信されるランプ波（ａ２）のレベル（電圧値）を調整する回路である。
レベルシフト回路２１１ｂはＰＷＭ回路２１０のランプ波（ａ２）の出力端子に接続されるとともにコンパレータ２１１ｄの非反転入力端子に接続され、ＰＷＭ回路２１０から取得したランプ波（ａ２）をレベルシフトしてランプ波（ｄ２）とし、コンパレータ２１１ｄに送信する。また、レベルシフト回路２１１ｂはソフトスタート制御回路２１２に接続され、ソフトスタート制御回路２１２から取得した動作信号に基づいてランプ波（ａ２）からランプ波（ｄ２）へのレベルシフト量を調整する。 Similar to the level shift circuit 211a, the level shift circuit 211b is a circuit that adjusts the level (voltage value) of the ramp wave (a2) transmitted from the PWM circuit 210.
The level shift circuit 211b is connected to the output terminal of the ramp wave (a2) of the PWM circuit 210 and is also connected to the non-inverting input terminal of the comparator 211d, and performs a level shift on the ramp wave (a2) acquired from the PWM circuit 210. A wave (d2) is transmitted to the comparator 211d. The level shift circuit 211b is connected to the soft start control circuit 212, and adjusts the level shift amount from the ramp wave (a2) to the ramp wave (d2) based on the operation signal acquired from the soft start control circuit 212.

コンパレータ２１１ｃはＰＷＭ回路２１０から取得されたランプ波（ａ２）およびパルス波（ｃ２）のレベル（電圧値）を比較した結果に基づいて、メインドライバ２０７に動作信号（Ｖｇ１）を送信するものである。
コンパレータ２１１ｃの反転入力端子はレベルシフト回路２１１ａのランプ波（ｂ２）の出力端子に接続され、コンパレータ２１１ｃの非反転入力端子ＰＷＭ回路２１０のパルス波（ｃ２）の出力端子に接続され、コンパレータ２１１ｃの出力端子はメインドライバ２０７の入力端子に接続される。
コンパレータ２１１ｃはパルス波（ｃ２）のレベルがランプ波（ｂ２）のレベルよりも高いときにはＨｉ信号、パルス波（ｃ２）のレベルがランプ波（ｂ２）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ１）としてメインドライバ２０７に送信する。
コンパレータ２１１ｃは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。 The comparator 211c transmits an operation signal (Vg1) to the main driver 207 based on the result of comparing the levels (voltage values) of the ramp wave (a2) and the pulse wave (c2) acquired from the PWM circuit 210. .
The inverting input terminal of the comparator 211c is connected to the output terminal of the ramp wave (b2) of the level shift circuit 211a, and is connected to the output terminal of the pulse wave (c2) of the non-inverting input terminal PWM circuit 210 of the comparator 211c. The output terminal is connected to the input terminal of the main driver 207.
The comparator 211c operates as an operation signal when the level of the pulse wave (c2) is higher than the level of the ramp wave (b2), and when the level of the pulse wave (c2) is lower than the level of the ramp wave (b2). (Vg1) is transmitted to the main driver 207.
The comparator 211c desirably has hysteresis inside from the viewpoint of the stability of the operation signal, and the offset is desirably as small as possible from the viewpoint of the accuracy of the operation signal.

コンパレータ２１１ｄはレベルシフト回路２１１ｂから取得したランプ波（ｄ２）およびＰＷＭ回路２１０から取得したパルス波（ｃ２）のレベル（電圧値）を比較した結果に基づいて、同期ドライバ２０８に動作信号（Ｖｇ２）を送信するものである。
コンパレータ２１１ｄの反転入力端子はＰＷＭ回路２１０のパルス波（ｃ２）の出力端子に接続され、コンパレータ２１１ｄの非反転入力端子はレベルシフト回路２１１ｂの出力端子に接続され、コンパレータ２１１ｄの出力端子は同期ドライバ２０８の入力端子に接続される。
コンパレータ２１１ｄはランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも高いときにはＨｉ信号、ランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ２）として同期ドライバ２０８に送信する。
コンパレータ２１１ｄは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。 Based on the result of comparing the ramp wave (d2) acquired from the level shift circuit 211b and the level (voltage value) of the pulse wave (c2) acquired from the PWM circuit 210, the comparator 211d sends an operation signal (Vg2) to the synchronization driver 208. Is to send.
The inverting input terminal of the comparator 211d is connected to the output terminal of the pulse wave (c2) of the PWM circuit 210, the non-inverting input terminal of the comparator 211d is connected to the output terminal of the level shift circuit 211b, and the output terminal of the comparator 211d is a synchronous driver. It is connected to 208 input terminals.
The comparator 211d operates as an operation signal when the level of the ramp wave (d2) is higher than the level of the pulse wave (c2) and when the level of the ramp wave (d2) is lower than the level of the pulse wave (c2). (Vg2) is transmitted to the synchronous driver 208.
The comparator 211d desirably has hysteresis inside from the viewpoint of the stability of the operation signal, and it is desirable that the offset is as small as possible from the viewpoint of the accuracy of the operation signal.

ソフトスタート制御回路２１２は、同期整流回路２００が現在起動時（非定常時）であるか定常時であるかを判定し、起動時であると判定した場合には、同期整流制御装置２１１に動作信号を送信して、メインスイッチング素子２０１のオン時間を徐々に長くするとともに、メインスイッチング素子２０１のオフ時間における同期スイッチング素子２０２のオン時間を徐々に長くする操作を行う。 The soft start control circuit 212 determines whether the synchronous rectification circuit 200 is currently activated (non-stationary) or stationary, and if it is determined that the synchronous rectifier circuit 200 is activated, operates the synchronous rectification control device 211. A signal is transmitted to gradually increase the ON time of the main switching element 201 and gradually increase the ON time of the synchronous switching element 202 during the OFF time of the main switching element 201.

図９に示す如く、起動時にＰＷＭ回路２１０から送信されるパルス波（ｃ２）、およびＰＷＭ回路２１０から送信されるランプ波（ａ２）をレベルシフト回路２１１ａによりレベル調整されたランプ波（ｂ２）は、所定の周期（ΔＴ）を有し、パルス波（ｃ２）のオンデューティは一定に保持される。
このとき、図９に示す如く、（Ａ）パルス波（ｃ２）のオン時間の開始時にランプ波（ｂ２）のレベルがパルス波（ｃ２）のレベルよりも低くなり、（Ｂ）パルス波（ｃ２）のオン時間の途中（またはパルス波（ｃ２）のオン時間の終了時）にランプ波（ｂ２）のレベルがパルス波（ｃ２）のレベルよりも高くなり、かつ、（Ｃ）「パルス波（ｃ２）のオン時間の開始時」から「ランプ波（ｂ２）のレベルがパルス波（ｃ２）のレベルよりも高くなる時」までに要する時間が徐々に長くなるように、レベルシフト回路２１１ａによるランプ波（ｂ２）のレベル調整が行われる。
その結果、同期整流制御回路２１１（コンパレータ２１１ｃ）からメインドライバ２０７に送信される動作信号（Ｖｇ１）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ１）に占めるＨｉ信号の割合は徐々に大きくなる。
そして、図７に示す如く、メインスイッチング素子２０１のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（Δｔ１≦Δｔ２≦Δｔ３≦Δｔ４≦Δｔ５≦Δｔ６≦・・・）。 As shown in FIG. 9, the pulse wave (c2) transmitted from the PWM circuit 210 at startup and the ramp wave (b2) obtained by adjusting the level of the ramp wave (a2) transmitted from the PWM circuit 210 by the level shift circuit 211a are as follows. And having a predetermined cycle (ΔT), the on-duty of the pulse wave (c2) is kept constant.
At this time, as shown in FIG. 9, the level of the ramp wave (b2) becomes lower than the level of the pulse wave (c2) at the start of the ON time of the (A) pulse wave (c2), and (B) the pulse wave (c2 ) During the ON time (or at the end of the ON time of the pulse wave (c2)), the level of the ramp wave (b2) becomes higher than the level of the pulse wave (c2), and (C) “pulse wave ( The ramp by the level shift circuit 211a is gradually increased so that the time required from when the on-time of c2) starts to “when the level of the ramp wave (b2) becomes higher than the level of the pulse wave (c2)” is gradually increased. The level of the wave (b2) is adjusted.
As a result, the operation signal (Vg1) transmitted from the synchronous rectification control circuit 211 (comparator 211c) to the main driver 207 has a predetermined period (ΔT), and the ratio of the Hi signal in the operation signal (Vg1) is Gradually grows.
As shown in FIG. 7, the ON / OFF cycle of the main switching element 201 has a predetermined cycle (ΔT), and the ON time gradually increases (Δt1 ≦ Δt2 ≦ Δt3 ≦ Δt4 ≦ Δt5 ≦ Δt6). ≦ ...).

また、起動時にＰＷＭ回路２１０から送信されるランプ波（ａ２）は、レベルシフト回路２１１ｂによりそのレベル（電圧）が調整され、ランプ波（ｄ２）としてコンパレータ２１１ｄに送信される。
このとき、図９に示す如く、（Ａ）パルス波（ｃ２）のオフ時間の開始時にランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも高くなり、（Ｂ）パルス波（ｃ２）のオフ時間の途中（またはパルス波（ｃ２）のオフ時間の終了時）にランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも低くなり、かつ、（Ｃ）「パルス波（ｃ２）のオフ時間の開始時」から「ランプ波（ｄ２）のレベルがパルス波（ｃ２）のレベルよりも低くなる時」までに要する時間が徐々に長くなるように、レベルシフト回路２１１ｂによるランプ波（ｄ２）のレベル調整が行われる。
その結果、同期整流制御回路２１１（コンパレータ２１１ｄ）から同期ドライバ２０８に送信される動作信号（Ｖｇ２）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ２）に占めるＨｉ信号の割合が大きくなる。
そして、図７に示す如く、同期スイッチング素子２０２のオン・オフの周期は所定の周期（ΔＴ）を有し、かつ、オン時間も徐々に長くなる（δｔ１≦δｔ２≦δｔ３≦δｔ４≦δｔ５≦・・・）。 In addition, the level (voltage) of the ramp wave (a2) transmitted from the PWM circuit 210 at the time of startup is adjusted by the level shift circuit 211b, and the ramp wave (d2) is transmitted to the comparator 211d.
At this time, as shown in FIG. 9, (A) the level of the ramp wave (d2) becomes higher than the level of the pulse wave (c2) at the start of the off time of the pulse wave (c2), and (B) the pulse wave (c2 ) During the off time (or at the end of the off time of the pulse wave (c2)), the level of the ramp wave (d2) becomes lower than the level of the pulse wave (c2), and (C) “pulse wave ( The ramp by the level shift circuit 211b is gradually increased so that the time required from “when the off time of c2) starts” to “when the level of the ramp wave (d2) becomes lower than the level of the pulse wave (c2)” is gradually increased. The level of the wave (d2) is adjusted.
As a result, the operation signal (Vg2) transmitted from the synchronous rectification control circuit 211 (comparator 211d) to the synchronous driver 208 has a predetermined period (ΔT), and the ratio of the Hi signal to the operation signal (Vg2) is growing.
As shown in FIG. 7, the ON / OFF cycle of the synchronous switching element 202 has a predetermined cycle (ΔT), and the ON time gradually increases (δt1 ≦ δt2 ≦ δt3 ≦ δt4 ≦ δt5 ≦ ·).・・）.

また、本実施例の場合、同期スイッチング素子２０２のオン時間の開始時は、メインスイッチング素子２０１のオン時間の開始時から所定時間経過後となる。
なお、本実施例では、同期スイッチング素子２０２のオン時間の開始時は、メインスイッチング素子２０１のオン時間の開始時からパルス波（ｃ２）のオン時間（Δｔｐ）が経過した後となる構成であるが、これに限定されず、「パルス波（ｃ２）のオン時間」と異なる「他の所定時間」を設定しても良い。 In this embodiment, the on-time of the synchronous switching element 202 is started after a predetermined time has elapsed from the start of the on-time of the main switching element 201.
In this embodiment, the on-time of the synchronous switching element 202 is started after the on-time (Δtp) of the pulse wave (c2) has elapsed from the start of the on-time of the main switching element 201. However, the present invention is not limited to this, and “another predetermined time” different from the “on time of the pulse wave (c2)” may be set.

以上の如く、同期整流回路２００は、
直流電流のスイッチングを行うメインスイッチング素子２０１と、
メインスイッチング素子２０１に同期してスイッチングを行う同期スイッチング素子２０２と、
を具備し、
起動時にメインスイッチング素子２０１のオン時間を徐々に長くするとともに、メインスイッチング素子２０１のオフ時間における同期スイッチング素子２０２のオン時間を徐々に長くするものである。
また、同期整流回路２００は、
メインスイッチング素子２０１のオン時間の開始時から所定時間（Δｔｐ）経過後に同期スイッチング素子２０２のオン時間を開始するものである。 As described above, the synchronous rectifier circuit 200
A main switching element 201 for switching direct current;
A synchronous switching element 202 that performs switching in synchronization with the main switching element 201;
Comprising
While starting, the ON time of the main switching element 201 is gradually lengthened, and the ON time of the synchronous switching element 202 during the OFF time of the main switching element 201 is gradually lengthened.
The synchronous rectifier circuit 200
The on-time of the synchronous switching element 202 is started after a lapse of a predetermined time (Δtp) from the start of the on-time of the main switching element 201.

このように構成することは、以下の利点を有する。
すなわち、同期整流回路２００は起動時にメインスイッチング素子２０１のオン時間を徐々に長くすることにより、従来の同期整流回路と同様、起動時における過電流の発生（電流の吸い込み）を防止することが可能である。
また、起動時かつメインスイッチング素子２０１のオフ時間において、同期スイッチング素子２０２のオン時間を徐々に長くすることにより、（Ａ）同期整流回路２００の出力電圧が低く、過電流の発生が顕著になり易い「起動時の初期段階」には、同期スイッチング素子２０２のオン時間が短いため、「起動時における過電流の発生を抑制する効果」を減殺することを防止することが可能であるとともに、（Ｂ）同期整流回路２００の出力電圧が定常時に近いレベルまで上昇することにより比較的過電流の発生が起こりにくくなる「起動時の後期段階」には、同期スイッチング素子２０２のオン時間が長くなってくるため、定常時における同期整流回路と同様、同期スイッチング素子２０２の寄生ダイオードを還流電流が通過することに起因する電力損失を低減することが可能である。 This configuration has the following advantages.
That is, the synchronous rectifier circuit 200 can prevent the occurrence of overcurrent (suction of current) at the start-up as in the conventional synchronous rectifier circuit by gradually increasing the ON time of the main switching element 201 at the start-up. It is.
Further, by gradually increasing the on-time of the synchronous switching element 202 at the time of start-up and in the off-time of the main switching element 201, (A) the output voltage of the synchronous rectifier circuit 200 is low, and the occurrence of overcurrent becomes significant. In the easy “initial stage at start-up”, since the on-time of the synchronous switching element 202 is short, it is possible to prevent the “effect of suppressing the occurrence of overcurrent at start-up” from being reduced, and ( B) In the “late stage at start-up” in which the output voltage of the synchronous rectifier circuit 200 rises to a level close to the steady state and the occurrence of overcurrent is relatively difficult, the on-time of the synchronous switching element 202 becomes long. Therefore, similar to the synchronous rectifier circuit in the steady state, the return current passes through the parasitic diode of the synchronous switching element 202. It is possible to reduce the power loss.

また、従来の同期整流回路では、ソフトスタートの開始時には同期スイッチング素子をオフにしておき、ソフトスタートの終了時に同期スイッチング素子を定常時におけるデューティ比でオンにするため、同期スイッチング素子をオンにしたときに出力電圧の変動が大きいという問題があったが、同期整流回路２００は起動開始時から同期スイッチング素子２０２のオン時間を徐々に長くしていくため、ソフトスタートの終了時、すなわち起動時から定常時に移行する時点では既に定常時とほぼ同様のデューティ比で同期スイッチング素子２０２のオン・オフを繰り返しており、定常時に入った時点で出力電圧が大きく変動することが無い。 In the conventional synchronous rectifier circuit, the synchronous switching element is turned off at the start of the soft start, and the synchronous switching element is turned on at the duty ratio in a steady state at the end of the soft start. However, the synchronous rectifier circuit 200 gradually increases the on-time of the synchronous switching element 202 from the start of the start, so that the soft start ends, that is, from the start. At the time of shifting to the steady state, the synchronous switching element 202 is already turned on and off at the same duty ratio as that of the steady state, and the output voltage does not fluctuate greatly when entering the steady state.

以下では、図１０乃至図１３を用いて本発明に係る同期整流回路の第三実施例である同期整流回路３００について説明する。なお、同期整流回路３００の制御方法は、本発明に係る同期整流回路の制御方法の第三実施例に対応する。 Hereinafter, a synchronous rectifier circuit 300, which is a third embodiment of the synchronous rectifier circuit according to the present invention, will be described with reference to FIGS. The method for controlling the synchronous rectifier circuit 300 corresponds to the third embodiment of the method for controlling the synchronous rectifier circuit according to the present invention.

図１０に示す如く、同期整流回路３００は入力された直流電流を所望の電圧に昇圧または降圧して出力する回路であり、主としてメインスイッチング素子３０１、同期スイッチング素子３０２、平滑コイル３０５、平滑コンデンサ３０６、メインドライバ３０７、同期整流ドライバ３０８、制御回路３０９を具備する。
なお、メインスイッチング素子３０１、同期スイッチング素子３０２、平滑コイル３０５、平滑コンデンサ３０６、メインドライバ３０７、同期整流ドライバ３０８の各機能については、上述の同期整流回路１００において対応するものと略同様であるため、説明を省略する。 As shown in FIG. 10, the synchronous rectifier circuit 300 is a circuit that boosts or steps down an input DC current to a desired voltage and outputs it, and mainly includes a main switching element 301, a synchronous switching element 302, a smoothing coil 305, and a smoothing capacitor 306. A main driver 307, a synchronous rectification driver 308, and a control circuit 309.
Note that the functions of the main switching element 301, the synchronous switching element 302, the smoothing coil 305, the smoothing capacitor 306, the main driver 307, and the synchronous rectification driver 308 are substantially the same as those corresponding to the synchronous rectification circuit 100 described above. The description is omitted.

制御回路３０９は同期整流回路３００の動作を制御するものである。
より具体的には、制御回路３０９は、同期整流回路３００の起動時にメインスイッチング素子３０１のオン時間を徐々に長くするとともに、メインスイッチング素子３０１のオフ時間における同期スイッチング素子３０２のオン時間を徐々に長くする。
制御回路３０９は主としてＰＷＭ回路３１０、同期整流制御装置３１１、ソフトスタート制御回路３１２等を具備する。 The control circuit 309 controls the operation of the synchronous rectifier circuit 300.
More specifically, the control circuit 309 gradually increases the on-time of the main switching element 301 when starting the synchronous rectification circuit 300 and gradually increases the on-time of the synchronous switching element 302 during the off-time of the main switching element 301. Lengthen.
The control circuit 309 mainly includes a PWM circuit 310, a synchronous rectification control device 311, a soft start control circuit 312 and the like.

図１２および図１３に示す如く、ＰＷＭ回路３１０はランプ波（ａ３）および基準電圧（ｅ３）を発生する回路である。ＰＷＭ回路２１０にて発生したランプ波（ａ３）および基準電圧（ｅ３）は、同期整流制御回路３１１に送信される。ＰＷＭ回路３１０により発生されるランプ波（ａ３）の周期（ΔＴ）は一定に保持され、かつ、ランプ波（ａ３）の形状は As shown in FIGS. 12 and 13, the PWM circuit 310 is a circuit that generates a ramp wave (a3) and a reference voltage (e3). The ramp wave (a3) and the reference voltage (e3) generated in the PWM circuit 210 are transmitted to the synchronous rectification control circuit 311. The period (ΔT) of the ramp wave (a3) generated by the PWM circuit 310 is kept constant, and the shape of the ramp wave (a3) is

図１２および図１３に示す如く、同期整流制御回路３１１はＰＷＭ回路３１０から送信されるランプ波（ａ３）および基準電圧（ｅ３）に基づいて、メインドライバ３０７および同期ドライバ３０８に動作信号を送信するタイミングを調整し、ひいてはメインスイッチング素子３０１および同期スイッチング素子３０２のオン・オフのタイミングを調整するものである。
同期整流制御回路３１１は主としてレベルシフト回路３１１ａ、コンパレータ３１１ｂ、コンパレータ３１１ｃを具備する。 As shown in FIGS. 12 and 13, the synchronous rectification control circuit 311 transmits an operation signal to the main driver 307 and the synchronous driver 308 based on the ramp wave (a3) and the reference voltage (e3) transmitted from the PWM circuit 310. The timing is adjusted, and consequently the on / off timing of the main switching element 301 and the synchronous switching element 302 is adjusted.
The synchronous rectification control circuit 311 mainly includes a level shift circuit 311a, a comparator 311b, and a comparator 311c.

レベルシフト回路３１１ａはＰＷＭ回路２１０から送信されるランプ波（ａ３）のレベル（電圧値）を調整する回路である。
レベルシフト回路３１１ａはＰＷＭ回路３１０の基準電圧（ｅ３）の出力端子に接続されるとともにコンパレータ３１１ｂの反転入力端子およびコンパレータ３１１ｃの非反転入力端子に接続され、ＰＷＭ回路３１０から取得した基準電圧（ｅ３）をレベルシフトしてそれぞれシフト電圧（ｂ３）およびシフト電圧（ｃ３）とし、シフト電圧（ｂ３）をコンパレータ３１１ｂ、シフト電圧（ｃ３）をコンパレータ３１１ｃにそれぞれ送信する。
また、レベルシフト回路３１１ａはソフトスタート制御回路３１２に接続され、ソフトスタート制御回路３１２から取得した動作信号に基づいて基準電圧（ｅ３）からシフト電圧（ｂ３）およびシフト電圧（ｃ３）へのレベルシフト量を調整する。 The level shift circuit 311a is a circuit that adjusts the level (voltage value) of the ramp wave (a3) transmitted from the PWM circuit 210.
The level shift circuit 311a is connected to the output terminal of the reference voltage (e3) of the PWM circuit 310 and is connected to the inverting input terminal of the comparator 311b and the non-inverting input terminal of the comparator 311c, and the reference voltage (e3) acquired from the PWM circuit 310 is connected. ) Are level shifted to shift voltage (b3) and shift voltage (c3), respectively, and shift voltage (b3) is transmitted to comparator 311b and shift voltage (c3) is transmitted to comparator 311c.
The level shift circuit 311a is connected to the soft start control circuit 312, and the level shift from the reference voltage (e3) to the shift voltage (b3) and the shift voltage (c3) based on the operation signal acquired from the soft start control circuit 312. Adjust the amount.

コンパレータ３１１ｂはＰＷＭ回路３１０から取得されたランプ波（ａ３）およびレベルシフト回路３１１ａから取得されたシフト電圧（ｂ３）のレベル（電圧値）を比較した結果に基づいて、メインドライバ３０７に動作信号（Ｖｇ１）を送信するものである。
コンパレータ３１１ｂの反転入力端子はレベルシフト回路３１１ａのシフト電圧（ｂ３）の出力端子に接続され、コンパレータ３１１ｂの非反転入力端子ＰＷＭ回路３１０のランプ波（ａ３）の出力端子に接続され、コンパレータ３１１ｂの出力端子はメインドライバ３０７の入力端子に接続される。
コンパレータ３１１ｂはランプ波（ａ３）のレベルがシフト電圧（ｂ３）のレベルよりも高いときにはＨｉ信号、ランプ波（ａ３）のレベルがシフト電圧（ｂ３）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ１）としてメインドライバ３０７に送信する。
コンパレータ３１１ｂは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。 Based on the result of comparing the ramp wave (a3) acquired from the PWM circuit 310 and the level (voltage value) of the shift voltage (b3) acquired from the level shift circuit 311a, the comparator 311b sends an operation signal ( Vg1) is transmitted.
The inverting input terminal of the comparator 311b is connected to the output terminal of the shift voltage (b3) of the level shift circuit 311a, and is connected to the output terminal of the ramp wave (a3) of the non-inverting input terminal PWM circuit 310 of the comparator 311b. The output terminal is connected to the input terminal of the main driver 307.
The comparator 311b receives the Hi signal when the level of the ramp wave (a3) is higher than the level of the shift voltage (b3), and the Lo signal when the level of the ramp wave (a3) is lower than the level of the shift voltage (b3). (Vg1) is transmitted to the main driver 307.
The comparator 311b preferably has hysteresis inside from the viewpoint of the stability of the operation signal, and the offset is preferably as small as possible from the viewpoint of the accuracy of the operation signal.

コンパレータ３１１ｃはＰＷＭ回路３１０から取得されたランプ波（ａ３）およびレベルシフト回路３１１ａから取得されたシフト電圧（ｃ３）のレベル（電圧値）を比較した結果に基づいて、同期ドライバ３０８に動作信号（Ｖｇ２）を送信するものである。
コンパレータ３１１ｃの反転入力端子はＰＷＭ回路３１０のランプ波（ａ３）の出力端子に接続され、コンパレータ３１１ｃの非反転入力端子はレベルシフト回路３１１ａのシフト電圧（ｃ３）の出力端子に接続され、コンパレータ３１１ｃの出力端子は同期ドライバ３０８の入力端子に接続される。
コンパレータ３１１ｃはシフト電圧（ｃ３）のレベルがランプ波（ａ３）のレベルよりも高いときにはＨｉ信号、シフト電圧（ｃ３）のレベルがランプ波（ａ３）のレベルよりも低いときにはＬｏ信号をそれぞれ動作信号（Ｖｇ２）として同期ドライバ３０８に送信する。
コンパレータ３１１ｃは動作信号の安定性の観点から内部にヒステリシスを有することが望ましく、動作信号の精度の観点からオフセットが極力小さいことが望ましい。 Based on the result of comparing the ramp wave (a3) acquired from the PWM circuit 310 and the level (voltage value) of the shift voltage (c3) acquired from the level shift circuit 311a, the comparator 311c sends an operation signal ( Vg2) is transmitted.
The inverting input terminal of the comparator 311c is connected to the output terminal of the ramp wave (a3) of the PWM circuit 310, and the non-inverting input terminal of the comparator 311c is connected to the output terminal of the shift voltage (c3) of the level shift circuit 311a. Are connected to the input terminal of the synchronous driver 308.
The comparator 311c operates as an operation signal when the level of the shift voltage (c3) is higher than the level of the ramp wave (a3) and when the level of the shift voltage (c3) is lower than the level of the ramp wave (a3). (Vg2) is transmitted to the synchronous driver 308.
The comparator 311c desirably has hysteresis inside from the viewpoint of the stability of the operation signal, and the offset is desirably as small as possible from the viewpoint of the accuracy of the operation signal.

ソフトスタート制御回路３１２は、同期整流回路３００が現在起動時（非定常時）であるか定常時であるかを判定し、起動時であると判定した場合には、同期整流制御装置３１１に動作信号を送信して、メインスイッチング素子３０１のオン時間を徐々に長くするとともに、メインスイッチング素子３０１のオフ時間における同期スイッチング素子３０２のオン時間を徐々に長くする操作を行う。 The soft start control circuit 312 determines whether the synchronous rectification circuit 300 is currently activated (non-stationary) or stationary, and when it is determined that the synchronous rectifier circuit 300 is activated, operates the synchronous rectification control device 311. A signal is transmitted to gradually increase the ON time of the main switching element 301 and gradually increase the ON time of the synchronous switching element 302 during the OFF time of the main switching element 301.

図１３に示す如く、起動時にＰＷＭ回路３１０から送信されるランプ波（ａ３）は、所定の周期（ΔＴ）を有する。また、本実施例におけるランプ波（ａ３）は電圧上昇部分の時間が（１／２）×ΔＴ、電圧降下部分の時間が（１／２）×ΔＴの対称型のランプ波からなる。また、起動時にＰＷＭ回路３１０から送信される基準電圧（ｅ３）は、レベルシフト回路３１１ａによりそのレベル（電圧）が調整され、シフト電圧（ｂ３）としてコンパレータ３１１ｂに送信されるとともに、シフト電圧（ｃ３）としてコンパレータ３１１ｃに送信される。
このとき、図１３に示す如く、レベルシフト回路３１１ａがシフト電圧（ｂ３）を段階的に降下させる調整を行うことにより、ランプ波（ａ３）のレベルがシフト電圧（ｂ３）のレベルよりも高くなる時間が徐々に長くなるようにする。
その結果、同期整流制御回路３１１（コンパレータ３１１ｂ）からメインドライバ３０７に送信される動作信号（Ｖｇ１）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ１）に占めるＨｉ信号の割合は徐々に大きくなる。
そして、図１１に示す如く、メインスイッチング素子３０１のオン時間の中間点（オン時間開始時点とオン時間の終了時点の中間となる時点）から次のオン時間の中間点までの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（Δｔ１≦Δｔ２≦Δｔ３≦Δｔ４≦Δｔ５≦Δｔ６≦・・・）。 As shown in FIG. 13, the ramp wave (a3) transmitted from the PWM circuit 310 at the time of activation has a predetermined period (ΔT). The ramp wave (a3) in the present embodiment is a symmetrical ramp wave having a voltage rise time of (1/2) × ΔT and a voltage drop time of (1/2) × ΔT. Further, the reference voltage (e3) transmitted from the PWM circuit 310 at the time of start-up is adjusted in level (voltage) by the level shift circuit 311a, transmitted to the comparator 311b as the shift voltage (b3), and the shift voltage (c3). ) To the comparator 311c.
At this time, the level of the ramp wave (a3) becomes higher than the level of the shift voltage (b3) by adjusting the level shift circuit 311a to step down the shift voltage (b3) as shown in FIG. Make the time gradually longer.
As a result, the operation signal (Vg1) transmitted from the synchronous rectification control circuit 311 (comparator 311b) to the main driver 307 has a predetermined period (ΔT), and the ratio of the Hi signal in the operation signal (Vg1) is Gradually grows.
As shown in FIG. 11, the period from the intermediate point of the on-time of the main switching element 301 (the intermediate point between the start time of the on-time and the end point of the on-time) to the intermediate point of the next on-time is a predetermined cycle. (ΔT) and the ON time is gradually increased (Δt1 ≦ Δt2 ≦ Δt3 ≦ Δt4 ≦ Δt5 ≦ Δt6 ≦...).

また、図１３に示す如く、レベルシフト回路３１１ａがシフト電圧（ｃ３）を段階的に上昇させる調整を行うことにより、シフト電圧（ｃ３）のレベルがランプ波（ａ３）のレベルよりも高くなる時間が徐々に長くなるようにする。
その結果、同期整流制御回路３１１（コンパレータ３１１ｃ）から同期ドライバ３０８に送信される動作信号（Ｖｇ２）は所定の周期（ΔＴ）を有し、かつ、動作信号（Ｖｇ２）に占めるＨｉ信号の割合が大きくなる。
そして、図１１に示す如く、同期スイッチング素子３０２のオン時間の中間点（オン時間開始時点とオン時間の終了時点の中間となる時点）から次のオン時間の中間点までの周期は所定の周期（ΔＴ）を有し、かつ、オン時間が徐々に長くなる（δｔ１≦δｔ２≦δｔ３≦δｔ４≦δｔ５≦・・・）。 Further, as shown in FIG. 13, the level shift circuit 311a performs an adjustment to increase the shift voltage (c3) stepwise, so that the level of the shift voltage (c3) becomes higher than the level of the ramp wave (a3). To gradually increase.
As a result, the operation signal (Vg2) transmitted from the synchronous rectification control circuit 311 (comparator 311c) to the synchronous driver 308 has a predetermined period (ΔT), and the ratio of the Hi signal in the operation signal (Vg2) is growing.
As shown in FIG. 11, the period from the intermediate point of the on-time of the synchronous switching element 302 (the intermediate point between the start time of the on-time and the end point of the on-time) to the intermediate point of the next on-time is a predetermined cycle. (ΔT) and the ON time is gradually increased (δt1 ≦ δt2 ≦ δt3 ≦ δt4 ≦ δt5 ≦...).

本実施例の場合、ランプ波（ａ３）を対称形とし、シフト電圧（ｂ３）およびシフト電圧（ｃ３）を段階的に上昇または降下させることにより、メインスイッチング素子３０１のオン時間の中間点と同期スイッチング素子３０２のオン時間の中間点とが交互かつ等間隔（（１／２）×ΔＴ）に現れるように制御することが可能である。 In the present embodiment, the ramp wave (a3) is symmetrical, and the shift voltage (b3) and the shift voltage (c3) are increased or decreased stepwise to synchronize with the midpoint of the on-time of the main switching element 301. It is possible to control the switching elements 302 so that they appear alternately and at equal intervals ((1/2) × ΔT).

以上の如く、同期整流回路３００は、
直流電流のスイッチングを行うメインスイッチング素子３０１と、
メインスイッチング素子３０１に同期してスイッチングを行う同期スイッチング素子３０２と、
を具備し、
起動時にメインスイッチング素子３０１のオン時間を徐々に長くするとともに、メインスイッチング素子３０１のオフ時間における同期スイッチング素子３０２のオン時間を徐々に長くするものである。
また、同期整流回路３００は、
メインスイッチング素子３０１のオン時間の中間点と同期スイッチング素子３０２のオン時間の中間点とが交互かつ等間隔に現れるように制御するものである。 As described above, the synchronous rectifier circuit 300
A main switching element 301 for switching direct current;
A synchronous switching element 302 that performs switching in synchronization with the main switching element 301;
Comprising
While starting, the ON time of the main switching element 301 is gradually lengthened, and the ON time of the synchronous switching element 302 during the OFF time of the main switching element 301 is gradually lengthened.
The synchronous rectifier circuit 300
Control is performed so that the midpoint of the on-time of the main switching element 301 and the midpoint of the on-time of the synchronous switching element 302 appear alternately and at equal intervals.

このように構成することは、以下の利点を有する。
すなわち、同期整流回路３００は起動時にメインスイッチング素子３０１のオン時間を徐々に長くすることにより、従来の同期整流回路と同様、起動時における過電流の発生（電流の吸い込み）を防止することが可能である。
また、起動時かつメインスイッチング素子３０１のオフ時間において、同期スイッチング素子３０２のオン時間を徐々に長くすることにより、（Ａ）同期整流回路３００の出力電圧が低く、過電流の発生が顕著になり易い「起動時の初期段階」には、同期スイッチング素子３０２のオン時間が短いため、「起動時における過電流の発生を抑制する効果」を減殺することを防止することが可能であるとともに、（Ｂ）同期整流回路３００の出力電圧が定常時に近いレベルまで上昇することにより比較的過電流の発生が起こりにくくなる「起動時の後期段階」には、同期スイッチング素子３０２のオン時間が長くなってくるため、定常時における同期整流回路と同様、同期スイッチング素子３０２の寄生ダイオードを還流電流が通過することに起因する電力損失を低減することが可能である。 This configuration has the following advantages.
That is, the synchronous rectification circuit 300 can prevent the occurrence of overcurrent (suction of current) at the start-up, like the conventional synchronous rectification circuit, by gradually increasing the ON time of the main switching element 301 at the start-up. It is.
Further, by gradually increasing the on-time of the synchronous switching element 302 at the time of start-up and in the off-time of the main switching element 301, (A) the output voltage of the synchronous rectifier circuit 300 is low, and the occurrence of overcurrent becomes significant. In the easy “initial stage at start-up”, since the on-time of the synchronous switching element 302 is short, it is possible to prevent the “effect of suppressing the occurrence of overcurrent at start-up” from being reduced, and ( B) In the “late stage at start-up” in which the output voltage of the synchronous rectifier circuit 300 rises to a level close to the steady state and thus the overcurrent is relatively less likely to occur, the on-time of the synchronous switching element 302 becomes longer. Therefore, similar to the synchronous rectifier circuit in the steady state, the return current passes through the parasitic diode of the synchronous switching element 302. It is possible to reduce the power loss.

また、従来の同期整流回路では、ソフトスタートの開始時には同期スイッチング素子をオフにしておき、ソフトスタートの終了時に同期スイッチング素子を定常時におけるデューティ比でオンにするため、同期スイッチング素子をオンにしたときに出力電圧の変動が大きいという問題があったが、同期整流回路３００は起動開始時から同期スイッチング素子３０２のオン時間を徐々に長くしていくため、ソフトスタートの終了時、すなわち起動時から定常時に移行する時点では既に定常時とほぼ同様のデューティ比で同期スイッチング素子３０２のオン・オフを繰り返しており、定常時に入った時点で出力電圧が大きく変動することが無い。 In the conventional synchronous rectifier circuit, the synchronous switching element is turned off at the start of the soft start, and the synchronous switching element is turned on at the duty ratio in a steady state at the end of the soft start. However, the synchronous rectification circuit 300 gradually increases the on-time of the synchronous switching element 302 from the start of the start, so that the soft start ends, that is, from the start. At the time of transition to the steady state, the synchronous switching element 302 is already turned on and off at the same duty ratio as that of the steady state, and the output voltage does not fluctuate greatly when the steady state is entered.

さらに、従来の同期整流回路では、起動時に同期スイッチング素子を強制的にオフするための回路を別途設ける必要があったが、同期整流回路３００はこのような回路を設ける必要が無く、起動時の制御（ソフトスタートの制御）を行うための回路を同期整流回路３００の一部として構成することが可能であり、省スペース化、省コスト化に寄与する。 Further, in the conventional synchronous rectifier circuit, it is necessary to separately provide a circuit for forcibly turning off the synchronous switching element at the time of start-up. However, the synchronous rectifier circuit 300 does not need to be provided with such a circuit. A circuit for performing control (soft start control) can be configured as a part of the synchronous rectifier circuit 300, which contributes to space saving and cost saving.

本発明に係る同期整流回路の第一実施例を示す図。The figure which shows the 1st Example of the synchronous rectification circuit which concerns on this invention. 本発明に係る同期整流回路の第一実施例の起動時におけるスイッチング動作および出力電流を示す図。The figure which shows the switching operation and output current at the time of starting of the 1st Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第一実施例の制御回路を示す図。The figure which shows the control circuit of the 1st Example of the synchronous rectification circuit which concerns on this invention. 本発明に係る同期整流回路の第一実施例の制御回路の起動時におけるタイムチャートを示す図。The figure which shows the time chart at the time of starting of the control circuit of the 1st Example of the synchronous rectification circuit which concerns on this invention. 本発明に係る同期整流回路の第一実施例のＰＷＭ回路およびレベルシフト回路を示す図。The figure which shows the PWM circuit and level shift circuit of 1st Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第二実施例を示す図。The figure which shows the 2nd Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第二実施例の起動時におけるスイッチング動作および出力電流を示す図。The figure which shows the switching operation and output current at the time of starting of the 2nd Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第二実施例の制御回路を示す図。The figure which shows the control circuit of the 2nd Example of the synchronous rectification circuit which concerns on this invention. 本発明に係る同期整流回路の第二実施例の制御回路の起動時におけるタイムチャートを示す図。The figure which shows the time chart at the time of starting of the control circuit of the 2nd Example of the synchronous rectifier circuit which concerns on this invention. 本発明に係る同期整流回路の第三実施例を示す図。The figure which shows the 3rd Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第三実施例の起動時におけるスイッチング動作および出力電流を示す図。The figure which shows the switching operation and output current at the time of starting of the 3rd Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第三実施例の制御回路を示す図。The figure which shows the control circuit of the 3rd Example of the synchronous rectifier circuit based on this invention. 本発明に係る同期整流回路の第三実施例の制御回路の起動時におけるタイムチャートを示す図。The figure which shows the time chart at the time of starting of the control circuit of the 3rd Example of the synchronous rectification circuit which concerns on this invention. 従来の同期整流回路を示す図。The figure which shows the conventional synchronous rectifier circuit. 従来の同期整流回路におけるスイッチング動作および出力電流を示す図。The figure which shows the switching operation | movement and output current in the conventional synchronous rectifier circuit.

Explanation of symbols

１００同期整流回路（第一実施例）
１０１メインスイッチング素子（メインスイッチング手段）
１０２同期スイッチング素子（同期スイッチング手段） 100 Synchronous rectifier circuit (first embodiment)
101 Main switching element (main switching means)
102 Synchronous switching element (synchronous switching means)

Claims

Main switching means for switching DC current;
Synchronous switching means for switching in synchronization with the main switching means;
Comprising
A synchronous rectifier circuit characterized by gradually increasing the on-time of the main switching means during startup and gradually increasing the on-time of the synchronous switching means during the off-time of the main switching means.

2. The synchronous rectifier circuit according to claim 1, wherein the on-time of the synchronous switching means is started at the start of the off-time of the main switching means.

2. The synchronous rectifier circuit according to claim 1, wherein the on-time of the synchronous switching means is started after a predetermined time has elapsed from the start of the on-time of the main switching means.

2. The synchronous rectifier circuit according to claim 1, wherein control is performed so that an intermediate point of on-time of the main switching unit and an intermediate point of on-time of the synchronous switching unit appear alternately and at equal intervals.

Main switching means for switching DC current;
Synchronous switching means for switching in synchronization with the main switching means;
A synchronous rectification method for a synchronous rectification circuit comprising:
A control method for a synchronous rectifier circuit, wherein the on-time of the main switching means is gradually lengthened at the time of startup, and the on-time of the synchronous switching means is gradually lengthened during the off-time of the main switching means.

6. The method for controlling a synchronous rectifier circuit according to claim 5, wherein the on-time of the synchronous switching means is started at the start of the off-time of the main switching means.

6. The method for controlling a synchronous rectifier circuit according to claim 5, wherein the on-time of the synchronous switching means is started after a predetermined time has elapsed from the start of the on-time of the main switching means.

6. The method of controlling a synchronous rectifier circuit according to claim 5, wherein control is performed so that an intermediate point of on-time of the main switching means and an intermediate point of on-time of the synchronous switching means appear alternately and at equal intervals. .