[go: up one dir, main page]

JP2008042154A - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP2008042154A
JP2008042154A JP2006264172A JP2006264172A JP2008042154A JP 2008042154 A JP2008042154 A JP 2008042154A JP 2006264172 A JP2006264172 A JP 2006264172A JP 2006264172 A JP2006264172 A JP 2006264172A JP 2008042154 A JP2008042154 A JP 2008042154A
Authority
JP
Japan
Prior art keywords
circuit
insulating layer
circuit board
package substrate
reinforcing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006264172A
Other languages
English (en)
Inventor
Shinka Tei
振華 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of JP2008042154A publication Critical patent/JP2008042154A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】
強化版を組み合わせることで薄型基板の強度を高めて、製造工程の要件を満たすパッケージ基盤を提供する。
【解決手段】
回路基板２１０と、強化板２４０と、少なくとも一つの導電溝２５０が配設されたパッケージ基板２００を提供する。前記強化板は、第一の表面２４０ａが前記回路基板に接する形で配置されて前記回路基板の反りを阻止する。前記強化板は、開口内で露出しており前記回路基板の第一接触に対応する開口を有す。さらに、前記導電溝の一端は前記開口内に位置して前記第一接触に電気接続されており、前記導電溝の他端は前記強化板の第二の表面２４０ｂに位置してボンディングパッドを形成している。
【選択図】図２

Description

本出願はパッケージ基板に関し、特に、薄型回路基板の構造強度が高められたパッケージ基板に関する。
近年、電子技術の急速な進歩にともない、ハイテク電子製品が開発されている。良好な性能をもつ、人間指向の電子製品が新時代をもたらし、軽量化、薄型化、短尺化、小型化という時代の要請に応えるべく設計されている。
図１は従来のパッケージ基板の模式図である。パッケージ基板１００の強度を高める目的で、パッケージ基板１００の内部回路は、ガラス繊維とエポキシ樹脂を含有する芯層１１０を有す銅箔基板１２０を用いて作成されている。前記銅箔基板の厚みは、４００−８００μmの範囲内である。銅箔基板の２つの反対面上には望ましい回路層１２２、１２４がパターンエッチング法で形成されている。強度向上や、パッケージ基板１００の強度や担持性の向上のためには、前記銅箔基板１２０の厚みは厚いほうが好適ではあるが、回路層１２２、１２４の電送速度はそれにつれて遅くなる。従って、薄型基板の要件を満たすためには、従来のパッケージ基板１００においては芯層１１０の厚みを薄くして、電気信号送信を加速する必要がある。
しかしながら、薄型基板の厚みを薄くすると、適切な担持性が提供できず平坦性要件が満たされなくなる。特に、高温環境下にて行われるガス抜き工程においては、薄型基板が加熱されると、該薄型基板の反りが顕著になり、製造工程の要件を満たすことが不可能となる。
本発明の一つの目的は、強化板を組み合わせることで薄型基板の強度を高めて、製造工程の要件を満たすパッケージ基板を提供することである。
本発明は、回路基板と、強化板と、少なくとも一つの導電溝を含むパッケージ基板を提供する。前記強化板は、第一の表面が前記回路基板に接する形で配置されて前記回路基板の反りを阻止する。前記強化板は、開口を有し、この開口は、そこに開口内で露出している前記回路基板の第一接触に対応する前記開口を有す。さらに、前記導電溝の一端は前記開口内に位置して前記第一接触に電気接続されており、前記導電溝の他端は前記強化板の第二の表面に位置してボンディングパッドを形成している。
本発明の一実施の形態によると、前記回路基板は芯のない回路基板であり、厚みが６０μｍ未満である絶縁層を有す。前記回路基板はさらに上部回路と、下部回路と、メッキ加工された貫通孔を含む。前記上部回路と前記下部回路は前記絶縁層の２つの反対面上に配置され、前記メッキ加工された貫通孔は前記絶縁層の前記二つの反対面を貫通して前記上部回路と前記下部回路とに電気接続されている。前記回路基板はさらに、上部絶縁層と、下部絶縁層と、複数の導電ビアとを含む。前記上部絶縁層は前記上部回路を被覆し、前記下部絶縁層は前記下部回路を被覆し、前記複数の導電ビアは前記上部絶縁層内と前記下部絶縁層内にそれぞれ形成されて前記上部回路と前記下部回路とを電気接続する。
本発明の上述の実施の形態によると、前記第一接触は前記下部絶縁層と前記強化板との間に配置されており、前記複数の導電ビアは複数の前記第一接触をそれぞれ介して前記導電溝それぞれと電気接続されている。
本発明の一実施の形態によると、前記強化板は絶縁膜と金属板とを含み、前記金属板の全表面は前記絶縁膜で被覆されている。前記金属板は銅、アルミニウム、またはステンレス鋼などの金属からなる。前記絶縁膜はエポキシ樹脂あるいはポリイミドなどの絶縁材からなる。
本発明は、高温下においても反りにくい強化板を使用して薄型回路基板の強度を高める。したがって本発明は薄型回路基板の反りを軽減し、製造工程の要件を満たす。
本発明における、前述、およびその他の目的、特徴、利点の説明の目的で、以下に好適な実施の形態を図面とともに詳述する。
従来のパッケージ基板の概略図である。
本発明の一実施の形態によるパッケージ基板の概略図である。
図２は本発明の一実施の形態によるパッケージ基板の概略図である。該パッケージ基板２００は回路基板２１０を含む。回路基板２１０は薄型基板の回路密度と厚み限度要件を満たし、電気信号の送信を加速する。回路基板２１０は複数の上部接触（第二接触）２０２を有す。この上部接触２０２はチップ２０(破線で示す)上の複数のバンプ２２と対応して接続されており、電気信号を発信する。特に、本発明の内部回路２３０は、素材がガラス繊維ではない絶縁層２２０と、前記絶縁層２２０の二表面に形成された二つの金属層からなる。前記内部回路２３０は、上部回路２３２と下部回路２３４を含む。上部回路２３２と下部回路２３４はお互い、前記絶縁層２２０を貫通する複数のメッキ加工された貫通孔２２２で電気接続されている。絶縁層２２０の厚みは１００μｍ未満であり、５０μｍと６０μｍの間が好ましい。したがって前記回路基板２１０は、ガラス繊維を含んだ図１の従来の芯層１１０よりも薄い。
図２では、回路基板２１０はさらに上部絶縁層２１２と下部絶縁層２１４を有す。上部絶縁層２１２は上部回路２３２を被覆し、下部絶縁層２１４は下部回路２３４を被覆する。上部絶縁層２１２と下部絶縁層２１４は厚みが略５０−６０μｍであり、ビルドアップ工法により多層回路基板２１０として形成されるか、または積層法により積層されて、多層回路基板２１０を形成する。上部回路２３２と下部回路２３４は上部接触２０２または下部接触（第一接触）２０４のうちの対応する方と、各々導電ビア２３６、２３８を通じた電気接続ができる。導電ビア２３６、２３８は各々、上部絶縁層２１２と下部絶縁層２１４に、例えば、金属電気メッキ法や導電バンプ穿刺法などにより形成される。
なお、回路基板２１０は比較的薄く、強度は不十分である。この回路基板２１０の強度を高める目的で、本発明のパッケージ基板２００は、さらに強化板２４０を含み、該強化板２４０は第一の表面２４０ａが回路基板２１０に接する形で配置される。本実施の形態においては、該強化板２４０は回路基板２１０の下方に配置されている。しかしながら別の実施の形態においては、例えば、強化板２４０が回路基板２１０の上方に配置されてもよい。
強化板２４０は、作成された回路基板２１０に積層法により固着されてもよい。これにより、回路基板２１０に必要な強度が与えられ、回路基板２１０の平坦性が高められ、製造工程の要件が満たされる。本実施の形態においては、該強化板２４０は適度な強度をもつ金属板２４２と、該金属板２４２の表面を被覆する絶縁膜２４４を含む。該金属板２４２は、銅、アルミニウム、ステンレス鋼などを例とする金属によりなる。この金属板２４２を使用するほかの目的は、放熱領域の拡大である。放熱領域が拡大すると、パッケージ基板２００の放熱効率が上がり、金属による保護により電磁波干渉が回避される。加えて、絶縁膜２４４は、金属板２４２・回路基板２１０間の接触不良に起因する短絡を防ぐことができる。絶縁層２４４は例えば、エポキシ樹脂やポリイミドなどの絶縁材により形成される。
なお、本発明のパッケージ基板２００に対しては、さらに一以上の導電溝２５０を設けている。各導電溝２５０の一端２５２は開口２４６内に位置して、回路基板２１０の下部接触２０４と電気接続されている。導電溝２５０は以下のように作成される。まず、強化板２４０に対して、少なくとも一つの開口２４６を機械的穿孔法あるいはレーザ穿孔法により形成して、絶縁膜２４４を用いて前記開口２４６の内壁を被覆する。次に、強化板２４０を回路基板２１０に押圧して固着させ、回路基板２１０の下部接触２０４が開口２４６上に対応して露出するようにする。その後、前記開口２４６内と前記強化板の第二の表面２４０ｂ上に、電気メッキ法により金属層を形成する。最後に、前記金属層をパターニングして、望ましい導電溝２５０とする。本実施の形態においては、前記導電溝２５０の他端は強化板２４０の第二の表面２４０ｂ上に位置して、ボンディングパッド２５４を形成している。ボンディングパッド２５４は、そのソルダーレジスト２６０が露出して、強化板２４０の第二の表面２４０ｂを被覆して、はんだ玉２６２（破線で示す）あるいはピン（不図示）に電気接続される。
上述を鑑みると、強化板２４０は耐高温素材でできており、反りにくいので、高温環境下にて行われるガス抜き工程における、回路基板２１０の反りを防ぐことができ、平坦化要件が満たされる。
まとめると本発明では、高温化においても反りにくい強化板を使用して薄型回路基板の強度を高めるので、高温下のガス抜き工程における薄型回路基板の反りが解消され、製造工程の要件が満たされる。さらに、該強化板は大きな放熱領域を有し、放熱効率が高いので、金属による保護効果により電磁波干渉が回避される。
本技術分野の当業者にとっては、本発明の範囲・趣旨を逸脱せずに本発明の構造に対して様々な変形、変更を行うことができることは明白である。前述のことから、後述のクレームとその均等物の範囲内であれば、本発明は様々な変形例、変更例を含むことが意図される。

Claims (11)

  1. パッケージ基板であって、
    回路基板と、
    強化板であって、第一の表面が前記回路基板に接する形で配置されて前記回路基板の反りを阻止し、開口を有し、該開口は、そこに露出する前記回路板の第一接触に対応する、強化板と、
    前記開口内に位置して前記第一接触に電気接続される一端と、前記強化板の第二の表面に位置してボンディングパッドを形成する他端を有す、少なくとも一つの導電溝とを含む、パッケージ基板。
  2. 前記回路基板は厚みが６０μｍ未満である絶縁層を有す、請求項１に記載されたパッケージ基板。
  3. 前記回路基板はさらに上部回路と、下部回路と、メッキ加工された貫通孔を含み、前記上部回路と前記下部回路は前記絶縁層の２つの反対面上に配置され、前記メッキ加工された貫通孔は前記絶縁層の前記二つの反対面を貫通して前記上部回路と前記下部回路とに電気接続されている、請求項２に記載されたパッケージ基板。
  4. 前記回路基板はさらに、上部絶縁層と、下部絶縁層と、複数の導電ビアとを含み、前記上部絶縁層は前記上部回路を被覆し、前記下部絶縁層は前記下部回路を被覆し、前記複数の導電ビアは前記上部絶縁層内と前記下部絶縁層内にそれぞれ形成されて前記上部回路と前記下部回路とを電気接続する、請求項３に記載されたパッケージ基板。
  5. 前記第一接触は前記下部絶縁層と前記強化板との間に配置されており、前記複数の導電ビアは複数の前記第一接触をそれぞれ介して前記導電溝と電気接続されている、請求項４に記載されたパッケージ基板。
  6. 前記回路基板はさらに、前記上部絶縁層の表面に配置され、前記複数の導電ビアを通じて前記上部回路に電気接続された複数の第二接触を含む、請求項４に記載されたパッケージ基板。
  7. 前記強化板は絶縁膜と金属板とを含み、前記金属板の全表面は前記絶縁膜で被覆されている、請求項１に記載されたパッケージ基板。
  8. 前記金属板は銅、アルミニウム、またはステンレス鋼からなる、請求項７に記載されたパッケージ基板。
  9. 前記絶縁膜はエポキシ樹脂あるいはポリイミドからなる、請求項７に記載されたパッケージ基板。
  10. さらに、前記強化板の前記第二の表面に位置する前記導電溝を被覆し、前記ボンディングパッドを露出するソルダーレジストを含む、請求項１に記載されたパッケージ基板。
  11. さらに前記ボンディングパッド上に配設された少なくとも一つのはんだ玉、あるいはピンを含む、請求項１に記載されたパッケージ基板。
JP2006264172A 2006-08-09 2006-09-28 パッケージ基板 Pending JP2008042154A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095129187A TWI308385B (en) 2006-08-09 2006-08-09 Package substrate

Publications (1)

Publication Number Publication Date
JP2008042154A true JP2008042154A (ja) 2008-02-21

Family

ID=39049897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006264172A Pending JP2008042154A (ja) 2006-08-09 2006-09-28 パッケージ基板

Country Status (3)

Country Link
US (1) US7772703B2 (ja)
JP (1) JP2008042154A (ja)
TW (1) TWI308385B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197876A (ja) * 2018-05-07 2019-11-14 恆勁科技股分有限公司Ｐｈｏｅｎｉｘ Ｐｉｏｎｅｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． フリップチップパッケージ基板
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
KR101538573B1 (ko) * 2014-02-05 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN109564913B (zh) * 2016-08-08 2023-06-06 伊文萨思公司 薄封装中的翘曲平衡
TWI739027B (zh) * 2018-08-30 2021-09-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法
TWI738069B (zh) * 2019-09-27 2021-09-01 恆勁科技股份有限公司 覆晶封裝基板及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031738A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2006073777A (ja) * 2004-09-02 2006-03-16 Nec Toppan Circuit Solutions Inc 印刷配線板、その製造方法及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188997A (ja) * 1985-02-18 1986-08-22 オ−ケ−プリント配線株式会社 プリント配線基板およびその製造方法
JP2000003980A (ja) 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
TWI227102B (en) * 2002-03-15 2005-01-21 United Test Ct Inc Fabrication method for circuit carrier
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031738A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2006073777A (ja) * 2004-09-02 2006-03-16 Nec Toppan Circuit Solutions Inc 印刷配線板、その製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197876A (ja) * 2018-05-07 2019-11-14 恆勁科技股分有限公司Ｐｈｏｅｎｉｘ Ｐｉｏｎｅｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． フリップチップパッケージ基板
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
TW200810058A (en) 2008-02-16
US20080036058A1 (en) 2008-02-14
US7772703B2 (en) 2010-08-10
TWI308385B (en) 2009-04-01

Similar Documents

Publication Publication Date Title
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US8704100B2 (en) Heat dissipating substrate and method of manufacturing the same
US10497847B2 (en) Structure and manufacturing method of heat dissipation substrate and package structure and method thereof
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
JP2015005612A (ja) パッケージ基板及びパッケージ基板の製造方法
US9706668B2 (en) Printed circuit board, electronic module and method of manufacturing the same
JP2008042154A (ja) パッケージ基板
JP6409442B2 (ja) パッケージ基板
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2016063130A (ja) プリント配線板および半導体パッケージ
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20110127073A1 (en) Printed circuit board and manufacturing method thereof
US20140174793A1 (en) Printed circuit board and method for manufacturing the same
JP2009016795A (ja) 放熱印刷回路基板及びその製造方法
US20250227857A1 (en) Manufacturing method of circuit carrier
CN100583424C (zh) 封装基板
JP5660462B2 (ja) プリント配線板
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
JP2008091737A (ja) 多層樹脂配線基板
KR102149794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007115809A (ja) 配線基板
JP2017168606A (ja) パッケージ基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329