JP2008041757A - 半導体検査装置および半導体検査方法 - Google Patents
半導体検査装置および半導体検査方法 Download PDFInfo
- Publication number
- JP2008041757A JP2008041757A JP2006211079A JP2006211079A JP2008041757A JP 2008041757 A JP2008041757 A JP 2008041757A JP 2006211079 A JP2006211079 A JP 2006211079A JP 2006211079 A JP2006211079 A JP 2006211079A JP 2008041757 A JP2008041757 A JP 2008041757A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- semiconductor device
- bias voltage
- wiring
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000007689 inspection Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000010894 electron beam technology Methods 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000012545 processing Methods 0.000 claims abstract description 24
- 238000010408 sweeping Methods 0.000 claims abstract description 18
- 238000013500 data storage Methods 0.000 claims abstract description 15
- 230000015556 catabolic process Effects 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 29
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 23
- 239000000523 sample Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】配線や拡散部の欠陥を高精度に検出する。
【解決手段】データ蓄積部10は、半導体装置15に関する配置配線データを蓄えておく。データ処理部11は、データ蓄積部10から読み出した配置配線データに基づいて半導体装置15に対する電子ビームの照射制御情報およびバイアス電圧情報を求めると共に、半導体装置15に電子ビームを照射した際に生ずる基板電流に関するデータを入力して所望の配線等の経路を検査する。バイアス電圧発生部12は、バイアス電圧情報に応じて半導体装置15に対しバイアス電圧を与える。電子ビーム制御部13は、照射制御情報によって電子ビーム掃印部14に対して電子ビームの照射を制御し、電子ビーム掃印部14は、半導体装置15の所望の配線に対して電子ビームを照射する。電流計測部16は、電子ビームの照射によって生じた半導体装置15から流れ出す基板電流を検出する。
【選択図】図1
【解決手段】データ蓄積部10は、半導体装置15に関する配置配線データを蓄えておく。データ処理部11は、データ蓄積部10から読み出した配置配線データに基づいて半導体装置15に対する電子ビームの照射制御情報およびバイアス電圧情報を求めると共に、半導体装置15に電子ビームを照射した際に生ずる基板電流に関するデータを入力して所望の配線等の経路を検査する。バイアス電圧発生部12は、バイアス電圧情報に応じて半導体装置15に対しバイアス電圧を与える。電子ビーム制御部13は、照射制御情報によって電子ビーム掃印部14に対して電子ビームの照射を制御し、電子ビーム掃印部14は、半導体装置15の所望の配線に対して電子ビームを照射する。電流計測部16は、電子ビームの照射によって生じた半導体装置15から流れ出す基板電流を検出する。
【選択図】図1
Description
本発明は、半導体検査装置および半導体検査方法に係り、特に、半導体装置の内部の配線における欠陥を電子ビームの照射によって検査する装置および方法に係る。
近年、半導体装置の微細化、配線の多層化に伴って内部の配線等の接続箇所も微細化され、接続箇所の欠陥を解析する技術がますます重要となってきている。このような欠陥を検査するための様々な技術が知られている。例えば、特許文献1には、製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる半導体装置の欠陥検査方法が開示されている。この方法は、最上面の配線に電子ビームを照射し、配線に吸収された電流が予め所定電圧にバイアスされた基板に吸収されて流れる基板電流を計測することによって、多層配線中のボイドやショート、高抵抗欠陥を検出するものである。
なお、関連する技術として、特許文献2には、半導体装置を構成する絶縁膜の膜質あるいは接合部を評価する半導体評価技術が記載されている。この技術は、電子ビームを半導体装置に当て、当てたタイミングに合わせて基板電流を計測し、基板電流の減少傾向から絶縁膜の膜質あるいは接合部を評価するものである。また、特許文献3には、半導体ウェハ試料の所定2次元領域で荷電粒子ビームを走査する際、試料の平面状表面の電子放出率が1となるように、荷電粒子ビームの加速電圧および試料表面電界の強度を制御する技術が記載されている。さらに、特許文献4には、ウェハ試料の裏面、あるいはその側面に所定の間隔を保って配置された電極と、ウェハ試料の裏面と電極との間に生じた容量を検出する手段とを備えることで、試料内を移動する電荷を試料裏面や試料側面に構成する容量成分で蓄積し、この容量成分を、ミラー積分回路で積分後計測する等の手段によって測定する技術が記載されている。またさらに、特許文献5には、半導体基板と下層配線との間に形成された絶縁膜に、これら半導体基板と下層配線とを電気的に接続する電流経路を形成し、ビアを形成する過程で下層配線に電子ビームを照射することにより、基板電流を有効に誘起させて、多層配線間を接続するビアの形成状態を半導体製造工程の途中段階で精密に評価する技術が記載されている。
ところで特許文献1の方法では、表面層の配線から基板に至る経路に枝分かれがある場合、基板に流れ込む経路が複数になるため、欠陥箇所を一つに絞り込むことができない。したがって、最表面の配線が基板に至るまでは電気的に独立しているような特別な構造の半導体装置に限って欠陥の検出が可能となるため、適用できる範囲が極めて狭くなってしまう。また、この技術では、TEG(Test Element Group)や実半導体装置の作成プロセスの評価に重きが置かれているため、実半導体装置が完成した後、すなわち半導体装置保護用のパッシベーション膜が塗布された後では、配線内部の欠陥を解析することが困難である。
本発明の1つのアスペクトに係る半導体検査装置は、検査対象となる半導体装置に関する配置配線データを蓄えるデータ蓄積部と、データ蓄積部から読み出した配置配線データに基づいて半導体装置に対する電子ビームの照射制御情報およびバイアス電圧情報を求めると共に、半導体装置に電子ビームを照射した際に生ずる半導体装置の基板電流に関するデータを入力して所望の配線を検査するデータ処理部と、バイアス電圧情報に応じて半導体装置に対しバイアス電圧を与えるバイアス電圧発生部と、照射制御情報によって電子ビーム掃印部に対して電子ビームの照射を制御する電子ビーム制御部と、電子ビーム制御部の制御によって所望の配線に対して電子ビームを照射する電子ビーム掃印部と、電子ビームの照射によって生じた半導体装置から流れ出す基板電流を検出する電流計測部と、を備える。
本発明の1つのアスペクトに係る半導体検査方法は、検査対象となる半導体装置の所望の配線に対して電子ビームを照射して該半導体装置から流れ出す基板電流を検出する半導体検査装置によって該半導体装置を検査する方法であって、半導体装置に関する配置配線データを読み込むステップと、配置配線データを元に所望の配線に枝分かれが存在するか否かを判断するステップと、判断結果に応じてバイアス電圧を半導体装置に対して与えるステップと、所望の配線に電子ビームを照射するステップと、電子ビームの照射によって生じた半導体装置から流れ出す基板電流を検出するステップと、を含む。
本発明によれば、配置配線データを元に電流経路を特定して基板電流を検出するので、配線や拡散部における欠陥を高精度に検出することができる。
本発明の実施形態に係る半導体検査装置は、データ蓄積部(図1の10)とデータ処理部(図1の11)とバイアス電圧発生部(図1の12)と電子ビーム制御部(図1の13)と電子ビーム掃印部(図1の14)と電流計測部(図1の16)とを備える。データ蓄積部は、検査対象となる半導体装置(図1の15)に関する配置配線データを蓄えておく。ここで、配置配線データとは、CADシステムによって作成され、基本素子を基板にレイアウトして基本素子間を配線するための情報を与えるデータである。データ処理部は、データ蓄積部から読み出した配置配線データに基づいて半導体装置に対する電子ビームの照射制御情報およびバイアス電圧情報を求める。バイアス電圧発生部は、バイアス電圧情報に応じて半導体装置に対しバイアス電圧を与える。電子ビーム制御部は、照射制御情報によって電子ビーム掃印部に対して電子ビームの照射を制御する。電子ビーム掃印部は、電子ビーム制御部の制御によって加速電圧を調整して半導体装置の所望の配線に対して電子ビームを照射する。電流計測部は、電子ビームの照射によって生じた半導体装置から流れ出す基板電流を検出する。データ処理部は、基板電流に関するデータを入力して所望の配線等の経路を検査する。
ここで、データ処理部は、所望の配線に係る電流経路に枝分かれがあるか否かを配置配線データを元に判断し、判断結果に応じてバイアス電圧情報を設定する。このバイアス電圧情報は、半導体装置の拡散層と基板とからなるpn接合における逆方向の降伏電圧以上の電圧とするか、または半導体装置の順方向pn接合電圧よりも高く、かつ半導体装置のpn接合の逆方向の降伏電圧よりも低い電圧とするかを定める情報である。また、バイアス電圧を半導体装置に対して与えて電子ビームを照射するのに先立ち、表面側から半導体装置の研磨を行ったり、所望の配線に係る経路におけるコンタクト等の接続部をFIB(focused ion beam)によって切断したりするようにしてもよい。このようなバイアス電圧の設定、半導体装置の研磨、接続部に対するFIB等を行うことで、検査対象となる所望の配線に関して電流経路が基板に至るまで枝分かれすることが無くなって電流経路が特定される。したがって、検査対象となる所望の配線において、どの経路に欠陥が存在するかを高精度で同定することが可能となる。以下、実施例に即し、図面を参照して詳細に説明する。
図1は、本発明の第1の実施例に係る半導体検査装置の構成を示すブロック図である。図1において、半導体検査装置は、データ蓄積部10とデータ処理部11とバイアス電圧発生部12と電子ビーム制御部13と電子ビーム掃印部14と電流計測部16とを備え、半導体装置15の配線部分の検査を行う。データ蓄積部10は、ハードディスク等の記憶装置で構成され、予め検査対象となる半導体装置15に関する配置配線データを蓄えておく。データ処理部11は、データ蓄積部10から読み出した配置配線データに基づいて半導体装置15に対する電子ビームの照射制御情報およびバイアス電圧情報を求める。バイアス電圧発生部12は、データ処理部11からのバイアス電圧情報に応じて半導体装置15に対しバイアス電圧を与える。電子ビーム制御部13は、データ処理部11からの照射制御情報によって電子ビーム掃印部14に対して電子ビームの照射を制御する。電子ビーム掃印部14は、電子ビーム制御部13の制御によって加速電圧を調整して半導体装置15の所望の配線に対して電子ビームを照射する。電流計測部16は、電子ビームの照射によって生じた半導体装置15から流れ出す基板電流を検出する。データ処理部11は、半導体装置15の基板電流に関するデータを電流計測部16から入力し、このデータを元に配線中の、例えばビアやコンタクトのボイドやショート、高抵抗箇所等の欠陥を検出する。
次に、以上のような構成の半導体検査装置の動作について説明する。図2は、本発明の第1の実施例に係る半導体検査装置の動作を示すフローチャートである。ステップS11において、データ処理部11は、検査対象となる半導体装置15の配置配線データをデータ蓄積部10から読み出す。
ステップS12において、データ処理部11は、読み出した配置配線データを元に検査対象の配線に枝分かれが在るか否かを判断し、枝分かれが在る場合、ステップS13に進み、枝分かれがない場合、ステップS15に進む。
ステップS13において、データ処理部11は、配置配線データを参照し、半導体装置15に対して与えるバイアス電圧を変更することで検査対象の配線に実効的に枝分かれがない状態と見なせるか否かを判断する。この判断結果を元に、バイアス電圧を、pn接合における逆方向の降伏電圧以上の電圧とするか、または順方向のpn接合電圧よりも高く、かつpn接合の逆方向の降伏電圧よりも低い電圧とするかを定める。なお、このバイアス電圧の発生には、電子ビーム照射に起因する電子の吸収による電位の低下分を含んでいるので、必ずしも装置グランドから計った電位を意味するものではない。
ステップS13において、バイアス電圧を変更することでは、検査対象の配線に枝分かれがなくならない場合、ステップS14において、枝分かれがないとされる状態になるまで、半導体装置15を表面側から研磨する。あるいは、検査対象の配線に係るコンタクト等の接続部をFIB(focused ion beam)によって切断する。
ステップS15において、検査対象の配線が実効的に枝分かれがない状態とされるようなバイアス電圧を設定して半導体装置15に与える。これによって、電子ビームを照射した際に半導体装置15に流れる電流の経路が特定されることとなる。
ステップS16において、電子ビーム制御部13は、検査対象の配線に対して到達可能な電子ビームが照射されるように電子ビームの強度を設定し、電子ビーム掃印部14は、半導体装置15に電子ビームを照射する。
ステップS17において、電流計測部16は、電子ビームの照射によって生じた半導体装置15から流れ出す基板電流を検出する。
ステップS18において、データ処理部11は、基板電流に関するデータを入力し、このデータを元に配線における欠陥を検査する。すなわち、基板電流の値が所定の値より小さい場合に電流経路中に欠陥が存在するものと判断する。あるいは、前もって調べてある良品のデータと比較し、有意に小さい電流値であった場合に電流経路中に欠陥が存在するものと判断する。
ステップS19において、他に検査対象となる配線が存在するのであれば、ステップS11に戻り、検査を継続する。
次に、以上のステップS13、S14における半導体装置15における検査対象の配線の選択方法について説明する。図3は、検査対象の配線を含む半導体装置の断面図である。半導体装置15は、表面の配線20aと、その下層の配線20bと、p基板24と、p基板24の裏面の電極26とを備える。また、p基板24にはnウェル23を形成し、nウェル23内にp+拡散層22a、22bを形成し、ゲート電極27aと共にpMOSトランジスタ31を構成する。また、p基板24内には、n+拡散層25a、25bを形成し、ゲート電極27bと共にnMOSトランジスタ32を構成する。ここで、配線20aは、ビア21aを介して配線20bと接続され、配線20bは、コンタクト21bを介してp+拡散層22aと接続される。また、配線20bは、コンタクト21cを介してn+拡散層25aと接続される。
このような構造の半導体装置15において、今、電子ビーム掃印部14によって、配線20aに電子ビームを照射して吸収させる。この時、電子ビームの加速電圧を調整し、2次電子放出率が1を下回り、電子ビームの吸収量の方が2次電子の放出量よりも多くなるようにして電子ビームの吸収量が勝るようにすると共に、電子ビームが直接p基板24に達するほどの加速電圧には上げないようにする。電子ビームがp基板24に直接達してしまうと、配線の欠陥に関連しない基板電流が流れてしまい、精度良い検査結果を得ることができない。そこで、電子ビームがp基板24に直接達することを防ぐため加速電圧を制限する。
また、バイアス電圧発生部12は、p基板24とn+拡散層25aとで構成されるpn接合の順方向のpn接合電圧よりも高く、かつnウェル23とp+拡散層22aとで構成されるpn接合の逆方向の降伏電圧よりも低い電圧となるバイアス電圧を半導体装置15に与える。このようなバイアス電圧を与えることで、電子ビームの照射によって配線20aに吸収された電流I1は、ビア21a、配線20b、コンタクト21c、n+拡散層25a、p基板24、電極26、バイアス電圧発生部12を介して電流計測部16に流れる。一方、nウェル23とp+拡散層22aとで構成されるpn接合は、逆バイアスとなって電流が流れることがない。したがって、例えばコンタクト21cとn+拡散層25aとの間に空洞(ボイド)などの欠陥A1が存在するような場合に、電流I1の値が極めて小さくなって、電流I1の経路に欠陥が存在することを識別することができる。
一方、コンタクト21bとp+拡散層22aを通る経路の検査を行いたい場合には、nウェル23とp+拡散層22aとで構成されるpn接合の逆方向の降伏電圧よりも高い電圧となるバイアス電圧を半導体装置15に与える必要がある。この場合、図4に示すように電子ビームの照射によって配線20aに吸収された電流は、配線20bにおいて電流I1a(配線20b、コンタクト21c、n+拡散層25a、p基板24経由)と電流I2(配線20b、コンタクト21b、p+拡散層22a、nウェル23、p基板24経由)とに枝分かれして流れる。したがって、例えばコンタクト21bとp+拡散層22aとの間に空洞(ボイド)などの欠陥A2が存在するような場合、基板電流として電流I1aが流れてしまい、精度の良い基板電流の検出が難しくなる。
このような場合には、コンタクト21cをFIB等で切断して、電流I1aを遮断し、電流経路の枝分かれを存在させないようにして経路を特定することができる。あるいは、図5に示すように半導体装置15を位置Dまで研磨し、配線20bが存在しなくなった(枝分かれの無くなった)半導体装置15aに対し、電子ビームをコンタクト21bに照射することで、欠陥A2の存在の有無を検出することが可能となる。なお、予め故障診断手法等によって故障発生素子等を絞込んでおいて、研磨やFIB等を半導体装置に施すようにしてもよい。
一般に回路内の各素子の出力部は1つであり、後段への接続を遮断する加工(研磨やFIB切断)によって、この出力部を起点として基板へのユニークな電路(経路)を特定することができる。そして、この経路中に欠陥がある場合、基板電流が良品から想定される値と異なることで欠陥を検出することができる。このような検出方法では、基板を一つのプローブとして用いることができるので、半導体デバイス表面に大きな面積を要するパッドを形成することが不要である。
本発明の第2の実施例に係る半導体検査装置の構成は、図1と同等である。ただし、電子ビーム掃印部14は、図6に示すように、パルス幅T0の繰り返しパルスとなる電子ビームを照射する。このパルス状の電子ビームによって表面配線に供給される電荷量は、凡そ電子ビームの印加時間内での電子ビーム量から2次電子放出量を差し引いた量になる。この電荷量が基板に流れる場合の電流は、流れる経路における抵抗値に依存している。正常な配線を有する経路のように抵抗値が小さい場合、図6に示すように、立ち上がりおよび立下りが急なピークを持つ電流の時間特性となる。一方、断線ではないが高抵抗となる欠陥を持つ経路である場合、図6に示すように、立ち上がりおよび立下りの特性が正常部のそれに比べて緩やかであって、ピーク値の高さが低くなる波形である電流I3が経路を流れる。
図7は、第2の実施例における検査対象の配線を含む半導体装置の断面図である。図7において、図5と同じ符号は、同一物を表し、その説明を省略する。図7に示す半導体装置15bでは、コンタクト21cとn+拡散層25aとの間に薄い絶縁膜Bが生じて、高抵抗となる欠陥を呈している。この場合、電子ビーム掃印部14によってコンタクト21cに照射されたパルス状の電子ビームによって、図6に示すような波形の電流I3が、コンタクト21c、n+拡散層25a、p基板24、電極26、バイアス電圧発生部12を介して電流計測部16に流れることとなる。
以上のように正常であっても欠陥があっても、全体としての電荷の移動量は、同じであるが、時間T1内のみの電流量を比較することで高抵抗部分の存在を特定することが可能となる。なお、本実施例においても、基板に印加するバイアス電圧は、pn接合の順方向バイアス電圧よりも高い電圧とする。
このように本実施例によれば、特に、完全な断線ではない高抵抗欠陥の検出感度を高めることができる。
図8は、本発明の第3の実施例に係る半導体検査装置の構成を示すブロック図である。図8において、図1と同一の符号は、同一物を示し、その説明を省略する。図8に示す半導体検査装置は、図1の半導体検査装置に対して、光ビーム制御部17と、光ビーム制御部17によって制御され、検査対象となる配線に係る経路に対して光ビームを照射する光ビーム掃印部18が追加される。また、データ処理部11aは、図1のデータ処理部11に対して、光ビーム制御部17の制御機能が追加され、データ蓄積部10から読み出した配置配線データに基づいて半導体装置15に対する光ビームの照射制御情報を求め、照射制御情報を光ビーム制御部17に与える。
図9は、本発明の第3の実施例に係る半導体検査装置の動作を示すフローチャートである。図9において、図2と同一の符号のステップは、同一の処理を行い、その説明を省略する。図9では、図2に対し、ステップS20が、ステップS16の次に挿入される。ステップS20において、光ビーム掃印部18は、光ビーム制御部17によって制御され、検査対象となる配線に係る経路に対して光ビームのスポットを掃引する。
次に、電子ビームの注入の他に光ビームのスポット掃引を追加した場合の電流経路について説明する。図10は、本発明の第3の実施例における検査対象の配線を含む半導体装置の断面図である。図10の半導体装置15cにおいて、図3と同一の符号は、同一物を示し、その説明を省略する。ここでは、電子ビーム掃印部14による電子ビームを掃引せず、配線20a上の1箇所に固定して照射する。
電子ビームを照射した箇所から基板に電流I4が流れる経路を光ビームによって掃引した場合、例えば配線20a上にボイド等の欠陥A3が存在すれば、欠陥の存在する部分の温度上昇が他の場所の温度上昇よりも高くなる。したがって、電流I4の流れが一時的に妨げられて電流値が小さくなる。これは、OBIRCH(Optical Beam Induced Resistance Change:光ビーム加熱抵抗変化検出法)効果として知られるものである。このOBIRCH効果を利用することで、配線上の欠陥の存在する位置を特定することができる。
10 データ蓄積部
11、11a データ処理部
12 バイアス電圧発生部
13 電子ビーム制御部
14 電子ビーム掃印部
15、15a、15b、15c 半導体装置
16 電流計測部
17 光ビーム制御部
18 光ビーム掃印部
20a、20b 配線
21a ビア
21b、21c コンタクト
22a、22b p+拡散層
23 nウェル
24 p基板
25a、25b n+拡散層
26 電極
27a、27b ゲート電極
31 pMOSトランジスタ
32 nMOSトランジスタ
A1、A2、A3 欠陥
B 絶縁膜
D 位置
11、11a データ処理部
12 バイアス電圧発生部
13 電子ビーム制御部
14 電子ビーム掃印部
15、15a、15b、15c 半導体装置
16 電流計測部
17 光ビーム制御部
18 光ビーム掃印部
20a、20b 配線
21a ビア
21b、21c コンタクト
22a、22b p+拡散層
23 nウェル
24 p基板
25a、25b n+拡散層
26 電極
27a、27b ゲート電極
31 pMOSトランジスタ
32 nMOSトランジスタ
A1、A2、A3 欠陥
B 絶縁膜
D 位置
Claims (11)
- 検査対象となる半導体装置に関する配置配線データを蓄えるデータ蓄積部と、
前記データ蓄積部から読み出した配置配線データに基づいて前記半導体装置に対する電子ビームの照射制御情報およびバイアス電圧情報を求めると共に、前記半導体装置に電子ビームを照射した際に生ずる前記半導体装置の基板電流に関するデータを入力して所望の配線を検査するデータ処理部と、
前記バイアス電圧情報に応じて前記半導体装置に対しバイアス電圧を与えるバイアス電圧発生部と、
前記照射制御情報によって電子ビーム掃印部に対して電子ビームの照射を制御する電子ビーム制御部と、
電子ビーム制御部の制御によって前記所望の配線に対して電子ビームを照射する電子ビーム掃印部と、
前記電子ビームの照射によって生じた前記半導体装置から流れ出す基板電流を検出する電流計測部と、
を備えることを特徴とする半導体検査装置。 - 前記データ処理部は、前記所望の配線に枝分かれがあるか否かを前記配置配線データを元に判断し、判断結果に応じて前記バイアス電圧情報を設定することを特徴とする請求項1記載の半導体検査装置。
- 前記バイアス電圧情報は、前記半導体装置のpn接合における逆方向の降伏電圧以上の電圧とするか、または前記半導体装置の順方向pn接合電圧よりも高く、かつ前記半導体装置のpn接合の逆方向の降伏電圧よりも低い電圧とするかを定める情報であることを特徴とする請求項1または2記載の半導体検査装置。
- 前記電子ビーム制御部は、前記電子ビーム掃印部に対してパルス状の電子ビームを照射するように制御し、前記電流計測部は、前記パルス状の電子ビームに同期した所定期間において流れる前記基板電流を検出することを特徴とする請求項1〜3のいずれか一に記載の半導体検査装置。
- 前記データ処理部によって制御され、前記所望の配線に係る経路に対して光ビームを照射する光ビーム掃印部をさらに備え、
前記データ処理部は、前記配置配線データに基づいて前記光ビームの照射位置を設定することを特徴とする請求項1〜4のいずれか一に記載の半導体検査装置。 - 検査対象となる半導体装置の所望の配線に対して電子ビームを照射して該半導体装置から流れ出す基板電流を検出する半導体検査装置によって該半導体装置を検査する方法であって、
前記半導体装置に関する配置配線データを読み込むステップと、
前記配置配線データを元に前記所望の配線に枝分かれが存在するか否かを判断するステップと、
前記判断結果に応じてバイアス電圧を前記半導体装置に対して与えるステップと、
前記所望の配線に電子ビームを照射するステップと、
前記電子ビームの照射によって生じた前記半導体装置から流れ出す基板電流を検出するステップと、
を含むことを特徴とする半導体検査方法。 - 前記バイアス電圧を半導体装置に対して与えるステップにおいて、前記判断結果に応じてバイアス電圧を、前記半導体装置のpn接合における逆方向の降伏電圧以上とするか、または、前記半導体装置の順方向pn接合電圧よりも高く、かつ前記半導体装置のpn接合の逆方向の降伏電圧よりも低い電圧とすることを特徴とする請求項6記載の半導体検査方法。
- 前記バイアス電圧を前記半導体装置に対して与えるステップの前に、表面側から前記半導体装置の研磨を行うステップをさらに含むことを特徴とする請求項6または7記載の半導体検査方法。
- 前記バイアス電圧を前記半導体装置に対して与えるステップの前に、前記所望の配線に係る経路における接続部をFIB(focused ion beam)によって切断するステップをさらに含むことを特徴とする請求項6または7記載の半導体検査方法。
- 前記所望の配線に電子ビームを照射するステップにおいて、パルス状の電子ビームを照射し、
前記基板電流を検出するステップにおいて、前記パルス状の電子ビームに同期した所定期間において流れる前記基板電流を検出することを特徴とする請求項6記載の半導体検査方法。 - 前記所望の配線に電子ビームを照射するステップと前記基板電流を検出するステップとの間に、前記所望の配線に係る経路に対して光ビームを照射するステップをさらに含むことを特徴とする請求項6記載の半導体検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006211079A JP2008041757A (ja) | 2006-08-02 | 2006-08-02 | 半導体検査装置および半導体検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006211079A JP2008041757A (ja) | 2006-08-02 | 2006-08-02 | 半導体検査装置および半導体検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008041757A true JP2008041757A (ja) | 2008-02-21 |
Family
ID=39176472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006211079A Withdrawn JP2008041757A (ja) | 2006-08-02 | 2006-08-02 | 半導体検査装置および半導体検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008041757A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010098026A1 (ja) | 2009-02-25 | 2010-09-02 | 日本電気株式会社 | キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 |
JP2011185633A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 電子部品の検査方法及び検査装置 |
WO2020003458A1 (ja) * | 2018-06-28 | 2020-01-02 | 株式会社日立ハイテクノロジーズ | 半導体検査装置 |
-
2006
- 2006-08-02 JP JP2006211079A patent/JP2008041757A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010098026A1 (ja) | 2009-02-25 | 2010-09-02 | 日本電気株式会社 | キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 |
US8621730B2 (en) | 2009-02-25 | 2014-01-07 | Nec Corporation | Capacitor producing method for producing thin-film capacitors eliminating defects |
JP2011185633A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 電子部品の検査方法及び検査装置 |
WO2020003458A1 (ja) * | 2018-06-28 | 2020-01-02 | 株式会社日立ハイテクノロジーズ | 半導体検査装置 |
JPWO2020003458A1 (ja) * | 2018-06-28 | 2021-07-08 | 株式会社日立ハイテク | 半導体検査装置 |
JP7159312B2 (ja) | 2018-06-28 | 2022-10-24 | 株式会社日立ハイテク | 半導体検査装置 |
US11719746B2 (en) | 2018-06-28 | 2023-08-08 | Hitachi High-Tech Corporation | Semiconductor inspection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6780660B2 (en) | System for testing electronic devices | |
US7902849B2 (en) | Apparatus and method for test structure inspection | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
KR100402044B1 (ko) | 비파괴 검사 방법 | |
US20110012613A1 (en) | Failure Detection Method and Failure Detection Apparatus | |
TW201704766A (zh) | 加熱粒子束以識別缺陷 | |
JP4891036B2 (ja) | 半導体装置の製造方法および半導体検査装置 | |
JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
JP4606443B2 (ja) | 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置 | |
JP4898139B2 (ja) | プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法 | |
JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
CN109216220B (zh) | 半导体器件的缺陷结构定位方法 | |
CN113506757A (zh) | 一种互连线接触高阻位置的测试方法 | |
CA2425609C (en) | Method for locating defects and measuring resistance in a test structure | |
JP2005032760A (ja) | 半導体装置の欠陥検査方法 | |
US8907691B2 (en) | Integrated circuit thermally induced noise analysis | |
JP5296751B2 (ja) | 試料検査装置及び吸収電流像の作成方法 | |
JP2000068345A (ja) | 半導体装置のコンタクト開口検査方法 | |
JP2004327858A (ja) | 半導体装置の検査方法および検査装置 | |
JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
JP4901154B2 (ja) | 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法 | |
KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
JP2814953B2 (ja) | 故障モードの特定方法 | |
JP2012138456A (ja) | 配線構造、半導体装置及び不良箇所特定方法 | |
JP2008286658A (ja) | 半導体検査装置及びそれを用いた半導体検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |