[go: up one dir, main page]

JP2008039794A - Electro-optical device substrate, electro-optical device, and electronic apparatus - Google Patents

Electro-optical device substrate, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP2008039794A
JP2008039794A JP2006209504A JP2006209504A JP2008039794A JP 2008039794 A JP2008039794 A JP 2008039794A JP 2006209504 A JP2006209504 A JP 2006209504A JP 2006209504 A JP2006209504 A JP 2006209504A JP 2008039794 A JP2008039794 A JP 2008039794A
Authority
JP
Japan
Prior art keywords
pixel
region
electrode
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006209504A
Other languages
Japanese (ja)
Inventor
Tatsuya Ishii
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006209504A priority Critical patent/JP2008039794A/en
Publication of JP2008039794A publication Critical patent/JP2008039794A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】電気光学装置において高品質な表示を行う。
【解決手段】画素毎の開口領域に形成され、該開口領域を互いに隔てる非開口領域に延在する第2部分9abを有する画素電極9aと、非開口領域に形成され、画素電極9aと接続された下部容量電極71と、X方向に沿って延びる非開口領域D1にX方向に沿って形成され、下部容量電極71より上層側に配置された容量線300と、容量線300より上層側であって画素電極9aより下層側に配置され、下部容量電極71とコンタクトホール84を介して接続されると共に第2部分9abとコンタクトホール85を介して接続された中継層93とを備える。更に、コンタクトホール84及び85は、非開口領域D1において、互いに重ならないようにY方向にずれて配置され、容量線300は、コンタクトホール84を避けるように切り欠かれてなる凹部310を有する。
【選択図】図6
High-quality display is performed in an electro-optical device.
A pixel electrode 9a having a second portion 9ab formed in an opening region for each pixel and extending to a non-opening region separating the opening regions from each other, and formed in the non-opening region and connected to the pixel electrode 9a. The lower capacitor electrode 71, the capacitor line 300 formed along the X direction in the non-opening region D1 extending along the X direction, and disposed on the upper layer side of the lower capacitor electrode 71, and the upper layer side of the capacitor line 300. And a relay layer 93 connected to the lower capacitor electrode 71 through the contact hole 84 and connected to the second portion 9ab through the contact hole 85. Further, the contact holes 84 and 85 are arranged so as to be shifted in the Y direction so as not to overlap each other in the non-opening region D1, and the capacitor line 300 has a recess 310 that is cut away so as to avoid the contact hole 84.
[Selection] Figure 6

Description

本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to an electro-optical device substrate used in an electro-optical device such as a liquid crystal device, an electro-optical device including the electro-optical device substrate, and a liquid crystal projector including the electro-optical device. The present invention relates to the technical field of electronic equipment.

この種の電気光学装置の一例である液晶装置では、例えば特許文献1に開示されているように、画素部において保持された画像信号がリークすることを防ぐために、画素電極及び対向電極間の液晶容量に対して電気的に並列に保持容量が付加される。このような保持容量は、液晶装置の表示領域を構成する複数の画素の各々における開口領域を例えば矩形状に規定する非開口領域に配置され、画素電極は開口領域に配置される。そして、基板上の各画素で、平面的に見て画素電極及び保持容量が非開口領域で相互に重なるように、画素電極における開口領域に形成された部分を非開口領域の保持容量上まで延在させ、非開口領域において画素電極及び保持容量をコンタクトホールを介して相互に電気的に接続する。   In a liquid crystal device which is an example of this type of electro-optical device, for example, as disclosed in Patent Document 1, in order to prevent an image signal held in a pixel portion from leaking, a liquid crystal between a pixel electrode and a counter electrode is used. A storage capacitor is added electrically in parallel with the capacitor. Such a storage capacitor is disposed in a non-opening region that defines an opening region in each of a plurality of pixels constituting the display region of the liquid crystal device, for example, in a rectangular shape, and the pixel electrode is disposed in the opening region. Then, in each pixel on the substrate, the portion formed in the opening area of the pixel electrode extends to the holding capacity of the non-opening area so that the pixel electrode and the holding capacity overlap each other in the non-opening area when seen in a plan view. The pixel electrode and the storage capacitor are electrically connected to each other through the contact hole in the non-opening region.

ここで、装置を高精細化しつつ各画素で高開口率を確保するために、非開口領域における配線の配線幅の狭小化及び電子素子のサイズの小型化を行う場合、以下のような製造プロセス上の煩雑さを回避するために、非開口領域の一部を開口領域に対して凸状に張り出させて張り出し部分を形成し、この張り出し部分に上記コンタクトホールが配置される。例えば、非開口領域が、相互に隣接する画素間に設けられた配線及び保持容量等によって規定される場合、配線等の幅を狭め、これに併せてコンタクトホールのサイズを小さくすると、例えばコンタクトホール開孔のために用いられるマスクの位置合わせに係るマージンを確保することが困難となる等、製造工程が煩雑となるおそれがある。   Here, in order to secure a high aperture ratio in each pixel while increasing the definition of the device, the following manufacturing process is performed when the wiring width of the wiring in the non-opening region is reduced and the size of the electronic element is reduced. In order to avoid the above complexity, a part of the non-opening region is projected in a convex shape with respect to the opening region to form an overhanging portion, and the contact hole is arranged in the overhanging portion. For example, when the non-opening region is defined by a wiring and a storage capacitor provided between adjacent pixels, if the width of the wiring or the like is reduced and the size of the contact hole is reduced accordingly, for example, the contact hole There is a possibility that the manufacturing process becomes complicated, for example, it becomes difficult to secure a margin for alignment of a mask used for opening.

特開2005−301306号公報JP 2005-301306 A

しかしながら、上述したようなコンタクトホールの構成によれば、非開口領域の一部が、コンタクトホールの配置を確保するためだけに形成されるため、各画素で開口領域の大きさが制約され、開口率の低下を招き、画像表示の品質が劣化してしまうという技術的問題点がある。   However, according to the configuration of the contact hole as described above, a part of the non-opening region is formed only for securing the arrangement of the contact hole. There is a technical problem that the image display quality is degraded due to a decrease in the rate.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、開口率を高めることが可能な電気光学装置に用いられる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びに電子機器を提供することを課題とする。   Accordingly, the present invention has been made in view of the above problems and the like. For example, an electro-optical device such as a liquid crystal device driven by an active matrix method, which can increase the aperture ratio. It is an object of the present invention to provide a substrate for an electro-optical device, an electro-optical device including the electro-optical device substrate, and an electronic apparatus.

本発明の電気光学装置用基板は上記課題を解決するために、基板と、前記基板上の表示領域を構成する複数の画素の各々の開口領域に形成されると共に該開口領域を互いに隔てる非開口領域の一部に延在する延在部を有する画素電極と、前記非開口領域に形成されると共に前記画素電極と電気的に接続され、蓄積容量を構成する画素電位側電極と、前記非開口領域のうち前記表示領域の第1の方向に沿って延びる第1領域に、前記第1の方向に沿って形成されると共に前記画素電位側電極より誘電体膜を介して上層側に配置され、前記蓄積容量を構成する固定電位側電極を含む容量線と、前記容量線より上層側であって前記画素電極より下層側に配置され、前記画素電位側電極と第1コンタクトホールを介して電気的に接続されると共に前記延在部と第2コンタクトホールを介して電気的に接続された導電膜とを備え、前記第1及び第2コンタクトホールは、前記第1領域において、前記基板上で平面的に見て互いに重ならないように前記第1の方向に交わる第2の方向にずれて配置され、前記容量線は、前記基板上で平面的に見て前記第1コンタクトホールを避けるように切り欠かれてなる凹部を有する。   In order to solve the above problems, a substrate for an electro-optical device according to the present invention is formed in an opening region of each of a plurality of pixels constituting a display region on the substrate and the substrate, and the opening region is separated from each other. A pixel electrode having an extending portion extending in a part of the region; a pixel potential side electrode which is formed in the non-opening region and is electrically connected to the pixel electrode to form a storage capacitor; and the non-opening The first region extending along the first direction of the display region in the region is formed along the first direction and disposed on the upper layer side through the dielectric film from the pixel potential side electrode, A capacitor line including a fixed potential side electrode constituting the storage capacitor; and disposed on the upper layer side of the capacitor line and on the lower layer side of the pixel electrode, and electrically connected via the pixel potential side electrode and the first contact hole And connected to the And a conductive film electrically connected via a second contact hole, wherein the first and second contact holes do not overlap with each other when viewed in plan on the substrate in the first region. As described above, the capacitor line has a recess formed by being cut out so as to avoid the first contact hole when viewed in plan on the substrate. .

本発明の電気光学装置用基板では、表示領域には、例えば互いに交差して延びる複数のデータ線及び複数の走査線が形成され、これらデータ線及び走査線の交差に対応して複数の画素が設けられる。即ち、複数の画素は、例えば、表示領域の第1の方向(即ち、例えば走査線が延びる方向或いはX方向)及びこれに交差する第2の方向(即ち、例えばデータ線が延びる方向或いはY方向)の各々に沿ってマトリクス状に配列される。複数の画素の各々の開口領域には画素電極が形成される。各画素電極は、これに電気的に接続された画素スイッチング素子を介してデータ線及び走査線に電気的に接続される。このように構成された電気光学装置用基板を用いた電気光学装置の駆動時には、例えば各走査線は走査信号が供給されることにより、選択される。そして例えば、選択された走査線から走査信号が供給されることにより画素スイッチング素子がオン状態となると、データ線及び画素スイッチング素子を介して画素電極に画像信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。   In the electro-optical device substrate of the present invention, for example, a plurality of data lines and a plurality of scanning lines that extend so as to cross each other are formed in the display region, and a plurality of pixels correspond to the intersection of the data lines and the scanning lines. Provided. That is, the plurality of pixels include, for example, a first direction of the display area (that is, for example, the direction in which the scanning lines extend or the X direction) and a second direction intersecting with this (that is, for example, the direction in which the data lines extend or the Y direction). ) In a matrix. A pixel electrode is formed in each opening region of the plurality of pixels. Each pixel electrode is electrically connected to the data line and the scanning line through a pixel switching element electrically connected thereto. When driving the electro-optical device using the thus configured substrate for the electro-optical device, for example, each scanning line is selected by supplying a scanning signal. For example, when the pixel switching element is turned on by supplying a scanning signal from the selected scanning line, an image signal is supplied to the pixel electrode via the data line and the pixel switching element, and the so-called active matrix image Display is possible.

相隣接する画素における各々の開口領域は、第1の方向及び第2の方向の各々に沿って配置された非開口領域によって互いに隔てられて配置される。即ち、各開口領域は、非開口領域の縁によって区画された領域として各画素において規定される。   The respective opening regions in the adjacent pixels are arranged to be separated from each other by non-opening regions arranged along each of the first direction and the second direction. That is, each opening area is defined in each pixel as an area partitioned by the edge of the non-opening area.

本発明に係る「開口領域」とは、実質的に電気光学装置における表示光が出射可能な画素内の領域であり、例えばITO(Indium Tin Oxide)等の透明導電材料からなる画素電極が形成され、光が透過可能な領域であって、透過率の変更に応じて、電気光学装置において、液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。他方、本発明に係る「非開口領域」とは、電気光学装置における表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。更に、「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味する。   An “opening region” according to the present invention is a region in a pixel that can substantially emit display light in an electro-optical device. For example, a pixel electrode made of a transparent conductive material such as ITO (Indium Tin Oxide) is formed. An area through which light can be transmitted, and in which the gradation of the emitted light that has passed through the electro-optical material such as liquid crystal can be changed in the electro-optical device in accordance with the change in transmittance. . In other words, the “opening region” means that the light condensed on the pixel is not transmitted, or is blocked by a light shielding body such as a wiring, a light shielding film, and various elements whose light transmittance is relatively smaller than that of the transparent electrode. It means an area where nothing happens. On the other hand, the “non-aperture region” according to the present invention means a region where light contributing to display in the electro-optical device is not transmitted. For example, a non-transparent wiring or electrode in a pixel, or a light shielding body such as various elements It means the area where it is arranged. Further, the “aperture ratio” means the ratio of the opening area in the pixel size including the opening area and the non-opening area.

各画素の開口領域に形成された画素電極は、非開口領域の一部に延在する延在部を有する。
よって、画素電極は、開口領域から連続して非開口領域の一部に形成されるので、開口領域における光抜けを防止できる。
The pixel electrode formed in the opening region of each pixel has an extending portion that extends to a part of the non-opening region.
Therefore, since the pixel electrode is formed continuously in a part of the non-opening region from the opening region, light leakage in the opening region can be prevented.

蓄積容量は、画素電位側電極、誘電体膜及び固定電位側電極が順に下層側から積層されてなる。蓄積容量は、各画素の非開口領域に形成されると共に基板上で画素電極より下層側に配置される。蓄積容量は、少なくとも部分的に遮光性の導電膜から形成され、このような導電膜によって非開口領域が少なくとも部分的に規定される。画素電位側電極は、画素電極に電気的に接続されており、画素電極に供給される画像信号が、画素電位側電極にも供給される。このため、蓄積容量を画素電極の電位を一時的に保持する保持容量として機能させることができる。これにより、各画素で画素電極を画像信号に応じた電位に保持する保持特性を向上させることが可能となる。他方、固定電位側電極は、容量線の一部として形成される。容量線は、非開口領域のうち第1の方向に沿って延びる第1領域に、例えば、走査線に対応する画素に共通の配線として、走査線と共に第1の方向に沿って、これらの画素の各々に配置される固定電位側電極を含むように形成される。そして、容量線が所定電位に固定されることにより、固定電位側電極を所定電位とし、蓄積容量では、画素電位側電極における画像信号に応じた電位と、固定電位側電極における所定電位との電位差に応じた適当な電荷量を蓄積することができる。尚、「所定電位」とは、画像信号電位の変化或いは画像データによらず予め定められた電位を意味し、例えば、時間軸に対して完全に一定電位に固定された固定電位であってもよいし、時間軸に対して一定期間ずつ一定電位に固定された固定電位(例えば、一定期間毎に基準電位に対して反転する反転電位)であってもよい。   The storage capacitor is formed by sequentially laminating a pixel potential side electrode, a dielectric film, and a fixed potential side electrode from the lower layer side. The storage capacitor is formed in a non-opening region of each pixel and is disposed on a lower layer side than the pixel electrode on the substrate. The storage capacitor is formed at least partially from a light-shielding conductive film, and the non-opening region is at least partially defined by such a conductive film. The pixel potential side electrode is electrically connected to the pixel electrode, and an image signal supplied to the pixel electrode is also supplied to the pixel potential side electrode. Therefore, the storage capacitor can function as a storage capacitor that temporarily holds the potential of the pixel electrode. As a result, it is possible to improve the holding characteristics of holding the pixel electrode at a potential corresponding to the image signal in each pixel. On the other hand, the fixed potential side electrode is formed as a part of the capacitance line. The capacitor line is formed in the first region extending along the first direction in the non-opening region, for example, as a wiring common to the pixels corresponding to the scanning line, and these pixels along the first direction along with the scanning line. Are formed so as to include a fixed potential side electrode disposed in each of the electrodes. Then, by fixing the capacitance line to a predetermined potential, the fixed potential side electrode is set to a predetermined potential, and in the storage capacitor, the potential difference between the potential corresponding to the image signal at the pixel potential side electrode and the predetermined potential at the fixed potential side electrode It is possible to accumulate an appropriate amount of charge according to the above. The “predetermined potential” means a predetermined potential irrespective of a change in the image signal potential or image data. For example, even if the potential is a fixed potential that is completely fixed to the time axis. Alternatively, it may be a fixed potential (for example, an inverted potential that is inverted with respect to the reference potential every fixed period) fixed at a constant potential for a fixed period with respect to the time axis.

導電膜は、容量線より上層側であって画素電極より下層側に配置され、画素電位側電極と第1コンタクトホールを介して電気的に接続されると共に画素電極の延在部と第2コンタクトホールを介して電気的に接続される。よって、導電膜は、画素電位側電極と画素電極とを電気的に中継する中継層として機能する。   The conductive film is disposed on the upper layer side of the capacitor line and on the lower layer side of the pixel electrode, and is electrically connected to the pixel potential side electrode through the first contact hole, and extends from the pixel electrode to the second contact. It is electrically connected through a hole. Therefore, the conductive film functions as a relay layer that electrically relays the pixel potential side electrode and the pixel electrode.

本発明では特に、第1及び第2コンタクトホールは、第1領域において、基板上で平面的に見て互いに重ならないように、第2方向にずれて配置される。更に、容量線は、基板上で平面的に見て第1コンタクトホールを避けるように切り欠かれてなる凹部を有する。典型的には、第1及び第2コンタクトホールは、第1領域において第2方向に沿って並んで配置される。更に、第1コンタクトホールは、凹部に対応して容量線と重ならないように配置され、第2コンタクトホールは、容量線と重なるように配置される。言い換えれば、第1及び第2コンタクトホールは、凹部によって第1コンタクトホールが容量線と重ならないようにされつつ、第1領域における第2の方向に沿った両端側に夫々配置されている。よって、例えば、第1コンタクトホールを配置するための領域を確保するためのみに、画素電位側電極及び導電膜を基板上で平面的に見て開口領域に対して張り出して形成する必要がない。言い換えれば、第1領域の幅を大きくすることなく、第1及び第2コンタクトホールを第1領域内に配置できる。従って、非開口領域を大きくすることなく、導電膜によって画素電位側電極と画素電極間を電気的に中継接続できる。即ち、各画素で、開口領域のサイズをより大きく確保しつつ、画素電位側電極及び画素電極間を確実に電気的に接続できる。この結果、本発明の電気光学装置用基板によれば、高品質な画像を表示可能な電気光学装置を提供可能である。   In the present invention, in particular, the first and second contact holes are shifted in the second direction so as not to overlap each other when viewed in plan on the substrate in the first region. Further, the capacitor line has a recess that is cut out so as to avoid the first contact hole when viewed in plan on the substrate. Typically, the first and second contact holes are arranged side by side along the second direction in the first region. Further, the first contact hole is disposed so as not to overlap with the capacitor line corresponding to the concave portion, and the second contact hole is disposed so as to overlap with the capacitor line. In other words, the first and second contact holes are respectively disposed on both end sides along the second direction in the first region while the first contact hole is not overlapped with the capacitor line by the recess. Therefore, for example, only in order to secure a region for arranging the first contact hole, it is not necessary to form the pixel potential side electrode and the conductive film so as to protrude from the opening region in plan view on the substrate. In other words, the first and second contact holes can be arranged in the first region without increasing the width of the first region. Therefore, the pixel potential side electrode and the pixel electrode can be electrically relay-connected by the conductive film without increasing the non-opening region. That is, in each pixel, the pixel potential side electrode and the pixel electrode can be reliably electrically connected while ensuring a larger size of the opening region. As a result, according to the electro-optical device substrate of the present invention, it is possible to provide an electro-optical device capable of displaying a high-quality image.

本発明の電気光学装置用基板の一態様では、前記導電膜は、前記第1領域によって隔てられて相隣接する前記開口領域の各々に設けられた前記画素電極のうち、前記第2コンタクトホールが配置された側の画素電極と電気的に接続される。   In an aspect of the substrate for an electro-optical device according to the aspect of the invention, the conductive film may include the second contact hole among the pixel electrodes provided in each of the opening regions separated from each other by the first region. It is electrically connected to the pixel electrode on the arranged side.

この態様によれば、導電膜は、第1領域によって隔てられて相隣接する開口領域の各々に設けられた画素電極(言い換えれば、第1の方向に交差する第2の方向に沿って相隣接する画素電極)のうち、第2コンタクトホールから見て近い方の画素電極と電気的に接続される。よって、導電膜と、画素電極の延在部とを第2コンタクトホールによって容易に接続できる。更に、相隣接する画素電極の各々を第1領域に延在させつつ、相隣接する画素電極間に所定間隔を容易に確保することができ、相隣接する画素電極が互いに電気的に接続されてしまうことを防止できる。よって、第1領域の幅を小さくすることが可能であり、開口率の向上や装置の小型化を実現可能である。   According to this aspect, the conductive film is adjacent to the pixel electrode provided in each of the adjacent opening regions separated by the first region (in other words, along the second direction intersecting the first direction). Pixel electrode) is electrically connected to the pixel electrode closest to the second contact hole. Therefore, the conductive film and the extended portion of the pixel electrode can be easily connected by the second contact hole. Further, while extending each adjacent pixel electrode to the first region, a predetermined interval can be easily secured between the adjacent pixel electrodes, and the adjacent pixel electrodes are electrically connected to each other. Can be prevented. Therefore, the width of the first region can be reduced, and the aperture ratio can be improved and the apparatus can be downsized.

本発明の電気光学装置用基板の他の態様では、前記画素電位側電極は、半導体膜から形成され、前記容量線は、金属膜から形成される。   In another aspect of the electro-optical device substrate of the present invention, the pixel potential side electrode is formed of a semiconductor film, and the capacitor line is formed of a metal film.

この態様によれば、蓄積容量は、金属膜−誘電体膜(絶縁膜)−半導体膜が積層されてなる、所謂MIS(Metal-Insulator-Semiconductor)構造を有する。よって、仮に、蓄積容量を、金属膜−誘電体膜(絶縁膜)−金属膜が積層されてなる、所謂MIM(Metal-Insulator-Metal)構造により形成する場合と比較して、下層側に形成される画素電位側電極の耐熱性が高いので、安価な製造装置により容易に作製することが可能となり、その結果、電気光学装置用基板の製造に要する製造コストを低減できる。更に、容量線が金属膜から形成されるため、容量線における電気的な抵抗を低抵抗とすることが可能となる。   According to this aspect, the storage capacitor has a so-called MIS (Metal-Insulator-Semiconductor) structure in which a metal film-dielectric film (insulating film) -semiconductor film is laminated. Therefore, it is assumed that the storage capacitor is formed on the lower layer side as compared with the case of forming a so-called MIM (Metal-Insulator-Metal) structure in which a metal film-dielectric film (insulating film) -metal film is laminated. Since the pixel potential side electrode to be manufactured has high heat resistance, it can be easily manufactured by an inexpensive manufacturing apparatus, and as a result, the manufacturing cost required for manufacturing the substrate for the electro-optical device can be reduced. Furthermore, since the capacitor line is formed of a metal film, the electrical resistance in the capacitor line can be reduced.

尚、本発明に係る「半導体膜」とは、ポリシリコン等の半導体材料により形成される導電膜を意味し、本発明に係る「金属膜」とは、例えばアルミニウム等の比較的低抵抗な導電材料を含んで形成される単層の導電膜、又はこのような導電膜を含んで形成される多層膜を意味する。   The “semiconductor film” according to the present invention means a conductive film formed of a semiconductor material such as polysilicon, and the “metal film” according to the present invention means a relatively low resistance conductive material such as aluminum. It means a single-layer conductive film formed including a material or a multilayer film formed including such a conductive film.

本発明の電気光学装置は上記課題を解決するために、本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板(但し、その各種態様も含む)を備える。   In order to solve the above-described problems, the electro-optical device according to the present invention includes the above-described substrate for the electro-optical device according to the present invention (including various aspects thereof). Prepare.

本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、高品質な画像を表示可能な電気光学装置を実現できる。   According to the electro-optical device of the present invention, since the electro-optical device substrate of the present invention described above is provided, an electro-optical device capable of displaying a high-quality image can be realized.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a mobile phone, an electronic notebook, a word processor, a view capable of performing high-quality display. Various electronic devices such as a finder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下図面を参照しながら、本発明に係る電気光学装置用基板及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図7を参照して説明する。
Hereinafter, embodiments of an electro-optical device substrate, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to the drawings. In this embodiment, as an example of the electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.
<First Embodiment>
The liquid crystal device according to the first embodiment will be described with reference to FIGS.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H´線断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る液晶装置100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device 100 according to the present embodiment, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material 52 provided in a seal region positioned around the image display region 10a. Are bonded to each other.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side. A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. Further, the scanning line driving circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, a lead wiring 90 is formed for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. .

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which wiring for TFTs for pixel switching, scanning lines, data lines and the like is formed is formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. An alignment film is formed on the pixel electrode 9a. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed in a solid shape so as to face the plurality of pixel electrodes 9a. An alignment film is formed on the counter electrode 21. Further, the liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   Although not shown here, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the TFT array substrate 10 is used for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or at the time of shipment. An inspection circuit, an inspection pattern, or the like may be formed.

次に、本実施形態に係る液晶装置の画素部の電気的な接続構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical connection configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.

図3において、液晶装置100の画像表示領域10a(図1参照)を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号VS1、VS2、…、VSnは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a plurality of pixels formed in a matrix constituting the image display region 10 a (see FIG. 1) of the liquid crystal device 100 includes a pixel electrode 9 a and a TFT 30 for switching control of the pixel electrode 9 a. Are formed, and the data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals VS1, VS2,..., VSn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.

また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号VS1、VS2、…、VSnを所定のタイミングで書き込む。   Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal VS1, VS2,..., VSn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing.

画素電極9aを介して液晶に書き込まれた所定レベルの画像信号VS1、VS2、…、VSnは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。   Image signals VS1, VS2,..., VSn written to the liquid crystal through the pixel electrode 9a are held for a certain period with the counter electrode formed on the counter substrate. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor line 300 with a fixed potential so as to have a constant potential.

次に、上述の動作を実現する画素部の具体的な構成について、図3に加えて図4から図7を参照して説明する。ここに図4は、相隣接する複数の画素部の平面図である。図5は、図4のA−A´線断面図である。図6は、図4中の部分C1を拡大して示す拡大図である。図7は、図6のE−E´線断面図である。   Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. 4 to 7 in addition to FIG. FIG. 4 is a plan view of a plurality of adjacent pixel portions. 5 is a cross-sectional view taken along line AA ′ of FIG. FIG. 6 is an enlarged view showing a portion C1 in FIG. 7 is a cross-sectional view taken along line EE ′ of FIG.

尚、図4から図7では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図6では、説明の便宜上、走査線3a及び下側遮光膜11aの図示を省略してある。また、図4から図7では、液晶装置100において、TFTアレイ基板10側における画素の主要な構成のみについて示してあり、以下ではこの構成について詳細に説明する。図5及び図7において、TFTアレイ基板10から画素電極9aまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成する。   In FIGS. 4 to 7, the scales of the respective layers and members are made different in order to make each layer and each member recognizable on the drawing. In FIG. 6, the scanning lines 3a and the lower light-shielding film 11a are not shown for convenience of explanation. 4 to 7 show only the main configuration of the pixel on the TFT array substrate 10 side in the liquid crystal device 100, and this configuration will be described in detail below. 5 and 7, a portion from the TFT array substrate 10 to the pixel electrode 9a constitutes an example of the “electro-optical device substrate” according to the present invention.

図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線3aが設けられている。即ち、走査線3aは、X方向に沿って延びており、データ線6aは、走査線3aと交差するように、Y方向に沿って延びている。走査線3a及びデータ線6aが互いに交差する個所の夫々には画素スイッチング用のTFT30が設けられている。   In FIG. 4, a plurality of pixel electrodes 9 a are provided in a matrix on the TFT array substrate 10. Data lines 6a and scanning lines 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. That is, the scanning line 3a extends along the X direction, and the data line 6a extends along the Y direction so as to intersect the scanning line 3a. A pixel switching TFT 30 is provided at each of the locations where the scanning line 3a and the data line 6a intersect each other.

走査線3a、データ線6a、蓄積容量70、下側遮光膜11a、中継層93及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線3a、蓄積容量70、データ線6a、下側遮光膜11a、及びTFT30は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。   The scanning line 3a, the data line 6a, the storage capacitor 70, the lower light-shielding film 11a, the relay layer 93, and the TFT 30 are viewed on the TFT array substrate 10 in plan view, that is, an opening area of each pixel corresponding to the pixel electrode 9a (that is, In each pixel, the pixel is disposed in a non-opening region surrounding a region where light that actually contributes to display is transmitted or reflected. That is, the scanning lines 3a, the storage capacitors 70, the data lines 6a, the lower light shielding film 11a, and the TFTs 30 are arranged not in the opening area of each pixel but in the non-opening area so as not to disturb the display. Yes.

図4及び図5において、TFT30は、半導体層1a、及び走査線3aの一部として形成されたゲート電極3bを含んで構成されている。   4 and 5, the TFT 30 includes a semiconductor layer 1a and a gate electrode 3b formed as a part of the scanning line 3a.

半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3bをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。   The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. That is, the TFT 30 has an LDD structure. The low-concentration source region 1b, the low-concentration drain region 1c, the high-concentration source region 1d, and the high-concentration drain region 1e are impurity regions formed by implanting impurities into the semiconductor layer 1a by impurity implantation such as an ion plantation method. According to such an impurity region, when the TFT 30 is not operating, it is possible to reduce the off current flowing in the source region and the drain region, and to suppress the decrease in the on current flowing when the TFT 30 is operating. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c, or impurities with a high concentration using the gate electrode 3b as a mask. It may be a self-aligned type in which a high concentration source region and a high concentration drain region are formed by implanting the film.

図4に示すように、ゲート電極3bは、走査線3aの一部として形成されており、例えば導電性ポリシリコンから形成されている。走査線3aは、X方向に沿って延びる本線部分と共に、TFT30のチャネル領域1a´のうち該本線部分が重ならない領域と重なるようにY方向に沿って延在する部分を有している。このような走査線3aのうちチャネル領域1a´と重なる部分がゲート電極3bとして機能する。ゲート電極3b及び半導体層1a間は、絶縁膜2によって絶縁されている。   As shown in FIG. 4, the gate electrode 3b is formed as a part of the scanning line 3a, and is made of, for example, conductive polysilicon. The scanning line 3 a has a main line portion extending along the X direction and a portion extending along the Y direction so as to overlap with a region of the channel region 1 a ′ of the TFT 30 where the main line portion does not overlap. A portion of the scanning line 3a that overlaps the channel region 1a ′ functions as the gate electrode 3b. The gate electrode 3b and the semiconductor layer 1a are insulated by the insulating film 2.

TFT30の下側に下地絶縁膜12を介して格子状に設けられた下側遮光膜11aは、TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチャネル領域1a´及びその周辺を遮光する。下側遮光膜11aは、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。   The lower light-shielding film 11a provided in a grid pattern below the TFT 30 via the base insulating film 12 shields the channel region 1a ′ of the TFT 30 and its surroundings from the return light that enters the device from the TFT array substrate 10 side. To do. The lower light-shielding film 11a includes, for example, a metal simple substance, an alloy, a metal silicide, a polysilicide, or a laminate of at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd. Etc.

下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。   The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and thus remains rough after polishing the surface of the TFT array substrate 10 and after cleaning. It has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt or the like.

図5において、TFTアレイ基板10上のTFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。   In FIG. 5, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the interlayer insulating film 41.

蓄積容量70は、下部容量電極71と上部容量電極300aが誘電体膜75を介して対向配置されることにより形成されている。   The storage capacitor 70 is formed by disposing the lower capacitor electrode 71 and the upper capacitor electrode 300a so as to face each other with the dielectric film 75 interposed therebetween.

上部容量電極300aは、本発明に係る「固定電位側電極」の一例であり、容量線300の一部として形成されている。容量線300は、X方向に沿って延びるように形成されており、更に、画素電極9aが配置された画像表示領域10aからその周囲に延設されている。尚、後に詳述するが、容量線300は、TFTアレイ基板10上で平面的に見て後述するコンタクトホール84を避けるように切り欠かれてなる凹部310を有している。上部容量電極300aは、容量線300を介して定電位源と電気的に接続され、固定電位に維持されている。上部容量電極300aは、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。上部容量電極300aは、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。   The upper capacitor electrode 300 a is an example of the “fixed potential side electrode” according to the present invention, and is formed as a part of the capacitor line 300. The capacitance line 300 is formed so as to extend along the X direction, and further extends from the image display region 10a where the pixel electrode 9a is disposed to the periphery thereof. As will be described in detail later, the capacitor line 300 has a recess 310 that is cut out so as to avoid a contact hole 84 to be described later when viewed in plan on the TFT array substrate 10. The upper capacitor electrode 300a is electrically connected to a constant potential source via the capacitor line 300, and is maintained at a fixed potential. The upper capacitor electrode 300a is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and also functions as an upper light shielding film (built-in light shielding film) that shields the TFT 30. To do. The upper capacitor electrode 300a includes at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). Further, it may be composed of a simple metal, an alloy, a metal silicide, a polysilicide, or a laminate of these.

下部容量電極71は、本発明に係る「画素電位側電極」の一例であり、TFT30の高濃度ドレイン領域1e及び画素電極9aに電気的に接続されている。   The lower capacitor electrode 71 is an example of the “pixel potential side electrode” according to the present invention, and is electrically connected to the high-concentration drain region 1e of the TFT 30 and the pixel electrode 9a.

より具体的には、図4から図7に示すように、下部容量電極71は、コンタクトホール83(図4及び図5参照)を介して高濃度ドレイン領域1eと電気的に接続されると共に、本発明に係る「第1コンタクトホール」の一例であるコンタクトホール84(図4、図6及び図7参照)を介して、本発明に係る「導電膜」の一例である中継層93に電気的に接続されている。更に、中継層93は、本発明に係る「第2コンタクトホール」の一例であるコンタクトホール85(図4、図6及び図7参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に高濃度ドレイン領域1e及び画素電極9a間の電気的な接続を中継する。下部容量電極71は、導電性のポリシリコンから形成されている。よって、蓄積容量70は、所謂MIS構造を有している。尚、下部容量電極71は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300aとTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。   More specifically, as shown in FIGS. 4 to 7, the lower capacitor electrode 71 is electrically connected to the high concentration drain region 1e through the contact hole 83 (see FIGS. 4 and 5), and The contact layer 84 which is an example of the “first contact hole” according to the present invention is electrically connected to the relay layer 93 which is an example of the “conductive film” according to the present invention through the contact hole 84 (see FIGS. 4, 6 and 7). It is connected to the. Further, the relay layer 93 is electrically connected to the pixel electrode 9a through a contact hole 85 (see FIGS. 4, 6, and 7) which is an example of the “second contact hole” according to the present invention. That is, the lower capacitance electrode 71 relays the electrical connection between the high concentration drain region 1e and the pixel electrode 9a together with the relay layer 93. The lower capacitor electrode 71 is made of conductive polysilicon. Therefore, the storage capacitor 70 has a so-called MIS structure. The lower capacitance electrode 71 has a function as a light absorption layer or a light shielding film disposed between the upper capacitance electrode 300a as the upper light shielding film and the TFT 30 in addition to the function as the pixel potential side capacitance electrode.

誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。   The dielectric film 75 has a single layer structure or a multilayer structure composed of a silicon oxide film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride film.

尚、下部容量電極71を、上部容量電極300aと同様に金属膜から形成してもよい。即ち、蓄積容量70を、金属膜−誘電体膜(絶縁膜)−金属膜の3層構造を有する、所謂MIM構造を有するように形成してもよい。この場合には、ポリシリコン等を用いて下部容量電極71を構成する場合に比べて、液晶装置の駆動時に、当該液晶装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。   The lower capacitor electrode 71 may be formed of a metal film in the same manner as the upper capacitor electrode 300a. That is, the storage capacitor 70 may be formed to have a so-called MIM structure having a three-layer structure of metal film-dielectric film (insulating film) -metal film. In this case, compared to the case where the lower capacitor electrode 71 is configured using polysilicon or the like, the power consumption consumed by the entire liquid crystal device can be reduced when the liquid crystal device is driven, and the element in each pixel unit can be reduced. High speed operation is possible.

尚、蓄積容量70を、上述したようなMIM構造を有するように形成する場合、液晶装置の製造プロセスにおいて、下部容量電極71を金属膜から形成した後、誘電体膜75を作製することとなる。この際、誘電体膜75の作製における加熱処理による下部容量電極71の損傷を防止するために、加熱温度が制限される等の製造上の煩雑さを伴う場合がある。このような製造上の煩雑さを回避するためには、蓄積容量70はMIS構造を有するように形成するのが好ましい。この場合には、蓄積容量70を、MIM構造を有するように形成する場合と比較して、安価な製造装置により容易に作製することが可能となり、その結果、液晶装置の製造に要する製造コストを低減できる。   When the storage capacitor 70 is formed to have the MIM structure as described above, the dielectric film 75 is formed after the lower capacitor electrode 71 is formed from a metal film in the manufacturing process of the liquid crystal device. . At this time, in order to prevent the lower capacitor electrode 71 from being damaged by the heat treatment in the production of the dielectric film 75, there are cases where the manufacturing complexity such as the limitation of the heating temperature is involved. In order to avoid such complicated manufacturing, the storage capacitor 70 is preferably formed to have a MIS structure. In this case, as compared with the case where the storage capacitor 70 is formed so as to have the MIM structure, it can be easily manufactured by an inexpensive manufacturing apparatus, and as a result, the manufacturing cost required for manufacturing the liquid crystal device can be reduced. Can be reduced.

図5及び図7に示すように、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a(図5参照)及び中継層93(図7参照)が設けられている。   As shown in FIGS. 5 and 7, the data line 6a (see FIG. 5) and the relay layer 93 (see FIG. 7) are arranged on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the interlayer insulating film. Is provided.

図5において、データ線6aは、半導体層1aの高濃度ソース領域1dに、層間絶縁膜41、絶縁膜61及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。   In FIG. 5, the data line 6a is electrically connected to the high-concentration source region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the interlayer insulating film 41, the insulating film 61, and the interlayer insulating film. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a also has a function of shielding the TFT 30 from light.

図7において、中継層93は、層間絶縁膜42上においてデータ線6aと同層に形成されている。   In FIG. 7, the relay layer 93 is formed in the same layer as the data line 6 a on the interlayer insulating film 42.

データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。   For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the interlayer insulating film 42 using a thin film forming method, and the thin film is partially removed, that is, patterned. Thus, they are formed apart from each other. Therefore, since the data line 6a and the relay layer 93 can be formed in the same process, the manufacturing process of the device can be simplified.

図7において、画素電極9aは、中継層93よりも層間絶縁膜43を介して上層側に形成されている。   In FIG. 7, the pixel electrode 9 a is formed on the upper layer side of the relay layer 93 via the interlayer insulating film 43.

図6に示すように、画素電極9aは、開口領域に形成された第1部分9aaと該第1部分9aaから非開口領域D1に延在する、本発明に係る「延在部」の一例である第2部分9abとを有している。言い換えれば、画素電極9aは、開口領域から連続して非開口領域D1の一部に形成されている。よって、開口領域における光抜けを防止できる、即ち、開口領域において画素電極9aが形成されない領域が生じて、該領域における液晶層に画像信号に応じた電圧を印加することができないことにより、表示不良が発生してしまうことを防止できる。   As shown in FIG. 6, the pixel electrode 9a is an example of an “extension portion” according to the present invention, which extends from the first portion 9aa formed in the opening region to the non-opening region D1 from the first portion 9aa. A second portion 9ab. In other words, the pixel electrode 9a is formed in a part of the non-opening region D1 continuously from the opening region. Accordingly, light leakage in the opening region can be prevented, that is, a region in which the pixel electrode 9a is not formed in the opening region, and a voltage corresponding to an image signal cannot be applied to the liquid crystal layer in the region. Can be prevented from occurring.

図7において、画素電極9aは、上述したように下部容量電極71及び中継層93によって、高濃度ドレイン領域1eと電気的に接続されている。画素電極9aの第2部分9abは、コンタクトホール85を介して中継層93と接続されている。コンタクトホール85は、層間絶縁層43を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。   In FIG. 7, the pixel electrode 9a is electrically connected to the high-concentration drain region 1e by the lower capacitor electrode 71 and the relay layer 93 as described above. The second portion 9ab of the pixel electrode 9a is connected to the relay layer 93 through the contact hole 85. The contact hole 85 is formed by depositing a conductive material constituting the pixel electrode 9a such as ITO on the inner wall of a hole formed so as to penetrate the interlayer insulating layer 43. An alignment film subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されていることになる。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIG. Such pixel portions are periodically formed in the image display area 10a (see FIG. 1).

図6に示すように、本実施形態では特に、コンタクトホール85及び84は、非開口領域のうちX方向に延びる、本発明に係る「第1領域」の一例である領域D1において、TFTアレイ基板10上で平面的に見て互いに重ならないように、Y方向に並んで配置されている。更に、容量線300は、TFTアレイ基板10上で平面的に見てコンタクトホール84を避けるように切り欠かれてなる凹部310を有している。即ち、非開口領域D1において、コンタクトホール84は、凹部310に対応して容量線300と重ならないように配置され、コンタクトホール85は、容量線300と重なるように配置されている。言い換えれば、コンタクトホール84及び85は、凹部310によってコンタクトホール84が容量線300と重ならないようにされつつ、非開口領域D1におけるY方向に沿った両端側にそれぞれ配置されている。よって、非開口領域D1の幅W1を大きくすることなく、コンタクトホール84及び85を非開口領域D1内に容易に配置できる。   As shown in FIG. 6, in the present embodiment, the contact holes 85 and 84 particularly in the region D1 that is an example of the “first region” according to the present invention that extends in the X direction among the non-opening regions. 10 are arranged side by side in the Y direction so as not to overlap each other when viewed in plan. Further, the capacitor line 300 has a recess 310 that is cut out so as to avoid the contact hole 84 when viewed in plan on the TFT array substrate 10. That is, in the non-opening region D1, the contact hole 84 is disposed so as not to overlap the capacitor line 300 corresponding to the recess 310, and the contact hole 85 is disposed so as to overlap the capacitor line 300. In other words, the contact holes 84 and 85 are arranged at both end sides along the Y direction in the non-opening region D1, while the concave portion 310 prevents the contact hole 84 from overlapping the capacitor line 300. Therefore, the contact holes 84 and 85 can be easily arranged in the non-opening region D1 without increasing the width W1 of the non-opening region D1.

尚、仮に、コンタクトホール84及び85を、TFTアレイ基板10上で平面的に見て互いに重なるように配置した場合(即ち、コンタクトホール84及び85を、所謂スタックドコンタクトとして構成した場合)には、コンタクトホール84内に形成されることになる中継層93の一部と、コンタクトホール85内に形成されることになる画素電極9aの一部との接触面積が小さくなってしまうおそれがある。よって、この場合には、下部容量電極71及び画素電極9a間の電気抵抗が大きくなってしまうおそれがある。このため、コンタクトホール84及び85は、本実施形態の如く、TFTアレイ基板10上で平面的に見て、互いに重ならないように且ついずれも中継層93に重なるように配置することが好ましい。   If the contact holes 84 and 85 are arranged so as to overlap each other when viewed in plan on the TFT array substrate 10 (that is, when the contact holes 84 and 85 are configured as so-called stacked contacts). The contact area between a part of the relay layer 93 to be formed in the contact hole 84 and a part of the pixel electrode 9a to be formed in the contact hole 85 may be reduced. Therefore, in this case, the electrical resistance between the lower capacitor electrode 71 and the pixel electrode 9a may be increased. Therefore, the contact holes 84 and 85 are preferably arranged so as not to overlap each other and to overlap the relay layer 93 as viewed in plan on the TFT array substrate 10 as in this embodiment.

ここで、図6を参照して、比較例に係る画素の構成について、本実施形態と異なる点についてのみ詳細に説明する。ここに図8は、比較例に係る液晶装置における図6と同趣旨の平面図である。尚、図8において、図6に示した本実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。   Here, with reference to FIG. 6, only the differences from the present embodiment will be described in detail with respect to the configuration of the pixel according to the comparative example. FIG. 8 is a plan view having the same concept as in FIG. 6 in the liquid crystal device according to the comparative example. In FIG. 8, the same reference numerals are given to the same components as the components according to the present embodiment shown in FIG. 6, and description thereof will be omitted as appropriate.

図8において、比較例に係る液晶装置では、非開口領域において、本実施形態と概ね同様に、TFTアレイ基板10上において、下部容量電極71b、容量線300b、中継層93b及び画素電極9aを備えている。尚、図8では、図6と同様に、下側遮光膜11a及び走査線3aの図示は省略してある。   In FIG. 8, the liquid crystal device according to the comparative example includes a lower capacitor electrode 71b, a capacitor line 300b, a relay layer 93b, and a pixel electrode 9a on the TFT array substrate 10 in the non-opening region, as in the present embodiment. ing. In FIG. 8, as in FIG. 6, the illustration of the lower light-shielding film 11a and the scanning line 3a is omitted.

比較例に係る液晶装置によれば、下部容量電極71bと中継層93bとを電気的に接続するためのコンタクトホール84bは、下部容量電極71bのうち開口領域に張り出した凸部71bmと重なるように配置される。言い換えれば、コンタクトホール84をX方向に沿って形成された容量線300bを回避して配置できるようにするためのみに、下部容量電極71bは、非開口領域に形成された部分から開口領域に対して張り出した凸部71bmを有している。中継層93bは、凸部71bmに重なるように、開口領域に張り出す部分を有するように形成されている。中継層93bは、コンタクトホール85bを介して、画素電極9aの第2部分9abに電気的に接続されている。   According to the liquid crystal device according to the comparative example, the contact hole 84b for electrically connecting the lower capacitor electrode 71b and the relay layer 93b overlaps with the convex portion 71bm protruding from the opening region of the lower capacitor electrode 71b. Be placed. In other words, the lower capacitor electrode 71b is formed from the portion formed in the non-opening region to the opening region only so that the contact hole 84 can be disposed avoiding the capacitor line 300b formed along the X direction. And has a protruding portion 71bm. The relay layer 93b is formed to have a portion that protrudes from the opening region so as to overlap the convex portion 71bm. The relay layer 93b is electrically connected to the second portion 9ab of the pixel electrode 9a through the contact hole 85b.

このような比較例に係る画素の構成によれば、下部容量電極71の凸部71bmにおける非開口領域の幅W2が不要に広くなり、開口領域の大きさが制約され、開口率が低下する、という不具合が生じてしまう。   According to the configuration of the pixel according to the comparative example, the width W2 of the non-opening region in the convex portion 71bm of the lower capacitor electrode 71 is unnecessarily widened, the size of the opening region is restricted, and the aperture ratio is reduced. This will cause a malfunction.

しかるに本実施形態に係る画素の構成によれば、コンタクトホール84を配置するための領域を確保するためのみに、凸部71bmを形成する必要がない(更には、中継層93bを凸部71bmに重なるように、開口領域に対して張り出す部分を有するように形成する必要がない)。即ち、非開口領域D1の幅W1(図6参照)を大きくすることなく、コンタクトホール84及び85を非開口領域D1内に容易に配置できる。従って、非開口領域を大きくすることなく(即ち、開口率を低下させることなく)、中継層93によって下部容量電極71と画素電極9a間を電気的に中継接続できる。即ち、各画素で、開口領域のサイズをより大きく確保しつつ、下部容量電極71及び画素電極9a間を確実に電気的に接続できる。   However, according to the configuration of the pixel according to the present embodiment, it is not necessary to form the convex portion 71bm only for securing a region for arranging the contact hole 84 (further, the relay layer 93b is formed on the convex portion 71bm. (There is no need to form a portion protruding from the opening region so as to overlap). That is, the contact holes 84 and 85 can be easily arranged in the non-opening region D1 without increasing the width W1 (see FIG. 6) of the non-opening region D1. Therefore, the lower capacitor electrode 71 and the pixel electrode 9a can be electrically relay-connected by the relay layer 93 without increasing the non-opening area (that is, without reducing the aperture ratio). That is, in each pixel, the lower capacitor electrode 71 and the pixel electrode 9a can be reliably electrically connected while ensuring a larger size of the opening region.

更に図6において、本実施形態では特に、中継層93は、非開口領域D1によって隔てられて相隣接する開口領域の各々に設けられた画素電極9a1及び9a2(言い換えれば、Y方向に沿って相隣接する画素電極9a1及び9a2)のうち、コンタクトホール85から見て近い方の画素電極9a1と電気的に接続されている。よって、中継層93と、画素電極9a1の第2部分9abとをコンタクトホール85によって容易に接続できる。更に、相隣接する画素電極9a1及び9a2の各々を非開口領域D1に延在させつつ(即ち、容量線300と部分的に重なるように配置しつつ)、相隣接する画素電極9a1及び9a2間に所定間隔Δ1を容易に確保することができ、相隣接する画素電極9a1及び9a2が互いに電気的に接続されてしまうことを防止できる。よって、非開口領域D1の幅W1を小さくすることが可能であり、開口率の向上や装置の小型化を実現可能である。   Further, in FIG. 6, particularly in the present embodiment, the relay layer 93 includes pixel electrodes 9a1 and 9a2 (in other words, along the Y direction) provided in each of the adjacent opening regions separated by the non-opening region D1. Of the adjacent pixel electrodes 9a1 and 9a2), it is electrically connected to the pixel electrode 9a1 closer to the contact hole 85 as viewed. Therefore, the relay layer 93 and the second portion 9ab of the pixel electrode 9a1 can be easily connected by the contact hole 85. Further, the pixel electrodes 9a1 and 9a2 adjacent to each other are extended to the non-opening region D1 (that is, arranged so as to partially overlap the capacitor line 300), and between the pixel electrodes 9a1 and 9a2 adjacent to each other. The predetermined interval Δ1 can be easily ensured, and the adjacent pixel electrodes 9a1 and 9a2 can be prevented from being electrically connected to each other. Therefore, the width W1 of the non-opening region D1 can be reduced, and the aperture ratio can be improved and the apparatus can be downsized.

尚、図6において、コンタクトホール84及び85の配置を互いに入れ替える(即ち、非開口領域D1において、コンタクトホール84を上側に配置し、コンタクトホール85を下側に配置する)と共に、容量線300が凹部310に代えて、コンタクトホール84を避けるように上側が切り欠かれてなる凹部を有するようにしてもよい。この場合には、中継層93を、コンタクトホール85から見て近い方の画素電極9a2と接続することで、相隣接する画素電極9a1及び9a2間に所定間隔を容易に確保することができ、相隣接する画素電極9a1及び9a2が互いに電気的に接続されてしまうことを防止できる。   In FIG. 6, the arrangement of the contact holes 84 and 85 is exchanged with each other (that is, the contact hole 84 is arranged on the upper side and the contact hole 85 is arranged on the lower side in the non-opening region D1). Instead of the recess 310, a recess having an upper side cut away so as to avoid the contact hole 84 may be provided. In this case, by connecting the relay layer 93 to the pixel electrode 9a2 closer to the contact hole 85, a predetermined interval can be easily ensured between the adjacent pixel electrodes 9a1 and 9a2. It is possible to prevent the adjacent pixel electrodes 9a1 and 9a2 from being electrically connected to each other.

以上説明したように、本実施形態に係る電気光学装置用基板を備えた液晶装置によれば、非開口領域を大きくすることなく、中継層93によって下部容量電極71と画素電極9a間を電気的に中継接続できる。即ち、各画素で、開口領域のサイズをより大きく確保しつつ、下部容量電極71及び画素電極9a間を確実に電気的に接続できる。この結果、高品質な画像を表示可能である。   As described above, according to the liquid crystal device including the electro-optical device substrate according to the present embodiment, the relay layer 93 electrically connects the lower capacitor electrode 71 and the pixel electrode 9a without increasing the non-opening region. Can be connected via relay. That is, in each pixel, the lower capacitor electrode 71 and the pixel electrode 9a can be reliably electrically connected while ensuring a larger size of the opening region. As a result, a high quality image can be displayed.

次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について、図9を参照して説明する。ここに図9は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。   Next, the case where the above-described liquid crystal device, which is an electro-optical device, is applied to various electronic devices will be described with reference to FIGS. FIG. 9 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図9に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 9, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図9を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 9, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳導装置等にも適用可能である。   In addition to the liquid crystal device described in the above embodiment, the present invention is not limited to a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED) in which elements are formed on a silicon substrate. It can also be applied to organic EL displays, digital micromirror devices (DMD), electrophoretic devices, and the like.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. For electro-optical devices with such changes A substrate, an electro-optical device including the electro-optical device substrate, and an electronic apparatus including the electro-optical device are also included in the technical scope of the present invention.

第1実施形態に係る液晶装置の概略的な平面図である。1 is a schematic plan view of a liquid crystal device according to a first embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 複数の画素部における各種素子、配線等の等価回路を示す回路図である。It is a circuit diagram which shows equivalent circuits, such as various elements and wiring in a some pixel part. 相隣接する複数の画素部の平面図である。It is a top view of a plurality of pixel parts which adjoin mutually. 図4のA−A´線断面図である。FIG. 5 is a cross-sectional view taken along line AA ′ in FIG. 4. 図4中の部分C1を拡大して示す拡大図である。It is an enlarged view which expands and shows the part C1 in FIG. 図6のE−E´線断面図である。It is the EE 'sectional view taken on the line of FIG. 比較例における図6と同趣旨の拡大図である。It is an enlarged view of the same meaning as FIG. 6 in a comparative example. 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。1 is a schematic cross-sectional view showing a color liquid crystal projector as an example of a projection type color display device which is an embodiment of an electronic apparatus of the present invention.

符号の説明Explanation of symbols

3a…走査線、6a…データ線、7…サンプリング回路、9a、9a1、9a2…画素電極、9aa…第1部分、9ab…第2部分、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、23…遮光膜、50…液晶層、52…シール材、53…額縁遮光膜、71…下部容量電極、84、85…コンタクトホール、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、106…上下導通端子、107…上下導通材、300…容量線、300a…上部容量電極、310…凹部   3a ... scanning line, 6a ... data line, 7 ... sampling circuit, 9a, 9a1, 9a2 ... pixel electrode, 9aa ... first part, 9ab ... second part, 10 ... TFT array substrate, 10a ... image display area, 20 ... Counter substrate 21 ... Counter electrode 23 ... Light shielding film 50 ... Liquid crystal layer 52 ... Sealing material 53 ... Frame light shielding film 71 ... Lower capacitance electrode 84,85 ... Contact hole 101 ... Data line driving circuit 102 DESCRIPTION OF SYMBOLS External circuit connection terminal 104 Scanning line drive circuit 106 Vertical conduction terminal 107 Vertical conduction material 300 Capacitance line 300a Upper capacitance electrode 310

Claims (5)

基板と、
前記基板上の表示領域を構成する複数の画素の各々の開口領域に形成されると共に該開口領域を互いに隔てる非開口領域の一部に延在する延在部を有する画素電極と、
前記非開口領域に形成されると共に前記画素電極と電気的に接続され、蓄積容量を構成する画素電位側電極と、
前記非開口領域のうち前記表示領域の第1の方向に沿って延びる第1領域に、前記第1の方向に沿って形成されると共に前記画素電位側電極より誘電体膜を介して上層側に配置され、前記蓄積容量を構成する固定電位側電極を含む容量線と、
前記容量線より上層側であって前記画素電極より下層側に配置され、前記画素電位側電極と第1コンタクトホールを介して電気的に接続されると共に前記延在部と第2コンタクトホールを介して電気的に接続された導電膜と
を備え、
前記第1及び第2コンタクトホールは、前記第1領域において、前記基板上で平面的に見て互いに重ならないように前記第1の方向に交わる第2の方向にずれて配置され、
前記容量線は、前記基板上で平面的に見て前記第1コンタクトホールを避けるように切り欠かれてなる凹部を有する
ことを特徴とする電気光学装置用基板。
A substrate,
A pixel electrode formed in each opening region of a plurality of pixels constituting the display region on the substrate and having an extension extending to a part of a non-opening region separating the opening regions from each other;
A pixel potential side electrode that is formed in the non-opening region and is electrically connected to the pixel electrode to form a storage capacitor;
Of the non-opening region, the first region extending along the first direction of the display region is formed along the first direction and is located on the upper layer side through the dielectric film from the pixel potential side electrode. A capacitance line including a fixed potential side electrode disposed and constituting the storage capacitor;
It is disposed on the upper layer side of the capacitor line and on the lower layer side of the pixel electrode, and is electrically connected to the pixel potential side electrode through the first contact hole and through the extension portion and the second contact hole. And electrically connected conductive film,
The first and second contact holes are disposed in the first region so as to be shifted in a second direction intersecting the first direction so as not to overlap each other when viewed in plan on the substrate,
The electro-optical device substrate according to claim 1, wherein the capacitor line has a recess that is cut out so as to avoid the first contact hole when viewed in plan on the substrate.
前記導電膜は、前記第1領域によって隔てられて相隣接する前記開口領域の各々に設けられた前記画素電極のうち、前記第2コンタクトホールが配置された側の画素電極と電気的に接続されることを特徴とする請求項1に記載の電気光学装置用基板。   The conductive film is electrically connected to the pixel electrode on the side where the second contact hole is disposed among the pixel electrodes provided in each of the adjacent opening regions separated by the first region. The substrate for an electro-optical device according to claim 1. 前記画素電位側電極は、半導体膜から形成され、
前記容量線は、金属膜から形成される
ことを特徴とする請求項1又は2に記載の電気光学装置用基板。
The pixel potential side electrode is formed of a semiconductor film,
The electro-optical device substrate according to claim 1, wherein the capacitor line is formed of a metal film.
請求項1から3のいずれか一項に記載の電気光学装置用基板を備えた電気光学装置。   An electro-optical device comprising the electro-optical device substrate according to claim 1. 請求項4に記載の電気光学装置を具備してなる電子機器。   An electronic apparatus comprising the electro-optical device according to claim 4.
JP2006209504A 2006-08-01 2006-08-01 Electro-optical device substrate, electro-optical device, and electronic apparatus Pending JP2008039794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006209504A JP2008039794A (en) 2006-08-01 2006-08-01 Electro-optical device substrate, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209504A JP2008039794A (en) 2006-08-01 2006-08-01 Electro-optical device substrate, electro-optical device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008039794A true JP2008039794A (en) 2008-02-21

Family

ID=39174928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209504A Pending JP2008039794A (en) 2006-08-01 2006-08-01 Electro-optical device substrate, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008039794A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974690A (en) * 2016-07-22 2016-09-28 京东方科技集团股份有限公司 Mask plate, array substrate, display panel and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974690A (en) * 2016-07-22 2016-09-28 京东方科技集团股份有限公司 Mask plate, array substrate, display panel and display device

Similar Documents

Publication Publication Date Title
JP5130711B2 (en) Electro-optical device and manufacturing method thereof
JP5360673B2 (en) Electro-optical device and electronic apparatus
JP4225347B2 (en) Electro-optical device and electronic apparatus
JP4241777B2 (en) Electro-optical device and electronic apparatus
JP4225348B2 (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
KR20080077323A (en) Electro-optical device and manufacturing method thereof, and electronic device
JP2009047967A (en) Electro-optical device and electronic apparatus
JP4882662B2 (en) Electro-optical device and electronic apparatus
US8144281B2 (en) Electro-optical device having a light shielding film with first, second, and third portions
JP5223418B2 (en) Electro-optical device and electronic apparatus
JP2008040399A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2009048064A (en) Electro-optical device and electronic apparatus
JP4301227B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and condenser
JP2008039794A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP2008033177A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5028906B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008070579A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008026766A (en) Electro-optical device and electronic apparatus including the same
JP5278584B2 (en) Electro-optical device and electronic apparatus
KR100830381B1 (en) Electro-optical devices and their manufacturing methods, electronic devices, and capacitors
JP2009265357A (en) Electro-optical device and electronic device
JP2008116732A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus