JP2008021745A - Group iii nitride compound semiconductor laminated structure, and method for growth thereof - Google Patents
Group iii nitride compound semiconductor laminated structure, and method for growth thereof Download PDFInfo
- Publication number
- JP2008021745A JP2008021745A JP2006190786A JP2006190786A JP2008021745A JP 2008021745 A JP2008021745 A JP 2008021745A JP 2006190786 A JP2006190786 A JP 2006190786A JP 2006190786 A JP2006190786 A JP 2006190786A JP 2008021745 A JP2008021745 A JP 2008021745A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- compound semiconductor
- nitride compound
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光ダイオード(LED)、レーザダイオード(LD)および電子デバイス等の作製に用いられる、量産性と特性の両方に優れたIII族窒化物化合物半導体(以下、III族窒化物化合物半導体はInGaAlNで表されるものとする)積層構造体とその製造方法に関する。特にMBEやスパッタを用いた成膜の際に、効率よくドーピングすることができるIII族窒化物化合物半導体積層構造体およびその成膜方法に関する。 The present invention is a group III nitride compound semiconductor (hereinafter referred to as a group III nitride compound semiconductor) excellent in both mass productivity and characteristics, which is used in the production of light emitting diodes (LEDs), laser diodes (LDs), and electronic devices. The present invention relates to a stacked structure and a manufacturing method thereof. In particular, the present invention relates to a group III nitride compound semiconductor multilayer structure that can be efficiently doped during film formation using MBE or sputtering, and a film formation method thereof.
III族窒化物化合物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップをもち高効率な発光が可能であるため、LEDやLDとしての製品化が成されている。また、電子デバイスとしても従来のIII−V族化合物半導体では得られない特性が得られるポテンシャルを持っている。 The group III nitride compound semiconductor has a direct transition type band gap of energy corresponding to the visible light to ultraviolet light region, and can emit light with high efficiency, and thus has been commercialized as an LED or LD. In addition, the electronic device has a potential to obtain characteristics that cannot be obtained by a conventional III-V group compound semiconductor.
III−V族化合物半導体の結晶成長には、アンモニアと有機ガリウム、有機インジウム化合物などの有機金属を高温で反応させるMOCVD法を用いるのが一般的である。そのほかにも、MBEやスパッタ法などによる結晶成長の報告もあるが(例えば、特許文献1、非特許文献1および2参照)、工業的には利用されていない。
For crystal growth of a group III-V compound semiconductor, an MOCVD method is generally used in which ammonia and an organic metal such as organic gallium or an organic indium compound are reacted at a high temperature. In addition, there are reports of crystal growth by MBE or sputtering (see, for example,
MOCVDを用いた場合、ドーピングを行う場合には結晶成長させる気相雰囲気にドーパント元素を含む化合物を混ぜて流通させて結晶内に取り込ませる手法が用いられる。しかし、スパッタやMBEなどの、窒素をプラズマ化またはラジカル化させて供給して反応させる気相成長法においては、上記のような元素を含む化合物ガスを流通させる方法のほかに、ドーパントの元素を蒸気で供給したり、III族元素の供給方法と同様の方法で(MBEなら蒸発、スパッタならスパッタリングなど)プラズマやラジカルの状態で供給すればよい。 In the case of using MOCVD, when doping is performed, a technique is used in which a compound containing a dopant element is mixed and distributed in a gas phase atmosphere for crystal growth and taken into the crystal. However, in the vapor phase growth method such as sputtering or MBE in which nitrogen is converted into plasma or radical and supplied and reacted, in addition to the method of circulating a compound gas containing the above elements, the dopant element is used. It may be supplied in the state of plasma or radical by supplying with vapor or the same method as the method for supplying the group III element (evaporation for MBE, sputtering for sputtering, etc.).
しかし、化学反応を用いた成膜と異なり、このようなプラズマ、ラジカルまたは原子を反応種とする成膜方法では、ドーパント元素もプラズマ化、ラジカル化または原子化しているために、窒素ラジカルと反応する可能性がある。例えば、Siをドーピングしたいと考えて、プラズマ化した窒素とターゲットから叩き出されたGaとが反応している雰囲気中へSiのラジカルを供給すると、Si−Nという結合を生じて、結晶中に窒化珪素の塊を生じてしまう。
このような反応の発生は、ドーパントがドーパントとして機能するのを阻害するほか、マトリクスの結晶性をも低下させるため、望ましくない。
However, unlike film formation using chemical reaction, in such a film formation method using plasma, radicals or atoms as reactive species, the dopant element is also converted into plasma, radicalized or atomized, so it reacts with nitrogen radicals. there's a possibility that. For example, if Si radicals are supplied into an atmosphere in which nitrogen that has been converted to plasma and Ga sputtered from the target are reacted in order to dope Si, a bond of Si—N is generated and the crystal is A silicon nitride lump is produced.
The occurrence of such a reaction is undesirable because it inhibits the dopant from functioning as a dopant and also reduces the crystallinity of the matrix.
本発明の目的は、上述の問題点を解決し、MBEやスパッタなどのラジカル化、プラズマ化または原子化された窒素源を用いた成膜法を用いた場合でも、ドーパント元素の反応を抑制し、効率良くドーパントをドーピングする方法を提供することである。 The object of the present invention is to solve the above-mentioned problems and suppress the reaction of the dopant element even when a film forming method using a radicalized, plasmaized or atomized nitrogen source such as MBE or sputtering is used. It is to provide a method for efficiently doping a dopant.
本発明は、下記の発明を提供する。
(1)窒素を、プラズマ、ラジカル、原子のうちのいずれかの状態で供給してIII族元素と反応させることにより成膜させる手法を用いたIII族窒化物化合物半導体層の成長方法において、ドーパント元素のみを供給するプロセスと、III族元素を含む化合物と窒素原料を同時に供給するプロセスを交互に繰り返すことからなる第一の工程を含むIII族窒化物化合物半導体層の成長方法。
The present invention provides the following inventions.
(1) In a method for growing a group III nitride compound semiconductor layer using a method of forming a film by supplying nitrogen in a plasma, radical, or atom state and reacting with a group III element, A method of growing a group III nitride compound semiconductor layer comprising a first step comprising alternately repeating a process of supplying only an element and a process of simultaneously supplying a compound containing a group III element and a nitrogen source.
(2)窒素を、プラズマ、ラジカル、原子のうちのいずれかの状態で供給してIII族元素と反応させることにより成膜させる手法がMBEまたはスパッタである上記1項に記載のIII族窒化物化合物半導体層の成長方法。
(2) The group III nitride according to the
(3)第一の工程による成長後、熱処理を行う第二の工程をさらに有する上記1または2項に記載のIII族窒化物化合物半導体層の成長方法。
(3) The method for growing a group III nitride compound semiconductor layer according to
(4)熱処理温度が300℃から1200℃の範囲である上記3項に記載のIII族窒化物化合物半導体層の成長方法。 (4) The method for growing a group III nitride compound semiconductor layer according to the above item 3, wherein the heat treatment temperature is in the range of 300 ° C. to 1200 ° C.
(5)水素ガスまたは水素原子を含む化合物のガスを含まない雰囲気中で熱処理を行う上記3または4項に記載のIII族窒化物化合物半導体層の成長方法。 (5) The method for growing a group III nitride compound semiconductor layer according to the above item (3) or (4), wherein the heat treatment is performed in an atmosphere not containing hydrogen gas or a compound gas containing hydrogen atoms.
(6)ドーパント元素がSi、GeおよびSnからなる群から選ばれた少なくとも一種である上記1〜5項のいずれか一項に記載のIII族窒化物化合物半導体層の成長方法。
(6) The method for growing a group III nitride compound semiconductor layer according to any one of the
(7)ドーパント元素がSiである上記6項に記載のIII族窒化物化合物半導体層の成長方法。
(7) The method for growing a group III nitride compound semiconductor layer according to the
(8)ドーパント元素がMgおよびZnからなる群から選ばれた少なくとも一種である上記1〜5項のいずれか一項に記載のIII族窒化物化合物半導体層の成長方法。
(8) The method for growing a group III nitride compound semiconductor layer according to any one of the
(9)ドーパント元素がMgである上記8項に記載のIII族窒化物化合物半導体層の成長方法。 (9) The method for growing a group III nitride compound semiconductor layer according to the above item 8, wherein the dopant element is Mg.
(10)III族窒化物化合物半導体の積層構造体であり、ドーパント元素からなる層とIII族窒化物化合物半導体からなる層とが交互に成膜されている積層構造体。 (10) A laminated structure of a group III nitride compound semiconductor, wherein a layer made of a dopant element and a layer made of a group III nitride compound semiconductor are alternately formed.
(11)ドーパント元素からなる層の膜厚が0.5nmから10nmの範囲である上記10項に記載の積層構造体。
(11) The laminated structure according to the
(12)III族窒化物化合物半導体からなる層の膜厚が1nmから500nmの範囲である上記10または11項に記載の積層構造体。
(12) The laminated structure according to the
(13)III族窒化物化合物半導体からなる層とドーパント元素からなる層との厚みの比(III族窒化物化合物半導体からなる層/ドーパント元素からなる層)が10から1000である上記10〜12項のいずれか一項に記載の積層構造体。 (13) The above 10 to 12, wherein the thickness ratio of the layer made of a group III nitride compound semiconductor to the layer made of a dopant element (layer made of a group III nitride compound semiconductor / layer made of a dopant element) is 10 to 1000 The laminated structure according to any one of Items.
(14)ドーパント元素からなる層とIII族窒化物化合物半導体からなる層との繰り返し回数が1回から200回の間である上記10〜13項のいずれか一項に記載の積層構造体。
(14) The laminated structure according to any one of the
(15)ドーパントからなる層は島状であり、III族窒化物化合物半導体からなる層を完全には覆っていない上記10〜14項のいずれか一項に記載の積層構造体。 (15) The layered structure according to any one of (10) to (14), wherein the layer made of the dopant has an island shape and does not completely cover the layer made of the group III nitride compound semiconductor.
(16)ドーパント層を構成する各島状塊の直径(円相当直径)が0.5nm以上100nm以下の範囲である請求項15に記載の積層構造体。 (16) The laminated structure according to claim 15, wherein the diameter (equivalent circle diameter) of each island-shaped lump constituting the dopant layer is in the range of 0.5 nm to 100 nm.
(17)ドーパント層を構成する各島状塊の間隔が2nmから100nmの範囲である上記15または16項に記載の積層構造体。 (17) The laminated structure as described in 15 or 16 above, wherein the distance between the island-shaped lumps constituting the dopant layer is in the range of 2 nm to 100 nm.
(18)ドーパント層を構成する各島状塊の合計面積の比率が全領域に対して0.001以上0.9以下の範囲である上記15〜17項のいずれか一項に記載の積層構造体。 (18) The laminated structure according to any one of the above items 15 to 17, wherein the ratio of the total area of each island-shaped lump constituting the dopant layer is in the range of 0.001 to 0.9 with respect to the entire region. body.
(19)III族窒化物化合物半導体がGaNまたはAlGaNである上記10〜18項のいずれか一項に記載の積層構造体。
(19) The laminated structure according to any one of the
(20)上記10〜19項のいずれか一項に記載の積層構造体を熱処理したことによって得られる、ドーパント元素が高濃度にドープされた領域と低濃度にドープされた領域が混在しているIII族窒化物化合物半導体層。
(20) A region doped with a dopant element in a high concentration and a region doped with a low concentration are obtained by heat-treating the laminated structure according to any one of
(21)上記10〜19項のいずれか一項に記載の積層構造体を熱処理したことによって得られる、全領域に渡ってドーパント元素が均一にドープされているIII族窒化物化合物半導体層。
(21) A group III nitride compound semiconductor layer obtained by heat-treating the laminated structure according to any one of
(22)ドーパント元素がSi、GeおよびSnからなる群から選ばれた少なくとも一種である上記20または21項に記載のIII族窒化物化合物半導体層。 (22) The group III nitride compound semiconductor layer according to the above item 20 or 21, wherein the dopant element is at least one selected from the group consisting of Si, Ge and Sn.
(23)ドーパント元素がMgおよびZnからなる群から選ばれた少なくとも一種である上記20または21項に記載のIII族窒化物化合物半導体層。 (23) The group III nitride compound semiconductor layer according to item 20 or 21, wherein the dopant element is at least one selected from the group consisting of Mg and Zn.
(24)基板上にIII族窒化物化合物半導体からなる、n型半導体層、発光層およびp型半導体層を積層し、該n型半導体層に負極を、該p型半導体層に正極をそれぞれ設けた発光素子において、該n型半導体層が上記22項に記載のIII族窒化物化合物半導体層である発光素子。 (24) An n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer made of a group III nitride compound semiconductor are stacked on a substrate, and a negative electrode is provided on the n-type semiconductor layer, and a positive electrode is provided on the p-type semiconductor layer. 24. The light emitting device according to claim 22, wherein the n-type semiconductor layer is the group III nitride compound semiconductor layer described in the above item 22.
(25)基板上にIII族窒化物化合物半導体からなる、n型半導体層、発光層およびp型半導体層を積層し、該n型半導体層に負極を、該p型半導体層に正極をそれぞれ設けた発光素子において、該p型半導体層が上記23項に記載のIII族窒化物化合物半導体層である発光素子。 (25) An n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer made of a group III nitride compound semiconductor are stacked on a substrate, and a negative electrode is provided on the n-type semiconductor layer, and a positive electrode is provided on the p-type semiconductor layer. 24. The light emitting device according to 24, wherein the p-type semiconductor layer is a group III nitride compound semiconductor layer according to item 23.
(26)上記24または25項に記載の発光素子からなるランプ。
(27)上記26項に記載のランプが組み込まれている電子機器。
(28)上記27項に記載の電子機器が組み込まれている機械装置。
(26) A lamp comprising the light emitting device as described in 24 or 25 above.
(27) An electronic device in which the lamp according to item 26 is incorporated.
(28) A mechanical device in which the electronic device as described in (27) above is incorporated.
本発明のIII族窒化物化合物半導体層の成長方法は、量産性と特性に優れた結晶成長方法である物理成膜方法を用いて成膜を行う際に、ドーパントを効率的にドーピングすることができる。このため、この方法によって得られたIII族窒化物化合物半導体積層構造体を用いて作製した発光素子類は、低い駆動電圧で動作させることができ、省電力、省エネルギーに効果がある。 In the method for growing a group III nitride compound semiconductor layer of the present invention, a dopant can be efficiently doped when film formation is performed using a physical film formation method which is a crystal growth method excellent in mass productivity and characteristics. it can. For this reason, the light-emitting elements manufactured using the group III nitride compound semiconductor multilayer structure obtained by this method can be operated at a low driving voltage, and are effective in saving power and energy.
本発明の本質は、ドーパント原子の層とアンドープのIII族窒化物半導体の層を交互に積層し、ドーピングすることにある。
MOCVDなどの化学気相成膜法の場合は、ガスを混合することでドーピングが可能であり、このような方法をとる必要はない。しかし、MOCVDなどの方法では、どうしても生産性や再現性に問題があり、スパッタやMBEなどの物理的な結晶成膜方法を用いた成膜法を確立したい。
The essence of the present invention is to alternately stack layers of dopant atoms and undoped group III nitride semiconductor layers and perform doping.
In the case of a chemical vapor deposition method such as MOCVD, doping is possible by mixing gases, and it is not necessary to adopt such a method. However, methods such as MOCVD inevitably have problems with productivity and reproducibility, and it is desirable to establish a film formation method using a physical crystal film formation method such as sputtering or MBE.
このような物理的な結晶成膜法では、窒素をプラズマ化、ラジカル化または原子化して供給する。ドーパント原子と窒素との反応を防ぐためには、ドーパント原子を供給するプロセスでは窒素をチャンバ内に供給しないことが望ましい。 In such a physical crystal film forming method, nitrogen is supplied in the form of plasma, radical or atomization. In order to prevent reaction between dopant atoms and nitrogen, it is desirable not to supply nitrogen into the chamber in the process of supplying dopant atoms.
そこで、我々は鋭意思考と実験を繰り返した結果、ドーパントのみを供給するプロセスと窒素を用いてIII族窒化物化合物半導体を成膜するプロセスを交互に繰り返す成膜法を開発した。この方法によって成膜された積層構造体は、ドーパントのみからなる層とアンドープのIII族窒化物化合物半導体からなる層が交互に積層された構造となる。交互に積層する過程で、ドーパント層を構成するドーパント原子の一部がIII族窒化物化合物半導体層に拡散している場合もあるが、この段階ではドーパント原子のみからなる層が必ず存在する。 Therefore, as a result of repeated thoughts and experiments, we have developed a deposition method in which the process of supplying only the dopant and the process of depositing the group III nitride compound semiconductor using nitrogen are alternately repeated. The laminated structure formed by this method has a structure in which layers made only of dopants and layers made of undoped group III nitride compound semiconductors are alternately laminated. In the process of alternately laminating, some of the dopant atoms constituting the dopant layer may diffuse into the group III nitride compound semiconductor layer, but at this stage, there is always a layer consisting only of the dopant atoms.
層を成すドーパントは、p型のドーパントでも良いし、n型のドーパントでも良い。III族窒化物化合物半導体に対するドーパントとしては、p型ドーパントであればMgやZn、n型ドーパントとしてはSi、GeおよびSn等が知られている。中でも、n型ドーパントしてSi、p型ドーパントとしてMgが、ドーピング効率、活性化率共に高く、結晶性の低下も少ないので、最も好適である。 The dopant forming the layer may be a p-type dopant or an n-type dopant. Known dopants for Group III nitride compound semiconductors include Mg and Zn for p-type dopants, and Si, Ge, and Sn for n-type dopants. Among them, Si as the n-type dopant and Mg as the p-type dopant are most preferable because both the doping efficiency and the activation rate are high and the crystallinity is hardly lowered.
層を成すIII族窒化物化合物半導体結晶としては、通常にコンタクト層として用いられているGaNおよびAlGaNが適している。 As the group III nitride compound semiconductor crystal forming the layer, GaN and AlGaN usually used as a contact layer are suitable.
ドーパント層がIII族窒化物化合物半導体層を完全に覆ってしまうと、結晶格子定数が異なるため、エピタキシャルな関係が成立しなくなり、結晶性の低下を招く。このためドーパント層は、完全な層を成さずに島状に表面に散在するように形成することが望ましい。このような形態をとることで、III族窒化物化合物半導体の結晶は露出した面を起点としてエピタキシャル成長し、横方向成長によって面を完全に埋め尽くすことが可能である。 If the dopant layer completely covers the group III nitride compound semiconductor layer, the crystal lattice constants are different, so that the epitaxial relationship is not established, and the crystallinity is lowered. Therefore, it is desirable to form the dopant layer so as to be scattered on the surface in an island shape without forming a complete layer. By taking such a form, the group III nitride compound semiconductor crystal can be epitaxially grown from the exposed surface as a starting point, and the surface can be completely filled by lateral growth.
上記の島状ドーパント層の各島状塊の間隔は、幅2nmから100nmの範囲であることが望ましい。これよりも間隔が小さいと、III族化合物半導体結晶がその隙間を基点としてエピタキシャル成長することが難しくなり、これよりも大きいと、ドーパントが充分行き渡らず、素子とした場合に駆動電圧の上昇を招く。更に望ましくは、幅10nmから50nmの範囲である。 The interval between the island-shaped lumps of the island-shaped dopant layer is preferably in the range of 2 nm to 100 nm in width. If the interval is smaller than this, it becomes difficult for the group III compound semiconductor crystal to be epitaxially grown with the gap as a starting point, and if it is larger than this, the dopant does not spread sufficiently, leading to an increase in driving voltage in the case of an element. More desirably, the width is in the range of 10 nm to 50 nm.
島状ドーパント層の各島状塊の合計面積の、全領域に対する比は、0.001以上0.9以下であることが望ましい。これよりも大きいと、III族化合物半導体結晶が各島状塊の隙間を基点としてエピタキシャル成長することが難しくなり、これよりも小さいと、ドーパントが充分行き渡らず、素子とした場合に駆動電圧の上昇を招く。更に望ましくは、0.005から0.5である。 The ratio of the total area of each island-shaped lump of the island-shaped dopant layer to the entire region is desirably 0.001 or more and 0.9 or less. If it is larger than this, it becomes difficult for the group III compound semiconductor crystal to epitaxially grow with the gap between the island-like lumps as the starting point, and if it is smaller than this, the dopant does not spread sufficiently, and the drive voltage rises in the case of an element. Invite. More desirably, it is 0.005 to 0.5.
島状を成すドーパント層の個々の島状塊の直径(円相当直径)は、0.5nmから100nmの間の値であることが望ましい。これよりも小さいと、ドーパントが充分行き渡らず、素子とした場合に駆動電圧の上昇を招き、これよりも大きいとIII族化合物半導体結晶の結晶性が低下する。更に望ましくは、1nmから10nmである。 The diameter (equivalent circle diameter) of each island-shaped lump of the island-shaped dopant layer is preferably a value between 0.5 nm and 100 nm. If it is smaller than this, the dopant does not spread sufficiently, leading to an increase in driving voltage in the case of an element, and if it is larger than this, the crystallinity of the group III compound semiconductor crystal is lowered. More desirably, the thickness is 1 nm to 10 nm.
以上のような島状ドーパント層における各島状塊の直径や間隔は、断面を露出した試料を用いた透過型電子顕微鏡による観察などによって測定可能である。また、各島状塊の合計面積の全領域に対する比は、上記直径および間隔をランダムに例えば10点測定し、それらの平均値から算出することができる。 The diameter and interval of each island-shaped lump in the island-shaped dopant layer as described above can be measured by observation with a transmission electron microscope using a sample with an exposed cross section. Further, the ratio of the total area of each island-shaped lump to the entire region can be calculated from the average value of the above-mentioned diameter and interval measured at 10 points at random.
ドーパント層を、上記のような島状の塊として形成するためには、成膜の条件を工夫すると良い。ドーパント層はIII族窒化物化合物半導体層とは格子整合していないので、マイグレーションを活発に起こす条件とすることで、島状の結晶塊を形成することができる。
一例を挙げると、基板温度を600℃以上とする、成膜時のチャンバ圧力を0.3Pa以下とする、成膜速度を0.5nm/sec以下とする、などである。
In order to form the dopant layer as an island-shaped lump as described above, it is preferable to devise conditions for film formation. Since the dopant layer is not lattice-matched with the group III nitride compound semiconductor layer, an island-like crystal lump can be formed under conditions that cause migration actively.
For example, the substrate temperature is 600 ° C. or more, the chamber pressure during film formation is 0.3 Pa or less, the film formation rate is 0.5 nm / sec or less, and the like.
ドーパント層の膜厚は、0.5nmから10nmであることが望ましい。これよりも薄いと、ドーパントが充分にいきわたらない可能性があり、これよりも厚いと、III族窒化物化合物半導体結晶が横方向成長しても埋め込むことが困難になる。更に望ましくは1nmから5nm程度である。 The thickness of the dopant layer is preferably 0.5 nm to 10 nm. If it is thinner than this, there is a possibility that the dopant does not spread sufficiently, and if it is thicker than this, it becomes difficult to embed even if the group III nitride compound semiconductor crystal grows in the lateral direction. More desirably, it is about 1 nm to 5 nm.
III族窒化物化合物半導体層の膜厚は、1nmから500nmであることが望ましい。これよりも厚いと、ドーパントが充分にいきわたらない可能性があり、これよりも薄いと、III族窒化物化合物半導体結晶が横方向成長によっても埋め込むことが困難になる。更に望ましくは10nmから100nm程度である。 The film thickness of the group III nitride compound semiconductor layer is desirably 1 nm to 500 nm. If it is thicker than this, there is a possibility that the dopant does not spread sufficiently. If it is thinner than this, it becomes difficult to bury the group III nitride compound semiconductor crystal even by lateral growth. More desirably, it is about 10 nm to 100 nm.
また、両層の厚みの比(III族窒化物化合物半導体層/ドーパント層)は、10から1000であることが望ましい。これ以下だと、ドーパントが多くドープされすぎてIII族窒化物化合物半応対結晶の結晶性の低下を生じる。これ以上だと、ドーパントが充分に行きわたらず、積層構造体の抵抗率の上昇を招き、駆動電圧の上昇を招く。 The ratio of the thicknesses of both layers (group III nitride compound semiconductor layer / dopant layer) is preferably 10 to 1000. If it is less than this, the dopant is excessively doped, and the crystallinity of the group III nitride compound semi-responding crystal is lowered. If it is more than this, the dopant will not reach sufficiently, leading to an increase in resistivity of the laminated structure and an increase in driving voltage.
第一の工程で形成されたIII族窒化物化合物半導体層とドーパント層の繰り返し回数は、1回から200回の間であることが望ましい。200回以上の繰り返しを行ったとしても素子の機能には大きな違いが生じず、かえって結晶性の低下を招くのみである。 The number of repetitions of the group III nitride compound semiconductor layer and the dopant layer formed in the first step is preferably between 1 and 200 times. Even if it is repeated 200 times or more, there is no great difference in the function of the element, but only a decrease in crystallinity is caused.
窒素原料をプラズマやラジカルとして供給する手法としては、スパッタ、PLD、PEDおよびCVDなどが知られている。中でも、スパッタ法が最も簡便で量産にも適しているため、好適な手法である。DCスパッタではターゲット表面のチャージアップを招き、成膜速度が安定しない可能性が高いので、パルスDCにするか、RFスパッタ法とすることが望ましい。 Sputtering, PLD, PED, CVD, and the like are known as methods for supplying nitrogen material as plasma or radicals. Of these, the sputtering method is the most convenient and suitable for mass production, and is therefore a suitable method. In DC sputtering, the target surface is charged up and there is a high possibility that the deposition rate is not stable. Therefore, it is desirable to use pulse DC or RF sputtering.
本技術に用いる、プラズマ化またはラジカル化した窒素を発生するための原料としては、一般に知られている化合物をなんら問題なく用いることができるが、特にアンモニアと窒素は取り扱いも楽で比較的安価で入手可能であり望ましい。アンモニアは分解の効率も良く、高い成長速度で成膜することが可能であるが、反応性や毒性が高く、除害設備やガス検知器を必要としたり、反応装置に使用する部材の材料を安定性の高いものにする必要があるなど、工夫を要する。逆に窒素を原料として用いると装置が簡便で済む代わりに、高い反応速度は得られない。窒素を電界や熱などにより分解してから装置に導入する方法ではアンモニアには劣るが利用可能な程度の成膜速度を得ることができ、装置コストとの兼ね合いを考えると、最も好適な窒素源である。 As the raw material for generating plasmatized or radicalized nitrogen used in this technology, generally known compounds can be used without any problem, but especially ammonia and nitrogen are easy to handle and relatively inexpensive. Available and desirable. Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, ammonia is highly reactive and toxic, requires abatement equipment and a gas detector, and uses materials for the components used in the reactor. It needs to be devised, such as having to be highly stable. Conversely, when nitrogen is used as a raw material, the apparatus is simple, but a high reaction rate cannot be obtained. The method in which nitrogen is decomposed by an electric field or heat and then introduced into the apparatus is inferior to ammonia, but can provide a film forming rate that can be used. Considering the balance with the apparatus cost, the most suitable nitrogen source It is.
スパッタを用いて成膜する場合、重要なパラメーターは、基板温度および炉内の圧力と窒素分圧である。基板温度は、一般に室温〜1200℃である。1200℃以上では結晶の分解が発生する。好ましくは200℃〜900℃である。 When the film is formed by sputtering, important parameters are the substrate temperature, the pressure in the furnace, and the nitrogen partial pressure. The substrate temperature is generally room temperature to 1200 ° C. Crystal decomposition occurs at 1200 ° C. or higher. Preferably it is 200 to 900 degreeC.
炉内の圧力は0.3Pa以上であることが望ましい。これ以下の圧力では、窒素の存在量が少なく、スパッタされた金属が窒化物とならずに付着する。圧力の上限は特に定めるものではないが、プラズマを発生させることができる程度の低圧が必要なことは言うまでもない。窒素とアルゴンの流量に対する窒素流量の比は、窒素が20%以上100%以下であることが望ましい。20%以下の流量比ではスパッタ金属が金属のまま付着する。特に望ましくは50%以上90%以下である。90%以上の流量比ではアルゴンの量が少なく、スパッタ速度が低下する傾向にある。 The pressure in the furnace is preferably 0.3 Pa or more. At pressures below this, the amount of nitrogen present is small and the sputtered metal adheres without becoming nitrides. The upper limit of the pressure is not particularly defined, but it is needless to say that a low pressure that can generate plasma is required. The ratio of the nitrogen flow rate to the nitrogen flow rate is preferably 20% or more and 100% or less. At a flow rate ratio of 20% or less, sputtered metal adheres as it is. Particularly preferably, it is 50% or more and 90% or less. At a flow rate ratio of 90% or more, the amount of argon is small and the sputtering rate tends to decrease.
成膜速度は、0.01nm/秒から10nm/秒とすることが望ましい。これ以上の速度では膜が結晶体とならずに非晶質となる。これ以下の成膜速度では、膜は層とならずに島状に成長してしまい、基板の表面を覆うことができない。 The film formation rate is desirably 0.01 nm / second to 10 nm / second. At higher speeds, the film becomes amorphous rather than crystalline. If the film formation speed is lower than this, the film does not become a layer but grows in an island shape and cannot cover the surface of the substrate.
一方、ドーパント層は単一成分の層であるので、リアクティブスパッタではない。このため、スパッタ装置としてはRFスパッタとDCスパッタの両方を利用することができる。DCスパッタを用いる場合には、ターゲットが帯電しないように導電性を持たせるのが良い。例えばSiの場合など、純度の高いSiのターゲットを用いると絶縁性でありチャージアップが考えられるので、BやPをドープしたものを用いるのが良い。しかし、交互に積層する際にウエーハをチャンバ間で行き来させるのは無駄に時間を掛けることになるので、III族窒化物化合物半導体と同じチャンバで積層することが望ましく、結局、RFスパッタを用いることが望ましいことになる。 On the other hand, since the dopant layer is a single component layer, it is not reactive sputtering. For this reason, both RF sputtering and DC sputtering can be used as the sputtering apparatus. In the case of using DC sputtering, it is preferable to provide conductivity so that the target is not charged. For example, in the case of Si, when a high purity Si target is used, it is insulative and charge-up can be considered. Therefore, it is preferable to use a material doped with B or P. However, since it takes a lot of time to move wafers between chambers when alternately laminating, it is desirable to laminate in the same chamber as the group III nitride compound semiconductor, and eventually RF sputtering is used. Would be desirable.
炉内圧力や基板温度に関しても、III族窒化物化合物半導体と同じ条件で実施することが同じ理由で望ましい。成膜速度はIII族窒化物化合物半導体に比較して遅く成膜することが薄い膜厚を適正に制御しやいので、0.001nm/秒から1nm/秒とすることが望ましい。 For the same reason, it is desirable that the furnace pressure and the substrate temperature be performed under the same conditions as those for the group III nitride compound semiconductor. The film formation rate is slower than that of the group III nitride compound semiconductor, and it is easy to control the thin film thickness appropriately, so 0.001 nm / second to 1 nm / second is desirable.
原子状にした原料を基板に供給する成膜手法としては、分子線エピタキシー(MBE)法がある。
MBEを用いる場合には、高真空チャンバ内に設置したセル内に金属を溶融させておき、その蒸気を蒸気圧によって基板に照射する。その際に、窒素原料を同時に供給することで基板上にて反応させてIII族窒化物化合物半導体を成長させる。窒素原料としては、ガス状のNH3を供給する方法と、N2をプラズマなどで分解してセルからガス圧で照射する方法が一般的である。本手法においては、ドーパント層を成膜する際にできるだけチャンバ内に窒素を存在させたくないという理由で、プラズマ照射の方が望ましい。
As a film formation technique for supplying atomic material to a substrate, there is a molecular beam epitaxy (MBE) method.
In the case of using MBE, a metal is melted in a cell installed in a high vacuum chamber, and the substrate is irradiated with the vapor by vapor pressure. At that time, a group III nitride compound semiconductor is grown by reacting on the substrate by simultaneously supplying nitrogen raw materials. As a nitrogen raw material, a method of supplying gaseous NH 3 and a method of decomposing N 2 with plasma or the like and irradiating the cell with a gas pressure are generally used. In this method, plasma irradiation is preferable because nitrogen is not preferably present in the chamber when forming the dopant layer.
チャンバ内の圧力は、MBEの一般的な真空度である1×10-4Paから1×10-6Paであることが望ましい。これ以上の圧力では反応元素がビームを形成せず、これ以下の圧力としてもいたずらに時間がかかるだけである。 The pressure in the chamber is desirably 1 × 10 −4 Pa to 1 × 10 −6 Pa, which is a general degree of vacuum of MBE. At higher pressures, the reactive elements do not form a beam, and even lower pressures only take a long time.
基板温度は、スパッタを用いた場合と同じく室温以上1200℃以下が望ましい。成膜速度についても、スパッタ法と同じく、III族窒化物化合物半導体層の場合に0.01nm/秒から10nm/秒、ドーパント層の場合に0.001nm/秒から1nm/秒程度が望ましい。 The substrate temperature is desirably room temperature or higher and 1200 ° C. or lower as in the case of using sputtering. As with the sputtering method, the film formation rate is preferably about 0.01 nm / second to 10 nm / second for the group III nitride compound semiconductor layer and about 0.001 nm / second to 1 nm / second for the dopant layer.
ドーパント層とIII族窒化物化合物半導体層を交互に積層した構造を形成した後、第二の工程として熱処理を行なうことが望ましい。この熱処理により、ドーパントをIII族窒化物半導体結晶中に拡散することができ、より均一なドーピングの状態にすることが可能である。 After forming a structure in which the dopant layers and the group III nitride compound semiconductor layers are alternately stacked, it is desirable to perform heat treatment as the second step. By this heat treatment, the dopant can be diffused into the group III nitride semiconductor crystal, and a more uniform doping state can be obtained.
熱処理の温度としては、300℃以上が望ましい。上限は特に設けないが、マトリクス結晶が分解してしまう温度を超えない必要があることは言うまでもない。多くのIII族窒化物化合物半導体結晶は、1200℃くらいの温度で分解する。 The heat treatment temperature is preferably 300 ° C. or higher. Although there is no particular upper limit, it goes without saying that the temperature must not exceed the temperature at which the matrix crystal decomposes. Many Group III nitride compound semiconductor crystals decompose at a temperature of about 1200 ° C.
熱処理時間は特に制限されないが、一般に30秒〜1時間が好ましい。30秒以下では効果が十分でなく、1時間以上では効果に変化がなく、いたずらに時間を要するのみである。 The heat treatment time is not particularly limited, but is generally preferably 30 seconds to 1 hour. The effect is not sufficient when it is 30 seconds or less, and the effect is not changed after 1 hour or more.
また、熱処理中の雰囲気に関して、特にp型のドーパント層を形成してp型を示す積層構造体を作製したい場合、水素ガスおよび分子中に水素原子を含む化合物のガスを用いないことが望ましい。特に、H2ガスや高温で分解してH2ガスを生成することが知られているNH3ガスなどを用いないことが望ましい。 In addition, regarding the atmosphere during the heat treatment, in particular, when it is desired to form a p-type dopant layer by forming a p-type dopant layer, it is desirable not to use a hydrogen gas and a compound gas containing hydrogen atoms in the molecule. In particular, it is desirable not to use H 2 gas or NH 3 gas which is known to decompose at high temperature to generate H 2 gas.
熱処理後の積層構造体は、熱処理時間および温度によって、ドーパント層の痕跡としてドーパントの塊を内包する場合もあるし、ドーパントの塊は拡散して消失するものの、ドーパント濃度は高濃度の層と低濃度の層の繰り返しとなって残存する場合もあるし、ドーパントが拡散して完全に均一なドーピング層となる場合もある。 Depending on the heat treatment time and temperature, the laminated structure after the heat treatment may include a dopant mass as a trace of the dopant layer. The dopant mass diffuses and disappears, but the dopant concentration is lower than that of the high-concentration layer. In some cases, the layer may remain as a repetition of the concentration layer, and in some cases, the dopant diffuses to form a completely uniform doping layer.
従って、熱処理後の積層構造体は、素子の中でコンタクト層として機能する。当然ながら、p型ドーパント層を用いた場合にはpコンタクト層、n型ドーパント層を用いた場合にはnコンタクト層として用いることが可能である。 Therefore, the laminated structure after the heat treatment functions as a contact layer in the element. Of course, when a p-type dopant layer is used, it can be used as a p-contact layer, and when an n-type dopant layer is used, it can be used as an n-contact layer.
コンタクト層には、電流を流通させるための電極を形成する。電極材料としては、一般に知られたものをなんら問題なく用いることが可能である。例えば、n電極材料としてはAl、Ti、Cr、などであり、p電極材料としてはNi、Au、Ptなどである。また、ITO、ZnO、AZO、IZOなどの導電性の酸化物を用いることも可能である。 In the contact layer, an electrode for passing a current is formed. As the electrode material, generally known materials can be used without any problem. For example, the n-electrode material is Al, Ti, Cr, etc., and the p-electrode material is Ni, Au, Pt, or the like. In addition, conductive oxides such as ITO, ZnO, AZO, and IZO can be used.
本発明の積層構造体を作製することに用いることができる基板としては、一般にIII族窒化物化合物半導体結晶を成膜できる基板であれば、どのような材料も用いることが可能である。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステンおよびモリブデンなどである。 As a substrate that can be used for manufacturing the laminated structure of the present invention, any material can be used as long as it can generally form a group III nitride compound semiconductor crystal. For example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide Lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten and molybdenum.
本発明の積層構造体を用いるデバイスとしては、発光素子のほか、レーザー素子および受光素子などの光電気変換素子、またはHBTおよびHEMTなどの電子デバイスなどを挙げることができる。これらの半導体素子は各種構造のものが多数知られており、本発明のIII族窒化物化合物半導体積層構造体を用いた素子構造は、これら周知の素子構造を含めて何ら制限されない。 Examples of devices using the laminated structure of the present invention include light-emitting elements, photoelectric conversion elements such as laser elements and light-receiving elements, and electronic devices such as HBT and HEMT. Many of these semiconductor elements have various structures, and the element structure using the group III nitride compound semiconductor multilayer structure of the present invention is not limited at all including these well-known element structures.
特に発光素子の場合、本技術で製造した素子をパッケージしてランプとして使用することが可能である。また蛍光体と組み合わせることにより、発光色を変える技術が知られており、これをなんら問題なく利用することが可能である。例えば、蛍光体を適正に選定することにより発光素子より長波長の発光を得ることができるし、発光素子自身の発光波長と蛍光体によって変換された波長とを混ぜることによって、白色のパッケージとすることもできる。 In particular, in the case of a light emitting element, it is possible to package an element manufactured by the present technology and use it as a lamp. Further, a technique for changing the emission color by combining with a phosphor is known, and this can be used without any problem. For example, by appropriately selecting a phosphor, light having a longer wavelength than that of the light emitting element can be obtained, and a white package can be obtained by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor. You can also.
また、本技術で製造した発光素子をパッケージしたランプは駆動電圧が低いので、この技術によって作製したランプを組み込んだ携帯電話、ディスプレイ、パネル類などの電子機器や、その電子機器を組み込んだ自動車、コンピュータ、ゲーム機、などの機械装置類は、低電力での駆動が可能となり、高い特性を実現することが可能である。特に、携帯電話、ゲーム機、玩具、自動車部品などの、バッテリ駆動させる機器類において、省電力の効果を発揮する。 In addition, a lamp packaged with a light-emitting element manufactured with this technology has a low driving voltage. Therefore, an electronic device such as a mobile phone, a display, or a panel incorporating the lamp manufactured by this technology, an automobile incorporating the electronic device, Mechanical devices such as computers and game machines can be driven with low power and can achieve high characteristics. In particular, the battery-powered devices such as mobile phones, game machines, toys, and automobile parts exhibit power saving effects.
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
本実施例では、本発明のIII族窒化物化合物半導体積層構造体を用いた、III族窒化物化合物半導体発光素子の製造方法について説明する。
Hereinafter, the present invention will be specifically described based on examples. However, the present invention is not limited only to these examples.
(Example 1)
In this example, a method for producing a group III nitride compound semiconductor light emitting device using the group III nitride compound semiconductor multilayer structure of the present invention will be described.
本実施例で作製した積層構造体の断面図を図1に示す。エピタキシャルウェーハは、c面を有するサファイア基板(1)上に、バッファ層としてAlN層(2)を形成したのち、基板側から順に、厚さ6μmのアンドープGaN層(3)、厚さ100nmのアンドープのGaN層(4a)と 厚さ0.1nmの島状の結晶塊からなるSiの層(4b)を20回交互に積層したn型GaN層(4)、1×1018cm-3の電子濃度を持つ厚さ200ÅのIn0.1Ga0.9Nクラッド層(5)、GaN障壁層に始まりGaN障壁層に終わる、層厚を160Åとする6層のGaN障壁層(6a)と、層厚を30Åとする5層のノンドープのIn0.2Ga0.8N井戸層(6b)とからなる多重量子井戸構造の発光層(6)、厚さ50ÅのMgをドープしたAl0.1Ga0.9N拡散防止層(7)、および厚さ0.2μmのMgドープAl0.02Ga0.98N層(8)を積層した構造を有する。 A cross-sectional view of the laminated structure manufactured in this example is shown in FIG. In the epitaxial wafer, an AlN layer (2) is formed as a buffer layer on a sapphire substrate (1) having a c-plane, and then an undoped GaN layer (3) having a thickness of 6 μm and an undoped layer having a thickness of 100 nm are sequentially formed from the substrate side. N-type GaN layer (4), in which an GaN layer (4a) of 0.1 nm and an Si layer (4b) made of island-shaped crystal lumps having a thickness of 0.1 nm are alternately stacked 20 times, 1 × 10 18 cm −3 electrons A 200-inch-thick In 0.1 Ga 0.9 N clad layer (5) having a concentration, a GaN barrier layer (6a) having a layer thickness of 160 、 starting from the GaN barrier layer and ending with the GaN barrier layer, and a layer thickness of 30 Å A multi-quantum well structure light-emitting layer (6) consisting of five layers of non-doped In 0.2 Ga 0.8 N well layer (6b), and an Mg 0.1- doped Al 0.1 Ga 0.9 N diffusion prevention layer (7) And a thickness of 0.2 μm It has a structure in which an Mg-doped Al 0.02 Ga 0.98 N layer (8) is laminated.
また、本実施例で作製した半導体発光素子の電極構造の平面図を図2に示す。図中、10はn側電極、11はn電極を形成するためのSiドープGaN層(4)の露出面、12はp電極ボンディングパッド、および13は透光性p電極である。 Further, FIG. 2 shows a plan view of the electrode structure of the semiconductor light emitting device manufactured in this example. In the figure, 10 is an n-side electrode, 11 is an exposed surface of the Si-doped GaN layer (4) for forming the n-electrode, 12 is a p-electrode bonding pad, and 13 is a translucent p-electrode.
サファイア上のAlNバッファ層(2)からn型GaN層(4)までを、RFマグネトロンスパッタを用いて成膜した。用いたスパッタ機は、ターゲットとカソードの距離が50mmのものを使用した。成膜時の基板温度は750℃とし、成膜時の圧力は0.6Paとした。 The AlN buffer layer (2) on the sapphire to the n-type GaN layer (4) were formed using RF magnetron sputtering. The sputtering machine used had a target-cathode distance of 50 mm. The substrate temperature during film formation was 750 ° C., and the pressure during film formation was 0.6 Pa.
サファイア基板としては4インチ径のものを用いた。
AlNバッファ層(2)を成膜するプロセスにおいては、アルゴンと窒素の混合ガスをチャンバ内に導入して、電場をかけてプラズマ化した窒素を窒素源として利用した。一方でプラズマ化したアルゴンによってAlのターゲットを叩いて金属原子を叩き出し、窒素と反応させて基板上に成膜させた。
A 4-inch diameter sapphire substrate was used.
In the process of forming the AlN buffer layer (2), a mixed gas of argon and nitrogen was introduced into the chamber, and nitrogen converted into plasma by applying an electric field was used as a nitrogen source. On the other hand, an Al target was struck by plasma-generated argon to struck metal atoms and reacted with nitrogen to form a film on the substrate.
アンドープGaN層(3)を積層するプロセスにおいては、AlN製膜と同様に、アルゴンと窒素の混合ガスをチャンバ内に導入して、プラズマ化した窒素を窒素源として利用し、アルゴンプラズマでGaのターゲットからGaを叩き出し、窒素と反応させて基板上に成膜させた。 In the process of laminating the undoped GaN layer (3), similarly to the AlN film formation, a mixed gas of argon and nitrogen is introduced into the chamber, and plasma nitrogen is used as a nitrogen source. Ga was sputtered from the target and reacted with nitrogen to form a film on the substrate.
アンドープGaN層(4a)とSiの層(4b)を交互に積層するプロセスにおいては、アンドープGaNは上記アンドープGaN層(3)と同一手順で成膜し、Si層の成膜時には、チャンバ内に導入するガスをアルゴンのみとして、Si製のターゲットから叩き出した原子をそのまま基板へ積層した。 In the process of alternately laminating the undoped GaN layer (4a) and the Si layer (4b), the undoped GaN is deposited in the same procedure as the undoped GaN layer (3), and the Si layer is deposited in the chamber. The only gas introduced was argon, and the atoms knocked out of the Si target were laminated on the substrate as they were.
以上のような工程で作製した基板を、スパッタ機から取り出し、アニール炉を用いて熱処理した。熱処理温度は1100℃とし、10分間保持した。熱処理時の気相の雰囲気は窒素のみで構成した。 The substrate manufactured through the above steps was taken out of the sputtering machine and heat-treated using an annealing furnace. The heat treatment temperature was 1100 ° C. and held for 10 minutes. The gas phase atmosphere during the heat treatment was composed of only nitrogen.
なお、アニール前と後で、n型GaN層(4)を断面方向から透過式電子顕微鏡で観察した。アニール前の積層構造体には、2nmのSi層と100nmのアンドープのGaN層を20回交互に積層した構造が見られた。Si層は所々で途切れて完全な層を成してはおらず、島状であった。各島状塊の円相当直径は1nm程度であり、各島状塊の間隔は約50nm程度であった。従って、ドーパント層の総面積の比率は、全体の領域に対して0.02程度であった。しかし、アニール後のn型GaN層(4)には、明らかな層構造は見られず、ドーパント層を構成するSi原子が拡散して、GaN層に均一にドープされたものと思われた。 The n-type GaN layer (4) was observed with a transmission electron microscope from the cross-sectional direction before and after annealing. In the laminated structure before annealing, a structure in which 2 nm Si layers and 100 nm undoped GaN layers were alternately laminated 20 times was observed. The Si layer was interrupted in some places and did not form a complete layer, but was an island shape. The circle-equivalent diameter of each island-shaped lump was about 1 nm, and the interval between each island-shaped lump was about 50 nm. Therefore, the ratio of the total area of the dopant layer was about 0.02 with respect to the entire region. However, in the n-type GaN layer (4) after annealing, no clear layer structure was observed, and it was considered that Si atoms constituting the dopant layer diffused and the GaN layer was uniformly doped.
続いて、上記基板をMOCVD炉に導入し、クラッド層(5)以降の層をMOCVD法によって形成した。形成時の温度、圧力、使用ガス、などは一般的なものを用いた。
以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。
Subsequently, the substrate was introduced into an MOCVD furnace, and the layers after the cladding layer (5) were formed by MOCVD. General temperatures, pressures, gases used, and the like were used.
By the procedure as described above, an epitaxial wafer having an epitaxial layer structure for a semiconductor light emitting device was produced.
次いで、上記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。作製したウェーハについて、公知のフォトリソグラフィー技術によってMgドープAl0.02Ga0.98N層(8)の表面上に、ITOからなる透明p電極13と、その上に表面側から順にチタン、アルミニウムおよび金を積層した構造を持つp電極ボンディングパッド12を形成し、p側電極とした。更にその後ウェーハにドライエッチングを行い、SiドープGaN層(4)のn側電極を形成する部分11を露出させ、露出した部分にNi、Al、TiおよびAuの4層よりなるn側電極10を作製した。これらの作業により、ウエーハ上に図2に示すような平面形状を持つ電極を作製した。
Next, a light-emitting diode, which is a kind of semiconductor light-emitting element, was manufactured using an epitaxial wafer in which an epitaxial layer structure was stacked on the sapphire substrate. About the produced wafer, a transparent p-
このようにしてp側およびn側の電極を形成したウェーハについて、サファイア基板の裏面を研削および研磨してミラー状の面とした。その後、該ウェーハを350μm角の正方形のチップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした。上記のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性電極を通して発光を観察したところ、発光波長は470nmであり、発光出力は電流20mAにおいて15mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。 For the wafer on which the p-side and n-side electrodes were formed in this way, the back surface of the sapphire substrate was ground and polished to form a mirror-like surface. Thereafter, the wafer was cut into 350 μm square chips, placed on the lead frame so that the electrodes were on top, and connected to the lead frame with gold wires to obtain a light emitting device. When a forward current was passed between the p-side and n-side electrodes of the light-emitting diode produced as described above, the forward voltage at a current of 20 mA was 3.0V. When light emission was observed through the p-side translucent electrode, the light emission wavelength was 470 nm, and the light emission output was 15 mW at a current of 20 mA. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.
(実施例2)
本実施例では、実施例1と同じ構造を、サファイア上のAlNバッファ層(2)からn型GaN層(4)までを、MBEを用いて作製した。用いたMBE装置は、ターゲットとカソードの距離が300mmのものを使用した。成膜時の基板温度は750℃とした。サファイア基板としては4インチ径のものを用いた。
(Example 2)
In this example, the same structure as that of Example 1 was fabricated using MBE from the AlN buffer layer (2) on sapphire to the n-type GaN layer (4). The MBE apparatus used was one having a target-cathode distance of 300 mm. The substrate temperature during film formation was set to 750 ° C. A 4-inch diameter sapphire substrate was used.
AlNバッファ層(2)を成膜するプロセスにおいては、プラズマクラッカを用いてプラズマ化した窒素をチャンバ内に導入し、一方でクヌードセンセルから蒸発させたAlを導入して、窒素と反応させて基板上に成膜させた。 In the process of forming the AlN buffer layer (2), nitrogen converted into plasma using a plasma cracker is introduced into the chamber, while Al evaporated from the Knudsen cell is introduced and reacted with nitrogen. A film was formed on the substrate.
アンドープGaN層(3)を積層するプロセスにおいては、AlN製膜と同様に、プラズマクラッカを用いてクラッキングした窒素をチャンバ内に導入し、クヌードセンセルから蒸発させたGaを導入して、窒素と反応させて基板上に成膜させた。 In the process of laminating the undoped GaN layer (3), nitrogen cracked using a plasma cracker is introduced into the chamber and Ga evaporated from the Knudsen cell is introduced, as in the AlN film formation. To form a film on the substrate.
アンドープGaN層(4a)とSiの層(4b)を交互に積層するプロセスにおいては、アンドープGaNは上記アンドープGaN層(3)と同一手順で成膜し、Si層の成膜時には、チャンバ内に導入する窒素を停止し、同様にクヌードセンセルから導入したSi蒸気をそのまま基板へ積層した。 In the process of alternately laminating the undoped GaN layer (4a) and the Si layer (4b), the undoped GaN is deposited in the same procedure as the undoped GaN layer (3), and the Si layer is deposited in the chamber. Nitrogen to be introduced was stopped, and Si vapor introduced from the Knudsen cell was laminated on the substrate as it was.
上記のようにして作製したウエーハを、実施例1と同様にして発光ダイオードチップとした。p側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性電極を通して発光を観察したところ、発光波長は530nmであり、発光出力は電流20mAにおいて9mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。 The wafer produced as described above was used as a light emitting diode chip in the same manner as in Example 1. When a forward current was passed between the p-side and n-side electrodes, the forward voltage at a current of 20 mA was 3.0V. Further, when luminescence was observed through the p-side translucent electrode, the emission wavelength was 530 nm, and the emission output was 9 mW at a current of 20 mA. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.
(実施例3)
本実施例で作製した積層構造の断面図は、MgをドープしたAlGaN層を除いて、基本的には図1に示したものと同じである。
(Example 3)
The cross-sectional view of the laminated structure produced in this example is basically the same as that shown in FIG. 1 except for the AlGaN layer doped with Mg.
c面を有するサファイア基板上に、基板側から順に、AlNバッファ層、厚さ6μmのアンドープGaN層、1×1019cm-3のSiをドープしたn型GaN層、1×1018cm-3の電子濃度を持つ厚さ200ÅのIn0.1Ga0.9Nクラッド層、およびGaN障壁層に始まりGaN障壁層に終わる、層厚を160Åとする6層のGaN障壁層と、層厚を30Åとする5層のノンドープのIn0.2Ga0.8N井戸層とからなる多重量子井戸構造の発光層をMOCVD法により作製し、これをMOCVD炉から取り出し、RFスパッタ機に導入して、厚さ100nmのAl0.1Ga0.9Nからなる層と厚さ2nmのMgからなる層を、交互に2回積層した構造を成膜した。その後、このウエーハをRFスパッタ機から取り出し、アニール炉を用いて900℃にて1分間熱処理した。 On the sapphire substrate having c-plane, in order from the substrate side, an AlN buffer layer, an undoped GaN layer having a thickness of 6 μm, an n-type GaN layer doped with Si of 1 × 10 19 cm −3 , 1 × 10 18 cm −3 An In 0.1 Ga 0.9 N cladding layer having a thickness of 200 mm, a six-layer GaN barrier layer having a thickness of 160 mm starting from the GaN barrier layer and ending with the GaN barrier layer, and a thickness of 30 mm. A light emitting layer having a multi-quantum well structure composed of a non-doped In 0.2 Ga 0.8 N well layer is produced by MOCVD, taken out of the MOCVD furnace, introduced into an RF sputtering machine, and 100 nm thick Al 0.1 Ga A structure in which 0.9 N layers and 2 nm thick Mg layers were alternately stacked twice was formed. Thereafter, this wafer was taken out from the RF sputtering machine and heat-treated at 900 ° C. for 1 minute using an annealing furnace.
上記のようにして作製したウエーハを、実施例1と同様にして発光ダイオードチップとした。p側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.1Vであった。また、p側の透光性電極を通して発光を観察したところ、発光波長は470nmであり、発光出力は電流20mAにおいて15mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。 The wafer produced as described above was used as a light emitting diode chip in the same manner as in Example 1. When a forward current was passed between the p-side and n-side electrodes, the forward voltage at a current of 20 mA was 3.1V. When light emission was observed through the p-side translucent electrode, the light emission wavelength was 470 nm, and the light emission output was 15 mW at a current of 20 mA. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.
本技術を用いて作製した素子は、低い電圧で駆動することができる。また、本技術を用いることで、安定した特性の素子を安価で大量に製造することが可能である。 An element manufactured using the present technology can be driven at a low voltage. Further, by using this technology, it is possible to manufacture a large number of elements having stable characteristics at a low cost.
1 基板
2 AlNバッファ層
3 アンドープGaN層
4 n型GaN層
4a アンドープGaN層
4b Si層
5 In0.1Ga0.9Nクラッド層
6 発光層
6a GaN障壁層
6b In0.2Ga0.8N井戸層
7 MgドープのAl0.1Ga0.9N拡散防止層
8 MgドープAl0.02Ga0.98N層
10 n側電極
11 n型GaN層のn側電極を形成する部分
12 p電極ボンディングパッド
13 透光性p電極
1
Claims (28)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190786A JP2008021745A (en) | 2006-07-11 | 2006-07-11 | Group iii nitride compound semiconductor laminated structure, and method for growth thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190786A JP2008021745A (en) | 2006-07-11 | 2006-07-11 | Group iii nitride compound semiconductor laminated structure, and method for growth thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021745A true JP2008021745A (en) | 2008-01-31 |
Family
ID=39077518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190786A Pending JP2008021745A (en) | 2006-07-11 | 2006-07-11 | Group iii nitride compound semiconductor laminated structure, and method for growth thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008021745A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235877A (en) * | 2007-02-19 | 2008-10-02 | Showa Denko Kk | Solar cell and manufacturing method thereof |
JP2009224774A (en) * | 2008-02-19 | 2009-10-01 | Showa Denko Kk | Solar cell, and manufacturing method thereof |
JP2010103429A (en) * | 2008-10-27 | 2010-05-06 | Nitride Semiconductor Co Ltd | Method of manufacturing gallium nitride-based light-emitting device |
JP2010192880A (en) * | 2008-12-29 | 2010-09-02 | Imec | Method for manufacturing junction |
JP2010272887A (en) * | 2008-03-13 | 2010-12-02 | Showa Denko Kk | Group III nitride semiconductor device manufacturing method and group III nitride semiconductor light emitting device manufacturing method |
JP2012246195A (en) * | 2011-05-30 | 2012-12-13 | Hitachi Cable Ltd | Semi-insulating nitride semiconductor wafer, semi-insulating nitride semiconductor self-supporting substrate and transistor, and method and apparatus for growing semi-insulating nitride semiconductor layer |
WO2024024268A1 (en) * | 2022-07-25 | 2024-02-01 | 株式会社ジャパンディスプレイ | Film formation device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02161719A (en) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | Semiconductor device and its manufacture |
JPH0590160A (en) * | 1991-05-08 | 1993-04-09 | Fujitsu Ltd | Crystal growth method |
JPH05102616A (en) * | 1991-10-09 | 1993-04-23 | Furukawa Electric Co Ltd:The | Semiconductor laser array and manufacture thereof |
JPH06124900A (en) * | 1991-07-18 | 1994-05-06 | Res Dev Corp Of Japan | Epitaxial growth method of compound crystal and doping method thereof |
JPH08306635A (en) * | 1995-05-08 | 1996-11-22 | At & T Ipm Corp | Doping process for semiconductor growth process |
JP2002237576A (en) * | 2000-11-21 | 2002-08-23 | Matsushita Electric Ind Co Ltd | Communication system equipment and semiconductor integrated circuit device |
WO2006068377A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
-
2006
- 2006-07-11 JP JP2006190786A patent/JP2008021745A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02161719A (en) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | Semiconductor device and its manufacture |
JPH0590160A (en) * | 1991-05-08 | 1993-04-09 | Fujitsu Ltd | Crystal growth method |
JPH06124900A (en) * | 1991-07-18 | 1994-05-06 | Res Dev Corp Of Japan | Epitaxial growth method of compound crystal and doping method thereof |
JPH05102616A (en) * | 1991-10-09 | 1993-04-23 | Furukawa Electric Co Ltd:The | Semiconductor laser array and manufacture thereof |
JPH08306635A (en) * | 1995-05-08 | 1996-11-22 | At & T Ipm Corp | Doping process for semiconductor growth process |
JP2002237576A (en) * | 2000-11-21 | 2002-08-23 | Matsushita Electric Ind Co Ltd | Communication system equipment and semiconductor integrated circuit device |
WO2006068377A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235877A (en) * | 2007-02-19 | 2008-10-02 | Showa Denko Kk | Solar cell and manufacturing method thereof |
US8802187B2 (en) | 2007-02-19 | 2014-08-12 | Showa Denko K.K. | Solar cell and process for producing the same |
JP2009224774A (en) * | 2008-02-19 | 2009-10-01 | Showa Denko Kk | Solar cell, and manufacturing method thereof |
JP2010272887A (en) * | 2008-03-13 | 2010-12-02 | Showa Denko Kk | Group III nitride semiconductor device manufacturing method and group III nitride semiconductor light emitting device manufacturing method |
US8569794B2 (en) | 2008-03-13 | 2013-10-29 | Toyoda Gosei Co., Ltd. | Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp |
JP2010103429A (en) * | 2008-10-27 | 2010-05-06 | Nitride Semiconductor Co Ltd | Method of manufacturing gallium nitride-based light-emitting device |
JP2010192880A (en) * | 2008-12-29 | 2010-09-02 | Imec | Method for manufacturing junction |
JP2012246195A (en) * | 2011-05-30 | 2012-12-13 | Hitachi Cable Ltd | Semi-insulating nitride semiconductor wafer, semi-insulating nitride semiconductor self-supporting substrate and transistor, and method and apparatus for growing semi-insulating nitride semiconductor layer |
WO2024024268A1 (en) * | 2022-07-25 | 2024-02-01 | 株式会社ジャパンディスプレイ | Film formation device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5471440B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
CN101438429B (en) | Group III nitride compound semiconductor stacked structure | |
JP4191227B2 (en) | Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
US8084764B2 (en) | Semiconductor light emitting device and nitride semiconductor light emitting device | |
JP5049659B2 (en) | Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
US20080142810A1 (en) | Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices | |
WO2007063832A1 (en) | Nitride semiconductor light-emitting element | |
JP2009295753A (en) | Method of manufacturing group iii nitride semiconductor light-emitting device and group iii nitride semiconductor light-emitting device, and lamp | |
JP2008109084A (en) | Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp | |
JP2008021745A (en) | Group iii nitride compound semiconductor laminated structure, and method for growth thereof | |
JP2008153603A (en) | Method for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device, and lamp | |
TW201015761A (en) | Group III nitride-based compound semiconductor light-emitting device and production method therefor | |
JP2002094112A (en) | Method for fabricating iii nitride compound semiconductor light emitting device | |
JP5507234B2 (en) | ZnO-based semiconductor device and manufacturing method thereof | |
JP2016143771A (en) | Epitaxial wafer, semiconductor light emitting device, light emitting device, and epitaxial wafer manufacturing method | |
JP2009161434A (en) | Method for manufacturing group iii nitride semiconductor crystal and group iii nitride semiconductor crystal | |
TWI315106B (en) | Gallium nitride-based compound semiconductor light-emitting device | |
JP2013505574A (en) | Semiconductor light emitting device | |
JP2008135463A (en) | Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp | |
JP5105738B2 (en) | Method for producing gallium nitride compound semiconductor laminate | |
JP4982259B2 (en) | Method for manufacturing group III nitride compound semiconductor light emitting device | |
CN100541842C (en) | Solid state light emitting device with regionally roughened surface and method of making same | |
JP4705384B2 (en) | Gallium nitride semiconductor device | |
JP2012069988A (en) | Semiconductor light-emitting element and method of manufacturing the same | |
KR100737821B1 (en) | Light emitting device and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |