[go: up one dir, main page]

JP2008010546A - Semiconductor light-emitting element and its manufacturing method - Google Patents

Semiconductor light-emitting element and its manufacturing method Download PDF

Info

Publication number
JP2008010546A
JP2008010546A JP2006177929A JP2006177929A JP2008010546A JP 2008010546 A JP2008010546 A JP 2008010546A JP 2006177929 A JP2006177929 A JP 2006177929A JP 2006177929 A JP2006177929 A JP 2006177929A JP 2008010546 A JP2008010546 A JP 2008010546A
Authority
JP
Japan
Prior art keywords
layer
light
light emitting
semiconductor
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006177929A
Other languages
Japanese (ja)
Inventor
Yoshihiko Uchida
良彦 内田
Shiro Takeda
四郎 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006177929A priority Critical patent/JP2008010546A/en
Publication of JP2008010546A publication Critical patent/JP2008010546A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To inexpensively manufacture a high-luminance semiconductor light-emitting element by achieving use of a metal oxide transparent conductive film, while generating a semiconductor light-emitting element along with suppressing a reaction between the metal oxide transparent conductive film and a semiconductor on the surface of a light-emitting element, in order to improve a light transmittance and to reduce resistance in the semiconductor light-emitting element that has a structure using the metal oxide transparent conductive film as a current diffusion layer. <P>SOLUTION: The semiconductor light-emitting element has a semiconductor substrate, a light-emitting-layer forming part provided on the semiconductor substrate, a window layer provided at the upper part of the light-emitting-layer forming part so as to constitute a light extraction face, a first optically-transparent layer provided on the window layer, and a second optically-transparent layer of a conductive film that is provided on the first optically-transparent layer. The first optically-transparent layer is provided as a diffusion preventing film for preventing constituent atoms of the second optically-transparent layer from being diffused on the window-layer side. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えばAIGaAs系、AIGaInP系、GaN系等の半導体から成る発光層を含む半導体発光素子及びその製造方法に関する。   The present invention relates to a semiconductor light emitting element including a light emitting layer made of a semiconductor such as AIGaAs, AIGaInP, or GaN, and a method for manufacturing the same.

近年、AIGaInP系等の結晶をMOVPE(Metal Organic Vapor Phase Epitaxy :有機金属気相成長法)により、半導体発光素子の各層を不純物濃度や厚さを高精度に制御しつつ成長させることができるようになっている。
この結果、発光特性を大幅に向上させることとなり、高輝度な半導体発光素子、例えば、LED(発光ダイオード)を製造することが可能になった。
しかしながら、半導体発光素子の高輝度を得るため、ウインドウ層(電流拡散層)の膜厚を厚くし、LED内への電流拡散を良くする必要がある。
In recent years, AIGaInP-based crystals can be grown by MOVPE (Metal Organic Vapor Phase Epitaxy) while controlling the concentration and thickness of semiconductor light-emitting elements with high precision. It has become.
As a result, the light emission characteristics have been greatly improved, and it has become possible to manufacture a high-luminance semiconductor light-emitting element, such as an LED (light-emitting diode).
However, in order to obtain high luminance of the semiconductor light emitting device, it is necessary to increase the thickness of the window layer (current diffusion layer) to improve current diffusion into the LED.

このため、MOVPEによるエピタキシャル成長時間が長くなり、LED用ウエハの製造コストが高くなるという問題がある。
上記コストの上昇を抑制させるため、ウインドウ層を薄くし、かつウインドウ層の抵抗率を低下させ、LED内への電流拡散が良好とすることが必要となる。
したがって、低抵抗率が得られる材料をウインドウ層に用いる手法が一般的に用いられている。例えばAIGalnP系の場合には、ウインドウ層として、AIGaAsやGaPといった化合物半導体材料が用いられる。(特許文献1参照)
For this reason, the epitaxial growth time by MOVPE becomes long, and there exists a problem that the manufacturing cost of the wafer for LED becomes high.
In order to suppress the increase in the cost, it is necessary to make the window layer thin, reduce the resistivity of the window layer, and improve the current diffusion into the LED.
Therefore, a method of using a material capable of obtaining a low resistivity for the window layer is generally used. For example, in the case of the AIGalnP system, a compound semiconductor material such as AIGaAs or GaP is used as the window layer. (See Patent Document 1)

しかしながら、特許文献1に示すように、ウインドウ層の形成材料に対し、低抵抗率材料を用いた場合においても、LED内への電流拡散を向上させるためにはウインドウ層の厚さを5μm以上の厚さにする必要があり、製造コストを抑えることはできない。
上述した製造方法において、ウインドウ層を薄くするためには、ウインドウ層の抵抗率を更に下げる必要があるが、上述した厚さよりウインドウ層を薄くできるほど、移動度を増加させたり、キャリア濃度を高くすることは困難である。
However, as shown in Patent Document 1, even when a low resistivity material is used for the window layer forming material, the thickness of the window layer is set to 5 μm or more in order to improve current diffusion into the LED. The thickness needs to be increased, and the manufacturing cost cannot be reduced.
In the manufacturing method described above, in order to make the window layer thinner, it is necessary to further reduce the resistivity of the window layer. However, as the window layer can be made thinner than the above-described thickness, the mobility is increased or the carrier concentration is increased. It is difficult to do.

この問題を解決する手段として、ウインドウ層へ換えて、金属酸化物透明導電膜のITO (Indium Tin Oxide) 膜を用いる構造が知られている。
すなわち、発光素子最表面の光取り出し面をITO膜で覆い、このITO膜にて見かけ上のウインドウ層の抵抗を下げ、ウインドウ層における電流拡散の改善を図る技術が用いられる(例えば、特許文献2参照)。このITO膜を電流拡散膜として用いることにより、ウインドウ層用のエピタキシャル層を無くすことができ、MOVPEによるエピタキシャル成長時間を低下させることができ、半導体発光素子の製造コストを低減することができる。
USP5008718 特開平01−225178号公報
As a means for solving this problem, a structure using an ITO (Indium Tin Oxide) film of a metal oxide transparent conductive film instead of the window layer is known.
That is, a technique is used in which the light extraction surface on the outermost surface of the light emitting element is covered with an ITO film, the resistance of the window layer apparently lowered with this ITO film, and current diffusion in the window layer is improved (for example, Patent Document 2). reference). By using this ITO film as a current diffusion film, the epitaxial layer for the window layer can be eliminated, the epitaxial growth time by MOVPE can be reduced, and the manufacturing cost of the semiconductor light emitting device can be reduced.
USP 5008718 Japanese Unexamined Patent Publication No. 01-225178

ただし、金属酸化物透明導電膜を発光素子に用いる場合、透明導電膜自体の透光率を上げ、かつ抵抗率を低下させるために、金属酸化物透明導電膜を高温で成膜するか、あるいは成膜後に高温処理する必要がある。
しかしながら、半導体発光素子表面の半導体上に、上記金属酸化物透明導電膜を形成した後、透光率を向上及び抵抗率の低下のための高温処理を行った場合、金属酸化物透明導電膜と、この透明導電膜に隣接する半導体層との間に反応が生じ、金属酸化物透明導電膜の透光率がより低下し、発光素子の明るさが低下してしまう欠点がある。
However, when a metal oxide transparent conductive film is used for a light emitting device, the metal oxide transparent conductive film is formed at a high temperature in order to increase the transmissivity of the transparent conductive film itself and decrease the resistivity, or It is necessary to perform high temperature treatment after film formation.
However, when the metal oxide transparent conductive film is formed on the semiconductor on the surface of the semiconductor light emitting device and then subjected to a high temperature treatment for improving the light transmittance and reducing the resistivity, There is a drawback that a reaction occurs between the semiconductor layer adjacent to the transparent conductive film, the light transmittance of the metal oxide transparent conductive film is further lowered, and the brightness of the light emitting element is lowered.

そのため、金属酸化物透明導電膜の形成温度を低くしてしまうと、金属酸化物透明導電膜の透光率が十分に高くならなかったり、あるいは十分に低抵抗化できなくなり、金属酸化物透明導電膜を形成した効果が得られなくなる問題がある。
本発明は、このような事情に鑑みてなされたものであり、電流拡散層として金属酸化物透明導電膜を用いた構造の半導体発光素子において、金属酸化物透明導電膜と発光素子表面の半導体との反応を抑制し、透光率を向上させ、かつ抵抗を低下させて生成させ、金属酸化物透明導電膜の使用を可能として、高輝度の半導体発光素子を低コストにて製造できるようにすることにある。
Therefore, if the formation temperature of the metal oxide transparent conductive film is lowered, the transmissivity of the metal oxide transparent conductive film cannot be increased sufficiently or cannot be sufficiently lowered, and the metal oxide transparent conductive film cannot be sufficiently reduced. There is a problem that the effect of forming the film cannot be obtained.
The present invention has been made in view of such circumstances. In a semiconductor light emitting device having a structure using a metal oxide transparent conductive film as a current diffusion layer, the metal oxide transparent conductive film and the semiconductor on the surface of the light emitting element are provided. It is possible to produce a high-brightness semiconductor light-emitting element at low cost by suppressing the reaction of the light-emitting element, improving the light transmittance, reducing the resistance, and enabling the use of a metal oxide transparent conductive film. There is.

上記課題を解決するため、本発明の半導体発光素子は、半導体基板と、 該半導体基板上に設けられた発光層形成部と、該発光層形成部上部に設けられ、光取り出し面を構成するウインドウ層と、該ウインドウ層上に設けられた第1の光透過性層と、該第1の光透過性層上に設けられた、導電性を有する膜である第2の光透過性層とを有し、前記第1の光透過性層が前記第2の光透過性層の構成原子が前記ウインドウ層側に拡散することを阻止する拡散防止膜として設けられていることを特徴とする。   In order to solve the above-described problems, a semiconductor light emitting device of the present invention includes a semiconductor substrate, a light emitting layer forming portion provided on the semiconductor substrate, and a window provided on the light emitting layer forming portion and constituting a light extraction surface. A first light-transmitting layer provided on the window layer, and a second light-transmitting layer that is a conductive film provided on the first light-transmitting layer. And the first light transmissive layer is provided as a diffusion preventing film that prevents the constituent atoms of the second light transmissive layer from diffusing toward the window layer side.

本発明の半導体発光素子は、前記第1の光透過性層が、前記発光層形成部からの発光光に対して透過性である、酸化チタン(TiOx)、窒化シリコン(SiN)、酸化シリコン(SiOx)、酸化ジルコニウム(ZrO)の、いずれか一つ以上の層からなることを特徴とする。   In the semiconductor light emitting device of the present invention, the first light transmissive layer is transmissive to the light emitted from the light emitting layer forming portion, such as titanium oxide (TiOx), silicon nitride (SiN), silicon oxide ( It is characterized by comprising one or more layers of SiOx) and zirconium oxide (ZrO).

本発明の半導体発光素子は、前記第2の光透過層は、導電性を有する膜であり、酸化インジウム(In2O3)と酸化錫(SnO2)との混合物(ITO)、酸化インジウム(InO)、酸化錫(SnO)、酸化亜鉛(ZnO)、及び酸化ニッケル(NiO)のいずれか1つ以上の層から成ることを特徴とする。   In the semiconductor light emitting device of the present invention, the second light transmission layer is a film having conductivity, and is a mixture of indium oxide (In2O3) and tin oxide (SnO2) (ITO), indium oxide (InO), oxidation It is characterized by comprising one or more layers of tin (SnO), zinc oxide (ZnO), and nickel oxide (NiO).

本発明の半導体発光素子は、前記第1及び第2の光透過層は、各々10nm〜1μmの厚みで形成されていることを特徴とする。   In the semiconductor light emitting device of the present invention, the first and second light transmission layers are each formed with a thickness of 10 nm to 1 μm.

本発明の半導体発光素子は、前記第1及び第2の光透過性層を貫通する貫通孔が設けられ、前記第1の光透過性層と前記第2の光透過性層上部から前記貫通孔を通し、前記ウインドウ層に対してオーミック接触をなす島状のコンタクト電極が複数形成されていることを特徴とする。   The semiconductor light emitting device of the present invention is provided with a through hole penetrating the first and second light transmissive layers, and the through hole from above the first light transmissive layer and the second light transmissive layer. And a plurality of island-shaped contact electrodes that are in ohmic contact with the window layer.

本発明の半導体発光素子は、ワイヤボンディングを行うパッド電極直下において、前記第1の光透過性層と前記第2の光透過性層の貫通孔が形成されないことを特徴とする。   The semiconductor light emitting device of the present invention is characterized in that a through hole of the first light transmissive layer and the second light transmissive layer is not formed immediately below the pad electrode for wire bonding.

本発明の半導体発光素子は、前記各貫通孔の平面視における面積の合計が、半導体発光素子における有効発光面積の1%以上で3%以下であることを特徴とする。   In the semiconductor light emitting device of the present invention, the total area of the through holes in a plan view is 1% or more and 3% or less of the effective light emitting area of the semiconductor light emitting device.

本発明の半導体発光素子は、前記貫通孔が平面視において直径5um以下の円形、あるいは1辺の長さ5um以下の多角形として形成されていることを特徴とする。   The semiconductor light emitting device of the present invention is characterized in that the through hole is formed as a circle having a diameter of 5 μm or less or a polygon having a side length of 5 μm or less in plan view.

本発明の半導体発光素子は、前記第1の光透過性層面は平坦面であるか、もしくは凹凸形状のいずれかの形状を有することを特徴とする。   The semiconductor light emitting device of the present invention is characterized in that the surface of the first light transmitting layer is a flat surface or has an uneven shape.

本発明の半導体発光素子の製造方法は、半導体基板上に発光層形成部を形成する工程と、該発光層形成部上部に、光取り出し面を構成するウインドウ層を形成する工程と、該ウインドウ層上に、第1の光透過性層を形成する工程と、該第1の光透過性層上に、導電性を有する膜である第2の光透過性層を形成する工程とを有し、前記第1の光透過性層が前記第2の光透過性層の構成原子が前記ウインドウ層側に拡散することを阻止する拡散防止膜として形成することを特徴とする。   The method for manufacturing a semiconductor light emitting device of the present invention includes a step of forming a light emitting layer forming portion on a semiconductor substrate, a step of forming a window layer constituting a light extraction surface on the light emitting layer forming portion, and the window layer. A step of forming a first light-transmitting layer, and a step of forming a second light-transmitting layer, which is a conductive film, on the first light-transmitting layer; The first light-transmitting layer is formed as a diffusion preventing film that prevents constituent atoms of the second light-transmitting layer from diffusing to the window layer side.

すなわち、本発明は、発光のための複数の半導体層を有し、かつ光取り出し面を構成する半導体層(ウインドウ層)と、この半導体層上に設けられた反応抑制のための第1の光透過性層と、この第1の光透過性層上に設けられた第2の光透過性層と、前記第1及び第2の光透過性層を貫通し、前記光取り出し面に到達するコンタクトホールが設けられ、このコンタクトホールを介して、前記半導体層と、前記第2の光透過性層とを電気的に接続する電極(コンタクト電極)とを備えていることを特徴とする半導体発光素子に係わるものである。   That is, the present invention includes a semiconductor layer (window layer) having a plurality of semiconductor layers for light emission and constituting a light extraction surface, and a first light for suppressing reaction provided on the semiconductor layer. A transmissive layer, a second light transmissive layer provided on the first light transmissive layer, and a contact penetrating the first and second light transmissive layers and reaching the light extraction surface A semiconductor light emitting device comprising a hole, and an electrode (contact electrode) electrically connecting the semiconductor layer and the second light transmissive layer through the contact hole It is related to.

以上説明したように、本発明によれば、半導体発光素子において、半導体基体と透明導電層との間に配置された反応抑制層が、透明電極層とウインドウ層との合金化を起こす反応温度が、透明電極層の低抵抗化の処理を行う温度よりも高くなる原子の組成にて形成されており、透明電極層とウインドウ層との構成原子による合金化を抑制するバリア層となっているため、透明導電層を高温で形成した場合や、素子化プロセスの高温熱処理を経ても、ウインドウ層と透明導電層との界面における各々の材料原子の反応を抑制し、半導体基体におけるウインドウ層と透明導電層との合金化を防止し、その透明電極層の透光率を低下させることを抑制するため、従来例に比較して、良好な輝度特性を得ることができる。   As described above, according to the present invention, in the semiconductor light emitting device, the reaction temperature at which the reaction suppression layer disposed between the semiconductor substrate and the transparent conductive layer causes alloying of the transparent electrode layer and the window layer is increased. Because it is formed with a composition of atoms that is higher than the temperature at which the resistance of the transparent electrode layer is reduced, it is a barrier layer that suppresses alloying by the constituent atoms of the transparent electrode layer and the window layer. Even when the transparent conductive layer is formed at a high temperature or through a high-temperature heat treatment in the element process, the reaction of each material atom at the interface between the window layer and the transparent conductive layer is suppressed, and the window layer and the transparent conductive layer in the semiconductor substrate are suppressed. In order to prevent alloying with the layer and suppress a decrease in the light transmittance of the transparent electrode layer, it is possible to obtain better luminance characteristics as compared with the conventional example.

以下、本発明の一実施形態による半導体発光素子(ダブルヘテロ接合型半導体発光素子10)を図面を参照して説明する。図1は同実施形態による半導体発光素子の断面構造の構成例を示す概念図である。図2は同実施形態による半導体発光素子の平面視における平面構造の構成例を示す概念図である。図1は図2の実線Aにおける線示断面図である。
この図において、ダブルヘテロ接合型半導体発光素子10は、N基板11(N型半導体基板),N型クラッド層12,活性層13,P型クラッド層14,ウインドウ層15,カソード電極17,透明導電層18,反応抑制層19,コンタクト電極20,アノード電極21を有している。また、N基板11,N型クラッド層12,活性層13,P型クラッド層14及びウインドウ層15を、本実施形態においては半導体基体16と呼ぶ。
Hereinafter, a semiconductor light emitting device (double heterojunction semiconductor light emitting device 10) according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a conceptual diagram showing a configuration example of a cross-sectional structure of the semiconductor light emitting device according to the embodiment. FIG. 2 is a conceptual diagram showing a configuration example of a planar structure in plan view of the semiconductor light emitting device according to the embodiment. 1 is a cross-sectional view taken along the solid line A in FIG.
In this figure, a double heterojunction semiconductor light emitting device 10 includes an N substrate 11 (N type semiconductor substrate), an N type cladding layer 12, an active layer 13, a P type cladding layer 14, a window layer 15, a cathode electrode 17, a transparent conductive material. A layer 18, a reaction suppression layer 19, a contact electrode 20, and an anode electrode 21 are included. In addition, the N substrate 11, the N-type cladding layer 12, the active layer 13, the P-type cladding layer 14, and the window layer 15 are referred to as a semiconductor substrate 16 in this embodiment.

本発明の半導体発光素子10は、N型半導体基板であるN型基板11の一方の面上(図においては上部方向の面)に、N型クラッド層12が形成されている。
このN型クラッド層12は、アルミニウム−ガリウム−インジウム−リン(AIGaInP)等の半導体層から構成されている。また、N型クラッド層12は、例えば、エピタキシャル成長法により形成され、5×1017cm−3程度の不純物濃度、2μm程度の厚さにて設けられている。
In the semiconductor light emitting device 10 of the present invention, an N-type cladding layer 12 is formed on one surface (surface in the upper direction in the drawing) of an N-type substrate 11 which is an N-type semiconductor substrate.
The N-type cladding layer 12 is composed of a semiconductor layer such as aluminum-gallium-indium-phosphorus (AIGaInP). The N-type cladding layer 12 is formed by, for example, an epitaxial growth method and is provided with an impurity concentration of about 5 × 10 17 cm −3 and a thickness of about 2 μm.

活性層13は、N型クラッド層12上に形成されており、AIGaInP等が形成材料である半導体層から構成されている。この活性層13は、例えば、エピタキシャル成長法により形成され、0.5μm程度の厚さで設けられている。また、活性層13は、電界発光により発光する発光層であり、活性層13においてその両面側に設けられているN型クラッド層14及びP型クラッド層12から注入されたキャリア(正孔および電子)が再結合し、発光が生じる。
また、図1においては図示を簡略化するために、活性層13が単一の層で示されているが、実際の構成として、周知の多重量子井戸(MQW:Multi-Quantum-Well)構造、又は単一量子井戸(SQW:Single-Quantum-Well)構造を有していても良い。
The active layer 13 is formed on the N-type cladding layer 12 and is composed of a semiconductor layer made of AIGaInP or the like as a forming material. The active layer 13 is formed by, for example, an epitaxial growth method, and is provided with a thickness of about 0.5 μm. The active layer 13 is a light-emitting layer that emits light by electroluminescence, and carriers (holes and electrons) injected from the N-type cladding layer 14 and the P-type cladding layer 12 provided on both sides of the active layer 13. ) Recombine and light emission occurs.
Further, in FIG. 1, the active layer 13 is shown as a single layer to simplify the illustration, but as an actual configuration, a well-known multi-quantum well (MQW) structure, Or you may have a single quantum well (SQW: Single-Quantum-Well) structure.

P型クラッド層14は、活性層13上に形成され、AIGaInP等を形成材料とした半導体層から構成されている。このP型クラッド層14は、例えば、エピタキシャル成長法により形成され、5×1017cm−3程度の不純物濃度、2μm程度の厚さで設けられている。
ここで、N型クラッド層12およびP型クラッド層14をそれぞれ構成するAIGaInP中におけるAl(アルミニウム)の組成比は、活性層13を構成するAIGaInP中におけるAlの組成比よりも大きく設定されている。
The P-type cladding layer 14 is formed on the active layer 13 and is composed of a semiconductor layer made of AIGaInP or the like as a forming material. The P-type cladding layer 14 is formed by, for example, an epitaxial growth method, and is provided with an impurity concentration of about 5 × 10 17 cm −3 and a thickness of about 2 μm.
Here, the composition ratio of Al (aluminum) in AIGaInP constituting the N-type cladding layer 12 and the P-type cladding layer 14 is set to be larger than the composition ratio of Al in AIGaInP constituting the active layer 13. .

上述したようにAlの組成比を設定することにより、活性層13内におけるキャリア再結合によって発生した光を活性層13の外側に効率的に取り出すことができる。
P型クラッド層14上に、ウインドウ層15を形成しても良い。このウインドウ層15は、P型の不純物が導入されたガリウム−リン(GaP)等の半導体層から構成されている。また、ウインドウ層15は、例えば、エピタキシャル成長法により形成されており、5×1017cm−3程度の不純物濃度、2μm程度の厚さで設けられている。ここで、ウインドウ層15は、半導体基体16の一方の面(外部面)を構成しており、活性層13から発光された光の外部取り出し面を構成する。
By setting the Al composition ratio as described above, light generated by carrier recombination in the active layer 13 can be efficiently extracted outside the active layer 13.
A window layer 15 may be formed on the P-type cladding layer 14. The window layer 15 is composed of a semiconductor layer such as gallium-phosphorus (GaP) into which a P-type impurity is introduced. The window layer 15 is formed by, for example, an epitaxial growth method, and is provided with an impurity concentration of about 5 × 10 17 cm −3 and a thickness of about 2 μm. Here, the window layer 15 constitutes one surface (external surface) of the semiconductor substrate 16, and constitutes an external extraction surface of light emitted from the active layer 13.

N型基板11の他方の面上には、金−ゲルマニウム合金(Au-Ge)膜、または、ニッケル(Ni)、金(Au)からなる金属多層膜等から構成される電極17が設けられている。
一方、半導体発光素子10の表面には、透明導電層18が形成して設けられている。この透明導電層18は、酸化インジュウム(In2O3)と酸化錫(SnO)との混合物(ITO)、酸化インジウム(InO)、酸化錫(SnO)、酸化亜鉛(ZnO)、及び酸化ニッケル(NiO)等の材料から選択された少なくとも1つ以上の層、すなわちいずれか1つの層または選択された複数層の組み合わせた複合層からなっている。
On the other surface of the N-type substrate 11, an electrode 17 composed of a gold-germanium alloy (Au—Ge) film or a metal multilayer film made of nickel (Ni) or gold (Au) is provided. Yes.
On the other hand, a transparent conductive layer 18 is formed on the surface of the semiconductor light emitting element 10. The transparent conductive layer 18 includes a mixture (ITO) of indium oxide (In2O3) and tin oxide (SnO), indium oxide (InO), tin oxide (SnO), zinc oxide (ZnO), nickel oxide (NiO), and the like. At least one layer selected from these materials, that is, any one layer or a composite layer obtained by combining a plurality of selected layers.

また、透明導電層18は、活性層13からの発光光を透過させる透過性を有しており、かつ、所定の厚みを有する上述した無機誘電体材料から構成されている。ここで、透明導電屠18は、10nm〜1μmの厚みを有していることが望ましい。すなわち、透明導電層18は、10nm以上の厚みを有することにより、良好に電流を拡げること(拡散させること)ができる。また、透明導電層18は、厚みを1μm以下に制限することにより、光の減衰を少なく抑制することが可能となり、光取り出し効率を向上させることができる。   Further, the transparent conductive layer 18 is made of the above-described inorganic dielectric material having a transparency that transmits the light emitted from the active layer 13 and having a predetermined thickness. Here, it is desirable that the transparent conductive scabbard 18 has a thickness of 10 nm to 1 μm. That is, since the transparent conductive layer 18 has a thickness of 10 nm or more, the current can be spread (diffused) well. Moreover, the transparent conductive layer 18 can suppress the attenuation of light by limiting the thickness to 1 μm or less, and can improve the light extraction efficiency.

反応抑制層19は、ウインドウ層15と透明導電層18との間に設けられている(介挿して設けられている)。この反応抑制層19は、酸化チタン(TiO)、窒化シリコン(SIN)、酸化シリコン(SiOx)、酸化ジルコニウム(ZrO)等から選択された少なくとも1つ以上層からなり、すなわちいずれか1つの層または選択された複数層の組み合わせた複合層からなっている。また、反応抑制層19は、活性層13からの発光光を透過させる透過性を有しており、かつ,所定の厚みを有する無機誘電体材料から構成されている。   The reaction suppression layer 19 is provided (interposed) between the window layer 15 and the transparent conductive layer 18. The reaction suppression layer 19 includes at least one layer selected from titanium oxide (TiO), silicon nitride (SIN), silicon oxide (SiOx), zirconium oxide (ZrO), and the like, that is, any one layer or It is composed of a composite layer in which a plurality of selected layers are combined. Moreover, the reaction suppression layer 19 is made of an inorganic dielectric material having a transparency that transmits the light emitted from the active layer 13 and having a predetermined thickness.

ここで、反応抑制層19を形成する上述した各材料(及びその組み合わせ)は、ウインドウ層15を形成する材料(本実施形態においてはGaP)とは形成温度が異なるため合金化の反応が起こらない材料である。すなわち、透明導電層18及び反応抑制層19の界面の反応温度(合金化の起こる)と、反応抑制層19及びウインドウ層15の界面の反応温度に比較し、透明導電層18の抵抗率を低下させるための高温処理を行う温度が低いため、それぞれの界面の間にて合金化を抑制することができる。
このため、反応抑制層19が透明導電層18とウインドウ層15との界面における形成材料の反応を抑制するバリア層となり、透明伝導層18の透過率の低下を防止することができ、発光層の発光光を効率よく出射できるため、半導体発光素子10の輝度特性を、従来に比して向上させることができる。
Here, each of the above-described materials (and combinations thereof) for forming the reaction suppression layer 19 is different in formation temperature from the material for forming the window layer 15 (GaP in this embodiment), so that no alloying reaction occurs. Material. That is, the resistivity of the transparent conductive layer 18 is reduced compared to the reaction temperature at the interface between the transparent conductive layer 18 and the reaction suppression layer 19 (alloying occurs) and the reaction temperature at the interface between the reaction suppression layer 19 and the window layer 15. Since the temperature at which the high temperature treatment is performed is low, alloying can be suppressed between the respective interfaces.
For this reason, the reaction suppression layer 19 becomes a barrier layer that suppresses the reaction of the forming material at the interface between the transparent conductive layer 18 and the window layer 15, and can prevent a decrease in the transmittance of the transparent conductive layer 18. Since the emitted light can be emitted efficiently, the luminance characteristics of the semiconductor light emitting element 10 can be improved as compared with the conventional case.

また、反応抑制層19は、10nm〜1μmの厚みを有していることが望ましい。すなわち、反応抑制層19は、10nm以上の厚みを有することにより、半導体基体16と透明導電層18とにおける界面の原子の反応を抑制し、合金化を防止することができる。また、反応抑制層19は、厚さを1μm以下に制限することにより、透過する光の減衰を低下させることができ、光取り出し効率を向上することができる。   The reaction suppression layer 19 preferably has a thickness of 10 nm to 1 μm. That is, the reaction suppression layer 19 has a thickness of 10 nm or more, thereby suppressing the reaction of atoms at the interface between the semiconductor substrate 16 and the transparent conductive layer 18 and preventing alloying. Further, by limiting the thickness of the reaction suppression layer 19 to 1 μm or less, attenuation of transmitted light can be reduced, and light extraction efficiency can be improved.

反応抑制層19と透明導電層18とには、表面に対して垂直に両層を貫通し、ウインドウ層15の面に到達する貫通孔20aが複数個設けられている。その貫通孔20a各々を通して、チタン−金−ベリリウム−チタン(Ti−Au−Be−Ti)、チタン−金−クロム(Ti−Au−Cr)、及び金(Au)からなる金属多層膜から構成されるコンタクト電極20が形成されている。すなわち、反応抑制層19は絶縁体であるため、このように貫通孔20aを形成し、半導体基体16に対してコンタクト電極20を用いて外部からコンタクトをとる必要がある。コンタクト電極20は、ウインドウ層15に対してオーミック接触をなす島状のコンタクト電極である。   The reaction suppression layer 19 and the transparent conductive layer 18 are provided with a plurality of through-holes 20 a that pass through both layers perpendicular to the surface and reach the surface of the window layer 15. Each of the through holes 20a is formed of a metal multilayer film made of titanium-gold-beryllium-titanium (Ti-Au-Be-Ti), titanium-gold-chromium (Ti-Au-Cr), and gold (Au). A contact electrode 20 is formed. That is, since the reaction suppression layer 19 is an insulator, it is necessary to form the through hole 20 a in this way and to contact the semiconductor substrate 16 from the outside using the contact electrode 20. The contact electrode 20 is an island-shaped contact electrode that makes ohmic contact with the window layer 15.

上記コンタクト電極20は、貫通孔20aを通し、半導体基体16に対してコンタクトを取るために必要であるが、発光光に対して遮蔽層となるため、貫通孔20aの平面視における平面の面積の合計値が、半導体発光素子10の有効発光面積の1%以上で5%以下であり、より望ましくは、1%以上で3%以下となるよう形成することが必要である。上述した以上の面積の合計値にて形成した場合、発光光を遮蔽する割合が大きくなり、半導体発光素子の輝度値を低下させてしまうことになる。   The contact electrode 20 is necessary for making contact with the semiconductor substrate 16 through the through hole 20a. However, since the contact electrode 20 serves as a shielding layer against emitted light, the contact electrode 20 has a planar area in a plan view of the through hole 20a. It is necessary to form such that the total value is 1% or more and 5% or less of the effective light emitting area of the semiconductor light emitting device 10, and more preferably 1% or more and 3% or less. In the case of forming with the total value of the above areas, the ratio of shielding the emitted light is increased, and the luminance value of the semiconductor light emitting element is lowered.

また、上述した以下の面積の合計値にて形成した場合、コンタクト電極20と半導体基体16との間における接触抵抗が増加してしまい、半導体発光素子10の発光のための駆動電圧を増大させてしまうことになる。
また、コンタクト電極20は小さなものを多数分散配置した方が、発光基体16の平面視における表面全体に電流を拡散させる効果が大きくなるため、貫通孔20aは直径5um以下の円形、あるいは1辺の長さ5um以下の多角形にて、所定の距離にて複数配列させて、所定面積における個数を平均的に配置することが必要である。
Further, when formed with the total value of the following areas described above, the contact resistance between the contact electrode 20 and the semiconductor substrate 16 increases, and the driving voltage for light emission of the semiconductor light emitting element 10 is increased. Will end up.
In addition, since a larger number of small contact electrodes 20 are arranged in a dispersed manner, the effect of diffusing current over the entire surface of the light emitting substrate 16 is increased, so the through hole 20a has a circular shape with a diameter of 5 μm or less, or one side. It is necessary to arrange a plurality of polygons with a predetermined distance in an average of the number of polygons having a length of 5 μm or less at a predetermined distance.

図2の平面視の平面図に示すように、透明導電層18平面上の略中央部分には、金−ベリリウム−チタン(Au−Be−Ti)、金−クロム(Au−Cr)及び金(Au)等からなる金属多層膜等から構成されるアノード電極21が略円形に設けられている。アノード電極21直下には、貫通孔20aを設けない(形成しない)ことが望ましい。すなわち、アノード電極21の直下に、貫通孔20aを設けることにより、アノード電極21とウインドウ層15とが接続され、アノード電極21の直下に電流が流れて、アノード電極21直下付近で発光することとなる。   As shown in the plan view of the plan view of FIG. 2, a substantially central portion on the plane of the transparent conductive layer 18 includes gold-beryllium-titanium (Au—Be—Ti), gold-chromium (Au—Cr), and gold ( An anode electrode 21 made of a metal multilayer film made of Au) or the like is provided in a substantially circular shape. It is desirable that the through hole 20a is not provided (not formed) immediately below the anode electrode 21. That is, by providing the through-hole 20a immediately below the anode electrode 21, the anode electrode 21 and the window layer 15 are connected, a current flows immediately below the anode electrode 21, and light is emitted near the anode electrode 21. Become.

しかしながら、すでに述べたように、アノード電極21の直下に、貫通孔20aを設けることにより、アノード電極21は活性層13の発光する発光光に対して遮蔽層となるため、半導体発光素子10の発光の輝度特性を低下させてしまうこととなる。また、アノード電極21の直下に、貫通孔20aを設けることにより、アノード電極21の直下に発光のための電流が集中してしまうこととなり、活性層13の平面全体に電流を拡散させる効果が得られなくなってしまい、局部的な発光となり、半導体発光素子10の発光の輝度特性を低下させてしまうこととなる。
アノード電極21は、透明導電層18を通して、コンタクト電極20と電気的に接続されている。
However, as already described, by providing the through-hole 20a immediately below the anode electrode 21, the anode electrode 21 becomes a shielding layer against the emitted light emitted from the active layer 13, so that the light emission of the semiconductor light emitting element 10 is achieved. The luminance characteristics of the image will be degraded. Further, by providing the through hole 20a immediately below the anode electrode 21, the current for light emission is concentrated immediately below the anode electrode 21, and the effect of diffusing the current over the entire plane of the active layer 13 is obtained. As a result, local light emission occurs, and the luminance characteristics of light emission of the semiconductor light emitting element 10 are deteriorated.
The anode electrode 21 is electrically connected to the contact electrode 20 through the transparent conductive layer 18.

以下、図3〜図5を参照して、上記一実施形態による半導体発光素子の製造方法について説明する。図3は、本発明の一実施形態における半導体発光素子の製造工程において、反応抑制層19(第1の光透過層)及び透明導電層(第2の光透過層)の形成後の断面構造を示す概念図である。図4は、本発明の一実施形態における半導体発光素子の製造工程において、反応抑制層19及び透明導電層に対して貫通孔を形成した後の断面構造を示す概念図である。図5は、本発明の一実施形態における半導体発光素子の製造工程において、反応抑制層19及び透明導電層に対して貫通孔を通してコンタクト電極を形成した後の断面構造を示す概念図である。
なお、以下に説明する製造方法は一例であり、同様の構造の半導体発光素子が得られるのであればこの製造方法に限るのもではない。
Hereinafter, a method for manufacturing the semiconductor light emitting device according to the embodiment will be described with reference to FIGS. FIG. 3 shows a cross-sectional structure after formation of the reaction suppression layer 19 (first light transmission layer) and the transparent conductive layer (second light transmission layer) in the manufacturing process of the semiconductor light emitting device in one embodiment of the present invention. FIG. FIG. 4 is a conceptual diagram showing a cross-sectional structure after through holes are formed in the reaction suppression layer 19 and the transparent conductive layer in the manufacturing process of the semiconductor light emitting device in one embodiment of the present invention. FIG. 5 is a conceptual diagram showing a cross-sectional structure after forming a contact electrode through a through hole with respect to the reaction suppression layer 19 and the transparent conductive layer in the manufacturing process of the semiconductor light emitting device in one embodiment of the present invention.
Note that the manufacturing method described below is an example, and the manufacturing method is not limited to this method as long as a semiconductor light-emitting element having a similar structure can be obtained.

まず、N型の不純物が導入されたGaAsから構成されるN型基板11の上に、エピタキシャル成長法により、それぞれN型クラッド屠12と、活性層13と、P型クラッド層14と、ウインドウ層15と、順に積層形成する。
このエピタキシャル成長法としては、有機金属気相成長(MOCVD)法、分子線エピタキシ(MBE)法、化学ビームエピタキシ(CBE)法、分子層エピタキシ(MLE)法等を用いることができる。
First, an N-type cladding layer 12, an active layer 13, a P-type cladding layer 14, and a window layer 15 are each formed on an N-type substrate 11 composed of GaAs doped with N-type impurities by an epitaxial growth method. Then, the layers are sequentially formed.
As the epitaxial growth method, a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method, a chemical beam epitaxy (CBE) method, a molecular layer epitaxy (MLE) method, or the like can be used.

例えば、減圧MOCVD法を用いる場合には、以下のように各半導体層の形成を行うことができる。
GaAsにN型不純物を加えて構成されるN型基板11の一方の面に対し、MOCVD法により、N型クラッド層12と、活性層13と、P型クラッド層14と、ウインドウ層15と、を連続的に、所定の厚さにて気相エピタキシャル成長により順次形成する。
For example, when the low pressure MOCVD method is used, each semiconductor layer can be formed as follows.
An N-type cladding layer 12, an active layer 13, a P-type cladding layer 14, a window layer 15, and one surface of an N-type substrate 11 formed by adding an N-type impurity to GaAs are formed by MOCVD. Are successively formed by vapor phase epitaxial growth at a predetermined thickness.

具体的には、まず、例えば、TMA(トリメチルアルミニウム)と、TEG(トリエチルガリウム)と、TMIn(トリメチルインジウム)と、PH3(フォスフィン)と、を原料ガスとして用い、(AlxGa1-x)yIn1-yP(0.3≦x≦1)の組成比を有するN型クラッド層12を形成する。
ここで、N型のドーパントガスとしては、例えば、SiH4(モノシラン)、Si2H6(ジシラン)、DESe(ジエチルセレン)、DETe(ジエチルテルル)等を用いることができる。
Specifically, first, for example, TMA (trimethylaluminum), TEG (triethylgallium), TMIn (trimethylindium), and PH3 (phosphine) are used as source gases, and (AlxGa1-x) yIn1-yP. An N-type cladding layer 12 having a composition ratio (0.3 ≦ x ≦ 1) is formed.
Here, as the N-type dopant gas, for example, SiH4 (monosilane), Si2H6 (disilane), DESe (diethylselenium), DETe (diethyltellurium), or the like can be used.

次いで、連続的に、同一の原料ガスを用いて、例えば、N型クラッド層12よりもアルミニウム組成比の低い、(AlxGa1-x)yIn1-xP(0.2≦x≦1)の組成比を有する活性層13を形成する。このとき、ドーパントガスは用いない。
次いで、連続的に、同一の原料ガスを用いて、活性層13よりもアルミニウムの組成比の高い(AlxGa1-x)yIn1-yP(0.3≦x≦1)の組成比を有するP型クラッド層14を形成する。
ここで、P型不純物の導入方法としては、例えば、DEZn(ジエチル亜鉛)等のドーパントガスを用いることができる。
Subsequently, using the same source gas continuously, for example, the composition ratio of (AlxGa1-x) yIn1-xP (0.2≤x≤1), which is lower than that of the N-type cladding layer 12, is set. The active layer 13 is formed. At this time, no dopant gas is used.
Next, continuously using the same source gas, a P-type cladding having a composition ratio of (AlxGa1-x) yIn1-yP (0.3≤x≤1), which is higher than that of the active layer 13 Layer 14 is formed.
Here, as a method for introducing the P-type impurity, for example, a dopant gas such as DEZn (diethyl zinc) can be used.

その後、連続的に、TMAおよびTMInの原料ガスとしての供給を停止し、TEGおよびとPH3の原料ガスを導入し、P型の不純物が導入されたGaPから構成されるウインドウ層15を形成する。上述した工程により、図1における発光半導体素子10に示す半導体基体16が得られる。   Thereafter, the supply of TMA and TMIn as source gases is continuously stopped, TEG and PH3 source gases are introduced, and a window layer 15 composed of GaP doped with P-type impurities is formed. Through the above-described steps, the semiconductor substrate 16 shown in the light emitting semiconductor element 10 in FIG. 1 is obtained.

次に、図3に示すように、ウインドウ層15上に、蒸着法、スパッタリング法、プラズマCVD法、ゾルゲル法等のいずれかの膜生成法により、酸化チタン等から構成される反応抑制層19を形成する。
そして、図3に示すように、反応抑制層19上には、蒸着法、スパッタリング法、プラズマCVD法、ゾルゲル法等により、ITO等から構成される透明導膜層18を形成する。
Next, as shown in FIG. 3, a reaction suppression layer 19 composed of titanium oxide or the like is formed on the window layer 15 by any film generation method such as vapor deposition, sputtering, plasma CVD, or sol-gel. Form.
As shown in FIG. 3, a transparent conductive film layer 18 made of ITO or the like is formed on the reaction suppression layer 19 by vapor deposition, sputtering, plasma CVD, sol-gel, or the like.

その後、透明導電層18および、反応抑制層19に対し、フォトリソグラフィ法等により、コンタクトホールのパターニングを行い、図4に示すように、透明電極層18及び反応制御層19を貫通して、ウインドウ層15に到達する貫通孔20aを形成する。
次に、透明導電層18上において、貫通孔20aを介して露出されたウインドウ層15の露出面(表面)上に、Ti−Au−Be−Ti、Ti−Au−Cr、及びAu等からなる金属多層膜等を真空蒸着法又はスパッタリング法により堆積し、金属膜を形成する。
Thereafter, contact holes are patterned in the transparent conductive layer 18 and the reaction suppression layer 19 by a photolithography method or the like. As shown in FIG. 4, the transparent electrode layer 18 and the reaction control layer 19 penetrate through the window. A through-hole 20a reaching the layer 15 is formed.
Next, the transparent conductive layer 18 is made of Ti—Au—Be—Ti, Ti—Au—Cr, Au, or the like on the exposed surface (surface) of the window layer 15 exposed through the through hole 20a. A metal multilayer film or the like is deposited by vacuum evaporation or sputtering to form a metal film.

金属膜形成後に電極形成のため、エッチング法等を用いて透明導電層18上の金属膜を除去して、図5に示すように、コンタクト電極20を形成する。この透明電極層18面上にあるコンタクト電極20は、平面視において貫通孔20aと重なり、貫通孔20aを含む大きさに形成される。
あるいは、貫通孔20a上に形成用フォトリソを行い、貫通孔を形成した後に、公知のリフトオフ技術を用いてコンタクト電極20を形成しても良い。貫通孔20a内には、上記Ti−Au−Be−Ti、Ti−Au−Cr、及びAu等からなる金属多層膜等が充填された状態となっている。
In order to form an electrode after forming the metal film, the metal film on the transparent conductive layer 18 is removed by using an etching method or the like, and a contact electrode 20 is formed as shown in FIG. The contact electrode 20 on the surface of the transparent electrode layer 18 overlaps with the through hole 20a in a plan view and is formed in a size including the through hole 20a.
Alternatively, the contact electrode 20 may be formed using a known lift-off technique after forming photolithography on the through hole 20a and forming the through hole. The through-hole 20a is filled with a metal multilayer film made of Ti—Au—Be—Ti, Ti—Au—Cr, Au, or the like.

次に、透明導電層18およびコンタクト電極20上に対し、Au−Ti等からなる金属多層膜を真空蒸着法又はスパッタリング法により堆積し、アノード電極21形成のための金属膜を形成する。
そして、エッチング法等を用い、透明導電層18上の上記金属膜を除去して、図5に示すように、アノード電極21を透明電極層18の平面上の略中央部へ形成する。
Next, a metal multilayer film made of Au—Ti or the like is deposited on the transparent conductive layer 18 and the contact electrode 20 by a vacuum evaporation method or a sputtering method to form a metal film for forming the anode electrode 21.
Then, the metal film on the transparent conductive layer 18 is removed using an etching method or the like, and the anode electrode 21 is formed at a substantially central portion on the plane of the transparent electrode layer 18 as shown in FIG.

このアノード電極21は、コンタクト電極20と同一の材料とし、アノード電極21とコンタクト電極20を同時に形成しても良いし、或いは、別途形成しても良い。
同時に形成した場合、電極形成工程が一つ削減できるため、より低コストで発光素子を製造できるようになる。
次に、N型基板11の露出面上に、Au−Ge膜、又は、Au−Ge、Ni、Auからなる金属多層膜等を真空蒸着法又はスパッタリング法で堆積し、カソード電極16を形成する。
The anode electrode 21 may be made of the same material as that of the contact electrode 20, and the anode electrode 21 and the contact electrode 20 may be formed simultaneously or separately.
When formed at the same time, the number of electrode forming steps can be reduced, so that a light emitting element can be manufactured at a lower cost.
Next, an Au—Ge film or a metal multilayer film made of Au—Ge, Ni, Au, or the like is deposited on the exposed surface of the N-type substrate 11 by vacuum evaporation or sputtering to form the cathode electrode 16. .

本発明は上記一実施形態における半導体発光素子の構成に限定されるものでなく、例えば以下に示す(1)〜(5)における変形が可能なものである。
(1)N型クラッド層12とN型基板11との間に、反対方向に放射される発光光を反射させ、放射側(図1における上部方法)へ射出させ、発光効率を向上させる光反射金属層を挿入することができる。また、N型基板11を除去し、上記光反射金属層を挟み、別途に支持する半導体基板を接着しても良い。
(2)半導体基体16の各層、すなわちN型基板11,N型クラッド層12,活性層13,P型クラッド層14,ウインドウ層15の各層の導電型を一実施形態の場合と逆にすることができる,
The present invention is not limited to the configuration of the semiconductor light emitting device in the above-described embodiment. For example, the following modifications (1) to (5) are possible.
(1) Light reflection that improves the light emission efficiency by reflecting the emitted light emitted in the opposite direction between the N-type cladding layer 12 and the N-type substrate 11 and emitting it to the radiation side (upper method in FIG. 1). A metal layer can be inserted. Alternatively, the N-type substrate 11 may be removed, the light reflecting metal layer may be sandwiched, and a separately supported semiconductor substrate may be bonded.
(2) The conductivity type of each layer of the semiconductor substrate 16, that is, the N-type substrate 11, the N-type clad layer 12, the active layer 13, the P-type clad layer 14, and the window layer 15 is reversed from that in the embodiment. Can

(3)図2において、コンタクト電極20は、等間隔に配置されていないが、等間隔に配置しても良い。等間隔にすることで、電流を均一に分散(拡散)する効果を得ることができる。
(4)図1において、反応抑制層19は表面(図1の上部側の面)が平坦面となっているが、凹凸形状を有しても良い。ここで、反応抑制層19の表面が凹凸形状を有すると、活性層13の発光光が凹凸に臨界角以下で入射しやすくなるので、外部に出射する光取出しの効率を上げることができる。
(3) In FIG. 2, the contact electrodes 20 are not arranged at regular intervals, but may be arranged at regular intervals. By setting the same intervals, it is possible to obtain an effect of uniformly dispersing (diffusing) the current.
(4) In FIG. 1, the reaction suppression layer 19 has a flat surface (surface on the upper side in FIG. 1), but may have an uneven shape. Here, when the surface of the reaction suppression layer 19 has a concavo-convex shape, the light emitted from the active layer 13 is likely to enter the concavo-convex at a critical angle or less, so that the efficiency of extracting light emitted to the outside can be increased.

(5)木発明における半導体発光素子は、完成した半導体発光素子のみでなく、中間製品としての発光チップ(貫通孔20a及びコンタクト電極20の形成されていない状態)であってもよい。
なお、上記一実施形態においては、本発明による半導体発光素子10を発光ダイオード(LED)に適用する場合について説明したが、これに限らず、半導体レーザ等のいかなる電界発光型の半導体発光素子にも適用可能である。
(5) The semiconductor light emitting device in the wood invention may be not only a completed semiconductor light emitting device but also a light emitting chip as an intermediate product (a state in which the through hole 20a and the contact electrode 20 are not formed).
In the above embodiment, the case where the semiconductor light emitting device 10 according to the present invention is applied to a light emitting diode (LED) has been described. However, the present invention is not limited to this, and any electroluminescent semiconductor light emitting device such as a semiconductor laser can be used. Applicable.

本発明の一実施形態による半導体発光素子の断面構造を示す概念図である。It is a conceptual diagram which shows the cross-section of the semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による半導体発光素子の平面視における平面構造を示す上面図である,It is a top view showing a planar structure in a plan view of a semiconductor light emitting device according to an embodiment of the present invention. 本発明の一実施形態における半導体発光素子の製造工程において、反応抑制層19(第1の光透過層)及び透明導電層(第2の光透過層)の形成後の断面構造を示す概念図である。In the manufacturing process of the semiconductor light-emitting device in one Embodiment of this invention, it is a conceptual diagram which shows the cross-sectional structure after formation of the reaction suppression layer 19 (1st light transmissive layer) and a transparent conductive layer (2nd light transmissive layer). is there. 本発明の一実施形態における半導体発光素子の製造工程において、反応抑制層19及び透明導電層に対して貫通孔を形成した後の断面構造を示す概念図である。In the manufacturing process of the semiconductor light-emitting device in one Embodiment of this invention, it is a conceptual diagram which shows the cross-sectional structure after forming a through-hole with respect to the reaction suppression layer 19 and a transparent conductive layer. 本発明の一実施形態における半導体発光素子の製造工程において、反応抑制層19及び透明導電層に対して貫通孔を通してコンタクト電極を形成した後の断面構造を示す概念図である。In the manufacturing process of the semiconductor light-emitting device in one Embodiment of this invention, it is a conceptual diagram which shows the cross-section after forming a contact electrode through a through-hole with respect to the reaction suppression layer 19 and a transparent conductive layer.

符号の説明Explanation of symbols

10…半導体発光素子
11…N型基板
12…N型クラッド層
13…活性層
14…P型クラッド層
15…ウインドウ層
16…半導体基体
17…カソード電極
18…透明導電層
19…反応抑制層
20…コンタクト電極
21…アノード電極
DESCRIPTION OF SYMBOLS 10 ... Semiconductor light emitting element 11 ... N type board | substrate 12 ... N type clad layer 13 ... Active layer 14 ... P type clad layer 15 ... Window layer 16 ... Semiconductor substrate 17 ... Cathode electrode 18 ... Transparent conductive layer 19 ... Reaction suppression layer 20 ... Contact electrode 21 ... Anode electrode

Claims (10)

半導体基板と、
該半導体基板上に設けられた発光層形成部と、
該発光層形成部上部に設けられ、光取り出し面を構成するウインドウ層と、
該ウインドウ層上に設けられた第1の光透過性層と、
該第1の光透過性層上に設けられた、導電性を有する膜である第2の光透過性層と
を有し、
前記第1の光透過性層が前記第2の光透過性層の構成原子が前記ウインドウ層側に拡散することを阻止する拡散防止膜として設けられていることを特徴とする半導体発光素子。
A semiconductor substrate;
A light emitting layer forming portion provided on the semiconductor substrate;
A window layer provided on the light emitting layer forming portion and constituting a light extraction surface;
A first light transmissive layer provided on the window layer;
A second light-transmitting layer that is a conductive film provided on the first light-transmitting layer;
The semiconductor light emitting element, wherein the first light transmissive layer is provided as a diffusion preventing film for preventing the constituent atoms of the second light transmissive layer from diffusing to the window layer side.
前記第1の光透過性層が、前記発光層形成部からの発光光に対して透過性である、酸化チタン(TiOx)、窒化シリコン(SiN)、酸化シリコン(SiOx)、酸化ジルコニウム(ZrO)の、いずれか一つ以上の層からなることを特徴とする請求項1記載の半導体発光素子。   Titanium oxide (TiOx), silicon nitride (SiN), silicon oxide (SiOx), zirconium oxide (ZrO), wherein the first light transmissive layer is transmissive to light emitted from the light emitting layer forming portion. The semiconductor light-emitting device according to claim 1, comprising at least one of the layers. 前記第2の光透過層は、導電性を有する膜であり、酸化インジウム(In2O3)と酸化錫(SnO2)との混合物(ITO)、酸化インジウム(InO)、酸化錫(SnO)、酸化亜鉛(ZnO)、及び酸化ニッケル(NiO)のいずれか1つ以上の層から成ることを特徴とする請求項1または請求項2に記載の半導体発光素子。   The second light transmission layer is a conductive film, and is a mixture of indium oxide (In2O3) and tin oxide (SnO2) (ITO), indium oxide (InO), tin oxide (SnO), zinc oxide ( 3. The semiconductor light-emitting element according to claim 1, comprising at least one layer of ZnO) and nickel oxide (NiO). 前記第1及び第2の光透過層は、各々10nm〜1μmの厚みで形成されていることを特徴とする請求項1から請求項3のいずれかに記載の半導体発光素子。   4. The semiconductor light emitting element according to claim 1, wherein each of the first and second light transmission layers is formed with a thickness of 10 nm to 1 μm. 5. 前記第1及び第2の光透過性層を貫通する貫通孔が設けられ、前記第1の光透過性層と前記第2の光透過性層上部から前記貫通孔を通し、前記ウインドウ層に対してオーミック接触をなす島状のコンタクト電極が複数形成されていることを特徴とする請求項1から請求項4のいずれかに記載の半導体発光素子。   A through hole penetrating the first and second light transmissive layers is provided, and the first light transmissive layer and the second light transmissive layer are passed through the through holes from above the window layer. 5. The semiconductor light emitting device according to claim 1, wherein a plurality of island-shaped contact electrodes that form ohmic contact are formed. ワイヤボンディングを行うパッド電極直下において、前記第1の光透過性層と前記第2の光透過性層の貫通孔が形成されないことを特徴とする請求項1から請求項5のいずれかに記載の半導体発光素子。   The through hole of the first light transmissive layer and the second light transmissive layer is not formed immediately below the pad electrode where wire bonding is performed. 6. Semiconductor light emitting device. 前記各貫通孔の平面視における面積の合計が、半導体発光素子における有効発光面積の1%以上で3%以下であることを特徴とする請求項1から請求項6のいずれかに記載の半導体発光素子。   7. The semiconductor light emitting device according to claim 1, wherein a total area of the through holes in a plan view is 1% or more and 3% or less of an effective light emitting area of the semiconductor light emitting element. element. 前記貫通孔が平面視において直径5um以下の円形、あるいは1辺の長さ5um以下の多角形として形成されていることを特徴とする請求項1から請求項7のいずれかに記載の半導体発光素子。   8. The semiconductor light emitting device according to claim 1, wherein the through hole is formed as a circle having a diameter of 5 μm or less in a plan view or a polygon having a side length of 5 μm or less. . 前記第1の光透過性層面は平坦面であるか、もしくは凹凸形状のいずれかの形状を有することを特徴とする請求項1から請求項8のいずれかに記載の発光素子。   9. The light emitting device according to claim 1, wherein the surface of the first light transmitting layer is a flat surface or has an uneven shape. 10. 半導体基板上に発光層形成部を形成する工程と、
該発光層形成部上部に、光取り出し面を構成するウインドウ層を形成する工程と、
該ウインドウ層上に、第1の光透過性層を形成する工程と、
該第1の光透過性層上に、導電性を有する膜である第2の光透過性層を形成する工程と
を有し、
前記第1の光透過性層が前記第2の光透過性層の構成原子が前記ウインドウ層側に拡散することを阻止する拡散防止膜として形成することを特徴とする半導体発光素子の製造方法。
Forming a light emitting layer forming portion on a semiconductor substrate;
Forming a window layer constituting a light extraction surface on the light emitting layer forming portion;
Forming a first light transmissive layer on the window layer;
Forming a second light-transmitting layer, which is a conductive film, on the first light-transmitting layer,
The method of manufacturing a semiconductor light emitting element, wherein the first light transmissive layer is formed as a diffusion preventing film that prevents constituent atoms of the second light transmissive layer from diffusing toward the window layer side.
JP2006177929A 2006-06-28 2006-06-28 Semiconductor light-emitting element and its manufacturing method Withdrawn JP2008010546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006177929A JP2008010546A (en) 2006-06-28 2006-06-28 Semiconductor light-emitting element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006177929A JP2008010546A (en) 2006-06-28 2006-06-28 Semiconductor light-emitting element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008010546A true JP2008010546A (en) 2008-01-17

Family

ID=39068509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006177929A Withdrawn JP2008010546A (en) 2006-06-28 2006-06-28 Semiconductor light-emitting element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008010546A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831389B2 (en) 2014-02-06 2017-11-28 Renesas Electronics Corporation Semiconductor light-emitting element and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831389B2 (en) 2014-02-06 2017-11-28 Renesas Electronics Corporation Semiconductor light-emitting element and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP2763192B1 (en) Nitride semiconductor element and method for producing same
KR100631840B1 (en) Nitride semiconductor light emitting device for flip chip
TWI305425B (en)
US7173277B2 (en) Semiconductor light emitting device and method for fabricating the same
JP5251121B2 (en) Gallium nitride semiconductor light emitting device and method for manufacturing the same
CN102456799B (en) Semiconductor light emitting device and manufacturing method thereof
CN102569589B (en) Semiconductor light emitting element
USRE45217E1 (en) Semiconductor light emitting device with transparent electrode having holes
JP5169012B2 (en) Semiconductor light emitting device
WO2005050748A1 (en) Semiconductor device and method for manufacturing same
JP2006100569A (en) Semiconductor light emitting device and manufacturing method thereof
KR101209163B1 (en) Semiconductor light emitting device
US20110233603A1 (en) Semiconductor light-emitting device
JP2008066554A5 (en)
JP2008066554A (en) Semiconductor light emitting device
US20080283858A1 (en) Light-emitting diode and method for manufacturing same
JP7387871B2 (en) LED arrays and methods of forming LED arrays
JP2012080104A (en) Semiconductor light-emitting element and manufacturing method therefor
JP2006120927A (en) Light emitting diode and manufacturing method thereof
US7700959B2 (en) Semiconductor light-emitting device, semiconductor light-emitting apparatus, and method of manufacturing semiconductor light-emitting device
US9508900B2 (en) Light-emitting device
KR20130044909A (en) Light emitting device package and method of manufacturing the same
KR101483230B1 (en) Nitride Semiconductor Light Emitting Device
JP7373435B2 (en) semiconductor light emitting device
JP2008010546A (en) Semiconductor light-emitting element and its manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901