JP2007311916A - 信号処理装置 - Google Patents

Abstract

【課題】 簡単な構成でフィルタ係数を補正し、直流ゲインを一定に保つことのできる信号処理装置を提供する。
【解決手段】 信号処理装置は、画像データの空間または時間位置情報に対応したフィルタ係数を生成するフィルタ係数生成部２と、フィルタ係数生成部２により生成されたフィルタ係数を正規化する係数正規化部５と、係数正規化部５にてフィルタ係数を正規化する際の丸め誤差を累積する誤差累積部３と、誤差累積部３に累積された丸め誤差に基づいて、係数正規化部５にて正規化されたフィルタ係数を補正する係数補正部４と、補正した係数を用いて画像データのフィルタリング処理を行う係数可変フィルタ１とを備える。
【選択図】 図１

Description

本発明は、画像信号や音声信号等の信号を処理する信号処理装置に関し、特に、フィルタ特性を制御可能な可変フィルタ装置の構成に関する。

従来から、画像信号処理の分野では、例えば画像の鮮鋭度改善や、雑音の除去のために２次元フィルタ（空間フィルタ）が用いられている。通常のカメラレンズは、レンズの光軸近傍の解像度は高いものの、光軸から離れた画面周辺部に対応する部分での解像度は低いという特性がある。この特性に起因する画質劣化を抑制する方法として、画面中心部と画面周辺部とのフィルタ特性を切り替える方法が知られている。

しかし、画面の位置により複数のフィルタ特性を混在させる構成では、異なるフィルタ特性の間において、フィルタの直流ゲインの変動に起因した固定パターン雑音が発生し、画質が低下する。

例えば、建物の壁や空のように、直流ゲインの変動の少ない画像信号に対し、空間位置対応のフィルタリングを行うと、フィルタ特性の切り替わり点で直流ゲインが変化し、レベル差が生じてしまう。人間の視覚は、このような直流ゲインの変動に対して極めて敏感であり、信号の１％以下の変動をも検知してしまう。従って、この直流ゲインの変動が、固定パターン雑音となり画質妨害が発生する。

このような直流ゲイン変動の要因として、フィルタ係数の有効桁数への丸め誤差の累積による演算誤差による影響が大きい。以下、この丸め誤差による直流ゲイン不一致の発生について説明する。

例えば、７タップのトランスバーサルフィルタの各係数が１６ビットで与えられるものとし、下記のフィルタ係数ｋ０〜ｋ６が与えられた場合を考える。
ｋ３=＋４９ＡＣｈ
ｋ２＝ｋ４＝＋２８ＢＥｈ
ｋ１＝ｋ５＝＋００００ｈ
ｋ０＝ｋ６＝−０Ｄ９４ｈ
フィルタ係数ｋ０〜ｋ６の和は、
ｋ０＋ｋ１＋ｋ２＋ｋ３＋ｋ４＋ｋ５＋ｋ６＝８０００ｈ
となる。８０００ｈは１６ビット表現での＋１であり、このフィルタの直流ゲインに相当する。

この係数の下位６ビットを切り捨てて１０ビットに正規化すると、
ｋ３＝＋１２６ｈ
ｋ２＝ｋ４＝＋０Ａ２ｈ
ｋ１＝ｋ５＝＋０００ｈ
ｋ０＝ｋ６＝−０３７ｈ
となる。１０ビットに正規化したフィルタ係数ｋ０〜ｋ６の全係数の和は、
ｋ０＋ｋ１＋ｋ２＋ｋ３＋ｋ４＋ｋ５＋ｋ６＝１ＦＣｈ
となる。１ＦＣｈは１０ビット表現での＋５０８であるので、このフィルタの直流ゲインは、５０８／５１２＝０．９９倍となる。従って、フィルタの直流ゲインがｘ１倍からｘ０．９９倍に１％低減する。

このような直流ゲインの変動は、演算精度を高めれば除去することが可能である。しかし、演算精度を高めようとすると回路規模が大きくなってしまう。これまでは直流ゲインの誤差をある程度許容しつつ、回路規模の増大を抑えるか、または、フィルタ係数を補正する方法がとられてきた。

特許文献１は、フィルタ係数の補正方法の一例を開示している。特許文献１では、全フィルタ係数の総和を算出して補正量を決定するゲイン検出回路を有し、求めた補正量で係数を補正することで直流ゲイン変動を抑える。

図４は、特許文献１に記載された可変フィルタ装置の構成を示す図である。係数生成回路１２は、画面位置に対応したフィルタ係数を生成する。この係数を表す信号は、２系統に分岐し、一方はゲイン検出回路１３に、他方は係数補正回路１４に入力される。ゲイン検出回路１３は、入力された係数値の総和を求め、この総和値と所定の値との差信号を係数補正回路１４に出力する。係数補正回路１４は、入力された差信号を用いてフィルタ係数を補正して係数可変フィルタ１１の直流ゲインを一定にする。
特開平５−１３０４５２号公報

しかしながら、特許文献１に記載された装置では、全タップの係数の総和により係数を補正しているため、係数の総和を求める演算をタップ段数分だけ行う必要である。従って、補正のための回路規模が大きくなるという問題があった。

また、全係数の総和を求める過程で、全ての係数の総和算出が完了するまで補正できないので、係数を補正するための処理遅延が大きいという問題があった。特に、近年の撮像素子の高密度化と画素数の増大により、フィルタを構成するタップ数が増加し、総和算出、係数補正の演算量、処理遅延ともに増大する。

本発明は、上記背景に鑑み、簡単な構成でフィルタ係数を補正し、直流ゲインを一定に保つことのできる信号処理装置を提供することを目的とする。

本発明の信号処理装置は、画像データの空間位置情報または時間位置情報に対応したフィルタ係数を生成するフィルタ係数生成部と、前記フィルタ係数生成部により生成されたフィルタ係数を正規化する係数正規化部と、前記係数正規化部にてフィルタ係数を正規化する際に発生した丸め誤差を累積する誤差累積部と、前記誤差累積部に累積された丸め誤差に基づいて、前記係数正規化部にて正規化されたフィルタ係数を補正する係数補正部と、前記係数補正部にて補正された係数を用いて前記画像データのフィルタリング処理を行うフィルタ処理部とを備えた構成を有する。

この構成により、フィルタ係数の正規化により演算処理量を低減すると共に、係数補正部が丸め誤差の累積値に基づいてフィルタ係数を制御することにより、直流ゲインの変動を抑制することができる。

本発明の信号処理装置において、前記フィルタ処理部は、前記誤差累積部に累積された丸め誤差が所定の値を超えた場合に、前記係数正規化部が算出するフィルタ係数を補正することにより、可変フィルタの直流ゲインを一定に保持する構成を有する。

このように丸め誤差の累積値が所定の値を超えた場合に、フィルタ係数を補正することにより、フィルタ処理部の直流ゲインを一定にすることができる。

本発明の別の態様に係る信号処理装置は、複数組のフィルタ係数を記録したルックアップテーブルと、前記ルックアップテーブルに記録された複数組のフィルタ係数を、画像データの空間位置情報または時間位置情報に応じて切り替えて可変係数ディジタルフィルタの係数を制御する係数制御部とを備え、前記ルックアップテーブルは、画像データの空間位置情報または時間位置情報に対応して生成されたフィルタ係数を正規化し、正規化する際に発生した丸め誤差を累積し、累積された丸め誤差に基づいて前記フィルタ係数を補正したフィルタ係数を記録した構成を有する。

この構成により、あらかじめルックアップテーブルに複数組のフィルタ係数を記録しておくことにより、フィルタ係数の補正演算を毎回行う必要がなく、少ない処理量で可変フィルタの直流ゲインを一定にすることができる。

本発明によれば、簡単な構成で、直流ゲインを一定に保持できるフィルタ係数を生成し、固定パターン雑音の発生を防止できるというすぐれた効果を有する。

以下、本発明の実施の形態の信号処理装置について図面を用いて説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態における信号処理装置の概略ブロック図である。
本発明の第１の実施の形態における信号処理装置は、入力されたデータに対し、フィルタ処理を行う係数可変フィルタ１を備えている。また、信号処理装置は、係数可変フィルタで用いるフィルタ係数を求める構成として、フィルタ係数を生成する係数生成回路２と、フィルタ係数を正規化し、正規化係数Ｓ２と丸め誤差Ｓ３に分離する係数正規化回路５と、係数正規化回路５から入力された丸め誤差を累積して蓄積する誤差累積回路３と、誤差累積回路３に累積された誤差が、所定の値を超えた場合に係数を補正する係数補正回路４とを備えている。なお、係数正規化回路５にて分離される丸め誤差Ｓ３は、フィルタ係数算出後に有効桁数へ丸め時に発生する誤差である。

次に、本実施の形態の信号処理装置の動作について説明する。
係数生成回路２は、画面の位置やレンズの情報を得て、画面位置に対応し所望の周波数特性が得られるようなフィルタ係数Ｓ１を生成する。係数生成回路２にて生成したフィルタ係数Ｓ１を係数正規化回路５にて正規化する。係数正規化回路５は、生成した正規化係数Ｓ２を係数補正回路４に出力し、正規化の際に発生した丸め誤差Ｓ３を誤差累積回路３に出力する。誤差累積回路３は、累積誤差が所定の値を超えた場合に、係数補正回路４にキャリー信号Ｓ６を出力する。係数補正回路４は、誤差累積回路３から入力されたキャリー信号Ｓ６に基づいてフィルタ係数を補正し、補正後のフィルタ係数を係数可変フィルタ１に入力する。係数可変フィルタ１は、係数補正回路４から入力されたフィルタ係数を用いて、入力されたデータをフィルタリング処理する。

図２は、本実施の形態における信号処理装置の具体的な動作を説明するタイムチャートを示す図である。係数生成回路２は、演算精度を保つに充分なビット長の係数を生成する。トランスバーサル型デジタルフィルタは、各タップへの係数が必要である。係数生成回路２は、複数の係数の集合からなる係数セットを生成する。この複数の係数からなる係数セットの更新は、係数の更新中を示す更新フラグＳ４と、１つの係数の更新終了を示す係数更新パルスＳ５で誤差蓄積部３へ係数の更新を知らせる。

以下では、係数生成回路２にて、下記の７タップのトランスバーサルフィルタの各係数を１６ビットで生成する例を用いて説明する。
ｋ３＝＋４９ＡＣｈ
ｋ２＝ｋ４＝＋２８ＢＥｈ
ｋ１＝ｋ５＝＋００００ｈ
ｋ０＝ｋ６＝−０Ｄ９４ｈ

係数正規化回路５は、下位６ビットを切り捨て、１０ビットの係数を生成する正規化を行う。係数正規化回路５は、上位１０ビットの正規化係数を係数補正回路４へ、下位６ビットの丸め誤差を誤差累積回路３へと分離する。

上記の演算の結果、１０ビットに正規化された正規化係数は、
ｋ３＝＋１２６ｈ
ｋ２＝ｋ４＝＋０Ａ２ｈ
ｋ１＝ｋ５＝＋０００ｈ
ｋ０＝ｋ６＝−０３７ｈ
となり、丸め誤差は、
ｋ３＝２Ｃｈ
ｋ２＝ｋ４＝３Ｅｈ
ｋ１＝ｋ５＝００ｈ
ｋ０＝ｋ６＝２Ｃｈ
となる。

誤差累積回路３は、更新フラグＳ４により係数更新中以外は０にクリアされており、係数の更新が開始されると係数が更新されるたびに係数の丸め誤差の累積加算を行う。上記の係数ｋ０〜ｋ６を例とした丸め誤差の累積過程を下表に示す。

ここで、誤差を累積加算した結果が所定量（この場合は４０ｈ）を超えた場合に、係数補正回路４に桁上がりをしめすキャリー信号Ｓ６を出力する。誤差累積回路３は、キャリー信号Ｓ６を出力した後、累積加算結果の下位６ビットを累積加算値として次の係数との加算を行う。この下位６ビットは、累積結果−４０ｈに相当する。誤差累積回路３は、全係数について同様の処理を行う。

係数補正回路４は、誤差累積回路３から入力されたキャリー信号Ｓ６に基づいて、桁上がりが発生した場合に、その時点の係数値に＋１加算する補正を行う。

図２に示す例では、２つめの係数が１Ｃ９ｈ＋１＝１ＣＡｈ、同様に５、６，７つめの係数に＋１補正した係数を係数可変フィルタ１へ送り、フィルタ演算を行う。

ここで、補正後の係数での直流ゲインについて説明すると、
ｋ０＝−０３７ｈ
ｋ１＝＋０００ｈ
ｋ２＝＋０Ａ３ｈ
ｋ３＝＋１２７ｈ
ｋ４＝＋０Ａ３ｈ
ｋ５＝＋０００ｈ
ｋ６＝−０３６ｈ
となり、全係数の和は、ｋ０＋ｋ１＋ｋ２＋ｋ３＋ｋ４＋ｋ５＋ｋ６＝２００ｈとなる。全係数の和２００ｈは、１０ビット表現での＋１となり、補正を行わない場合の直流ゲインのｘ０．９９倍からｘ１倍に補正され、所望のゲインになることがわかる。

なお、本実施の形態では、切り捨てによってフィルタ係数の正規化を行っているが、それ以外の方法でフィルタ係数を正規化することも可能である。例えば、１０進数での四捨五入に相当する、２進数の０捨１入で正規化を行う場合には、誤差累積回路では桁上がりと桁下がりの両方の閾値でそれぞれキャリー信号とボロー信号を発生し、係数補正回路での補正は＋１と−１の両方の補正を行う。同様に、切り上げによる正規化も可能である事は言うまでもない。

本実施の形態では、ゲイン変動を補正するため、トランスバーサルフィルタの周辺タップからセンタタップへ向かって係数を補正している。これは一般に周辺からセンタタップに向かって重み付けが大きくなり、フィルタ特性への影響を少なくできるためである。

このようにフィルタ係数の補正を行うとフィルタ係数は、係数生成回路２で生成された値とは異なり、フィルタの周波数特性も僅かに変動する。しかし、視覚では解像度変化に対する感度はゲイン変動に対する感度より低く、僅かな解像度変化は検知されない。そのため、補正後の画像ではゲイン変動の抑圧効果だけが得られる。

なお、本実施の形態では、空間的なゲイン変動がある場合を中心に説明してきたが、ゲインがフィールド、フレーム毎に変動してもフリッカとして検知され、これも画質妨害となる。本発明のゲイン補正を行う可変フィルタ方式によれば、時間推移に伴うゲイン変動をも補正でき、フリッカ等による画質妨害を防止することも可能になる。

（第２の実施の形態）
図３は、本発明の第２の実施の形態における信号処理装置の概略ブロック図である。
第２の実施の形態における信号処理装置は、フィルタ係数を生成する係数生成回路２と、フィルタ係数を正規化し、正規化係数と丸め誤差に分離する係数正規化回路５と、フィルタ係数算出後に有効桁数へ丸め時に発生する誤差を累積して蓄積する誤差累積回路３と、蓄積した誤差の累計が所定の値を超えた場合に係数を補正する係数補正回路４と、複数の係数セットをテーブル化して保持する係数記憶装置６を備えている。

係数記憶装置６は、画面の位置やレンズの情報のそれぞれに対応した複数のフィルタ係数セットをルックアップテーブルとして記憶している。ルックアップテーブルに記憶するフィルタ係数は、画面の位置などに応じて、係数生成回路２、係数正規化回路５、誤差累積回路３および係数補正回路４を用いて、第１の実施の形態の信号処理装置と同様にフィルタ係数を求める。ルックアップテーブルの作成時の計算過程において、前述の説明のように、フィルタ係数の丸め誤差を累積加算し、所定値との比較結果で係数を補正しテーブルを作成する。

第２の実施の形態の信号処理装置は、係数記憶装置６に記憶された複数の係数セットから、画面位置、レンズ情報に対応した最適な係数セットを選択し、フィルタ特性を切り替え、画像処理を行う。

第２の実施の形態の信号処理装置は、係数記憶装置６に記憶されたルックアップテーブルのフィルタ係数を用いるという簡単な構成により、直流ゲインを一定値に固定することができる。

本実施の形態では、フィルタ係数を保持する係数記憶装置６を係数補正回路４の後段に配置し、係数正規化回路２から係数補正回路４の処理後に係数記憶装置６で係数を切り替えているが、係数記憶装置６を配置する位置は係数補正回路４の後段には限られない。例えば、係数記憶装置６は、係数生成回路２と係数正規化回路５との間に配置してもよい。

また、撮像素子からの入力画素数、または、出力画素数を変更する場合や、その他の画像データ加工処理に対応して、予め記憶しておいた補正後の係数を更に補正することも可能である。

なお、本実施の形態では、テレビカメラの輪郭補償回路を例にフィルタゲインを一定値にする方法を説明してきた。本発明は、この輪郭補償回路以外にも画面位置に応じて歪補正を行う幾何学変換フィルタ（アフィン変換フィルタ）、磁気記録などで用いられる適応型自動等化器など、時間、空間に依存して特性を可変するシフトバリアントなフィルタに対して適用できる。また、上記の実施例ではハードウエアによる構成を説明しているが、本発明はハードウエアに限定されるものではなく、ソフトウエアによって構成することができる。

本発明は、簡単な構成で固定パターン雑音の発生を防止できるというすぐれた効果を有し、画像信号や音声信号等の信号を処理する信号処理装置、特に、フィルタ特性を制御可能な可変フィルタ装置等として有用である。

本発明の第１の実施の形態における信号処理装置の概略ブロック図 本発明の第１の実施の形態における信号処理装置の動作を説明するタイムチャート 本発明の第２の実施の形態における信号処理装置の概略ブロック図 従来の可変フィルタ装置の概略ブロック図

符号の説明

１ 係数可変フィルタ
２ 係数生成回路
３ 誤差累積回路
４ 係数補正回路
５ 係数正規化回路
６ 係数記憶装置
Ｓ１ フィルタ係数
Ｓ２ 正規化係数
Ｓ３ 丸め誤差
Ｓ４ 更新フラグ
Ｓ５ 係数更新パルス
Ｓ６ キャリー
１１ フィルタ
１２ 係数発生回路
１３ ゲイン検出回路
１４ 係数補正回路

Claims (3)

1. 画像データの空間位置情報または時間位置情報に対応したフィルタ係数を生成するフィルタ係数生成部と、
   前記フィルタ係数生成部により生成したフィルタ係数を正規化する係数正規化部と、
   前記係数正規化部にてフィルタ係数を正規化する際に発生した丸め誤差を累積する誤差累積部と、
   前記誤差累積部に累積された丸め誤差に基づいて、前記係数正規化部にて正規化されたフィルタ係数を補正する係数補正部と、
   前記係数補正部にて補正された係数を用いて前記画像データのフィルタリング処理を行うフィルタ処理部と、
   を備えたことを特徴とする信号処理装置。
2. 前記フィルタ処理部は、前記誤差累積部に累積された丸め誤差が所定の値を超えた場合に、前記係数正規化部が算出するフィルタ係数を補正することにより、可変フィルタの直流ゲインを一定に保持することを特徴とする請求項１に記載の信号処理装置。
3. 複数組のフィルタ係数を記録したルックアップテーブルと、
   前記ルックアップテーブルに記録された複数組のフィルタ係数を、画像データの空間位置情報または時間位置情報に応じて切り替えて可変係数ディジタルフィルタの係数を制御する係数制御部と、
   を備え、
   前記ルックアップテーブルは、画像データの空間位置情報または時間位置情報に対応して生成されたフィルタ係数を正規化し、正規化する際に発生した丸め誤差を累積し、累積された丸め誤差に基づいて前記フィルタ係数を補正したフィルタ係数を記録していることを特徴とする信号処理装置。
   
   

Images