JP2007311723A - Multi-layer circuit board - Google Patents
Multi-layer circuit board Download PDFInfo
- Publication number
- JP2007311723A JP2007311723A JP2006142066A JP2006142066A JP2007311723A JP 2007311723 A JP2007311723 A JP 2007311723A JP 2006142066 A JP2006142066 A JP 2006142066A JP 2006142066 A JP2006142066 A JP 2006142066A JP 2007311723 A JP2007311723 A JP 2007311723A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- pattern
- conductor layer
- layer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、電気接続箱等の自動車用電子機器、産業用機器、通信機器等の各種電子機器に用いられる多層回路基板に関し、特に、内部導体層にダミーパターンが形成された多層回路基板に関する。 The present invention relates to a multilayer circuit board used for various electronic devices such as automobile electronic devices such as electrical connection boxes, industrial devices, and communication devices, and more particularly to a multilayer circuit substrate in which a dummy pattern is formed on an internal conductor layer.
従来の多層回路基板の製造方法では、積層プレス工程時に内層回路のパターンやランド間ギャップ部にボイド等が発生するという課題があった。 The conventional method for manufacturing a multilayer circuit board has a problem that voids and the like are generated in the pattern of the inner layer circuit and the gap between lands during the lamination pressing process.
そこで、上記ギャップ部にダミーパターンやダミーランドを形成することによって、ボイド等の発生を低減させる技術が提案されている。 Thus, a technique has been proposed in which generation of voids and the like is reduced by forming a dummy pattern or a dummy land in the gap portion.
例えば、特許文献1には、外層金属箔と、互いに隔てられた回路群を同一面上に有する内層回路板とをプリプレグを介して積層成形することからなる多層プリント配線板の製造方法において、内層回路板の回路のない領域に相似するパターンを形成したダミープリント基板をプレスの段内位置に入れて加熱加圧することにより、内層回路板の残銅率の低い箇所に発生し易いボイドやそり・ねじれ等の発生を低減する技術が提案されている。
For example,
また、特許文献2には、絶縁基板上に2層もしくはそれ以上の配線パターンが絶縁層を介して交互に積層された多層配線板において、前記配線パターンのパターン間が400μm以上となる部位に、少なくとも1箇所以上のダミーパターンを設け、配線パターンとダミーパターン間をそれ以下とすることにより、ブリッジ状に絶縁層(例えば、ポリイミド樹脂フィルムと接着層フィルム)を支えることによりボイドの発生を防止する技術が提案されている。。
Further, in
さらに、特許文献3には、表面に銅箔パターンが形成された基板を複数枚積層して成る多層プリント基板を製造する際に、上記銅箔パターンを基板上に形成する際に同じ基板上に該銅箔パターンと接触しないようにダミーランドを形成すると共に、該ダミーランドの基板上での配置及びサイズを、上記多層プリント基板を貫通するコネクタ用スルーホールを形成するための穴開け加工により上記ダミーランドがすべて除去されるように設定する技術が提案されている。
Furthermore, in
ところで、従来の多層回路基板の製造方法においては、製品の生産性を向上させるために、1枚のパネル状の連結配線板を所定の切断ラインに沿って切断して、複数の単位(ピース)毎のプリント配線板に分離している(例えば、特許文献4参照)。 By the way, in the conventional manufacturing method of a multilayer circuit board, in order to improve product productivity, one panel-like connecting wiring board is cut along a predetermined cutting line to obtain a plurality of units (pieces). Each printed wiring board is separated (for example, see Patent Document 4).
図9(A)〜(D)及び図10(A)〜(C)は従来の多層回路基板の製造方法の一例を説明するための断面図である。 9A to 9D and FIGS. 10A to 10C are cross-sectional views for explaining an example of a conventional method for manufacturing a multilayer circuit board.
従来の多層回路基板の製造方法では、まず、図9(A)に示すように、絶縁性の樹脂材からなる第1の絶縁層50を用意し、図9(B)に示すように、第1の絶縁層50の表面に第1の内部導体層51を形成し、第1の絶縁層50の裏面に第2の内部導体層52を形成する。
In the conventional multilayer circuit board manufacturing method, first, as shown in FIG. 9A, a first insulating
次いで、図9(C)に示すように、第1の内部導体層51をエッチングして第1の内層回路パターン51aを形成し、第2の内部導体層52をエッチングして第2の内層回路パターン52aを形成する。
Next, as shown in FIG. 9C, the first
次いで、図9(D)に示すように、第1の内層回路パターン51a及び第1の絶縁層50の表面上にプリプレグ(ガラスクロス等のクロスにエポキシ樹脂を含浸させたもの)等の樹脂材からなる第2の絶縁層53及び金属箔(例えば銅箔)からなる第1の外部導体層54を積み重ね、第2の内層回路パターン52a及び第1の絶縁層50の裏面上にプリプレグ等の樹脂材からなる第3の絶縁層55及び金属箔(例えば銅箔)からなる第2の外部導体層56を積み重ね、加熱状態にしてプレス加工を施し、一体化する。
Next, as shown in FIG. 9D, a resin material such as a prepreg (a cloth made of glass cloth or the like impregnated with an epoxy resin) on the surfaces of the first inner
次いで、図10(A)に示すように、第1の外部導体層54をエッチングして第1の外層回路パターン54aを形成し、第2の外部導体層56をエッチングして第2の外層回路パターン56aを形成する。
Next, as shown in FIG. 10A, the first
次いで、図10(B)に示すように、第1の外層回路パターン54a上に第1のレジスト層57を積層し、第2の外層回路パターン56a上に第2のレジスト層58を積層する。これによって、連結配線板59が得られる。
Next, as shown in FIG. 10B, a
その後、ルータ加工やプレス加工等によって、連結配線板59を所定の切断ラインCLに沿って切断して、図10(C)に示すように、複数の単位毎の多層回路基板60に分離する。
従来の多層回路基板の製造方法においては、連結配線板59を切断ラインCLに沿って切断するために、図10(D)に示すように、隣接する多層回路基板間の間隔H1は、内層回路のランド間ギャップ部に比べて長くなる。そのため、積層プレス工程時に隣接する多層回路基板60間の第2の絶縁層53及び第3の絶縁層55を構成する樹脂材の埋り性が悪くなり、樹脂の埋まらない部分に気泡K等ができやすくなる。その結果、後工程の加工性や製品の仕上がり形状に不都合が生じ、製品の品質が低下するという課題があった。これは大電流通電を目的として、内層回路が厚くなると、更にその傾向が大きくなる。
In the conventional method for manufacturing a multilayer circuit board, in order to cut the
上記の課題に対しては、樹脂材の厚さを増したり、その枚数を増やすこと等の対応が考えられるが、材料費が高くなり製造コストが増加するという課題があった。 Although measures such as increasing the thickness of the resin material or increasing the number of the resin materials can be considered for the above problems, there has been a problem that the material cost increases and the manufacturing cost increases.
また、多層回路基板60が必要以上に厚くなってしまい、製品の薄型化を達成できないという課題があった。
In addition, there is a problem that the
さらに、内層回路が厚くなると、大電流を通電するために発熱量が大きくなり、熱が基板内部に蓄積され高温になりやすく、様々な不具合を起こすおそれがあるという課題があった。 Further, when the inner layer circuit becomes thick, a large amount of current is applied to increase the amount of heat generation, and heat is accumulated inside the substrate, which tends to cause a high temperature, which may cause various problems.
本発明は、上記課題を解決するためになされたものであり、製品の品質の向上、製造コストの低減化、製品の薄型化、放熱性の向上を図ることができる多層回路基板を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a multilayer circuit board capable of improving product quality, reducing manufacturing costs, reducing product thickness, and improving heat dissipation. With the goal.
本発明の多層回路基板は、所定の回路パターンが形成された内部導体層を有する多層回路基板において、前記内部導体層の周縁部に前記回路パターンに接触しないダミーパターンが形成されている、ことを特徴とするものである。 In the multilayer circuit board of the present invention, in the multilayer circuit board having an inner conductor layer on which a predetermined circuit pattern is formed, a dummy pattern that does not contact the circuit pattern is formed on a peripheral portion of the inner conductor layer. It is a feature.
前記ダミーパターンの端面の全部又は一部は、外部に露出していてもよい。 All or part of the end face of the dummy pattern may be exposed to the outside.
前記ダミーパターンは、前記回路パターンの形成領域に延びて形成されていてもよい。 The dummy pattern may be formed so as to extend to a formation region of the circuit pattern.
金属コア層をさらに有してもよい。 You may further have a metal core layer.
請求項1に係る発明によれば、内部導体層の周縁部に内層回路パターンに接触しないダミーパターンが形成されているので、製造時に隣接する多層回路基板との間の間隔は短くなり、これによって、積層プレス工程時に隣接する多層回路基板間の絶縁層を構成する樹脂材を埋めるために必要な空間が小さくなり、気泡等の発生を防止できる。その結果、後工程の加工性や製品の仕上がり形状に不都合が生じることがなくなり、製品の品質を向上させることができる。 According to the first aspect of the invention, since the dummy pattern that does not contact the inner layer circuit pattern is formed on the peripheral portion of the inner conductor layer, the interval between the adjacent multilayer circuit boards at the time of manufacture is shortened. The space necessary for filling the resin material constituting the insulating layer between the adjacent multilayer circuit boards during the laminating press process is reduced, and generation of bubbles and the like can be prevented. As a result, there is no inconvenience in the workability of the post-process and the finished shape of the product, and the quality of the product can be improved.
また、樹脂材の厚さを増したり、その枚数を増やすこと等の必要がなくなるので、製造コストを低減でき、製品の薄型化を図ることができる。 Further, since it is not necessary to increase the thickness of the resin material or increase the number of the resin materials, the manufacturing cost can be reduced and the product can be made thinner.
さらに、内層回路により発生した熱を、周縁部に形成されたダミーパターンを介して外部に逃しやすくなり、放熱性を向上させることができる。 Furthermore, heat generated by the inner layer circuit can be easily released to the outside through a dummy pattern formed in the peripheral portion, and heat dissipation can be improved.
請求項2に係る発明によれば、内層回路により発生した熱を、露出されたダミーパターンの端面から外部に放出できるので、放熱性をさらに向上させることができる。 According to the second aspect of the present invention, the heat generated by the inner layer circuit can be released to the outside from the exposed end face of the dummy pattern, so that the heat dissipation can be further improved.
請求項3に係る発明によれば、回路パターンの形成領域まで延びたダミーパターンにより、内層回路により発生した熱を効率よく外部に放出できるので、放熱性をさらに向上させることができる。 According to the third aspect of the present invention, the heat generated by the inner layer circuit can be efficiently released to the outside by the dummy pattern extending to the circuit pattern formation region, so that the heat dissipation can be further improved.
請求項4に係る発明によれば、内層回路により発生した熱を金属コア層に放熱することができ、放熱性をさらに向上させることができる。 According to the fourth aspect of the present invention, the heat generated by the inner layer circuit can be radiated to the metal core layer, and the heat dissipation can be further improved.
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施形態例に係る多層回路基板を示す断面図、図2は図1のII−II線断面図、図3は図1のIII−III線断面図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 is a cross-sectional view showing a multilayer circuit board according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is a cross-sectional view taken along line III-III in FIG.
図1〜図3に示すように、本発明の第1の実施形態例に係る多層回路基板1は、絶縁性の樹脂材からなる第1の絶縁層2と、第1の絶縁層2の表面に形成された第1の内部導体層3と、第1の絶縁層2の裏面に形成された第2の内部導体層4と、第1の内部導体層3及び第1の絶縁層2の表面上に形成され、プリプレグ(ガラスクロス等のクロスにエポキシ樹脂を含浸させたもの)等の樹脂材からなる第2の絶縁層5と、第2の絶縁層5上に形成された金属箔(例えば銅箔)からなる第1の外部導体層6と、第2の内部導体層4及び第1の絶縁層2の裏面上に形成され、プリプレグ等の樹脂材からなる第3の絶縁層7と、第3の絶縁層7上に形成された金属箔(例えば銅箔)からなる第2の外部導体層8と、第1の外部導体層6上に形成された第1のレジスト層9と、第2の外部導体層8上に形成された第2のレジスト層10とを有する。
As shown in FIGS. 1 to 3, the
第1の内部導体層3には、エッチングにより第1の内層回路パターン3aが形成されているとともに、その周縁部には第1の内層回路パターン3aに接触しない第1のダミーパターン3bが形成されている。
A first inner
第2の内部導体層4には、エッチングにより第2の内層回路パターン4aが形成されているとともに、その周縁部には第2の内層回路パターン4aに接触しない第2のダミーパターン4bが形成されている。
A second inner
第1の外部導体層6には、エッチングにより第1の外層回路パターン6aが形成され、第2の外部導体層8には、エッチングにより第2の外層回路パターン8aが形成されている。
A first outer
また、第1の外部導体層6及び第2の外部導体層8との間を貫通し互いに電気的に接続するためのスルーホール11が形成されている。
A through
図4及び図5は、本発明の第1の実施形態例に係る多層回路基板1の製造方法の一例を説明するための断面図である。
4 and 5 are cross-sectional views for explaining an example of the manufacturing method of the
まず、図4(A)に示すように、絶縁性の樹脂材からなる第1の絶縁層2を用意し、図4(B)に示すように、第1の絶縁層2の表面に第1の内部導体層3を形成し、第1の絶縁層2の裏面に第2の内部導体層4を形成する。
First, as shown in FIG. 4A, a first insulating
次いで、図4(C)に示すように、第1の内部導体層3をエッチングして第1の内層回路パターン3a及び第1のダミーパターン3bを形成し、第2の内部導体層4をエッチングして第2の内層回路パターン4a及び第2のダミーパターン4bを形成する。
Next, as shown in FIG. 4C, the first
次いで、図4(D)に示すように、第1の内部導体層3及び第1の絶縁層2の表面上にプリプレグ(ガラスクロス等のクロスにエポキシ樹脂を含浸させたもの)等の樹脂材からなる第2の絶縁層5及び金属箔(例えば銅箔)からなる第1の外部導体層6を積み重ね、第2の内部導体層4及び第1の絶縁層2の裏面上にプリプレグ等の樹脂材からなる第3の絶縁層7及び金属箔(例えば銅箔)からなる第2の外部導体層8を積み重ね、加熱状態にしてプレス加工を施し、一体化する。
Next, as shown in FIG. 4D, a resin material such as a prepreg (a cloth such as a glass cloth impregnated with an epoxy resin) on the surfaces of the first
次いで、図5(A)に示すように、第1の外部導体層6及び第2の外部導体層8とを貫通するスルーホール11を形成し、さらにその部分にメッキ層11aを形成して、第1の外部導体層6及び第2の外部導体層8とを電気的に接続する。また、第1の外部導体層6及び第2の外部導体層8をエッチングしてそれぞれ第1の外層回路パターン6a及び第2の外層回路パターン8aを形成する。
Next, as shown in FIG. 5 (A), a through
次いで、図5(B)に示すように、第1の外部導体層6上に第1のレジスト層9を積層し、第2の外部導体層8上に第2のレジスト層10を積層する。これによって、連結配線板12が得られる。
Next, as shown in FIG. 5B, the first resist layer 9 is laminated on the first
その後、ルータ加工やプレス加工等によって、図5(C)に示すように、連結配線板12を所定の切断ラインCLに沿って切断して、複数の単位毎の多層回路基板1(図1参照)に分離する。
Thereafter, as shown in FIG. 5C, the
本発明の第1の実施形態例に係る多層回路基板1によれば、第1の内部導体層3及び第2の内部導体層4の周縁部に、それぞれ第1の内層回路パターン3a及び第2の内層回路パターン4aに接触しない第1のダミーパターン3b及び第2のダミーパターン4bが形成されているので、製造時に連結配線板12における隣接する多層回路基板1との間の間隔H2(図4(D)参照)は、ダミーパターンを有しない従来の多層回路基板1の間隔H1に比べて短くなる。これによって、積層プレス工程時に隣接する多層回路基板1間の第2の絶縁層5及び第3の絶縁層7を構成する樹脂材を埋めるために必要な空間が小さくなり、気泡等の発生を防止できる。
According to the
その結果、後工程の加工性や製品の仕上がり形状に不都合が生じることがなくなり、製品の品質を向上させることができる。 As a result, there is no inconvenience in the workability of the post-process and the finished shape of the product, and the quality of the product can be improved.
また、第2の絶縁層5及び第3の絶縁層7を構成する樹脂材の厚さを増したり、その枚数を増やすこと等の必要がなくなるので、製造コストを低減でき、製品の薄型化を図ることができる。
In addition, since it is not necessary to increase the thickness of the resin material constituting the second insulating
さらに、内層回路により発生した熱を、周縁部に形成されたダミーパターン3b、4bを介して外部に逃しやすくなり、放熱性を向上させることができる。
Furthermore, the heat generated by the inner layer circuit can be easily released to the outside through the
図6は、本発明の第2の実施形態例に係る多層回路基板を示す断面図である。 FIG. 6 is a sectional view showing a multilayer circuit board according to the second embodiment of the present invention.
図6に示すように、本発明の第2の実施形態例に係る多層回路基板1aは、ダミーパターンの端面の全部又は一部が外部に露出している点を特徴としている。この多層回路基板1aによれば、内層回路により発生した熱を、露出されたダミーパターンの端面から外部に放出できるので、放熱性をさらに向上させることができる。 As shown in FIG. 6, the multilayer circuit board 1a according to the second embodiment of the present invention is characterized in that all or part of the end face of the dummy pattern is exposed to the outside. According to this multilayer circuit board 1a, the heat generated by the inner layer circuit can be released from the exposed end face of the dummy pattern to the outside, so that the heat dissipation can be further improved.
この多層回路基板1aは、隣接する多層回路基板のダミーパターン3b、4b同士が繋がっている連結配線板12を切断ラインCLによって切断することによって製造される。
The multilayer circuit board 1a is manufactured by cutting the
図7は、本発明の第3の実施形態例に係る多層回路基板を示す断面図である。 FIG. 7 is a sectional view showing a multilayer circuit board according to a third embodiment of the present invention.
図7に示すように、本発明の第3の実施形態例に係る多層回路基板1bは、第1の絶縁層2内に金属コア層13が形成されている点を特徴としている。金属コア層13は、例えば銅やアルミニウムもしくはそれらを主成分とする合金等の熱伝導性の良好な金属で作られている板材からなる。
As shown in FIG. 7, the multilayer circuit board 1 b according to the third embodiment of the present invention is characterized in that a
この多層回路基板1bによれば、内層回路により発生した熱を第1の絶縁層2を介して、金属コア層13に放熱することができ、放熱性をさらに向上させることができる。
According to this multilayer circuit board 1b, the heat generated by the inner layer circuit can be radiated to the
図8は、本発明の第4の実施形態例に係る多層回路基板のダミーパターンを示す平面図である。 FIG. 8 is a plan view showing a dummy pattern of the multilayer circuit board according to the fourth embodiment of the present invention.
図8に示すように、本発明の第4の実施形態例に係る多層回路基板1cのダミーパターン14は、内層回路パターン形成領域15まで延びて形成されている点を特徴としている。この多層回路基板1cによれば、内層回路パターン形成領域15まで延びたダミーパターン14により、内層回路により発生した熱を効率よく外部に放出できるので、放熱性をさらに向上させることができる。
As shown in FIG. 8, the
本発明は、上記実施の形態に限定されることはなく、特許請求の範囲に記載された技術的事項の範囲内において、種々の変更が可能である。例えば、ダミーパターン3b、4bは、周縁部の全周にわたって形成されていてもよく、途中で途切れて形成されていてもよい。
The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the technical matters described in the claims. For example, the
また、第1の内部導体層3と第2の内部導体層4との間を貫通して電気的に接続するためのビアホール(図示せず)が形成されていてもよい。
Also, a via hole (not shown) may be formed for passing through and electrically connecting between the first
また、スルーホール11やビアホールが形成されていなくてもよい。
Further, the through
さらに、第1の絶縁層2の表面又は裏面のいずれか片面だけに、内部導体層、絶縁層及び外部導体層が積層されているように構成されていてもよい。
Further, the inner conductor layer, the insulating layer, and the outer conductor layer may be laminated on only one of the front surface and the back surface of the first insulating
本発明は、電気接続箱等の自動車用電子機器、産業用機器、通信機器等の各種電子機器に利用される。 The present invention is used for various electronic devices such as automotive electronic devices such as electrical junction boxes, industrial devices, and communication devices.
1,1a,1b,1c:多層回路基板
2:第1の絶縁層
3:第1の内部導体層
3a:第1の内層回路パターン
3b:第1のダミーパターン
4:第2の内部導体層
4a:第2の内層回路パターン
4b:第2のダミーパターン
5:第2の絶縁層
6:第1の外部導体層
6a:第1の外層回路パターン
7:第3の絶縁層
8:第2の外部導体層
8a:第2の外層回路パターン
9:第1のレジスト層
10:第2のレジスト層
11:スルーホール
11a:メッキ層
12:連結配線板
13:金属コア層
14:ダミーパターン
15:内層回路パターン形成領域
1, 1a, 1b, 1c: multilayer circuit board 2: first insulating layer 3: first
Claims (4)
前記内部導体層の周縁部に前記回路パターンに接触しないダミーパターンが形成されている、ことを特徴とする多層回路基板。 In a multilayer circuit board having an inner conductor layer on which a predetermined circuit pattern is formed,
A multilayer circuit board, wherein a dummy pattern that does not contact the circuit pattern is formed on a peripheral edge portion of the inner conductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142066A JP2007311723A (en) | 2006-05-22 | 2006-05-22 | Multi-layer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142066A JP2007311723A (en) | 2006-05-22 | 2006-05-22 | Multi-layer circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311723A true JP2007311723A (en) | 2007-11-29 |
Family
ID=38844273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006142066A Pending JP2007311723A (en) | 2006-05-22 | 2006-05-22 | Multi-layer circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311723A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243742A (en) * | 1992-02-28 | 1993-09-21 | Toppan Printing Co Ltd | Multilayer printed wiring board and its manufacture |
JPH07226590A (en) * | 1994-02-14 | 1995-08-22 | Hitachi Chem Co Ltd | Multilayer wiring board and manufacture thereof |
JP2002271040A (en) * | 2001-03-07 | 2002-09-20 | Ibiden Co Ltd | Method for manufacturing multilayer printed wiring board |
JP2003304072A (en) * | 2002-04-12 | 2003-10-24 | Denso Corp | Multilayer wiring board and method of manufacturing the same |
JP2004031391A (en) * | 2002-06-21 | 2004-01-29 | Fujitsu Ltd | Mounting circuit resin board with thin film |
JP2005191243A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Build-up multilayer wiring board |
JP2006005043A (en) * | 2004-06-16 | 2006-01-05 | Fujitsu Ltd | Multilayer circuit board and mounting method |
-
2006
- 2006-05-22 JP JP2006142066A patent/JP2007311723A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243742A (en) * | 1992-02-28 | 1993-09-21 | Toppan Printing Co Ltd | Multilayer printed wiring board and its manufacture |
JPH07226590A (en) * | 1994-02-14 | 1995-08-22 | Hitachi Chem Co Ltd | Multilayer wiring board and manufacture thereof |
JP2002271040A (en) * | 2001-03-07 | 2002-09-20 | Ibiden Co Ltd | Method for manufacturing multilayer printed wiring board |
JP2003304072A (en) * | 2002-04-12 | 2003-10-24 | Denso Corp | Multilayer wiring board and method of manufacturing the same |
JP2004031391A (en) * | 2002-06-21 | 2004-01-29 | Fujitsu Ltd | Mounting circuit resin board with thin film |
JP2005191243A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Build-up multilayer wiring board |
JP2006005043A (en) * | 2004-06-16 | 2006-01-05 | Fujitsu Ltd | Multilayer circuit board and mounting method |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
TWI613789B (en) * | 2011-03-16 | 2018-02-01 | Toshiba Memory Corp | Semiconductor device and memory system |
TWI660485B (en) * | 2011-03-16 | 2019-05-21 | 日商東芝記憶體股份有限公司 | Semiconductor device |
US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
US12094866B2 (en) | 2011-03-16 | 2024-09-17 | Kioxia Corporation | Semiconductor memory system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867148B1 (en) | Printed Circuit Board and Manufacturing Method | |
CN102271463B (en) | Manufacturing method for circuit board | |
JP4558776B2 (en) | Circuit board manufacturing method | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
CN103458628A (en) | Multi-layer circuit board and manufacturing method thereof | |
TW201528898A (en) | Method for manufacturing multilayer printed wiring board, and multilayer printed wiring board | |
TWI472277B (en) | Rigid-flexible circuit substrate, rigid-flexible circuit board and method for manufacturing same | |
TWI472276B (en) | Rigid-flexible circuit substrate, rigid-flexible circuit board and method for manufacturing same | |
JP2005079402A (en) | Circuit board and its manufacturing method | |
KR101905879B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP2017135357A (en) | Printed wiring board and manufacturing method thereof | |
JP4033157B2 (en) | Conducting path forming method | |
KR20090123032A (en) | Semiconductor chip embedded printed circuit board manufacturing method | |
JP2009016806A (en) | Embedded pattern board and its manufacturing method | |
JP2007311723A (en) | Multi-layer circuit board | |
JP5375537B2 (en) | Printed wiring board and manufacturing method thereof | |
KR101887754B1 (en) | Rigid flexible circuit board manufacturing method | |
JP2006294666A (en) | Flex rigid wiring board and manufacturing method thereof | |
JP2000133943A (en) | Manufacture of multilayered board | |
JP2005072184A (en) | Compound substrate of metal core and multilayer substrate | |
KR101283164B1 (en) | The printed circuit board and the method for manufacturing the same | |
CN103987207B (en) | Rigid-flex composite circuit board and manufacturing method thereof | |
JP2010205809A (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2009267061A (en) | Method of manufacturing wiring board | |
KR20080079388A (en) | Manufacturing method of active circuit embedded printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090106 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110301 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110607 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |