[go: up one dir, main page]

JP2007294558A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2007294558A
JP2007294558A JP2006118715A JP2006118715A JP2007294558A JP 2007294558 A JP2007294558 A JP 2007294558A JP 2006118715 A JP2006118715 A JP 2006118715A JP 2006118715 A JP2006118715 A JP 2006118715A JP 2007294558 A JP2007294558 A JP 2007294558A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal
wiring
columnar electrode
metal member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006118715A
Other languages
Japanese (ja)
Inventor
Tomoyuki Kosugi
智之 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006118715A priority Critical patent/JP2007294558A/en
Publication of JP2007294558A publication Critical patent/JP2007294558A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 柱状電極上に半田ボールが形成された半導体装置において、柱状電極と半田ボールとの界面にクラックが発生しにくいようにする。
【解決手段】 柱状電極9は、一部が封止膜12の上側に突出する金属球状体10と、封止膜12の上面よりも下側において金属球状体10の周囲に設けられたメッキ部11とによって形成されている。この場合、封止膜12の上側に突出された金属球状体10が半田ボール13に食い込み、これにより柱状電極9と半田ボール13との界面にクラックが発生しにくいようにすることができる。
【選択図】 図1
PROBLEM TO BE SOLVED: To prevent a crack from occurring at an interface between a columnar electrode and a solder ball in a semiconductor device in which solder balls are formed on the columnar electrode.
A columnar electrode 9 includes a metal spherical body 10 partially protruding above the sealing film 12, and a plated portion provided around the metal spherical body 10 below the upper surface of the sealing film 12. 11. In this case, the metal spherical body 10 protruding above the sealing film 12 bites into the solder ball 13, thereby making it difficult for cracks to occur at the interface between the columnar electrode 9 and the solder ball 13.
[Selection] Figure 1

Description

この発明は、柱状電極を有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device having columnar electrodes and a method for manufacturing the same.

従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。   A conventional semiconductor device is called a CSP (chip size package). A wiring is provided on an upper surface of an insulating film provided on a semiconductor substrate, and a columnar electrode is provided on an upper surface of a connection pad portion of the wiring. In some cases, a sealing film is provided on the upper surface of the insulating film to be included so that the upper surface is flush with the upper surface of the columnar electrode, and a solder ball is provided on the upper surface of the columnar electrode (see, for example, Patent Document 1).

特開2004−349461号公報JP 2004-349461 A

しかしながら、上記従来の半導体装置では、封止膜の上面と面一である柱状電極の上面に半田ボールを設けているので、この半導体装置を回路基板上に実装した後において、温度サイクル試験等を行ったとき、半導体基板と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極と半田ボールとの界面にクラックが発生することがあるという問題があった。   However, in the above conventional semiconductor device, solder balls are provided on the upper surface of the columnar electrode that is flush with the upper surface of the sealing film. Therefore, after mounting the semiconductor device on the circuit board, a temperature cycle test or the like is performed. When performed, there is a problem that cracks may occur at the interface between the columnar electrode and the solder ball due to the stress generated due to the difference in thermal expansion coefficient between the semiconductor substrate and the circuit substrate.

そこで、この発明は、柱状電極と半田ボールとの界面にクラックが発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。   In view of the above, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can prevent cracks from occurring at the interface between the columnar electrode and the solder ball.

上記目的を達成するため、請求項1に記載の発明に係る半導体装置は、半導体基板、該半導体基板上に設けられた複数の柱状電極、前記半導体基板上において前記柱状電極の周囲に設けられた封止膜および前記柱状電極上に設けられた半田ボールを有する半導体装置において、前記柱状電極は、一部が前記封止膜の上側に突出する金属部材と、前記封止膜の上面よりも下側において前記金属部材の周囲に設けられたメッキ部とからなっていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、半導体基板上の全面に下地金属層を形成する工程と、前記下地金属層上に配線を形成する工程と、前記配線を含む前記下地金属層上に前記配線の接続パッド部に対応する部分に開口部を有するメッキレジスト膜を形成する工程と、前記メッキレジスト膜の開口部内の前記配線の接続パッド部上に金属部材を配置する工程と、前記下地金属層をメッキ電流路とした電解メッキを行うことにより、前記メッキレジスト膜の開口部内の前記配線の接続パッド部上において前記金属部材の周囲にメッキ部を該メッキ部の上側に前記金属部材の一部が突出するように形成し、前記金属部材と前記メッキ部とにより柱状電極を形成する工程と、前記メッキレジスト膜を剥離する工程と、前記配線下以外の前記下地金属層を除去する工程と、前記配線および前記柱状電極を含む前記半導体基板上に封止膜を形成する工程と、前記封止膜の上面側を前記柱状電極の上面が露出されるまでエッチングして除去する工程と、前記柱状電極の上面に半田ボールを形成する工程と、を含むことを特徴とするものである。
In order to achieve the above object, a semiconductor device according to claim 1 is provided with a semiconductor substrate, a plurality of columnar electrodes provided on the semiconductor substrate, and provided around the columnar electrodes on the semiconductor substrate. In a semiconductor device having a sealing film and a solder ball provided on the columnar electrode, the columnar electrode includes a metal member partially protruding above the sealing film and a lower surface than the upper surface of the sealing film. It consists of the plating part provided in the circumference | surroundings of the said metal member in the side.
A method of manufacturing a semiconductor device according to claim 7 includes a step of forming a base metal layer on the entire surface of a semiconductor substrate, a step of forming a wiring on the base metal layer, and the base including the wiring. Forming a plating resist film having an opening in a portion corresponding to the connection pad portion of the wiring on the metal layer; and disposing a metal member on the connection pad portion of the wiring in the opening of the plating resist film And by performing electrolytic plating using the base metal layer as a plating current path, a plating portion is placed around the metal member on the upper side of the plating portion on the connection pad portion of the wiring in the opening of the plating resist film. Forming a part of the metal member so as to protrude, forming a columnar electrode with the metal member and the plated portion, peeling the plating resist film, and under the wiring. Removing the base metal layer, forming a sealing film on the semiconductor substrate including the wiring and the columnar electrode, and exposing the upper surface of the columnar electrode on the upper surface side of the sealing film. Etching and removing, and forming a solder ball on the upper surface of the columnar electrode.

この発明によれば、柱状電極は、一部が封止膜の上側に突出する金属部材と、封止膜の上面よりも下側において金属部材の周囲に設けられたメッキ部とからなっているので、封止膜の上側に突出された金属部材が半田ボールに食い込み、これにより柱状電極と半田ボールとの界面にクラックが発生しにくいようにすることができる。   According to this invention, the columnar electrode is composed of a metal member partially protruding above the sealing film and a plated portion provided around the metal member below the upper surface of the sealing film. Therefore, the metal member protruding above the sealing film bites into the solder ball, thereby making it difficult for cracks to occur at the interface between the columnar electrode and the solder ball.

(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
(First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device includes a silicon substrate (semiconductor substrate) 1. An integrated circuit (not shown) having a predetermined function is provided on the upper surface of the silicon substrate 1, and a plurality of connection pads 2 made of aluminum-based metal or the like are provided on the periphery of the upper surface so as to be connected to the integrated circuit.

接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。   An insulating film 3 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central portion of the connection pad 2, and the central portion of the connection pad 2 is exposed through an opening 4 provided in the insulating film 3. Yes. A protective film (insulating film) 5 made of polyimide resin or the like is provided on the upper surface of the insulating film 3. An opening 6 is provided in the protective film 5 at a portion corresponding to the opening 4 of the insulating film 3.

保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。   A base metal layer 7 made of copper or the like is provided on the upper surface of the protective film 5. A wiring 8 made of copper is provided on the entire upper surface of the base metal layer 7. One end of the wiring 8 including the base metal layer 7 is connected to the connection pad 2 through the openings 4 and 6 of the insulating film 3 and the protective film 5.

配線8の接続パッド部上面には柱状電極9が設けられている。柱状電極9は、銅等からなる金属球状体10の周囲に銅からなるメッキ部11が設けられ、且つ、金属球状体10の一部がメッキ部11の上側に突出された構造となっている。この場合、メッキ部11の外形は平面円形状となっている。金属球状体10の直径はメッキ部11の直径よりもある程度小さくなっている。   A columnar electrode 9 is provided on the upper surface of the connection pad portion of the wiring 8. The columnar electrode 9 has a structure in which a plated portion 11 made of copper is provided around a metal sphere 10 made of copper or the like, and a part of the metal sphere 10 protrudes above the plated portion 11. . In this case, the outer shape of the plating part 11 is a planar circular shape. The diameter of the metal spherical body 10 is somewhat smaller than the diameter of the plated portion 11.

配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜11がその上面が柱状電極9のメッキ部11の上面とほぼ面一となるように設けられている。したがって、柱状電極9のメッキ部11の上面から突出された金属球状体10は封止膜12の上側に突出されている。柱状電極9の上面つまり金属球状体10を含むメッキ部11の上面には半田ボール13が設けられている。   A sealing film 11 made of an epoxy resin or the like is provided on the upper surface of the protective film 5 including the wiring 8 so that the upper surface is substantially flush with the upper surface of the plated portion 11 of the columnar electrode 9. Therefore, the metal spherical body 10 protruding from the upper surface of the plated portion 11 of the columnar electrode 9 protrudes above the sealing film 12. Solder balls 13 are provided on the upper surface of the columnar electrode 9, that is, the upper surface of the plated portion 11 including the metal spherical body 10.

このように、この半導体装置では、柱状電極9を、一部が封止膜12の上側に突出する金属球状体(金属部材)10と、封止膜12の上面よりも下側において金属球状体10の周囲に設けられたメッキ部11とによって形成しているので、封止膜12の上側に突出された金属球状体10が半田ボール13に食い込み、これにより柱状電極9と半田ボール13との界面にクラックが発生しにくいようにすることができる。   Thus, in this semiconductor device, the columnar electrode 9 includes a metal sphere (metal member) 10 that partially protrudes above the sealing film 12 and a metal sphere on the lower side of the upper surface of the sealing film 12. 10, the metal spherical body 10 protruding above the sealing film 12 bites into the solder ball 13, and thereby the columnar electrode 9 and the solder ball 13 It is possible to prevent the occurrence of cracks at the interface.

次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の上面にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド系樹脂等からなる保護膜5が形成され、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, the upper surface of a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21) is formed of a connection pad 2 made of aluminum metal, an insulating film 3 made of silicon oxide, and a polyimide resin. The protective film 5 is formed, and the connection pad 2 is exposed through the openings 4 and 6 formed in the insulating film 3 and the protective film 5.

この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングラインに対応する領域である。   In this case, an integrated circuit (not shown) having a predetermined function is formed in a region where each semiconductor device is formed on the upper surface of the semiconductor wafer 21, and the connection pad 2 is electrically connected to the integrated circuit formed in the corresponding region. Connected. In FIG. 2, an area indicated by reference numeral 22 is an area corresponding to a dicing line.

次に、図3に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。   Next, as shown in FIG. 3, a base metal layer 7 is formed on the entire upper surface of the protective film 5 including the upper surfaces of the connection pads 2 exposed through the openings 4 and 6 of the insulating film 3 and the protective film 5. . In this case, the base metal layer 7 may be only a copper layer formed by electroless plating, or may be only a copper layer formed by sputtering, and a thin film such as titanium formed by sputtering. A copper layer may be formed on the layer by sputtering.

次に、下地金属層7の上面にメッキレジスト膜23をパターン形成する。この場合、配線8形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の下地金属層7の上面に配線8を形成する。次に、メッキレジスト膜23を剥離する。   Next, a plating resist film 23 is pattern-formed on the upper surface of the base metal layer 7. In this case, an opening 24 is formed in the plating resist film 23 in a portion corresponding to the wiring 8 formation region. Next, by performing electrolytic plating of copper using the base metal layer 7 as a plating current path, the wiring 8 is formed on the upper surface of the base metal layer 7 in the opening 24 of the plating resist film 23. Next, the plating resist film 23 is peeled off.

次に、図4に示すように、配線8を含む下地金属層7の上面にメッキレジスト膜25をパターン形成する。この場合、配線8の接続パッド部(柱状電極9形成領域)に対応する部分におけるメッキレジスト膜25には開口部26が形成されている。次に、メッキレジスト膜25の開口部26内の配線8の接続パッド部上面に銅等からなる金属球状体10を配置する。ここで、メッキレジスト膜25の開口部26の直径は金属球状体10の直径よりもある程度大きくなっている。   Next, as shown in FIG. 4, a plating resist film 25 is formed on the upper surface of the base metal layer 7 including the wiring 8. In this case, an opening 26 is formed in the plating resist film 25 at a portion corresponding to the connection pad portion (columnar electrode 9 formation region) of the wiring 8. Next, the metal spherical body 10 made of copper or the like is disposed on the connection pad portion upper surface of the wiring 8 in the opening 26 of the plating resist film 25. Here, the diameter of the opening 26 of the plating resist film 25 is somewhat larger than the diameter of the metal spherical body 10.

金属球状体10の配置方法としては、一例として、メッキレジスト膜25の上面に多数の金属球状体10を配置し、メッキレジスト膜25上においてスキージあるいはブラシを移動させると、メッキレジスト膜25の開口部26内の配線8の接続パッド部上面に金属球状体10を配置することができる。   As an example of the arrangement method of the metal spheres 10, when many metal spheres 10 are arranged on the upper surface of the plating resist film 25 and a squeegee or a brush is moved on the plating resist film 25, the opening of the plating resist film 25 is formed. The metal spherical body 10 can be disposed on the upper surface of the connection pad portion of the wiring 8 in the portion 26.

次に、図5に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜25の開口部26内の配線8の接続パッド部上面において金属球状体10の周囲にメッキ部11を形成する。この場合、金属球状体10の一部がメッキ部11の上側に突出されるようにする。   Next, as shown in FIG. 5, the metal spherical body is formed on the upper surface of the connection pad portion of the wiring 8 in the opening 26 of the plating resist film 25 by performing electrolytic plating of copper using the base metal layer 7 as a plating current path. A plated portion 11 is formed around 10. In this case, a part of the metal spherical body 10 is projected above the plated portion 11.

これにより、金属球状体10の周囲にメッキ部11が設けられ、且つ、金属球状体10の一部がメッキ部11の上側に突出された構造の柱状電極が形成される。ここで、柱状電極9は金属球状体10の周囲にメッキ部11が設けられた構造であるので、メッキ処理に要する時間はメッキ部11を形成する時間であればよく、メッキ処理時間を大幅に短縮することができる。   Thereby, the plated part 11 is provided around the metal spherical body 10, and a columnar electrode having a structure in which a part of the metal spherical body 10 protrudes above the plated part 11 is formed. Here, since the columnar electrode 9 has a structure in which the plated portion 11 is provided around the metal spherical body 10, the time required for the plating process may be the time for forming the plated portion 11, and the plating process time is greatly increased. It can be shortened.

次に、メッキレジスト膜25を剥離し、次いで、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図6に示すように、配線8下にのみ下地金属層7が残存される。この状態では、配線8の接続パッド部上面に、金属球状体10の周囲にメッキ部11が設けられた構造の柱状電極9が形成されている。   Next, when the plating resist film 25 is peeled off, and then unnecessary portions of the base metal layer 7 are removed by etching using the wiring 8 as a mask, the base metal layer 7 is formed only under the wiring 8 as shown in FIG. Remain. In this state, the columnar electrode 9 having a structure in which the plated portion 11 is provided around the metal spherical body 10 is formed on the upper surface of the connection pad portion of the wiring 8.

次に、図7に示すように、配線8および柱状電極9を含む保護膜5の上面にエポキシ系樹脂等からなる封止膜11をスクリーン印刷により形成する。この場合、保護膜5上に形成される封止膜12の上面がメッキ部11の上面よりもある程度高くなるようにする。すると、メッキ部11の上面から突出された金属球状体10の表面に封止膜12が薄く形成される。   Next, as shown in FIG. 7, a sealing film 11 made of an epoxy resin or the like is formed on the upper surface of the protective film 5 including the wiring 8 and the columnar electrode 9 by screen printing. In this case, the upper surface of the sealing film 12 formed on the protective film 5 is set to be somewhat higher than the upper surface of the plated portion 11. Then, the sealing film 12 is thinly formed on the surface of the metal spherical body 10 protruding from the upper surface of the plating part 11.

次に、封止膜11の上面側を、酸素プラズマエッチングにより、金属球状体10の表面およびメッキ部11の上面の封止膜12が除去されるまでエッチングすると、図7に示すように、金属球状体10の表面およびメッキ部11の上面が露出されるとともに、メッキ部11の上面が封止膜11の上面とほぼ面一となる。   Next, when the upper surface side of the sealing film 11 is etched by oxygen plasma etching until the sealing film 12 on the surface of the metal spherical body 10 and the upper surface of the plating part 11 is removed, as shown in FIG. The surface of the spherical body 10 and the upper surface of the plating part 11 are exposed, and the upper surface of the plating part 11 is substantially flush with the upper surface of the sealing film 11.

次に、図9に示すように、柱状電極9の上面つまり金属球状体10を含むメッキ部11の上面に半田ボール13を形成する。次に、図10に示すように、半導体ウエハ21等をダイシングライン21に沿って切断すると、図1に示す半導体装置が複数個得られる。   Next, as shown in FIG. 9, solder balls 13 are formed on the upper surface of the columnar electrode 9, that is, the upper surface of the plated portion 11 including the metal spherical body 10. Next, as shown in FIG. 10, when the semiconductor wafer 21 and the like are cut along the dicing line 21, a plurality of semiconductor devices shown in FIG. 1 are obtained.

ここで、半田ボール13の形成方法の一例について説明する。まず、柱状電極9の上面つまり金属球状体10を含むメッキ部11の上面にフラックスを塗布する。次に、フラックスの上面に半田ボール13を配置して付着させる。次に、リフローにより、フラックスを蒸発させて取り除くとともに、柱状電極9の上面に半田ボール13を固着させて形成する。   Here, an example of a method for forming the solder ball 13 will be described. First, flux is applied to the upper surface of the columnar electrode 9, that is, the upper surface of the plated portion 11 including the metal spherical body 10. Next, the solder balls 13 are disposed and attached to the upper surface of the flux. Next, the flux is evaporated and removed by reflow, and the solder ball 13 is fixed to the upper surface of the columnar electrode 9.

この場合、リフローにより半田ボール13を溶融させるとき、金属球状体10が同時に溶融すると、好ましくない。そこで、金属球状体10の金属材料としては、融点が半田ボール13の融点よりも高い金属、例えば、銅(融点1083.4℃)、チタン(融点1660℃)、タングステン(融点340℃)、金(融点1064.4℃)のように、融点300℃以上の金属を用いる方が望ましい。   In this case, when the solder balls 13 are melted by reflow, it is not preferable that the metal spherical bodies 10 are melted simultaneously. Therefore, as the metal material of the metal spherical body 10, a metal having a melting point higher than that of the solder ball 13, such as copper (melting point 1083.4 ° C.), titanium (melting point 1660 ° C.), tungsten (melting point 340 ° C.), gold It is preferable to use a metal having a melting point of 300 ° C. or higher, such as (melting point 1064.4 ° C.).

(第2実施形態)
図11はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、柱状電極9を、互いに密接された複数の金属球状体10の周囲にメッキ部(図示せず)を設けた構造とした点である。すなわち、この場合の金属球状体10は、図1に示す金属球状体10よりも小径となっている。
(Second Embodiment)
FIG. 11 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the columnar electrode 9 has a structure in which plated portions (not shown) are provided around a plurality of metal spherical bodies 10 in close contact with each other. . That is, the metal spherical body 10 in this case has a smaller diameter than the metal spherical body 10 shown in FIG.

そして、この半導体装置では、最上層に位置する複数の金属球状体10の各一部がメッキ部の上側に突出され、これらの突出部を含むメッキ部の上面に半田ボール13が設けられている。したがって、この半導体装置でも、封止膜12の上側に突出された金属球状体10が半田ボール13に食い込み、これにより柱状電極9と半田ボール13との界面にクラックが発生しにくいようにすることができる。   In this semiconductor device, a part of each of the plurality of metal spherical bodies 10 positioned in the uppermost layer protrudes above the plating part, and the solder ball 13 is provided on the upper surface of the plating part including these protrusions. . Therefore, also in this semiconductor device, the metal spherical body 10 protruding above the sealing film 12 bites into the solder ball 13, thereby making it difficult for cracks to occur at the interface between the columnar electrode 9 and the solder ball 13. Can do.

この半導体装置の製造方法は上記第1実施形態の場合とほぼ同じである。この場合、図4に示すような工程において、メッキレジスト膜25の開口部26内の配線8接続パッド部上面に複数の金属球状体10を互いに密接させて配置し、図5に示すような工程において、複数の金属球状体10の周囲にメッキ部が形成されることにより、互いに密接して配置された複数の金属球状体10が一体化される。   The manufacturing method of this semiconductor device is almost the same as that in the first embodiment. In this case, in the process as shown in FIG. 4, a plurality of metal spherical bodies 10 are arranged in close contact with each other on the upper surface of the wiring 8 connection pad in the opening 26 of the plating resist film 25, and the process as shown in FIG. , A plurality of metal spherical bodies 10 arranged in close contact with each other are integrated by forming a plating portion around the plurality of metal spherical bodies 10.

ところで、図1に示す半導体装置では、メッキ部11のアスペクト比(高さ/直径)は金属球状体10の直径の影響を受ける。すなわち、メッキ部11の直径は金属球状体10の直径よりも小さくすることができず、メッキ部11の高さは金属球状体10の直径よりも大きくすることができない。これに対し、図11に示す半導体装置では、メッキ部のアスペクト比は金属球状体10の直径とは関係なく設定することができる。   By the way, in the semiconductor device shown in FIG. 1, the aspect ratio (height / diameter) of the plated portion 11 is influenced by the diameter of the metal spherical body 10. That is, the diameter of the plated portion 11 cannot be made smaller than the diameter of the metal sphere 10, and the height of the plated portion 11 cannot be made larger than the diameter of the metal sphere 10. In contrast, in the semiconductor device shown in FIG. 11, the aspect ratio of the plated portion can be set regardless of the diameter of the metal spherical body 10.

(その他の実施形態)
図1および図11において、金属球状体10の代わりに、正方形状体、長方形状体、角錐状体、その他の形状体からなる金属部材を用いるようにしてもよい。ただし、図11に示す場合には、互いに密接された複数の金属部材間に、メッキ部を形成するための隙間が形成される必要がある。なお、図4に示すような工程において、金属部材の配置方法を考慮すると、金属球状体が好ましい。
(Other embodiments)
In FIG. 1 and FIG. 11, instead of the metal spherical body 10, a metal member made of a square body, a rectangular body, a pyramid body, or other shapes may be used. However, in the case shown in FIG. 11, it is necessary to form a gap for forming the plated portion between a plurality of metal members in close contact with each other. In addition, in the process as shown in FIG. 4, a metal spherical body is preferable in consideration of the arrangement method of the metal member.

この発明の第1実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention. 図1に示す半導体装置の製造に際し、当初用意するものの断面図。Sectional drawing of what is initially prepared in the case of manufacture of the semiconductor device shown in FIG. 図2に続く工程の断面図。Sectional drawing of the process following FIG. 図3に続く工程の断面図。Sectional drawing of the process following FIG. 図4に続く工程の断面図。Sectional drawing of the process following FIG. 図5に続く工程の断面図。Sectional drawing of the process following FIG. 図6に続く工程の断面図。Sectional drawing of the process following FIG. 図7に続く工程の断面図。Sectional drawing of the process following FIG. 図8に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図9に続く工程の断面図。Sectional drawing of the process following FIG. この発明の第1実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention.

符号の説明Explanation of symbols

1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 金属球状体
11 メッキ部
12 封止膜
13 半田ボール
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Connection pad 3 Insulating film 5 Protective film 7 Base metal layer 8 Wiring 9 Columnar electrode 10 Metal spherical body 11 Plating part 12 Sealing film 13 Solder ball

Claims (12)

半導体基板、該半導体基板上に設けられた複数の柱状電極、前記半導体基板上において前記柱状電極の周囲に設けられた封止膜および前記柱状電極上に設けられた半田ボールを有する半導体装置において、前記柱状電極は、一部が前記封止膜の上側に突出する金属部材と、前記封止膜の上面よりも下側において前記金属部材の周囲に設けられたメッキ部とからなっていることを特徴とする半導体装置。   In a semiconductor device having a semiconductor substrate, a plurality of columnar electrodes provided on the semiconductor substrate, a sealing film provided around the columnar electrode on the semiconductor substrate, and a solder ball provided on the columnar electrode, The columnar electrode is composed of a metal member partially protruding above the sealing film and a plated portion provided around the metal member below the upper surface of the sealing film. A featured semiconductor device. 請求項1に記載の発明において、前記金属部材は1つの金属球状体からなることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the metal member is formed of one metal spherical body. 請求項2に記載の発明において、前記柱状電極の直径は前記金属球状体の直径よりも大きくなっていることを特徴とする半導体装置。   3. The semiconductor device according to claim 2, wherein the diameter of the columnar electrode is larger than the diameter of the metal spherical body. 請求項1に記載の発明において、前記金属部材は互いに密接された複数の金属球状体からなることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the metal member is composed of a plurality of metal spherical bodies in close contact with each other. 請求項1に記載の発明において、前記金属部材は融点が前記半田ボールの融点よりも高い金属からなることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the metal member is made of a metal having a melting point higher than that of the solder ball. 請求項5に記載の発明において、前記金属部材および前記メッキ部は銅からなることを特徴とする半導体装置。   6. The semiconductor device according to claim 5, wherein the metal member and the plated portion are made of copper. 半導体基板上の全面に下地金属層を形成する工程と、
前記下地金属層上に配線を形成する工程と、
前記配線を含む前記下地金属層上に前記配線の接続パッド部に対応する部分に開口部を有するメッキレジスト膜を形成する工程と、
前記メッキレジスト膜の開口部内の前記配線の接続パッド部上に金属部材を配置する工程と、
前記下地金属層をメッキ電流路とした電解メッキを行うことにより、前記メッキレジスト膜の開口部内の前記配線の接続パッド部上において前記金属部材の周囲にメッキ部を該メッキ部の上側に前記金属部材の一部が突出するように形成し、前記金属部材と前記メッキ部とにより柱状電極を形成する工程と、
前記メッキレジスト膜を剥離する工程と、
前記配線下以外の前記下地金属層を除去する工程と、
前記配線および前記柱状電極を含む前記半導体基板上に封止膜を形成する工程と、
前記封止膜の上面側を前記柱状電極の上面が露出されるまでエッチングして除去する工程と、
前記柱状電極の上面に半田ボールを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Forming a base metal layer on the entire surface of the semiconductor substrate;
Forming a wiring on the base metal layer;
Forming a plating resist film having an opening in a portion corresponding to a connection pad portion of the wiring on the base metal layer including the wiring;
Placing a metal member on the connection pad portion of the wiring in the opening of the plating resist film;
By performing electrolytic plating using the base metal layer as a plating current path, a plating portion is disposed around the metal member on the connection pad portion of the wiring in the opening of the plating resist film, and the metal is disposed above the plating portion. Forming a part of the member so as to protrude, and forming a columnar electrode by the metal member and the plating part;
Removing the plating resist film;
Removing the base metal layer other than under the wiring;
Forming a sealing film on the semiconductor substrate including the wiring and the columnar electrode;
Etching and removing the upper surface side of the sealing film until the upper surface of the columnar electrode is exposed;
Forming a solder ball on the upper surface of the columnar electrode;
A method for manufacturing a semiconductor device, comprising:
請求項7に記載の発明において、前記金属部材を配置する工程は、前記メッキレジスト膜の開口部内の前記配線の接続パッド部上に1つの金属球状体を配置する工程であることを特徴とする半導体装置の製造方法。   The invention according to claim 7, wherein the step of arranging the metal member is a step of arranging one metal spherical body on the connection pad portion of the wiring in the opening of the plating resist film. A method for manufacturing a semiconductor device. 請求項7に記載の発明において、前記金属部材を配置する工程は、前記メッキレジスト膜の開口部内の前記配線の接続パッド部上に複数の金属球状体を互いに密接させて配置する工程であることを特徴とする半導体装置の製造方法。   In the invention according to claim 7, the step of arranging the metal member is a step of arranging a plurality of metal spherical bodies in close contact with each other on the connection pad portion of the wiring in the opening of the plating resist film. A method of manufacturing a semiconductor device. 請求項7に記載の発明において、前記金属部材は融点が前記半田ボールの融点よりも高い金属からなることを特徴とする半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, wherein the metal member is made of a metal having a melting point higher than that of the solder ball. 請求項10に記載の発明において、前記金属部材および前記メッキ部は銅からなることを特徴とする半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 10, wherein the metal member and the plated portion are made of copper. 請求項7に記載の発明において、前記封止膜の上面側のエッチングは酸素プラズマエッチングであることを特徴とする半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, wherein etching on the upper surface side of the sealing film is oxygen plasma etching.
JP2006118715A 2006-04-24 2006-04-24 Semiconductor device and manufacturing method thereof Pending JP2007294558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006118715A JP2007294558A (en) 2006-04-24 2006-04-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006118715A JP2007294558A (en) 2006-04-24 2006-04-24 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007294558A true JP2007294558A (en) 2007-11-08

Family

ID=38764898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118715A Pending JP2007294558A (en) 2006-04-24 2006-04-24 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007294558A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283631A (en) * 2008-05-21 2009-12-03 Rohm Co Ltd Semiconductor device and method for manufacturing the same
JP2011035249A (en) * 2009-08-04 2011-02-17 Fujitsu Ltd Method of manufacturing semiconductor device
JP2013070110A (en) * 2013-01-24 2013-04-18 Fujitsu Ltd Semiconductor element manufacturing method
JP2019514075A (en) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Repair method of TFT substrate disconnection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283631A (en) * 2008-05-21 2009-12-03 Rohm Co Ltd Semiconductor device and method for manufacturing the same
JP2011035249A (en) * 2009-08-04 2011-02-17 Fujitsu Ltd Method of manufacturing semiconductor device
JP2013070110A (en) * 2013-01-24 2013-04-18 Fujitsu Ltd Semiconductor element manufacturing method
JP2019514075A (en) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Repair method of TFT substrate disconnection

Similar Documents

Publication Publication Date Title
US8097941B2 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
TWI496259B (en) Flip chip package assembly and process for making same
TWI462197B (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
JP2005175019A (en) Semiconductor device and multilayer semiconductor device
CN102254876A (en) Semiconductor apparatus and semiconductor apparatus unit
TWI248149B (en) Semiconductor device manufacturing method
JP2009010260A (en) Semiconductor apparatus
JP2007294558A (en) Semiconductor device and manufacturing method thereof
US6525424B2 (en) Semiconductor device and its manufacturing method
JP4492621B2 (en) Semiconductor device and manufacturing method thereof
JP2002231749A (en) Semiconductor device and junction structure thereof
JP4506168B2 (en) Semiconductor device and its mounting structure
JP2004153249A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JP2002237546A (en) Semiconductor device and manufacturing method
JP2005109171A (en) Semiconductor device and manufacturing method thereof
JP4267549B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2008047579A (en) Manufacturing method of semiconductor device
JP4936695B2 (en) Semiconductor device and manufacturing method thereof
JP2008047710A (en) Semiconductor substrate and semiconductor device, and manufacturing method thereof
JP3795039B2 (en) Manufacturing method of wafer batch type bumped membrane
JP3943037B2 (en) Manufacturing method of semiconductor device
JP4188752B2 (en) Semiconductor package and manufacturing method thereof
US20150264809A1 (en) Wiring substrate and semiconductor device using the same
JP2007258354A (en) Process for manufacturing semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515