JP2007288692A - Ｏｆｄｍ受信装置及びそのｔｓ生成回路並びにｔｓ生成方法 - Google Patents

Abstract

【課題】 ＯＦＤＭ信号復調データ速度とＴＳ出力データ速度を一致させる。
【解決手段】 周波数誤差計算回路１５により受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出し、検出されたクロック周波数誤差に基づいて分周比制御回路１２によりクロック分周回路１３の分周比を制御し、上記クロック分周回路１３で固定周波数クロックＣＬＫ＿Ａを分周することにより、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを生成し、生成したスムージング出力クロックをＴＳ出力クロックとして用いる。これにより、ＯＦＤＭ復調出力信号をスムージングしたトランスポートストリーム（ＴＳ）をバッファメモリ１１から出力する。
【選択図】 図３

Description

本発明は、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置及びそのＴＳ生成回路並びにＴＳ生成方法に関する。

近年、デジタルデータを変調する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が知られている。このＯＦＤＭ変調方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりデータを割り当てて、デジタル変調する方式である。

このＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Inverse Fast Fourier Transform）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Fast Fourier Transform）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。

以上のような特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。このようなＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＤＶＢ-Ｔ（ Digital Video Broadcasting-Terrestrial ）やＩＳＤＢ-ＴＳＢ（Integrated Services Digital Broadcasting -Terrestrial Sound Broadcasting）といった規格がある（例えば、非特許文献１、非特許文献２参照。）。

このようなＯＦＤＭ方式で変調された信号を受信するＯＦＤＭ受信装置では、受信したＯＦＤＭ信号を復調し、当該復調した後の信号に対してデマッパ、デインタリーブ等の処理を施す。そして、所定の処理が施された後の信号に対してリードソロモン（ＲＳ）復号を施して誤りを訂正し、当該復号したデータ信号に対して、トランスポートストリーム（ＴＳ）生成回路により、放送方式で規定されたタイミングに基づき、所定のデータ信号を多重化するとともに、デインターリーブ・誤り訂正回路が出力する断続的なデータを平滑化して連続的に出力するようスムージングを行い、ＭＰＥＧ−２トランスポートストリーム（ＴＳ）を出力するようになっている。多重する所定のデータ信号は、例えば、ＩＳＤＢ−Ｔでは、ＯＦＤＭ信号で伝送されないヌルパケットである。

従来、ＯＦＤＭ受信装置では、例えば、図８に示すように、バッファメモリ２０１と、分周比制御回路２０２と、クロック分周回路２０３とからなるトラスポートストリーム（ＴＳ）生成回路２００によって、スムージング処理を行うようにしていた。

このＴＳ生成回路２００において、バッファメモリ２０１は、ＯＦＤＭ受信装置のＲＳ復号回路により復号されたデータを格納し、ＴＳ出力データを、ＴＳ出力クロックを用いて出力するとともに、バッファ残量信号を、分周比制御回路２０２に供給する。

ここで、ＲＳ復号回路が出力するデータは、ＲＳ復号回路の処理に依存した速度および間隔で入力され、出力ＴＳデータの速度は、放送方式で規定される所定のＴＳ出力速度に準じた速度である。

このとき、バッファメモリ２０１への入力データと、バッファメモリ２０１から出力されるデータの速度は平均的に同じ速度である。

分周比制御回路２０２は、バッファ残量信号と、別に供給されるバッファ残量閾値とを用いて、求められた分周比制御信号、または、復調回路から受け取った分周比制御信号、または、それらを重み付き加算して得られる分周比制御信号を出力する。

バッファ残量信号による分周比制御信号は、例えば、図８中、下部に示すように、基本分周比を１／Ｎとした場合に（Ａ）、バッファ残量がバッファ残量閾値より多い場合に分周比を大きくし（Ｂ）、バッファ残量がバッファ残量閾値より小さい場合に分周比を小さくする（Ｃ）、というように、バッファ残量がバッファ残量閾値付近となるように求められる。バッファ残量閾値は、ＴＳ生成回路２００内に保持する固定値、または、図示しない外部回路、例えば、システムコントローラ等から供給される。

クロック分周回路２０３は、図９に示すように、分周比制御信号に応じてクロックＣＬＫ＿Ａを分周することによりＴＳ出力クロックを生成して出力する。

「地上デジタル音声放送用受信装置 標準規格（望ましい仕様） ＡＲＩＢ ＳＴＤ-Ｂ３０ １．１版」，社団法人電波産業界，平成１３年５月３１日 策定,平成１４年３月２８日 １．１改定 「地上デジタル音声放送の伝送方式 ＡＲＩＢ ＳＴＤ-Ｂ２９ １．１版」，社団法人電波産業界，平成１３年５月３１日 策定,平成１４年３月２８日 １．１改

ところで、ＯＦＤＭ受信装置においてＲＳ復号回路の出力データ速度と、ＴＳ生成回路２００から出力されるデータ速度は平均的に同じ速度であるが、短い期間においては速度に差があるため、この差が出力データの速度ジッタとなり、ひいては後段の回路、例えばＭＰＥＧ−２デコーダなどで、この速度ジッタが原因となって正常に受信できないなどの問題が生じる場合がある。

本発明の目的は、上述の如き従来の実情に鑑み、直交周波数分割多重(OFDM:Orthogonal FrequencyDivision Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置において、ＲＳ復号回路が出力するＯＦＤＭ復調・復号出力データ速度と、ＴＳ出力データ速度を一致させることによって、後段の装置（ＭＰＥＧデコーダ等）の受信可能性を向上させることができるようにすることにある。

本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。

本発明は、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置であって、受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出するクロック周波数誤差検出手段と、ＯＦＤＭ復調出力信号をバッファリングする記憶手段と、固定周波数クロックを分周することによりクロックを生成するクロック生成手段と、上記クロック生成手段の分周比を制御する分周比制御手段とを備え、上記分周比制御手段は、上記クロック周波数誤差検出手段により検出されたクロック周波数誤差に基づいて上記クロック生成手段の分周比を制御し、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを上記クロック生成手段により生成して上記記憶手段に与える構成のＴＳ生成回路を備えることを特徴とする。

また、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置におけるＴＳ生成回路であって、受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出するクロック周波数誤差検出手段と、ＯＦＤＭ復調出力信号をバッファリングする記憶手段と、固定周波数クロックを分周することによりクロックを生成するクロック生成手段と、上記クロック生成手段の分周比を制御する分周比制御手段とを備え、上記分周比制御手段は、上記クロック周波数誤差検出手段により検出されたクロック周波数誤差に基づいて上記クロック生成手段の分周比を制御し、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを上記クロック生成手段により生成して上記記憶手段に与えることを特徴とする。

また、本発明は、直交周波数分割多重(OFDM:Orthogonal FrequencyDivision Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置におけるＴＳ生成方法であって、受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出し、検出されたクロック周波数誤差に基づいて分周比を制御して、固定周波数クロックを分周することにより、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを生成し、生成したスムージング出力クロックにより、ＯＦＤＭ復調出力信号をスムージングしたトランスポートストリーム（ＴＳ）を出力することを特徴とする。

本発明によれば、ＯＦＤＭ信号復調データ速度とＴＳ出力データ速度を一致させることによって、後段の装置（ＭＰＥＧデコーダ等）の受信可能性を向上させることができる。具体的には、規格等で規定されているＰＣＲジッタを小さくする、等の効果を得ることができる。また、ＯＦＤＭ受信機のクロック周波数誤差を検出し、生成するクロック周波数を制御することによって、受信信号のデータ速度に同期したＴＳクロックを生成することができ、誤差検出周期により規定される範囲内において生成するＴＳクロックの周波数精度を上げることができる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。

本発明は、例えば図１に示すような構成のＯＦＤＭ受信装置１００におけるトランスポートストリーム（ＴＳ）生成回路１２０に適用される。

このＯＦＤＭ受信装置１００は、アンテナ１０１と、チューナ１０２と、バンドパスフィルタ（ＢＰＦ）１０３と、Ａ／Ｄ変換回路１０４と、ＤＣキャンセル回路１０５と、デジタル直交復調回路１０６と、ＦＦＴ演算回路１０７と、フレーム抽出回路１０８と、同期回路１０９と、キャリア復調回路１１０と、周波数デインターリーブ回路１１１と、時間デインターリーブ回路１１２と、デマッピング回路１１３と、ビットデインターリーブ回路１１４と、デパンクチャ回路１１５と、ビタビ回路１１６と、バイトデインターリーブ回路１１７と、拡散信号除去回路１１８と、ＲＳ復号回路１１９と、トランスポートストリーム生成回路１２０と、伝送制御信号復号回路１２１と、ＣＰＵチャンネル選択回路１２２とを備えている。

放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１００のアンテナ１０１により受信され、ＲＦ信号としてチューナ１０２に供給される。

アンテナ１０１により受信されたＲＦ信号は、局部発振器１０２ａおよび乗算器１０２ｂからなるチューナ１０２によりＩＦ信号に周波数変換され、ＢＰＦ１０３に供給される。ＩＦ信号は、ＢＰＦ１０３によりフィルタリングされた後、Ａ／Ｄ変換回路１０４によりデジタル化され、ＤＣキャンセル装置１０５によりＤＣ成分を除去され、デジタル直交復調回路１０６に供給される。

デジタル直交復調回路１０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。このデジタル直交復調回路１０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。このことから、以下デジタル直交復調後でＦＦＴ演算される前のベースバンド信号を、ＯＦＤＭ時間領域信号と呼ぶ。このＯＦＤＭ時間領域信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とを含んだ複素信号となる。デジタル直交復調回路１０６により出力されるＯＦＤＭ時間領域信号は、ＦＦＴ演算回路１０７および同期回路１０９に供給される。

ＦＦＴ演算回路１０７は、ＯＦＤＭ時間領域信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されているデータを抽出して出力する。このＦＦＴ演算回路１０７から出力される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。このことから、ＦＦＴ演算後の信号をＯＦＤＭ周波数領域信号と呼ぶ。

ここで、ＯＦＤＭ時間領域信号は、図２に示すように、ＯＦＤＭシンボルと呼ばれるシンボル単位で伝送される。このＯＦＤＭシンボルは、送信時にＩＦＦＴが行われる信号期間である有効シンボルと、この有効シンボルの後半の一部分の波形がそのままコピーされたガードインターバルとから構成されている。

このガードインターバルは、ＯＦＤＭシンボルの前半部分に設けられている。ＯＦＤＭ方式では、このようなガードインターバルが設けられることにより、マルチパス耐性を向上させている。

例えば、ＩＳＤＢ−Ｔ規格（モード３）においては、有効シンボル内に、８１９２本のサブキャリアが含まれており、そのうち、４９９２本のサブキャリアにデータが変調されている。

また、ガードインターバルは、有効シンボルの１／４、１／８、１／１６、１／３２のいずれかの時間長の信号とされている。また、ＯＦＤＭシンボルを複数集めて一つのＯＦＤＭ伝送フレームを形成する。例えば、ＩＳＤＢ−Ｔ規格においては、２０４ＯＦＤＭシンボルで１ＯＦＤＭ伝送フレームを形成している。このＯＦＤＭ伝送フレーム単位を基準として、例えば、パイロット信号の挿入位置が定められている。

なお、ＯＦＤＭ受信装置１００は、ＩＳＤＢ−Ｔ規格（モード３）においては、このＯＦＤＭ時間領域信号の有効シンボルを８１９２サンプル、ガードインターバルを５１２サンプル（１／１６の時間長の場合）でサンプリングされるようなクロックでＡ／Ｄ変換回路１０４により量子化する。

ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルから有効シンボル長の範囲（例えば８１９２サンプル）の信号を抜き出し、すなわち、１つのＯＦＤＭシンボルからガードインターバル分の範囲を除き、抜き出したＯＦＤＭ時間領域信号に対してＦＦＴ演算を行う。具体的にその演算開始位置は、図２に示すように、ＯＦＤＭシンボルの境界（図２中Ａの位置）から、ガードインターバルの終了位置（図２中Ｂの位置）までの間のいずれかの位置となる。この演算範囲のことをＦＦＴウインドウと呼ぶ。

このようにＦＦＴ演算回路１０７から出力されたＯＦＤＭ周波数領域信号は、ＯＦＤＭ時間領域信号と同様に、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とからなる複素信号となっている。

ＯＦＤＭ周波数領域信号は、フレーム抽出回路１０８、同期回路１０９、およびキャリア復調回路１１０に供給される。

フレーム抽出回路１０８は、ＯＦＤＭ周波数領域信号にＯＦＤＭフレームの境界を抽出し、同期回路１０９および伝送制御信号復号回路１２１に供給する。

ＯＦＤＭフレームは、例えばＩＳＤＢ−Ｔ規格においては２０４ＯＦＤＭシンボルで構成される。

同期回路１０９は、ＯＦＤＭ時間領域信号、ＯＦＤＭ周波数領域信号、フレーム境界信号、および、ＣＰＵチャンネル選択回路１２２より供給されるチャンネル選択信号を用いて、ＯＦＤＭシンボル境界を算出し、ＦＦＴ回路１０７に供給する。

キャリア復調回路１１０は、ＯＦＤＭ周波数領域信号から、ＤＱＰＳＫの差動復調や、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの同期復調を行って、復調出力を周波数デインターリーブ回路１１１に供給する。

周波数デインターリーブ回路１１１は、周波数インターリーブされている信号にデインターリーブ処理を施して出力する。

時間デインターリーブ回路１１２は、時間的誤り分散を目的として時間インターリーブされている信号にデインターリーブ処理を施して出力する。

周波数および時間デインターリーブが施された信号は、デマッピング回路１１３により、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ復調信号の再割付処理が行われる。

ビットデインターリーブ回路１１４は、多値シンボルの誤り分散のために行われるビットインターリーブされた信号に、デインターリーブ処理を施して出力する。

ビットデインターリーブ処理が施された信号は、デパンクチャ回路１１５、ビタビ回路１１６、およびバイトデインターリーブ回路１１７、拡散信号除去回路１１８、ＲＳ復号回路を１１９を通して、復号データ信号として出力される。

トランスポートストリーム（ＴＳ）生成回路１２０は、ＲＳ復号回路１１９が出力するデータ信号に対して、放送方式で規定されたタイミングに基づき、所定のデータ信号を多重化するとともに、デインターリーブ・誤り訂正回路が出力する断続的なデータを平滑化して連続的に出力するようスムージングを行い、ＭＰＥＧ−２トランスポートストリーム（ＴＳ）を出力する。多重する所定のデータ信号は、例えば、ＩＳＤＢ−Ｔでは、ＯＦＤＭ信号で伝送されないヌルパケットである。

伝送制御信号復号回路１２１は、所定のサブキャリア位置に変調されているＴＭＣＣ(Transmission and Multiplexing Configuration Control)やＴＰＳ(Transmission Parameter Signaling)といった伝送制御情報を復号する。復号された伝送制御情報は、キャリア復調回路１１０、時間デインターリーブ回路１１２、デマッピング回路１１３、ビットデインターリーブ回路１１４、および、トランスポートストリーム生成回路１２０に供給され、復調や再生の制御に用いられる。

ＣＰＵチャンネル選択回路１２２は、外部から設定される受信チャンネル情報やその他の制御情報から、チューナ１０２、同期回路１０９、およびキャリア復調回路１１０へと制御情報を供給する。

ここで、このＯＦＤＭ受信装置１００におけるＴＳ生成回路１２０には、例えば図３に示すように構成されたＴＳ生成回路１０が用いられる。

このＴＳ生成回路１０は、バッファメモリ１１と、分周比制御回路１２と、クロック分周回路１３と、クロック計数回路１４と、周波数誤差計算回路１５とを備える。

バッファメモリ１１は、ＲＳ復号回路１１９が出力するデータを上記ＲＳ復号回路１１９の動作クロックで格納し、格納したデータをＴＳ出力データとしてクロック分周回路１３から供給されるＴＳ出力クロックを用いて出力する。ＲＳ復号回路１１９が出力するデータは、ＲＳ復号回路１１９の処理に依存した速度および間隔で入力され、出力ＴＳデータの速度は、放送方式で規定される所定のＴＳ出力速度に準じた速度である。ここで、バッファメモリ１１への入力データと、バッファメモリ１１から出力されるデータの速度は平均的に同じ速度である。

分周比制御回路１２は、クロック分周回路１３の分周比を周波数誤差計算回路１５により算出された分周比とする分周比制御信号を出力する。

クロック分周回路１３は、分周比制御信号に応じて、固定周波数クロックＣＬＫ＿Ａを分周することにより、ＴＳ出力クロックを生成して出力する。

クロック計数回路１４は、分周カウンタ１３が出力するＴＳ出力クロックの個数を、同期回路１０９から供給される周期信号を基準に計数する。

ここで、周期信号とは、例えばＯＦＤＭ復調には必須であるＦＦＴウインドウ位置を示す信号や、その倍数で規定される、いわゆる伝送フレーム周期を示す信号のことを指す。

周波数誤差計算回路１５は、クロック計数回路１４が計数したクロック数と、伝送パラメータから計算可能な送られるべきデータ数とを比較し、ＴＳクロック周波数の分周比を計算する。

例えば、ＩＳＤＢ−Ｔ規格においてモード３、ガードインターバル１／８、１３セグメント全て６４ＱＡＭ変調・符号化率１／２で伝送されていた場合、１伝送フレームの長さは２３１．３３６ｍ秒、復号後の（バイト）データの個数はヌルパケットを含み９４００３２個である。

すなわち、２３１．３３６ｍ秒の間にはＴＳクロックが９４００３２個ある必要がある。このことから、内部的に発生させたＴＳクロックの個数が１伝送フレームあたり９４００３１個だった場合には、内部的なＴＳクロックの周波数が１／（２３１．３３６ｍ秒）［Ｈｚ］低いことがわかる。

このＴＳ生成回路１０では、周波数誤差計算回路１５により受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出し、検出されたクロック周波数誤差に基づいて分周比制御回路１２によりクロック分周回路１３の分周比を制御し、上記クロック分周回路１３で固定周波数クロックＣＬＫ＿Ａを分周することにより、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを生成し、生成したスムージング出力クロックをＴＳ出力クロックとして用いる。これにより、ＯＦＤＭ復調出力信号をスムージングしたトランスポートストリーム（ＴＳ）をバッファメモリ１１から出力する。

すなわち、このＴＳ生成回路１０は、受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出する周波数誤差計算回路１５と、ＯＦＤＭ復調出力信号をバッファリングするバッファメモリ１１と、固定周波数クロックＣＬＫ＿Ａを分周することによりクロックを生成するクロック分周回路１３と、上記クロック分周回路１３の分周比を制御する分周比制御回路１２とを備え、上記分周比制御回路１２は、上記周波数誤差計算回路１５により検出されたクロック周波数誤差に基づいて上記クロック分周回路１３の分周比を制御し、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを上記クロック分周回路１３により生成して上記バッファメモリ１１に与えることにより、ＯＦＤＭ受信装置１００において、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調したＯＦＤＭ復調出力信号を上記バッファメモリ１１を介してスムージングしたトランスポートストリーム（ＴＳ）として出力する。上記周波数誤差計算回路１５は、上記クロック分周回路１３により生成されたスムージング出力クロックを受信ＯＦＤＭ信号の伝送フレーム周期毎にカウントするクロック計数回路１４による計数出力と伝送制御情報から上記クロック周波数誤差を検出している。

また、上記ＯＦＤＭ受信装置１００におけるＴＳ生成回路１２０には、例えば図４に示すように構成されたＴＳ生成回路２０を用いるようにしてもよい。

このＴＳ生成回路２０は、バッファメモリ２１と、分周比制御回路２２と、クロック分周回路２３と、クロック計数回路２４と、周波数誤差計算回路２５と、周期計数回路２６とを備えている。

ここで、このＴＳ生成回路２０は、上述の図３に示したＴＳ生成回路１０に周期計数回路２６を設けることにより周波数誤差の計算を高分解能で行うことができるようにしたものであって、このＴＳ生成回路２０におけるバッファメモリ２１、分周比制御回路２２、クロック分周回路２３、クロック計数回路２４、周波数誤差計算回路２５は、上述のＴＳ生成回路１０におけるバッファメモリ１１、分周比制御回路１２、クロック分周回路１３、クロック計数回路１４、周波数誤差計算回路１５と同じもしくは同様の機能を持つ回路であればよく、説明は省略する。

周期計数回路２６は、同期回路１０９から供給される周期信号の個数を計数する。例えば、同期回路１０９から出力される伝送フレーム周期を計数することで、任意のｎフレームの計測周期として出力する、等の機能を持つ。

このＴＳ生成回路２０における周波数誤差計算回路２５は、周期計数回路２６により伝送フレーム周期の周期信号を計数して生成されるｎ（ｎは任意の正の整数）フレームの計測周期信号に基づく計測周期毎に、上記クロック分周回路１３により生成されたスムージング出力クロックをカウントするクロック計数回路１４による計数出力と伝送制御情報から上記クロック周波数誤差を検出する。

ここで、上述のＴＳ生成回路１０では１クロック計数回路の計数周期に対して最低１ＴＳクロックに相当する周波数誤差までしか計算できないが、このＴＳ生成回路２０では、周期計数回路２６を備えることにより、上記ＴＳ生成回路１０では計測不可能であった分解能の周波数誤差も計算が可能となる。

また、上記ＯＦＤＭ受信装置１００におけるＴＳ生成回路１２０には、例えば図５に示すように構成されたＴＳ生成回路３０を用いるようにしてもよい。

このＴＳ生成回路３０は、バッファメモリ３１と、分周比制御回路３２と、クロック分周回路３３と、クロック計数回路３４と、周波数誤差計算回路３５と、減算回路３７とを備えている。

ここで、このＴＳ生成回路３０は、上述の図３に示したＴＳ生成回路１０に減算回路３７を設けることによりＦＦＴ演算の切り出しウインドウの変動などによる誤ったクロック周波数誤差計算の発生を防止することができるようにしたものであって、このＴＳ生成回路３０におけるバッファメモリ３１、分周比制御回路３２、クロック分周回路３３、クロック計数回路３４、周波数誤差計算回路３５は、上述のＴＳ生成回路１０におけるバッファメモリ１１、分周比制御回路１２、クロック分周回路１３、クロック計数回路１４、周波数誤差計算回路１５と同じもしくは同様の機能を持つ回路であればよく、説明は省略する。

減算回路３７は、同期回路１０９から供給されるＦＦＴウインドウ位置変化量を周波数誤差計算回路３５により算出された周波数誤差から減算する。

このＴＳ生成回路３０において、周波数誤差計算回路３５は、１フレームのデータの個数（伝送パラメタで一意に決まる値）ｙとクロック分周回路３３により固定周波数クロックＣＬＫ＿Ａを分周することにより生成されるＴＳクロックをクロック計数回路１４でカウントすることにより得られるクロック数ｘとの差分Δ＝ｘ−ｙが、Δ＜０のときにはクロック分周回路１３の分周比を小さくしてＴＳクロックを速くし、また、Δ＞０のときにはクロック分周回路１３の分周比を大きくＴＳクロックを遅くする。

なお、上述の図４に示したＴＳ生成回路２０においても、同期回路１０９から供給されるＦＦＴウインドウ位置変化量を減算する減算回路を周波数誤差計算回路２５の後段に設けるようにしてもよい。

さらに、上記ＯＦＤＭ受信装置１００におけるＴＳ生成回路１２０には、例えば図６に示すように構成されたＴＳ生成回路４０を用いるようにしてもよい。

このＴＳ生成回路４０は、バッファメモリ４１と、分周比制御回路４２と、クロック分周回路４３と、クロック計数回路４４と、周波数誤差計算回路４５と、周期計数回路４６と、減算回路４７と、ＦＦＴウインドウ位置変化量検出回路４８とを備えている。

ここで、このＴＳ生成回路４０は、上述の図４に示したＴＳ生成回路２０に減算回路４７とＦＦＴウインドウ位置変化量検出回路４８を設けることによりＦＦＴ演算の切り出しウインドウの変動などによる誤ったクロックの発生を防止することができるようにしたものであって、このＴＳ生成回路４０におけるバッファメモリ４１、分周比制御回路４２、クロック分周回路４３、クロック計数回路４４、周波数誤差計算回路４５、周期計数回路４６は、上述のＴＳ生成回路２０におけるバッファメモリ２１、分周比制御回路２２、クロック分周回路２３、クロック計数回路２４、周波数誤差計算回路２５、周期計数回路２６と同じもしくは同様の機能を持つ回路であればよく、説明は省略する。

ＦＦＴウインドウ位置変化量検出回路４８は、例えば図７に示すように、クロック計数回路５１、周波数誤差検出回路５２、閾値判定回路５３、出力制御回路５４からなる。

このＦＦＴウインドウ位置変化量検出回路４８において、クロック計数回路５１は、クロック分周回路４３から供給されるＴＳ出力クロックを計数するもので、同期回路１０９から供給される周期信号に基づいて伝送フレーム周期毎に上記ＴＳ出力クロックの計数結果を周波数誤差検出回路５２に出力する。周波数誤差検出回路５２は、上記クロック計数回路５１による伝送フレーム周期毎の計数結果と上記伝送制御信号復号回路１２１から供給される伝送パラメータに基づいて、ＴＳ出力クロックの周波数誤差Δを計算するもので、伝送フレーム周期毎に計算したＴＳ出力クロックの周波数誤差Δを閾値判定回路５３と出力制御回路５４に出力する。そして、閾値判定回路５３は、上記周波数誤差検出回路５２から伝送フレーム周期毎に出力されるＴＳ出力クロックの周波数誤差Δを所定の閾値と比較し、周波数誤差Δが閾値よりも大きくなっている場合に、ＦＦＴウインドウ位置変化量とみなし、上記周波数誤差検出回路５２により検出されたＴＳ出力クロックの周波数誤差ΔをＦＦＴウインドウ位置変化量として出力するように出力制御回路５４の動作を制御する。

減算回路４７は、ＦＦＴウインドウ位置変化量検出回路４８から供給されるＦＦＴウインドウ位置変化量を周波数誤差計算回路３５により算出された周波数誤差から減算する。

このＴＳ生成回路４０では、上述の如き減算回路４７とＦＦＴウインドウ位置変化量検出回路４８を備えることにより、ＦＦＴ演算の切り出しウインドウの変動などによる誤ったクロックの発生を防止することができる。

本発明を適用するＯＦＤＭ受信装置の構成を示すブロック図である。 ＯＦＤＭ信号の伝送を説明するための模式図である。 上記ＯＦＤＭ受信装置に用いられるＴＳ生成回路の構成例を示すブロック図である。 上記ＯＦＤＭ受信装置に用いられるＴＳ生成回路の他の構成例を示すブロック図である。 上記ＯＦＤＭ受信装置に用いられるＴＳ生成回路の他の構成例を示すブロック図である。 上記ＯＦＤＭ受信装置に用いられるＴＳ生成回路のさらに他の構成例を示すブロック図である。 上記ＴＳ生成回路におけるＦＦＴウインドウ位置変化量検出回路の構成例を示すブロック図である。 従来のＴＳ生成回路の構成例を示すブロック図である。 従来のＴＳ生成回路の動作を示すタイミングチャートである。

符号の説明

１０，２０，３０，４０ ＴＳ生成回路、１１，２１，３１，４１ バッファメモリ、１２，２２，３２，４２ 分周比制御回路、１３，２３，３３，４３ クロック分周回路、１４，２４，３４，４４ クロック計数回路、１５，２５，３５，４５ 周波数誤差計算回路、２６，４６ 周期計数回路、３７，４７ 減算回路、４８ ＦＦＴウインドウ位置変化量検出回路、５１ クロック計数回路、５２ 周波数誤差検出回路、５３ 閾値判定回路、５４ 出力制御回路、１００ ＯＦＤＭ受信装置、１０１ アンテナ、１０２ チューナ、１０２ａ 局部発振器、１０２ｂ 乗算器、１０３ バンドパスフィルタ（ＢＰＦ）、１０４ Ａ／Ｄ変換回路、１０５ ＤＣキャンセル回路、１０６ デジタル直交復調回路、１０７ ＦＦＴ演算回路、１０８ フレーム抽出回路、１０９ 同期回路、１１０ キャリア復調回路、１１１ 周波数デインターリーブ回路、１１２ 時間デインターリーブ回路、１１３ デマッピング回路、１１４ ビットデインターリーブ回路、１１５ デパンクチャ回路、１１６ ビタビ回路、１１７ バイトデインターリーブ回路、１１８ 拡散信号除去回路、１１９ ＲＳ復号回路、１２０ トランスポートストリーム（ＴＳ）生成回路、１２１ 伝送制御信号復号回路、１２２ ＣＰＵチャンネル選択回路

Claims (6)

1. 直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置であって、
   受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出するクロック周波数誤差検出手段と、ＯＦＤＭ復調出力信号をバッファリングする記憶手段と、固定周波数クロックを分周することによりクロックを生成するクロック生成手段と、上記クロック生成手段の分周比を制御する分周比制御手段とを備え、上記分周比制御手段は、上記クロック周波数誤差検出手段により検出されたクロック周波数誤差に基づいて上記クロック生成手段の分周比を制御し、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを上記クロック生成手段により生成して上記記憶手段に与える構成のＴＳ生成回路を備えることを特徴とするＯＦＤＭ受信装置。
2. 直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置におけるＴＳ生成回路であって、
   受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出するクロック周波数誤差検出手段と、
   ＯＦＤＭ復調出力信号をバッファリングする記憶手段と、
   固定周波数クロックを分周することによりクロックを生成するクロック生成手段と、
   上記クロック生成手段の分周比を制御する分周比制御手段とを備え、
   上記分周比制御手段は、上記クロック周波数誤差検出手段により検出されたクロック周波数誤差に基づいて上記クロック生成手段の分周比を制御し、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを上記クロック生成手段により生成して上記記憶手段に与えることを特徴とするＯＦＤＭ受信装置におけるＴＳ生成回路。
3. 上記クロック周波数誤差検出手段は、上記クロック生成手段により生成されたスムージング出力クロックを受信ＯＦＤＭ信号の伝送フレーム周期毎にカウントする計数手段を備え、上記計数手段による計数出力と伝送制御情報から上記クロック周波数誤差を検出することを特徴とする請求項２記載のＯＦＤＭ受信装置におけるＴＳ生成回路。
4. 上記クロック周波数誤差検出手段は、伝送フレーム周期の周期信号を計数してｎ（ｎは任意の正の整数）フレームの計測周期信号を生成する周期計数手段と、上記周期計数手段により生成された計測周期信号に基づく計測周期毎に、上記クロック生成手段により生成されたスムージング出力クロックをカウントする計数手段を備え、上記計数手段による計数出力と伝送制御情報から上記クロック周波数誤差を検出することを特徴とする請求項２記載のＯＦＤＭ受信装置におけるＴＳ生成回路。
5. さらに、ＯＦＤＭ時間信号領域信号から１つの有効ＯＦＤＭシンボルを抜き出すためのＦＦＴ演算を行う演算範囲の位置変化量に応じて、上記クロック周波数誤差検出手段により検出されたクロック周波数誤差を補正する補正手段を備えることを特徴とする請求項２記載のＯＦＤＭ受信装置におけるＴＳ生成回路。
6. 直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)信号を復調し、ＯＦＤＭ復調出力信号をスムージングしてトランスポートストリーム（ＴＳ）を出力するＯＦＤＭ受信装置におけるＴＳ生成方法であって、
   受信ＯＦＤＭ信号の周期及び伝送制御情報から求められる周期内のデータの個数からクロック周波数誤差を検出し、
   検出されたクロック周波数誤差に基づいて分周比を制御して、固定周波数クロックを分周することにより、ＯＦＤＭ信号復調データ速度とスムージング出力速度とを一致させたスムージング出力クロックを生成し、
   生成したスムージング出力クロックにより、ＯＦＤＭ復調出力信号をスムージングしたトランスポートストリーム（ＴＳ）を出力することを特徴とするＯＦＤＭ受信装置におけるＴＳ生成方法。

Images