JP2007281492A - Semiconductor manufacturing apparatus - Google Patents
Semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP2007281492A JP2007281492A JP2007120564A JP2007120564A JP2007281492A JP 2007281492 A JP2007281492 A JP 2007281492A JP 2007120564 A JP2007120564 A JP 2007120564A JP 2007120564 A JP2007120564 A JP 2007120564A JP 2007281492 A JP2007281492 A JP 2007281492A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- electron beam
- sample
- semiconductor manufacturing
- defect inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000001035 drying Methods 0.000 claims abstract description 29
- 238000004140 cleaning Methods 0.000 claims abstract description 25
- 238000011068 loading method Methods 0.000 claims abstract description 15
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 238000007689 inspection Methods 0.000 claims description 103
- 238000010894 electron beam technology Methods 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 82
- 230000007547 defect Effects 0.000 claims description 72
- 230000008569 process Effects 0.000 claims description 66
- 230000003287 optical effect Effects 0.000 claims description 21
- 229910025794 LaB6 Inorganic materials 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 59
- 238000009434 installation Methods 0.000 abstract description 9
- 238000011109 contamination Methods 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000011282 treatment Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、ウェーハ等の試料をリソグラフィー、成膜(CVD、スパッタ、メッキ)、酸化、不純物ドープ、エッチング、平坦化、洗浄、乾燥等の半導体プロセス処理を行うとともに、これらの処理後のウェーハ等の試料における高密度パターンの形状観察や欠陥検査を高精度・高信頼性で行う装置、及び該装置を用いてデバイス製造プロセス途中のパターン検査を行う半導体デバイス製造方法に関するものである。 In the present invention, a sample such as a wafer is subjected to semiconductor process processing such as lithography, film formation (CVD, sputtering, plating), oxidation, impurity doping, etching, planarization, washing, drying, etc., and the wafer after these processing, etc. The present invention relates to an apparatus that performs high-precision and high-reliability inspection of a high-density pattern shape and defect inspection in a sample, and a semiconductor device manufacturing method that performs pattern inspection during a device manufacturing process using the apparatus.
本発明はさらに、半導体デバイス製造用のマスクの欠陥検査を行なう装置に関する。 The present invention further relates to an apparatus for performing a defect inspection of a mask for manufacturing a semiconductor device.
従来、各々の半導体製造装置と、形状観察装置又は欠陥検査装置とは、別々の独立した装置(スタンドアロン装置)として製作され、ラインの中でも別々に配置されていた。このために、一つの半導体プロセス処理が済んだウェーハ等の試料はカセットに入れて、何らかの輸送手段により一つの半導体製造装置から直接に、又は洗浄・乾燥装置を経て、検査装置へと運ぶ必要があった。 Conventionally, each semiconductor manufacturing apparatus and shape observation apparatus or defect inspection apparatus are manufactured as separate independent apparatuses (stand-alone apparatuses), and are arranged separately in a line. For this purpose, a sample such as a wafer that has been subjected to one semiconductor process must be placed in a cassette and transported directly from one semiconductor manufacturing device to some inspection means by some means of transportation, or through a cleaning / drying device. there were.
また、ステンシルマスクを高精度で検査するのに電子線を用いる場合は、細い電子線でマスクの裏側から電子線を走査させ、透過電子を検出して検査を行なうようにしていた。 Further, when an electron beam is used to inspect the stencil mask with high accuracy, the electron beam is scanned from the back side of the mask with a thin electron beam, and the transmission electron is detected for inspection.
上記のように各装置を配置構成した場合、各装置間に試料輸送手段が必要となり、また、各装置ごとに試料をカセットに対して出し入れするローダ手段およびアンローダ手段が必要となる。このため、装置設置面積を多く必要とし、装置の総合費用も多くなり、またウェーハ等の試料の汚染の確率も多いという問題があった。 When each apparatus is arranged and configured as described above, a sample transport means is required between the apparatuses, and a loader means and an unloader means for loading and unloading the sample with respect to the cassette are required for each apparatus. Therefore, there is a problem that a large apparatus installation area is required, the total cost of the apparatus is increased, and there is a high probability of contamination of a sample such as a wafer.
また、上記マスクの検査では細い電子線を用いるので、スループットが著しく小さくなるという問題があった。 Further, since a fine electron beam is used in the mask inspection, there is a problem that the throughput is remarkably reduced.
本発明は、上記問題を解決するためのもので、各装置間の輸送手段を省き、各装置のローダ手段およびアンローダ手段を共有化することによって、装置設置面積を減少させ、装置の総費用を低減し,更に試料汚染の確率を低減させ、プロセスの歩留まりを向上させることのできる半導体製造装置を提供し、さらには、高スループットでステンシルマスクの欠陥検査を行なう装置および方法を提供することを目的としている。 The present invention is for solving the above-mentioned problems. By omitting the transportation means between the devices and by sharing the loader means and the unloader means of each device, the device installation area is reduced and the total cost of the device is reduced. An object of the present invention is to provide a semiconductor manufacturing apparatus capable of reducing the probability of sample contamination and improving the process yield, and further to provide an apparatus and method for inspecting a stencil mask with high throughput. It is said.
前記課題を解決するため、本願の請求項1に記載の発明は、ウェーハ等の試料のための半導体製造装置において、欠陥検査装置を内蔵することを特徴とする。
In order to solve the above-mentioned problems, the invention described in
この発明によれば、半導体製造装置の中に欠陥検査装置を内蔵するため、ロード部により取り入れられたウェーハ等の試料は、一つの製造工程が終了した後、前記装置内で欠陥検査装置へと移動され、欠陥検査装置で検査後、アンロード部から取り出される。したがって、ロード部とアンロード部とは、これまでそれぞれの装置の数だけの組数が必要であったが、本発明によればこれを一組にすることができる。また、半導体製造装置と欠陥検査装置の間のウェーハ等の試料輸送装置も省略することができる。したがって、装置の設置床面積を減少でき、また、装置の総費用を低減し、更にウェーハ等の試料の汚染の確率を低減させ、プロセスの歩留まりを向上できる。 According to this invention, since the defect inspection apparatus is built in the semiconductor manufacturing apparatus, a sample such as a wafer taken in by the load unit is transferred to the defect inspection apparatus within the apparatus after one manufacturing process is completed. It is moved, taken out from the unload section after being inspected by the defect inspection apparatus. Therefore, the number of sets of the load unit and the unload unit as many as the respective devices has been required so far, but according to the present invention, this can be made into one set. Further, a sample transport device such as a wafer between the semiconductor manufacturing apparatus and the defect inspection apparatus can be omitted. Therefore, the installation floor area of the apparatus can be reduced, the total cost of the apparatus can be reduced, the probability of contamination of a sample such as a wafer can be reduced, and the process yield can be improved.
本願の請求項2に記載の発明は請求項1記載の半導体製造装置において、欠陥検査装置がエネルギー線を用いた欠陥検査装置であり、前記半導体製造装置と一体となっていることを特徴とした。
The invention described in
本願の請求項3に記載の発明によれば、請求項1または2記載の半導体製造装置において、該装置の構成をCMP(化学的機械研磨)部、洗浄部、乾燥部、前記検査装置を有する検査部、ならびに、ロード部およびアンロード部を備えて構成されるものとし、さらに検査部がCMP部、乾燥部、アンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とした。
According to the invention described in
この発明によれば、装置全体の設置面積が縮小化でき、また、平坦化処理、洗浄、乾燥、検査の4機能を1台の装置で行うことが可能になり、さらに、主要素部分を近接化したために、より効率を高めることができ、更に設置床面積を減少できた。 According to the present invention, the installation area of the entire apparatus can be reduced, and the four functions of flattening, cleaning, drying, and inspection can be performed by one apparatus, and the main element portion is brought close to each other. As a result, the efficiency can be increased and the floor space for installation can be further reduced.
本願の請求項4に記載の発明によれば、請求項1または2記載の半導体製造装置において、該装置の構成をメッキ部、洗浄部、乾燥部、前記欠陥検査装置を有する検査部ならびにロード部およびアンロード部を備えて構成されるものとし、さらに検査部が、メッキ部、乾燥部およびアンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とした。この発明によれば、メッキ装置においても前記CMPの場合と同様の効果が得られる。
According to the invention described in
本願の請求項5に記載の発明は、請求項1ないし4のいずれか記載の半導体製造装置において、欠陥検査装置が電子線検査装置であり、前記半導体製造装置には洗浄装置及び乾燥装置が組み込まれていることを特徴とする。 According to a fifth aspect of the present invention, in the semiconductor manufacturing apparatus according to any one of the first to fourth aspects, the defect inspection apparatus is an electron beam inspection apparatus, and a cleaning apparatus and a drying apparatus are incorporated in the semiconductor manufacturing apparatus. It is characterized by being.
この発明によれば、ウェーハ等の試料は欠陥検査装置において、より高分解能の検査が可能になり、ビアや配線等の断線や導通不良等の電気的欠陥の検査が可能となる。また、洗浄装置及び乾燥装置を内部に組み込むことにより、従来は独立したスタンドアロン装置として設置されていた洗浄・乾燥装置に伴うロード部およびアンロード部の省略や、試料輸送装置の省略ができるので、装置の設置床面積を減少でき、また、装置の総費用を低減し,更にウェーハ等の試料の汚染の確率を低減させ、プロセスの歩留まりを向上させることができる。 According to the present invention, a sample such as a wafer can be inspected with a higher resolution in a defect inspection apparatus, and an electrical defect such as a disconnection of a via or a wiring or a conduction failure can be inspected. In addition, by incorporating the cleaning device and the drying device inside, it is possible to omit the load unit and unload unit associated with the cleaning / drying device, which was conventionally installed as an independent stand-alone device, and to omit the sample transport device. The installation floor area of the apparatus can be reduced, the total cost of the apparatus can be reduced, the probability of contamination of a sample such as a wafer can be reduced, and the process yield can be improved.
上記欠陥検査装置は、エネルギー線を用いた欠陥検査装置とすることができ、該欠陥検査装置は、上記半導体製造装置と一体とすることができる。エネルギー粒子線またはエネルギー線という概念は、電子線、X線、X線レーザ、紫外線、紫外線レーザ、光電子および光を含む。また、かかるエネルギー粒子線またはエネルギー線を利用した欠陥検査装置は、少なくとも、エネルギー粒子照射部と、エネルギー粒子検出部と、情報処理部と、X−Yステージと、資料載置台とを備えている。 The defect inspection apparatus can be a defect inspection apparatus using energy rays, and the defect inspection apparatus can be integrated with the semiconductor manufacturing apparatus. The concept of energetic particle beam or energy beam includes electron beam, X-ray, X-ray laser, ultraviolet ray, ultraviolet laser, photoelectron and light. In addition, the energy particle beam or the defect inspection apparatus using the energy beam includes at least an energy particle irradiation unit, an energy particle detection unit, an information processing unit, an XY stage, and a material mounting table. .
本願の請求項6に記載の発明によれば、請求項5記載の半導体製造装置において、電子線欠陥検査装置は差動排気システムを備えていることを特徴とした。
According to the invention described in
この発明によれば、電子線装置の試料ステージの周りの空間を真空排気する必要が無くなり、またそのステージ空間前後のロードロック機構を省略して、ウェーハ等の試料を搬送することが可能になる。 According to the present invention, it is not necessary to evacuate the space around the sample stage of the electron beam apparatus, and a sample such as a wafer can be transported by omitting the load lock mechanism around the stage space. .
本願の請求項7記載の発明によれば、請求項6記載の半導体製造装置において、試料表面の電子線照射領域を前記差動排気システムにより減圧することを特徴とした。 According to the seventh aspect of the present invention, in the semiconductor manufacturing apparatus according to the sixth aspect, the electron beam irradiation area on the sample surface is decompressed by the differential exhaust system.
この発明によれば、試料表面の電子線照射領域だけを排気することにより、より効率の良い排気システムを構成できる。 According to the present invention, a more efficient exhaust system can be configured by exhausting only the electron beam irradiation region on the sample surface.
本願の請求項8記載の発明によれば、請求項5ないし7のいずれか記載の半導体製造装置において、欠陥検査装置は走査型電子顕微鏡(SEM)方式の電子線欠陥検査装置であることを特徴とした。 According to an eighth aspect of the present invention, in the semiconductor manufacturing apparatus according to any one of the fifth to seventh aspects, the defect inspection apparatus is a scanning electron microscope (SEM) type electron beam defect inspection apparatus. It was.
また、本願の請求項9記載の発明は、請求項8記載の半導体製造装置において、前記電子線欠陥検査装置に用いる一次電子線が複数の電子線で構成され、試料からの二次電子はE×Bフィルタ(ウィーンフィルタ)により一次電子線の光軸から分離され、複数の電子線検出器で検出されるようになされていることを特徴とした。 The invention according to claim 9 of the present application is the semiconductor manufacturing apparatus according to claim 8, wherein the primary electron beam used in the electron beam defect inspection apparatus is composed of a plurality of electron beams, and the secondary electrons from the sample are E It is characterized by being separated from the optical axis of the primary electron beam by a xB filter (Wien filter) and detected by a plurality of electron beam detectors.
本願の請求項10記載の発明は、請求項5ないし7のいずれか記載の半導体製造装置において、前記欠陥検査装置は写像投影型電子顕微鏡方式の電子線欠陥検査装置であることを特徴とした。
The invention according to claim 10 of the present application is the semiconductor manufacturing apparatus according to any one of
また本願の請求項11の発明は、請求項10記載の半導体製造装置において前記電子線欠陥検査装置に用いられる一次電子線が複数の電子線で構成され、該複数の電子線は走査しながら試料に照射され、試料からの二次電子はE×Bフィルタ(ウィーンフィルタ)により一次電子線の光軸から分離されて2次元又はラインイメージセンサで検出されるようになされていることを特徴とした。 According to an eleventh aspect of the present invention, in the semiconductor manufacturing apparatus according to the tenth aspect, a primary electron beam used in the electron beam defect inspection apparatus is composed of a plurality of electron beams, and the plurality of electron beams scan the sample while scanning. The secondary electrons from the sample are separated from the optical axis of the primary electron beam by an E × B filter (Wien filter) and detected by a two-dimensional or line image sensor. .
この発明により、電子線量及び2次電子光学系の分解能を向上させることができ、従ってスループットを向上させることができる。 According to the present invention, the electron dose and the resolution of the secondary electron optical system can be improved, and therefore the throughput can be improved.
本願の請求項12記載の発明によれば、LaB6電子銃から放出された電子線を整形して試料に照射し、試料から出てきた電子線を写像投影型電子顕微鏡方式の光学系で画像形成する欠陥検査装置であって、ロード・アンロード用のロードロック室を備え、前記LaB6電子銃が空間電荷制限条件で動作するようになされていることを特徴とする電子線装置が提供される。
According to the invention described in
本願の請求項13記載の発明は、請求項12記載の電子線装置において、前記試料から出てくる電子線が反射電子又は透過電子であることを特徴とした。
The invention according to
本願の請求項14記載の発明は、請求項12記載の電子線装置において、写像投影された試料像を蛍光板で光学像に変換し、該光学像をFOPまたはレンズ系によってTDI検出器に結像させる方式であることを特徴とした。 According to a fourteenth aspect of the present invention, in the electron beam apparatus according to the twelfth aspect, the projected and projected sample image is converted into an optical image by a fluorescent screen, and the optical image is formed on a TDI detector by an FOP or a lens system. It is characterized by the fact that
本願の請求項15記載の発明は、請求項12記載の電子線装置において、写像投影された試料像を、電子線に感度を有するTDI検出器に結像させる方式であることを特徴とした。
The invention according to claim 15 of the present application is characterized in that, in the electron beam apparatus according to
本願の請求項16記載の発明は、請求項12記載の電子線装置において、前記試料が静電チャックで試料台に固定され、該試料台の位置を計測するためのレーザ干渉計が設けられ、前記試料が前記ロードロック室でも静電チャックで固定されるようになされていることを特徴とした。
The invention according to claim 16 of the present application is the electron beam apparatus according to
本願の請求項17の発明は、半導体デバイス製造方法において、請求項1ないし16のいずれか1項記載の欠陥検査装置を用いてプロセス途中のウェーハを検査することを特徴とした。
The invention of claim 17 of the present application is characterized in that, in the semiconductor device manufacturing method, a wafer in the middle of a process is inspected by using the defect inspection apparatus of any one of
この発明により、プロセスの歩留まりを大きく向上させることができる。 According to the present invention, the process yield can be greatly improved.
本願の請求項18記載の発明は、デバイス製造方法であって、一つのプロセス終了後のウェーハ又はマスクの欠陥検査欠陥解析を行ない、その結果をプロセス工程にフィードバックさせることを特徴とした。 The invention according to claim 18 of the present application is a device manufacturing method, wherein defect inspection defect analysis is performed on a wafer or mask after completion of one process, and the result is fed back to a process step.
第1図は本発明の半導体製造装置の例である、検査装置を内蔵する化学的機械研磨(CMP:Chemical Mechanical Polish)装置100の構成を説明する図である。主な構成要素は、ロードユニット21を備えるロード部1、CMPユニット22を備えるCMP部2、洗浄ユニット23を備える洗浄部3、乾燥ユニット24を備える乾燥部4、検査ユニット25を備える検査部5、アンロードユニット26を備えるアンロード部6であり、これらが機能的に配置され、一体化された装置となっている。即ち、図1は各部が機能的に配置された本発明の1例を示している。また、図には示されていないが要所要所にはウェーハ等の試料のための搬送機構や、位置合わせ機構等が設けられている。ロード部1およびアンロード部6には、図示されていないが、ミニエンバイロメント機構(清浄化装置によりクリーン化した空気または窒素等のガスをダウンフローで循環させてウェーハ等の試料の汚染を防ぐ機構)が備えられている。試料搬送機構等には試料を固定する為に通常必要とされる、真空チャック機構、静電チャック機構、あるいはメカニカルな試料固定機構が備えられているが、図からは省略している。前記ロード部1およびアンロード部6は、独立して設ける必要は無く、一室、一基の搬送装置で済ませることもできる。一般に、前記ロード部1、アンロード部6および制御パネル(図示されていない)を図1のように一方向からアクセス(操作)できるように配置し、スルー・ザ・ウォール方式(試料出し入れ機構及び制御部だけを、よりクリーン度の高い部屋に設置し、一方、発塵しやすい装置本体をよりクリーン度の低い場所に設置して両者の空間の境界を壁で仕切り、クリーン度の高い部屋の負荷を低減させる方式)とすることが望ましい。
FIG. 1 is a view for explaining the configuration of a chemical mechanical polishing (CMP)
図2は本発明の工程例を示す。ウェーハ等の試料は、通常、カセットに入った状態で、前工程107より試料輸送工程108により運ばれ、ロード部1にてカセットから取り出されてCMP部2に挿入され(試料ロード工程101)、CMP部2で平坦化処理が行われ(CMP工程102)、次に洗浄部3での洗浄工程103、乾燥部4での乾燥工程104を経て検査部5へと移動される。検査部5では形状検査や欠陥検査が行われ(検査工程105)、アンロード部6を経てカセット内へ移動され(試料アンロード工程106)、その後、試料輸送工程108により、カセットごと次の処理工程109、例えば露光工程等へ送られる。
FIG. 2 shows an example of the process of the present invention. Samples such as wafers are usually carried in the cassette from the
図2の工程において、検査工程105が不要な試料については、Aラインのように検査工程105を通さずに、洗浄・乾燥処理後は直接アンロード工程106に送られる。また、同様にBラインのようにCMP工程102、洗浄工程103および乾燥工程104をパスすることも可能である。
In the process of FIG. 2, a sample that does not require the
従来のウェーハ処理工程(図3に示す)では、CMP平坦化処理、洗浄・乾燥処理および検査処理が、それぞれ別個独立の(スタンドアロン)CMP装置11、洗浄・乾燥装置12、検査装置13(図3に示す)により行われていた。これらそれぞれの装置にロード部1およびアンロード部6が備えられるので、かかる従来の配置構成では合計3組のロード部およびアンロード部を備えていたことになる。また、試料を輸送する装置108も各装置間に備えられる。
In the conventional wafer processing step (shown in FIG. 3), the CMP flattening process, the cleaning / drying process, and the inspection process are performed separately (stand-alone)
従来のウェーハ処理工程を図4に示す。ウェーハ等の試料は、通常カセットに入った状態で、前工程107から試料輸送工程108により運ばれ、ロード部1を経てCMP部2に挿入され(試料ロード工程101)、CMP部2で平坦化処理が行われ(CMP工程102)、試料アンロード工程106、試料輸送工程108、試料ロード工程101を経、その後洗浄工程103、乾燥工程104の後、試料アンロード工程106、試料輸送工程108を経て検査装置13へと輸送される(ラインC)。試料は、ロード部1を経て(ロード工程101)、検査部13で形状検査や欠陥検査が行われる(検査工程105)。その後、試料は、検査装置13のアンロード部6を経てを経てカセット内へ輸送され(試料アンロード工程106)、その後、試料輸送工程108によりカセットごと次の処理工程109、例えば露光工程等へ送られる(ラインD)。通常、検査処理は時間が多くかかるため、CMP・洗浄・乾燥処理後の全てのウェーハを検査するわけではなく、抜き取りで検査を行う。即ち図4のEで示すラインを通る。
A conventional wafer processing process is shown in FIG. A sample such as a wafer is usually carried in a cassette from the
図2と図4を比較すると明らかなように、従来の方法に比べて本発明では、工程の数を2/3に減少でき、その分、時間を10%短縮でき、また装置の設置面積を20%縮小できた。また装置の製造コストを15%下げることが出来た。 As is clear from comparison between FIG. 2 and FIG. 4, in the present invention, the number of steps can be reduced to 2/3 compared with the conventional method, and the time can be reduced by 10%, and the installation area of the apparatus can be reduced. Reduced by 20%. In addition, the manufacturing cost of the apparatus could be reduced by 15%.
以上、本発明の半導体製造装置の一例として、欠陥検査装置を内蔵したCMP装置について述べてきたが、他の装置であるリソグラフィー、成膜(CVD、スパッタ、メッキ)、酸化、不純物ドープ、エッチング等の処理を行う他の半導体製造装置についても同様に欠陥検査装置を内蔵した構成にすることができる。 As described above, the CMP apparatus incorporating the defect inspection apparatus has been described as an example of the semiconductor manufacturing apparatus of the present invention. However, other apparatuses such as lithography, film formation (CVD, sputtering, plating), oxidation, impurity doping, etching, etc. Similarly, other semiconductor manufacturing apparatuses that perform the above process can be configured to incorporate a defect inspection apparatus.
図5は本発明の第二の実施形態である半導体製造装置に含まれるところの、差動排気機構を備えた電子線方式欠陥検査装置の説明図である。図では主な構成要素である電子線欠陥検査装置鏡筒51、差動排気部52、ガードリング54、移動ステージ55、のみを示しており、その他の制御系、電源系、排気系等は省略している。試料となるウェーハ53は移動ステージ55の上に固定され、周囲をガードリング54で囲われている。ガードリング54はウェーハ53と同じ高さ(厚さ)になっており、差動排気部52の先端とウェーハ53およびガードリング54との間の微少隙間57が、ステージ移動中にも変わらないように考慮されている。移動ステージ55上の、ガードリング54およびウェーハ53に占められる場所以外の場所も、ウェーハと同じ高さになっている。ウェーハの搭載/除去は、ステージ55上のウェーハ交換位置56の中心が検査装置の中心に一致する位置で行われる。ウェーハの除去の方法は、移動ステージ55の上下動ピン3本によりウェーハを持ち上げ、その下にサイドから搬送ロボットのハンドを差込み、更に持ち上げてウェーハをキャッチし、搬送するという手順で行われる。ウェーハ搭載の場合は除去の場合と逆の手順で行なわれる。
FIG. 5 is an explanatory diagram of an electron beam type defect inspection apparatus provided with a differential pumping mechanism, which is included in the semiconductor manufacturing apparatus according to the second embodiment of the present invention. In the figure, only the electron beam defect
図6は図5の差動排気部52の説明図である。差動排気部52の差動排気ボディ(52−3)には、同心円状に排気口I(52−1)及び排気口II(52−2)が設けられており、排気口Iは広帯域のターボ分子ポンプで排気され、排気口IIはドライポンプで排気される。図では示されていないが、電子線202の出口(二次電子入口)はφ1mm、長さ1mmの穴形状となっており、コンダクタンスを小さくしている。微少隙間57はステージ55の高さを制御することにより、通常0.5mm以下(望ましくは0.1mm以下)に保たれる。本差動排気部に排気速度1000リットル/minのドライポンプ及び、排気速度1000リットル/sのターボ分子ポンプを接続して排気した結果、電子線照射部で10−3Paオーダー、鏡筒内部の電子線出口近傍で10−4Paオーダーの圧力が得られた。
FIG. 6 is an explanatory diagram of the
図7は第三の実施例を説明する図である。電子線欠陥検査装置として写像投影型電子ビーム検査装置を用いた例である。本図では差動排気部は省略している。電子銃201から放出された一次電子線202は矩形開口で整形され、2段のレンズ203、204でE×Bフィルタ205の偏向中心面に0.5mm×0.125mm角に結像される。E×Bフィルタ205はウィーンフィルターとも呼ばれ、電極206および磁石207を有し、電界と磁界を直交させた構造を有し、一次電子線202を35度に曲げて試料方向(試料に垂直な方向)に向け、一方、試料からの二次電子線を直進させる機能を持つ。E×Bフィルタ205で偏向された一次電子線202はレンズ208、209で2/5に縮小され、試料210に投影される。試料210から放出された、パターン画像の情報を持った二次電子211は、レンズ209、208で拡大された後、E×Bフィルタ205を直進し、レンズ212、213で拡大され、MCP(マイクロチャンネルプレート)215で1万倍に増感されて、蛍光部216により光に変換され、リレー光学系217を経てTDI−CCD218で試料のスキャン速度に同期された電気信号となり、画像表示部219で連続した画像として取得される。さらにこの画像は、オンタイムで複数のセル画像との比較および、複数のダイ画像との比較を行うことにより、試料表面(例えばウェーハ等)の欠陥を検出する。さらに、検出された欠陥の形状等の特徴、位置座標および数を記録し、CRT上などに出力する。一方、試料基板として、酸化膜や窒化膜といった表面構造の違いや、異なる工程後ごとにそれぞれの試料基板に対して適当な条件を選定し、その条件に従って電子線を照射して、最適な照射条件で照射を行った後、電子線による画像を取得し、欠陥を検出する。
FIG. 7 is a diagram for explaining the third embodiment. This is an example in which a projection type electron beam inspection apparatus is used as the electron beam defect inspection apparatus. In this figure, the differential exhaust section is omitted. The
図8は本発明に係る装置の第四の実施形態の構成を概略的に示す図である。
電子銃1から放出された4本の一次電子線302(302A、302B、302C、302D)は開口絞り303で整形され、2段のレンズ304、305で、E×Bフィルタ307の偏向中心面に、10μm×12μmの楕円状に結像され、図の紙面に垂直な方向に沿って、偏向器306によりラスタースキャンされ、全体として1mm×0.25mmの矩形領域を均一にカバーするように照射される。E×Bフィルタ307で偏向された4本の一次電子線302は、NA絞り308でクロスオーバーを結び、レンズ309で1/5に縮小され、試料(ウェーハ)310に、200μm×50μmをカバーし且つ試料にほぼ垂直になるように照射・投影される。試料310から放出されたパターン画像(試料像311)の情報を持った4本の2次電子線312はレンズ309、313、314で拡大され、磁気レンズ315で試料連続移動方向とTDI−CCD319の積算段数方向との角度補正が行われ、MCP316上に全体として4本の二次電子線312が合成された矩形画像(拡大投影像318)として結像する。この拡大投影像318は、MCP316で1万倍程度に増感されて、蛍光部317により光に変換され、TDI−CCD319で試料の連続移動速度に同期された電気信号となり、画像表示部(図示されていない)で連続した画像として取得され、CRT上などに出力あるいはメモリー装置に記憶する。この像から、更にセル比較またはダイ比較等により欠陥を検出し、その位置座標、大きさ、あるいは種類などを判別して記憶、表示、出力を行う。
FIG. 8 is a diagram schematically showing the configuration of the fourth embodiment of the apparatus according to the present invention.
Four primary electron beams 302 (302A, 302B, 302C, and 302D) emitted from the
本実施例の一次電子線照射方法を図9により示す。一次電子線302は4本の電子線302A,302B、302C、302Dによって構成され、それぞれのビームは10μm×12μmの楕円状をしている。それらの電子線はそれぞれが200μm×12.5μmの矩形領域をラスタースキャンし、それらが重なり合わないように足し合わせて全体として200μm×50μmの矩形領域を照射する。本実施例では一次電子線の照射むらが±3%程度、照射電流は1本の電子線当たり250μAで試料表面で全体として、4本の電子ビームで1.0μAを得ることができた。電子線の本数を増やすことにより、更に電流を増加でき、高スループットを得ることができる。
The primary electron beam irradiation method of this example is shown in FIG. The
図中には示していないが、本装置には、レンズの他に、制限視野絞り、電子線の軸調整のための4極またはそれ以上の極数を有する偏向器(アライナー)、非点収差補正器(スティグメータ)、さらにビーム形状を整形する複数の4重極レンズ(4極子レンズ)など、電子線の照明、結像に必要なユニットを備えている。 Although not shown in the figure, in addition to the lens, this apparatus includes a limited field stop, a deflector (aligner) having four or more poles for adjusting the axis of the electron beam, astigmatism. A unit necessary for illumination and imaging of an electron beam, such as a corrector (stigmator) and a plurality of quadrupole lenses (quadrupole lenses) for shaping a beam shape, is provided.
電子線照射部は試料表面をできるだけ均一に、かつ照射むらを少なくして、矩形または楕円状に電子線で照射する必要があり、また、スループットをあげるためにはより大きな電流で照射領域を電子線照射する必要がある。従来の電子線照射系は、照射むらが大きく±10%程度であり、また、電子線照射電流は照射領域において500nA程度であった。また、走査型電子線顕微鏡(SEM)方式に比べて、広い画像観察領域を一括して電子線照射するためにチャージアップによる結像障害が生じやすいという問題があったが、本方式のように複数の電子ビームを走査して試料に照射する方法により、照射むらを1/3程度に低減出来た。照射電流は試料表面で全体として、4本の電子ビームの場合で、約2倍以上の電流値を得ることができた。電子線の本数を増やすことにより、例えば16本程度には容易に増やすことが可能であり、更に高電流化でき、従って、高いスループットを得ることができる。また、比較的細いビームをラスタースキャンすることにより、試料表面のチャージが逃げやすくなるために一括照射の場合に比べてチャージアップを1/10以下に低減できた。 The electron beam irradiation unit needs to irradiate the sample surface with the electron beam in a rectangular or elliptical shape with as little uniformity as possible and with less irradiation unevenness. Irradiation is necessary. The conventional electron beam irradiation system has a large irradiation unevenness of about ± 10%, and the electron beam irradiation current is about 500 nA in the irradiation region. In addition, compared with the scanning electron microscope (SEM) method, there is a problem that imaging failure due to charge-up is likely to occur because a large image observation area is collectively irradiated with an electron beam. Irradiation unevenness can be reduced to about 1/3 by scanning a plurality of electron beams and irradiating the sample. As a whole, the irradiation current was about twice or more in the case of four electron beams on the sample surface. By increasing the number of electron beams, for example, it can be easily increased to about 16, for example, the current can be further increased, and thus high throughput can be obtained. In addition, by performing a raster scan with a relatively thin beam, the charge on the sample surface can easily escape, so that the charge-up can be reduced to 1/10 or less compared to the case of batch irradiation.
以上、実施例として写像投影方式の電子線欠陥検査装置の例を示したが、走査型電子顕微鏡方式(SEM方式)等の欠陥検査装置を使用することも可能である。 As described above, an example of a projection type electron beam defect inspection apparatus has been described as an example. However, a defect inspection apparatus such as a scanning electron microscope system (SEM system) can also be used.
図10は本発明の第5の実施の形態の写像投影光学系を用いた欠陥検査装置を示す。この実施の形態では、反射電子を用いている。 FIG. 10 shows a defect inspection apparatus using the mapping projection optical system according to the fifth embodiment of the present invention. In this embodiment, reflected electrons are used.
電子銃601から画像表示部619までの構成部品はすべて図7のものと同様であり、したがって、図7において符号201ないし219を付された構成部品は、図10においてはそれぞれ符号601ないし619を付されている。図10の実施の形態が図7の実施の形態と異なるのは電子線の軌道のみで、2次電子の軌道620は、点線で示したように、試料610から大きい放出角で放出されて対物レンズ609の作る加速電界で軸方向に加速されるため、小さいビーム束となり対物レンズ609に入射する。一方、反射電子621は、放出された方向にほぼ直進するため、ビームを制限する開口622のアパーチャ径を大きくして十分なS/N比の信号を得られるようにした。反射電子は、ビームのエネルギー幅△Vが2次電子に比べて小さいので、開口622の径が多少大きくても収差を十分小さくできる。
The components from the
図11は本発明の第6の実施の形態の写像投影光学系を用いた、ステンシルマスクの欠陥検査装置の電子光学系を示したものである。 FIG. 11 shows an electron optical system of a defect inspection apparatus for a stencil mask using the mapping projection optical system according to the sixth embodiment of the present invention.
LaB6電子銃711から放出された電子はコンデンサレンズ715で集束され、長方形の開口719を一様な強度で照明する。成形開口719の像は照射レンズ721でステンシルマスク800に結像される。電子銃711とコンデンサレンズ715とで作られたクロスオーバ像は照射レンズ721で対物レンズ731の主面733に結像される。ステンシルマスク800でパターン化された通過電子は対物レンズ731と拡大レンズ735とで拡大されMCP711に結像される。MCP711で各画素の電子は増倍され、蛍光板755にステンシルマスクの拡大像を作る。ここで透過電子の透過率を1.0に近づければMCPで増幅しなくても蛍光板を直接光らせて必要な信号を得ることができる。蛍光板775からの光は真空窓777から外部へ取り出され、縮小レンズ779で1/2に縮小されTDI検出器781に結像される。また、蛍光板からの光をレンズ系ではなく、FOPでTDI検出器に導いてもよい。この時さらに、蛍光体はFOPの片面に塗布しても良く、FOPは真空窓を兼ねてもよい。さらに、電子線に感度を有するTDI検出器を用いれば、蛍光板、FOP等を使わなくてすみ、電子光学系の拡大率も1に近づけられる。この像は電気信号に変換されたのち画像処理回路に入力され、それがパターンデータが収納されているデータストレージからのパターンデータと比較され、欠陥表示装置に欠陥データが出力される。
Electrons emitted from the
ステンシルマスク800は、一軸方向に連続移動中に電子線を照射され、それによって画像取得が行なわれる。
The
次に本発明に係わる半導体デバイスの製造方法の実施の形態の例を説明する。 Next, an example of an embodiment of a semiconductor device manufacturing method according to the present invention will be described.
図12は、本発明の半導体デバイスの製造方法の一例を示すフローチャートである。この例の製造工程は以下の各主工程を含む。
(1)ウェーハを製造するウェーハ製造工程(又はウェーハを準備するウェーハ準備工程)400
(2)露光に使用するマスクを製作するマスク製造工程(又はマスクを準備するマスク準備工程)401
(3)ウェーハに必要な加工処理を行うウェーハプロセッシング工程402
(4)ウェーハ上に形成されたチップを1個ずつ切り出し、動作可能にならしめるチップ組立工程403
(5)できたチップを検査するチップ検査工程404
なお、それぞれの工程はさらにいくつかのサブ工程からなっている。
これらの主工程の中で、半導体のデバイスの性能に決定的な影響を及ぼす主工程がウェーハプロセッシング工程である。この工程では、設計された回路パターンをウェーハ上に順次積層し、メモリやMPUとして動作するチップを多数形成する。このウェーハプロセッシング工程は以下の各工程を含む。
(1)絶縁層となる誘電体薄膜や配線部、あるいは電極部を形成する金属薄膜等を形成する薄膜形成工程(CVDやスパッタリング等を用いる)
(2)この薄膜層やウェーハ基板を酸化する酸化工程
(3)薄膜層やウェーハ基板等を選択的に加工するためのマスク(レチクル)を用いてレジストのパターンを形成するリソグラフィー工程
(4)レジストパターンに従って薄膜層や基板を加工するエッチング工程(例えばドライエッチング技術を用いる)
(5)イオン・不純物注入拡散工程
(6)レジスト剥離工程
(7)さらに加工されたウェーハを検査する検査工程
なお、ウェーハプロセッシング工程は必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
FIG. 12 is a flowchart showing an example of a semiconductor device manufacturing method of the present invention. The manufacturing process of this example includes the following main processes.
(1) Wafer manufacturing process for manufacturing a wafer (or wafer preparation process for preparing a wafer) 400
(2) Mask manufacturing process for manufacturing a mask used for exposure (or mask preparation process for preparing a mask) 401
(3) Wafer processing step 402 for performing necessary processing on the wafer
(4) Chip assembly process 403 for cutting out chips formed on the wafer one by one and making them operable.
(5) Chip inspection process 404 for inspecting the completed chip
Each process further includes several sub-processes.
Among these main processes, the main process that has a decisive influence on the performance of semiconductor devices is the wafer processing process. In this process, designed circuit patterns are sequentially stacked on a wafer to form a large number of chips that operate as memories and MPUs. This wafer processing step includes the following steps.
(1) A thin film forming process (using CVD, sputtering, etc.) for forming a dielectric thin film to be an insulating layer, a wiring part, or a metal thin film for forming an electrode part.
(2) Oxidation step for oxidizing the thin film layer and wafer substrate (3) Lithography step for forming a resist pattern using a mask (reticle) for selectively processing the thin film layer and wafer substrate, etc. (4) Resist Etching process that processes thin film layers and substrates according to patterns (for example, using dry etching technology)
(5) Ion / impurity implantation / diffusion process (6) Resist stripping process (7) Inspection process for inspecting further processed wafers The wafer processing process is repeated as many times as necessary to produce semiconductor devices that operate as designed. To do.
図13は、図12のウェーハプロセッシング工程の中核をなすリソグラフィー工程を示すフローチャートである。このリソグラフィー工程は以下の工程を含む。
(1)前段の工程で回路パターンが形成されたウェーハ上にレジストをコートするレジスト塗布工程500
(2)レジストを露光する露光工程501
(3)露光されたレジストを現像してレジストのパターンを得る現像工程502
(4)現像されたレジストパターンを安定化させるためのアニール工程503
以上の半導体デバイス製造工程、ウェーハプロセッシング工程、リソグラフィー工程については、周知のものであり、これ以上の説明を要しないであろう。
FIG. 13 is a flowchart showing a lithography process that forms the core of the wafer processing process of FIG. This lithography process includes the following steps.
(1) A resist coating process 500 for coating a resist on a wafer on which a circuit pattern is formed in the preceding process.
(2) Exposure step 501 for exposing the resist
(3) Development step 502 of developing the exposed resist to obtain a resist pattern
(4) Annealing step 503 for stabilizing the developed resist pattern
The semiconductor device manufacturing process, wafer processing process, and lithography process described above are well known and need no further explanation.
上記(7)の検査工程に本発明に係る欠陥検査方法、欠陥検査装置を用いると、微細なパターンを有する半導体デバイスでも、スループットよく検査ができるので、全数検査が可能となり、製品の歩留まり向上、欠陥製品の出荷防止が可能となる。 When the defect inspection method and the defect inspection apparatus according to the present invention are used in the inspection process of (7) above, even a semiconductor device having a fine pattern can be inspected with high throughput. It is possible to prevent shipment of defective products.
図14は本発明の装置を用いたプロセスの方法の実施例である。前工程から流れてきたウェーハはロットウェーハとパイロットウェーハに分けられる。まずパイロットウェーハに対してプロセス処理が行なわれ、その後、欠陥検査・欠陥解析が実施される。その結果、問題があれば、プロセス条件を変更して再度プロセス処理が行なわれる。問題が無くなれば、そのプロセス条件でロットウェーハが処理され、次工程に流される。 FIG. 14 shows an embodiment of a process method using the apparatus of the present invention. Wafers flowing from the previous process are divided into lot wafers and pilot wafers. First, process processing is performed on the pilot wafer, and then defect inspection and defect analysis are performed. As a result, if there is a problem, the process condition is changed and the process is performed again. If the problem disappears, the lot wafer is processed under the process conditions and then passed to the next process.
すなわち、処理が行なわれたウェーハの欠陥検査を行ない、その結果をプロセスにフィードバックして、より良いプロセス条件を決めればよいのである。
〔発明の効果〕
That is, a defect inspection of a processed wafer is performed, and the result is fed back to the process to determine better process conditions.
〔The invention's effect〕
本発明はCMP装置等の半導体製造装置に欠陥検査装置を組み込み一体型の装置を構成することにより、ロード、アンロード、ウェーハ輸送工程を2/3にすることが出来、その分CMP処理及び検査時間を10%短縮でき、また装置の設置面積を20%縮小出来た。また装置の製造コストを15%下げることができる。 In the present invention, by incorporating a defect inspection apparatus into a semiconductor manufacturing apparatus such as a CMP apparatus to form an integrated apparatus, the loading, unloading, and wafer transportation processes can be reduced to 2/3. The time can be reduced by 10%, and the installation area of the apparatus can be reduced by 20%. In addition, the manufacturing cost of the apparatus can be reduced by 15%.
また、本発明のステンシルマスクの欠陥検査装置では、同時に2000画素の画像を取得できるので、一画素当たりの信号取得時間を100倍に増してS/N比を向上させても従来装置より20倍の高スループット化が可能である。さらに、反射電子信号を用いると表面の帯電の影響を小さくできるので、2次電子を用いるより、高スループット化が可能である。 In addition, since the stencil mask defect inspection apparatus of the present invention can simultaneously acquire an image of 2000 pixels, even if the signal acquisition time per pixel is increased 100 times to improve the S / N ratio, it is 20 times that of the conventional apparatus. High throughput can be achieved. Further, when the reflected electron signal is used, the influence of surface charging can be reduced, so that higher throughput can be achieved than when secondary electrons are used.
1 ロード部、2 CMP部、3 洗浄部、 4 乾燥部、 5 検査部、6 アンロード部、21 ロードユニット、22 CMPユニット、 23 洗浄ユニット、24 乾燥ユニット、25 検査ユニット、26 アンロードユニット、100 化学的機械研磨装置、101 試料ロード工程、102 CMP工程、103 洗浄工程、104 乾燥工程、105 検査工程、106 試料アンロード工程、107 前工程、108 試料輸送工程、109 次工程、621 反射電子軌道、601 LaB6電子銃、602 一次ビーム光軸、603 コンデンサレンズ、604 照射レンズ、605 E×B分離器、606 電磁偏向器、607 静電偏向器、608 投影レンズ、609 対物レンズ、610 試料、611 光軸、612 拡大レンズ、613 拡大レンズ、615MCP、616 蛍光部、 617 窓、618 縮小光学レンズ、619 TDI、620 2次電子軌道、711 LaB6電子銃、715 コンデンサレンズ、721 照射レンズ、719 成形開口、731 対物レンズ、735 拡大投影レンズ、737 第1拡大像、771 MCP、775 蛍光部、779 縮小レンズ、781 TDI検出器、711a LaB6カソード、711b ウェーネルト、711c アノード、713 成形開口、717 成形偏向器、727 検出器、725 偏向器、723 NA開口、710 照射光学系、50 ステージ、B1,B2,B5 物点、α 開口半角、731a 第1対物レンズ、731b 第2対物レンズ、733 NA開口、735a、735b 第1及び第2拡大レンズ。 1 loading unit, 2 CMP unit, 3 cleaning unit, 4 drying unit, 5 inspection unit, 6 unloading unit, 21 load unit, 22 CMP unit, 23 cleaning unit, 24 drying unit, 25 inspection unit, 26 unloading unit, DESCRIPTION OF SYMBOLS 100 Chemical mechanical polishing apparatus, 101 Sample loading process, 102 CMP process, 103 Cleaning process, 104 Drying process, 105 Inspection process, 106 Sample unloading process, 107 Pre-process, 108 Sample transport process, 109 Next process, 621 Reflected electron Orbit, 601 LaB6 electron gun, 602 primary beam optical axis, 603 condenser lens, 604 irradiation lens, 605 E × B separator, 606 electromagnetic deflector, 607 electrostatic deflector, 608 projection lens, 609 objective lens, 610 sample, 611 optical axis, 612 magnifying lens, 13 Magnifying lens, 615MCP, 616 Fluorescent part, 617 Window, 618 Reduction optical lens, 619 TDI, 620 Secondary electron orbit, 711 LaB6 electron gun, 715 Condenser lens, 721 Irradiation lens, 719 Molding aperture, 731 Objective lens, 735 Magnification Projection lens, 737 first magnified image, 771 MCP, 775 fluorescent part, 779 reduction lens, 781 TDI detector, 711a LaB6 cathode, 711b Wehnelt, 711c anode, 713 shaping aperture, 717 shaping deflector, 727 detector, 725 deflection 723 NA aperture, 710 irradiation optical system, 50 stages, B1, B2, B5 object point, α aperture half angle, 731a first objective lens, 731b second objective lens, 733 NA aperture, 735a, 735b first and second Expansion Lens.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120564A JP2007281492A (en) | 2001-11-02 | 2007-05-01 | Semiconductor manufacturing apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001337602 | 2001-11-02 | ||
JP2007120564A JP2007281492A (en) | 2001-11-02 | 2007-05-01 | Semiconductor manufacturing apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002319687A Division JP2003209149A (en) | 2001-11-02 | 2002-11-01 | Semiconductor manufacturing device integrated with inspector and method for manufacturing device using the manufacturing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281492A true JP2007281492A (en) | 2007-10-25 |
Family
ID=38682553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007120564A Pending JP2007281492A (en) | 2001-11-02 | 2007-05-01 | Semiconductor manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281492A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027743A (en) * | 2008-07-16 | 2010-02-04 | Ebara Corp | Glass substrate for imprint, resist pattern forming method, and method and apparatus for inspecting glass substrate for imprint |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988819A (en) * | 1982-10-19 | 1984-05-22 | バリアン・アソシエイツ・インコ−ポレイテツド | Envelope unit for locally vacuum treating |
JPS6177543A (en) * | 1984-09-26 | 1986-04-21 | Toyoda Gosei Co Ltd | Synthetic resin molding |
JPS63256096A (en) * | 1987-04-14 | 1988-10-24 | Matsushita Electric Ind Co Ltd | Remote controller |
JPH0373452A (en) * | 1989-03-15 | 1991-03-28 | Sanyo Electric Co Ltd | Signal detecting method for magnetic recording and reproducing device |
JPH05159735A (en) * | 1991-12-03 | 1993-06-25 | Pioneer Electron Corp | Electron beam projecting device |
JPH05275519A (en) * | 1992-03-27 | 1993-10-22 | Toshiba Corp | Multi-chamber type substrate treating device |
JPH07245332A (en) * | 1994-03-04 | 1995-09-19 | Hitachi Ltd | SEMICONDUCTOR MANUFACTURING DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE |
JP2001242104A (en) * | 2000-02-25 | 2001-09-07 | Nikon Corp | Charged particle beam microscope, flaw inspection device and method for manufacturing semiconductor device |
JP2002208572A (en) * | 2001-01-09 | 2002-07-26 | Ebara Corp | Grinding device |
-
2007
- 2007-05-01 JP JP2007120564A patent/JP2007281492A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988819A (en) * | 1982-10-19 | 1984-05-22 | バリアン・アソシエイツ・インコ−ポレイテツド | Envelope unit for locally vacuum treating |
JPS6177543A (en) * | 1984-09-26 | 1986-04-21 | Toyoda Gosei Co Ltd | Synthetic resin molding |
JPS63256096A (en) * | 1987-04-14 | 1988-10-24 | Matsushita Electric Ind Co Ltd | Remote controller |
JPH0373452A (en) * | 1989-03-15 | 1991-03-28 | Sanyo Electric Co Ltd | Signal detecting method for magnetic recording and reproducing device |
JPH05159735A (en) * | 1991-12-03 | 1993-06-25 | Pioneer Electron Corp | Electron beam projecting device |
JPH05275519A (en) * | 1992-03-27 | 1993-10-22 | Toshiba Corp | Multi-chamber type substrate treating device |
JPH07245332A (en) * | 1994-03-04 | 1995-09-19 | Hitachi Ltd | SEMICONDUCTOR MANUFACTURING DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE |
JP2001242104A (en) * | 2000-02-25 | 2001-09-07 | Nikon Corp | Charged particle beam microscope, flaw inspection device and method for manufacturing semiconductor device |
JP2002208572A (en) * | 2001-01-09 | 2002-07-26 | Ebara Corp | Grinding device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027743A (en) * | 2008-07-16 | 2010-02-04 | Ebara Corp | Glass substrate for imprint, resist pattern forming method, and method and apparatus for inspecting glass substrate for imprint |
US9074994B2 (en) | 2008-07-16 | 2015-07-07 | Ebara Corporation | Inspection method and apparatus of a glass substrate for imprint |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7157703B2 (en) | Electron beam system | |
US9368314B2 (en) | Inspection system by charged particle beam and method of manufacturing devices using the system | |
CN1820346B (en) | Testing apparatus using charged particles and device manufacturing method using the testing apparatus | |
JP5129865B2 (en) | Electron beam inspection apparatus and wafer defect inspection apparatus using the electron beam inspection apparatus | |
US20050194535A1 (en) | Sample surface inspection method and inspection system | |
US20100019149A1 (en) | Mapping-projection-type electron beam apparatus for inspecting sample by using electrons emitted from the sample | |
US7361600B2 (en) | Semiconductor manufacturing apparatus having a built-in inspection apparatus and a device manufacturing method using said manufacturing apparatus | |
JP2005235777A (en) | Inspection apparatus and method by electron beam, and device manufacturing method using the inspection apparatus | |
JP2007019033A (en) | Inspection device and method by electron beam, and device manufacturing method using above inspection device | |
JP2007184283A (en) | Charged particle beam device and method | |
JP2007281492A (en) | Semiconductor manufacturing apparatus | |
JP2003209149A (en) | Semiconductor manufacturing device integrated with inspector and method for manufacturing device using the manufacturing device | |
JP2008193119A (en) | Inspection system by charged particle beam and method of manufacturing devices using system | |
JP2005158642A (en) | Pattern evaluation method, and manufacturing method of device | |
JP2006066181A (en) | Electron beam device and manufacturing method of device using the same | |
JP2005339960A (en) | Object lens, electron beam device and defect inspection method | |
JP2003168384A (en) | Electron beam device and device manufacturing method using it | |
JP2005203162A (en) | Manufacturing method for mapping type electron microscope and micro device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |