[go: up one dir, main page]

JP2007281101A - 制御基板のプリント配線構造 - Google Patents

制御基板のプリント配線構造 Download PDF

Info

Publication number
JP2007281101A
JP2007281101A JP2006103712A JP2006103712A JP2007281101A JP 2007281101 A JP2007281101 A JP 2007281101A JP 2006103712 A JP2006103712 A JP 2006103712A JP 2006103712 A JP2006103712 A JP 2006103712A JP 2007281101 A JP2007281101 A JP 2007281101A
Authority
JP
Japan
Prior art keywords
control board
connector
lead
pad
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006103712A
Other languages
English (en)
Inventor
Junichi Takai
純一 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2006103712A priority Critical patent/JP2007281101A/ja
Publication of JP2007281101A publication Critical patent/JP2007281101A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】フィクスチャを利用した一括セッティングによる効率の良い試験を行うとともに、表面実装コネクタが実装されていないこと等を検出する。
【解決手段】制御基板1に嵌合するフィクスチャ12に表面実装コネクタ4のリード電位をプロービングするプローブピン16を設け、コネクタ4のリード4aが半田付けされる取付パッド25は制御基板1の表面側に設け、取付パッド25は制御基板1のスルーホール1b内のパッド26を介して制御基板1の裏面側に設けられたテストパッド27と接続し、取付パッド25はスリット28により二つの領域25a,25bに分割するとともに、コネクタ4のリード4aを二つの領域25a,25bに跨って半田付けし、テストパッド27に接続されない方の領域25aにIC部品5のリード5aを接続し、プローブピン16をテストパッド27に接触させる。
【選択図】図1

Description

この発明は、表面実装方式の外部インタフェースコネクタを持つ制御基板のプリント配線構造に関するものである。
現在、制御用電子回路を使用した制御装置は、その回路の構築のために、プリント配線基板を用いることが一般的である。また、このプリント基板を製造するメーカにおいては、この制御基板の動作試験を行う際には、プリント配線基板上に実装された電子部品やコネクタ等が確実に半田付けされていることを、通電試験、機能試験、外観検査等によって確認することが一般的である。この発明は、このような制御基板の通電、機能試験を効率良く実施するための装置に係わり、特に、プリント配線基板上でのパターン作成に関するものである。
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
特開平6−61604号公報 特開2003−215208号公報 特開2004−340617号公報
上述の通り、電子機器を製造するメーカにおいては、製造されたプリント配線基板上に実装された電子部品やコネクタ等が確実に半田付けされていることを、通電試験、機能試験、外観検査等によって確認することが一般的である。特に、外部との信号授受を行う制御基板の場合、制御基板上には信号用コネクタが実装されるのが一般的であって、このコネクタにより制御基板同士の信号接続を直接行ったり、一旦ケーブルを介して信号の接続を行ったりする。その意味で、この信号用コネクタは重要な部品の一つである。従って、外部との信号授受を行う制御基板の試験工程では、外部接続用のコネクタが製造上確実に半田付けされていて、その制御基板の外部インタフェースが正しく接続されていることを確認することが必要である。
現在、このようなコネクタ部を持った制御基板の試験工程では、このコネクタ部に直接ケーブルを接続して、対向する装置との間で実際の信号をやり取りしてこの部分の接続性を確認することが一般的であるが、この方法は、コネクタ部へのケーブルの着脱に必ず人手を必要とするために、大量の製品を効率良く試験することが困難であった。この様子を図5に示す。図5において、1が試験される制御基板であり、2は試験を行う際の操作を行うためのヒューマンインタフェース(コンソール)用コネクタ、3は電源コネクタ、4が今回の試験の対象となる外部機器インタフェース用コネクタであり、これらのコネクタ2〜4はいずれも制御基板1に設けられている。5は制御基板1上の制御信号を授受するIC部品であって、そのリ−ド5aが制御基板1のパターンに半田付けされるポイントであり、リード5aはコネクタ4のリード取付パッドに接続される。6は試験時に制御基板1の制御操作等の設定、起動等を行うコンソール機器であり、パソコン等がこれに相当する。6aはコンソール機器6と制御基板1とを接続するヒューマンインタフェースケーブル、7はケーブル6aをコネクタ2を介して制御基板1に接続するコネクタ(リセプタクル側)である。
又、8は試験時に制御基板1に電源を与えるための電源装置であり、AC/DCアダプタ装置等がこれに該当する。8aは電源装置8と制御基板1とを接続するための電源ケーブルであり、一端が電源装置8に接続され、他端がコネクタ(リセプタクル側)9及び電源コネクタ3を介して制御基板1と接続される。さらに、10は制御基板1と信号の授受を行って、通信等を行う対向機器であり、様々な機器が想定される。ここでは、LAN(Ethernet(登録商標))インタフェースを想定して対向用のパソコンを例に採っている。10aはこの対向機器10と制御基板1とを接続する信号ケーブルであり、その一端は対向機器10と接続され、他端はコネクタ(リセプタクル側)11及びコネクタ4を介して制御基板1と接続される。
ここで、これらの試験用周辺機器やケーブルを利用して、制御基板の機能試験を行う場合を考えると、各周辺機器とそれに付随するケーブルの接続、及び制御基板とそれらのケーブルの接続操作が必要である。製品試験のように、制御基板が多数に及ぶ場合、周辺機器とケーブルとの接続は、1回で済むが、制御基板とケーブルの挿抜(挿入/抜去)は、制御基板毎に毎回行わなければならないことになる。特に、図5に示すように、ケーブル用コネクタが複数ある場合(4と11、2と7、3と9)には、それら全ての挿抜を行わなければ次の制御基板の試験に移れないことになる。これでは、多数の制御基板が存在する工程には人手を介する時間が大きくなり、不向きである。
この課題を解決するために、近年では、被検対象の制御基板を安直に着脱できるフィクスチャと呼ばれる枠組みを用意し、このフィクスチャの下側に制御基板の部品パッド(半田付け部)をプローブできるプローブピンを配置することによって、被検対象の制御基板を載せるだけで一括して必要な信号の接続及び試験が行える方式を採ることが一般的になってきている。この様子を図6に示す。符号1〜11で示した部分は図5と同一部分を示し、フィクスチャ12は制御基板1が丁度収まるサイズになっている。13はフィクスチャ12内にある絶縁基板であり、被検対象の制御基板1の部品配置(リードの半田付けパッドの位置)に合わせた座標上にプローブピンを立てるための基板である。14〜16はそれぞれ制御基板1上のコネクタ2〜4の信号ピンに対応させたプローブピンである。17〜19はそれぞれ制御基板1上のコネクタ2〜4と同等のコネクタであり、フィクスチャ12上に配置され、それぞれプロービピン14〜16と電気的に接続される。これらのコネクタ17〜19はコネクタ2〜4と接続していたコネクタ7,9,11をそのまま接続できるようにしたものであり、コネクタ7をコネクタ17に、コネクタ9をコネクタ18に、コネクタ11をコネクタ19にそれぞれ接続する。
このような機構の下で、制御基板1を太い矢印20の方向に移動して、フィクスチャ12に嵌め込むと、コネクタ2はプローブピン14に、コネクタ3はプローブピン15に、コネクタ4はプローブピン16にそれぞれ接触して、コネクタ17〜19に接続される。このように、フィクスチャ12を用いたプローブピン14〜16による通電試験の場合、制御基板1に搭載した部品がラジアルリード部品の場合は、部品リードの半田付け用のスルーホールとそのパッドが制御基板1の底面側に存在するので、このパッド部分にプローブピン14〜16を立てれば、この部品が実装されて半田付けされているかどうかを確認することができる。この様子を図7に示す。図7はフィクスチャ12に制御基板1を嵌め込んで、プローブピン16がコネクタ4のリード4aと接触する直前の状態を、コネクタ4の中心を断面として、右側から俯瞰した断面図を示し、4aはコネクタ4の接点とリードピンを構成するリードであり、制御基板1のスルーホール1aに挿入される。19aはコネクタ19の接点とリードピンを構成するリード、11aはコネクタ11の接点とリードピンを構成するリードであり、リード11a,19aは接触する。又、プローブピン16は絶縁基板13を移動可能に挿通され、16aはプローブピン16とリード19aとを結ぶケーブル、16bはプローブピン16の押下動作に対して反発するばね部材である。又、21はコネクタ4を制御基板1に実装する場合のリード4aの取付パッドであり、取付パッド21は制御基板1の表面側に設けられるとともに、スルーホール1a内を介して制御基板1の裏面側にも設けられる。A部即ちスルーホール1a内及び裏面側では半田付けが行われて取付パッド21にリード4aが固定される。その他の部分は、図5及び図6と同様である。
今、矢印22の方向に制御基板1を嵌合、移動させると、リード4aの先端がプローブピン16に接触する。コネクタ4の実装とA部での半田付けが正しく行われている場合、IC部品5のリード5aからコネクタ11までの電気的接続が確保されるので、この間を結ぶ機能試験(通電試験でもよい。)にパスすることになる。この状態を示したのが図8である。
図9はコネクタ4が実装されているものの、半田付けが正しく行われていない場合を示している。この場合、コネクタ4のリード4aとプローブピン16とは接触するが、リード4aと取付パッド21とが半田付けされていないために、IC部品5のリード5aからコネクタ11までの電気的接続(導通)が得られず、この機能試験(通電試験でもよい。)でエラーが発生するので、この部分の製造不良を検出することができる。
一方、図10はコネクタ4が実装されていない場合を示す。この場合には、制御基板1をフィクスチャ12に実装しても、取付パッド21とプローブピン16とは接触しないので、この場合にもIC部品5のリード5aからコネクタ11までの電気的接続(導通)は得られず、この機能試験(通電試験でもよい。)でエラーが発生して、この部分の製造不良を検出することができる。このような機構により、フィクスチャ12を利用すると、制御基板1が多数ある場合でも、多くのコネクタのケーブル挿抜を行わなくても、制御基板1をフィクスチャ12に嵌合、取り外しを行うだけで、機能試験、導通試験等を実施することができ、試験工程の大幅な合理化を図ることができる。
ところが、このフィクスチャ12の機構は、コネクタ4が表面実装部品である場合には、次のような問題が発生して上手く利用できない。この様子を図11に示す。図11はコネクタ4が表面実装部品の場合を示し、この場合、コネクタ4のリード4bは制御基板1の表面側の取付パッド23に半田付けされるが、スルーホール1aがないために、取付パッド23がプローブピン16が接触する制御基板1の裏面側のB部に存在せず、フィクスチャ12を利用してもプロービングができないことになる。この問題を解決するために、制御基板1の表面側にしか設けられていない取付パッド23を制御基板1のスルーホール1bを介して裏面側にも設け、この裏面側に設けた取付パッド23をプローブピン16によりプロービングできるようにした。この例を図12に示す。このようにすれば、コネクタが表面実装部品であっても、フィクスチャ12によって裏面側からプロービングできるが、この場合、C部に示すように、コネクタ4のリード4bと取付パッド23の表面側との間が半田付けされていなかったり、コネクタ4が実装されていない場合でもIC部品5のリード5aからコネクタ11までの電気的接続(導通)が得られてしまうため、この部分の製造不良を検出することができなかった。
この発明は上記のような課題を解決するために成されたものであり、表面実装コネクタのリードが半田付けされる取付パッドを表面側に設けられた制御基板において、フィクスチャを利用した一括セッティングによる効率の良い試験を行うことができるとともに、表面実装コネクタが実装されていなかったり、表面実装コネクタが取付パッドと正しく半田付けされていないことを検出することができる制御基板のプリント配線構造を得ることを目的とする。
この発明の請求項1に係る制御基板のプリント配線構造は、表面実装コネクタのリードが半田付けされる取付パッドを表面側に設けられた制御基板において、前記取付パッドは制御基板のスルーホール内のパッドを介して制御基板の裏面側に設けられたテストパッドと接続するとともに、前記取付パッドはスリットを設けることによって二つの領域に分割し、前記コネクタのリードを二つの領域に跨って半田付けするとともに、取付パッドのテストパッドに接続されない方の領域に信号を接続し、かつ制御基板に嵌合するフィクスチャに前記コネクタのリード電位をプロービングするために設けられたプローブピンを前記テストパッドと接触させるようにしたものである。
請求項2に係る制御基板のプリント配線構造は、前記スリットを前記取付パッドの長さ方向に対して略平行に設けたものである。
以上のようにこの発明の請求項1によれば、制御基板の表面側に設けられ、表面実装コネクタのリードが半田付けされる取付パッドを制御基板のスルーホール内のパッドを介して制御基板の裏面側に設けられたテストパッドと接続しており、制御基板に嵌合するフィクスチャに設けられたプローブピンをテストパッドと接触させることにより表面実装コネクタのリード電位をプロービングすることができ、フィクスチャによる一括セッティングを可能にし、人手に頼ったコネクタの挿抜作業を無くすことができ、効率の良い試験を行うことができる。又、制御基板の表面側に設けられた取付パッドをスリットにより二つの領域に分割するとともに、コネクタのリードを二つの領域に跨って半田付けし、取付パッドのテストパッドに接続されない方の領域に信号を接続しており、表面実装コネクタが実装されなかったり、コネクタのリードの半田付けが正しく行われなかったりした場合には、二つの領域間の電気的接続が行われず、コネクタのリード電位を検出することができず、製造不良を検出することができる。
請求項2によれば、取付パッドのスリットを取付パッドの長さ方向に対して略平行としており、半田付け部とスリットとの重なり距離が長くなり、半田付けの状態をより正確に検出することができる。
実施最良形態1
以下、この発明を実施するための最良の形態を図面とともに説明する。一般に、制御基板1上に表面実装部品を実装するための取付パッド(フットプリント)24は図4のような形状を有している。24は取付位置4′bにコネクタ4のリード4bが取り付けられる取付パッドであり、取付パッド24にはIC部品5のリード5aが接続されるパターン部24aが一体に設けられている。図1(a),(b)はこの発明の実施最良形態1による制御基板1のプリント配線構造の要部縦断正面図及びそのD部拡大図、図2は表面実装コネクタ用取付パッド25の正面図を示し、コネクタ4は制御基板1の表面に実装され、そのリード4bは制御基板1の表面側に設けられた取付パッド25に半田付けされ、4′bがその取付位置を示す。制御基板1に嵌合するフィクスチャ12内には絶縁基板13が設けられ、絶縁基板13の取付パッド25に対応した位置にはプローブピン16が上下動自在に設けられ、プローブピン16はばね部材16b,ケーブル16a,リード19a,11aを介してコネクタ19,11に接続される。
又、取付パッド25の一端は制御基板1のスルーホール1b内のパッド26を介して制御基板1の裏面側に設けられたテストパッド27と接続され、また取付パッド25はスリット28によって二つの領域25a,25bに分割され、リード4bは二つの領域25a,25bに跨って半田付けされる。また、取付パッド25のテストパッド27と接続されない方の領域25aにはパターン部29を介してIC部品5のリード5aを接続し、制御信号を接続する。プローブピン16はテストパッド27と接触し、コネクタ4のリード4bの電位をプロービングする。
実施最良形態1においては、上記のように構成されており、コネクタ4が確実に実装され、コネクタ4のリード4bが取付パッド25の二つの領域25a,25bに跨って双方に確実に半田付けされた場合に限って、IC部品5のリード5aからコネクタ11までの電気的接続(導通)が確保されるので、この間を結ぶ機能試験(通電試験でもよい。)にパスすることになる。
逆に、コネクタ4が実装されていない場合や、そのリード4bの半田付けが正しく行われていない場合には、制御基板1をフィクスチャ12に実装しても、取付パッド25の領域25a,25bが電気的に接続されないので、IC部品5のリード5aからコネクタ11までの電気的接続(導通)が得られず、この機能試験(通電試験でも良い。)でエラーを発生して、この部分の製造不良を検出することができる。
上記した実施最良形態1においては、制御基板1の表面側に設けられた取付パッド25をスルーホール1b内のパッド26を介して制御基板1の裏面側のテストパッド27と接続しており、フィクスチャ12に設けられたプローブピン16をテストパッド27に接触させることにより、表面実装コネクタ4のリード4bの電位をプロービングすることができ、フィクスチャ12による一括セッティングが可能となり、人手に頼ったコネクタの挿抜作業を無くすことができ、効率の良い試験を行うことができる。又、コネクタ4のリード4bを取付パッド25の分割された二つの領域25a,25bに跨って半田付けしており、表面実装コネクタ4が実装されなかったり、コネクタ4のリード4bの半田付けが正しく行われなかったりした場合には、二つの領域25a,25b間の電気的接続が行われず、コネクタ4のリード電位を検出することができず、製造不良を検出することができる。
実施最良形態2
図3はこの発明の実施最良形態2による取付パッドの正面図を示し、実施最良形態1においては、取付パッド25をその長さ方向に対して直角方向のスリット28を設けて、二つの領域25a,25bに分割したが、実施最良形態2においては取付パッド25をその長さ方向に対して略平行のスリット30によって二つに分割しており、半田付け部とスリット30との重なり距離Eが長くなり、半田付け状態をより正確に検出することができる。
この発明の実施最良形態1による制御基板のプリント配線構造の要部縦断正面図及びそのD部拡大図である。 実施最良形態1による取付パッドの正面図である。 実施最良形態2による取付パッドの正面図である。 従来の取付パッドの正面図である。 従来の制御基板のプリント配線構造を示す分解斜視図である。 従来の他の制御基板のプリント配線構造を示す分解斜視図である。 従来の他の制御基板のプリント配線構造の通電試験時の要部縦断正面図である。 コネクタが正しく半田付けされている場合の従来の他の制御基板のプリント配線構造の通電試験時の要部縦断正面図である。 コネクタの半田付けが正しく行われていない場合の従来の他の制御基板のプリント配線構造の通電試験時の要部縦断正面図である。 コネクタが実装されていない場合の従来の他の制御基板のプリント配線構造の通電試験時の要部縦断正面図である。 コネクタが表面実装部品である場合の従来の他の制御基板のプリント配線構造の通電試験時の要部縦断正面図である。 コネクタが表面実装部品である場合に対応した従来の制御基板のプリント配線構造の通電試験時の要部縦断正面図である。
符号の説明
1…制御基板
1b…スルーホール
4、11,19…コネクタ
5…IC部品
4b,5a,11a,19a…リード
12…フィクスチャ
13…絶縁基板
16…プローブピン
25…取付パッド
26…パッド
27…テストパッド
28,30…スリット
29…パターン部

Claims (2)

  1. 表面実装コネクタのリードが半田付けされる取付パッドを表面側に設けられた制御基板において、前記取付パッドは制御基板のスルーホール内のパッドを介して制御基板の裏面側に設けられたテストパッドと接続するとともに、前記取付パッドはスリットを設けることによって二つの領域に分割し、前記コネクタのリードを二つの領域に跨って半田付けするとともに、取付パッドのテストパッドに接続されない方の領域に信号を接続し、かつ制御基盤に嵌合するフィクスチャに前記コネクタのリード電位をプロービングするために設けられたプローブピンを前記テストパッドと接触させるようにしたことを特徴とする制御基板のプリント配線構造。
  2. 前記スリットを前記取付パッドの長さ方向に対して略平行に設けたことを特徴とする請求項1記載の制御基板のプリント配線構造。
JP2006103712A 2006-04-05 2006-04-05 制御基板のプリント配線構造 Pending JP2007281101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006103712A JP2007281101A (ja) 2006-04-05 2006-04-05 制御基板のプリント配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006103712A JP2007281101A (ja) 2006-04-05 2006-04-05 制御基板のプリント配線構造

Publications (1)

Publication Number Publication Date
JP2007281101A true JP2007281101A (ja) 2007-10-25

Family

ID=38682263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006103712A Pending JP2007281101A (ja) 2006-04-05 2006-04-05 制御基板のプリント配線構造

Country Status (1)

Country Link
JP (1) JP2007281101A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018965A (ja) * 2010-07-06 2012-01-26 Denso Corp 多層配線基板及びビアホールの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356175A (ja) * 1989-07-24 1991-03-11 Dainippon Printing Co Ltd 艶差を有する表面化粧方法
JPH0436271A (ja) * 1990-05-31 1992-02-06 Daicel Chem Ind Ltd 2―アルコキシカルボニル―3―ピリジンカルボン酸誘導体、その製造法及び除草剤
JPH07154053A (ja) * 1993-11-29 1995-06-16 Nec Corp 配線基板の試験方法、その装置および配線基板
JPH08111576A (ja) * 1994-10-12 1996-04-30 Alps Electric Co Ltd 回路基板のコネクタ取付構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356175A (ja) * 1989-07-24 1991-03-11 Dainippon Printing Co Ltd 艶差を有する表面化粧方法
JPH0436271A (ja) * 1990-05-31 1992-02-06 Daicel Chem Ind Ltd 2―アルコキシカルボニル―3―ピリジンカルボン酸誘導体、その製造法及び除草剤
JPH07154053A (ja) * 1993-11-29 1995-06-16 Nec Corp 配線基板の試験方法、その装置および配線基板
JPH08111576A (ja) * 1994-10-12 1996-04-30 Alps Electric Co Ltd 回路基板のコネクタ取付構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018965A (ja) * 2010-07-06 2012-01-26 Denso Corp 多層配線基板及びビアホールの製造方法

Similar Documents

Publication Publication Date Title
JP6515003B2 (ja) インターフェース装置、インターフェースユニット、プローブ装置及び接続方法
US6252415B1 (en) Pin block structure for mounting contact pins
JP4660616B2 (ja) 基板検査装置
CN212749137U (zh) 具有可配置探头固定装置的测试设备
JP2007017234A (ja) 検査装置用ソケット
JP5351171B2 (ja) 回路ボードアッセンブリ及び誤挿入検出装置
KR102451715B1 (ko) Atm용 pcb 기능검사장치
JP2007281101A (ja) 制御基板のプリント配線構造
KR101913274B1 (ko) 프로브 카드의 전기적 특성 측정장치
JP2005338008A (ja) センサの試験用治具基板及び試験装置並びに試験方法
US20100330830A1 (en) Vertical probe intrface system
CN100443901C (zh) 测试转接卡及其测试设备
KR100709963B1 (ko) 다수의 캐비티를 구비한 연성회로기판의 검사 시스템 및검사 방법
KR101350793B1 (ko) 인쇄회로기판 통전 검사 지그
US10184978B2 (en) Probe card and method for producing a probe card
US6605952B2 (en) Zero connection for on-chip testing
CN109283369A (zh) 一种在线检测电控工装及其制作方法和工作方法
TWI385391B (zh) 高效率和高準確度之測試治具
KR100685129B1 (ko) 포고핀 접속 체크 보드
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템
JP2759451B2 (ja) プリント基板検査治具
JPH11329614A (ja) コネクタとこれを用いた検査方法
JP2001074814A (ja) 回路基板検査装置
JP2003287562A (ja) 半導体テスタ装置
JP2020034359A (ja) 検査システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626