JP2007214012A - 放電ランプ点灯装置およびプロジェクタ - Google Patents

Abstract

【課題】
プロジェクタにおいて使用される高輝度放電ランプを点灯するための放電ランプ点灯装置において、回転カラーホイールなどの動的色フィルタを用いた色順次光束への変換動作に同期させて、放電ランプの明るさの高速変調を行うことが可能であり、かつ電気的制御による変調のパターンの切換えが可能であるようにする。
【解決手段】
ランプ電流検出信号変換回路は、変調信号のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ素子を含み、変調信号のそれぞれのビットの真と偽の組み合せによってゲインが可変とし、変調切換タイミング信号を受けて、変調ビット集合記憶部の原変調ビット集合から、変調切換カウント部のカウント値に応じたビット集合を選択して原変調信号を更新するように構成する。
【選択図】図１

Description

本発明は、プロジェクタにおいて使用される、高圧放電ランプ、特に高圧水銀ランプ、メタルハライドランプ、キセノンランプ等の高輝度放電ランプを点灯するための放電ランプ点灯装置、および前記放電ランプ点灯装置を用いたプロジェクタに関する。

例えば、液晶プロジェクタやＤＬＰ(TM)プロジェクタのような画像表示用などの光学装置のためのプロジェクタにおいては、高輝度放電ランプ（ＨＩＤランプ）が使用される。前記したプロジェクタには、ダイクロイックプリズム等により赤、緑、青すなわちＲ，Ｇ，Ｂの３原色を分離し、各色毎に設けた空間変調素子によって各３原色別の画像を発生させ、ダイクロイックプリズム等により光路を再合成してカラー画像を表示する方式のものがある。
また他方では、Ｒ，Ｇ，Ｂの３原色の透過色を有するカラーホイールからなるフィルタを回転させ、このフィルタ、すなわち動的色フィルタに光源からの光を通すことにより各３原色の光束を順次発生させ、これに同期させて空間変調素子を制御することにより、各３原色別の画像を時間分割によって順次発生させ、カラー画像を表示する方式のものもある。

前記したような放電ランプを点灯させる放電ランプ点灯装置においては、先ず、始動に際しては、ランプに無負荷開放電圧と呼ばれる電圧を印加した状態で、高電圧を印加して放電空間内に絶縁破壊を発生させてグロー放電を経てアーク放電に移行させ、最終的に、安定な定常点灯を実現するように動作する。アーク放電に移行直後は、例えば１０Ｖ程度の低い値であったランプの放電電圧は、温度上昇に伴って徐々に上昇し、定常点灯状態では一定電圧で安定する。通常、放電ランプ点灯装置は、所定のランプ投入電力を実現するために必要なランプ電流を出力できるよう、入力電源の出力をランプの放電電圧に適合させるコンバータを有しており、また、ランプ電圧、すなわちコンバータの出力電圧を検出し、この情報に基づいて、例えば目標電力を検出電圧で除算した商の値によって、目標ランプ電流を決定する仕組を有している。

放電ランプの駆動の方式に関しては、前記コンバータによってランプを点灯させる直流駆動方式と、前記コンバータの後段にインバータをさらに具備することによって周期的極性反転を行う交流駆動方式とがある。直流駆動方式の場合は、ランプからの光束もまた直流的、すなわち時間的に変化しないため、基本的に、前記したプロジェクタの両方の方式において、全く同様に適用することができるという大きな利点がある。これに対し、交流駆動方式の場合は、極性反転周波数という、直流駆動方式には無い自由度を利用して、放電ランプの電極の消耗や成長を制御できる可能性があるという利点がある反面、極性反転時の発光の瞬断やオーバーシュートなどが生じて表示画像に悪影響を及ぼすなど、極性反転が存在すること自体に起因する不利な点もある。

ところで、表示画像の色再現性能を高いものとするためには、光源ランプのスペクトル分布と前記した動的色フィルタを用いた色順次光束への変換形態の整合が重要である。前記したカラーホイールの場合、Ｒ，Ｇ，Ｂ（場合によってはこれらに加えてＷすなわち白）各色の領域の角度分布、すなわち１回転あたりの各色が透過している時間の割合を、ランプのスペクトルに合わせて設定することにより、色再現性能の向上、もしくは所望の色再現性能への改善を図ることができる。

例えば、Ｒ成分が不足するランプを使用する場合は、Ｒ成分の透過領域を大きくする、すなわちＲ成分が透過している時間の割合を他の色よりも長くすることが有効である。しかしながら、このような方法によって色再現性能を所望のものに改善させる場合は、例えばＤＬＰ方式のプロジェクタでは、表示画像の各画素の色毎の輝度を空間変調素子の各画素の動作のデューティサイクル比で制御するため、透過している時間の割合を減じた色成分においては、画素の諧調の細かな制御ができ難くなるという問題が生じる。

このような問題を解決するために、例えば、特表平０８−５０５０３１号には、画像投射装置において、カラー変化手段の出力によって与えられる光ビームのカラーに同期して光源の出力パワーを変化させる光源駆動制御手段を設けることが提案されている。しかし、この文献には、光源駆動制御手段の具体的な構成は示されていなかった。

また、特表２００４−５２６９９２号にも、同様に色に対応した電力をランプに供給するようにしたカラーディスプレイ装置が提案されている。この文献には、高速でランプに供給する電力を変化させることができるアークランプ安定回路の電気配線ブロック線図が記載されているが、これは、２種類の供給電力レベルを設定することができるに過ぎず、前記したようなＲ，Ｇ，Ｂの３色またはＷを加えた４色のそれぞれに対してランプに供給する電力を設定することはできなかった。また、設定する電力レベルのバランスを変更する場合は、回路の抵抗器を抵抗値の異なるものに交換する必要があった。

このように、前記した問題を解決するためには、動的色フィルタを用いた色順次光束への変換動作に同期した、光源の明るさの高速変調が有益であることが知られていたが、これを、必要な波形の任意性を有した上で、低コストで達成することは実現できていなかった。

一方、特開２００５−２６７９３３号には、複数ビットの変調信号（Ｍ０，Ｍ１，…）と対応付けられたスイッチによってゲインが可変のランプ電流検出信号変換回路を設ける構成とすることにより、任意の波形にて高速に放電ランプ光源の明るさを変調する放電ランプ点灯装置が記載されている。この技術を動的色フィルタを用いた色順次光束への変換動作に同期した、光源の明るさの高速変調の実現に単純に応用しようとするならば、変調信号（Ｍ０，Ｍ１，…）を生成する変調信号生成回路（Ｕｎ）は、例えば、図１５に記載のような回路構成とすることが考えられる。

変調状態を切換えるタイミングを規定するために動的色フィルタ（Ｏｆ）の動作に基づいて生成され、放電ランプ点灯装置の外部から入力される信号、例えばカラーホイールであれば、回転に伴う透過色の切換わり目ごとにパルス的に発生させる変調切換タイミング信号（Ｓｏ）は、例えばＳＮ７４ＨＣ１６１などの汎用ＩＣを用いて構成したカウンタ（Ｗｃ）のクロックパルス入力端子に入力される。また、色順次周期における位相を特定するために前記動的色フィルタ（Ｏｆ）の動作に基づいて生成され、放電ランプ点灯装置の外部から入力される信号、例えばカラーホイールであれば、１回転に１回の、特定の前記変調切換タイミング信号（Ｓｏ）に重ねてパルス的に発生させる変調周期初期化信号（Ｓｏｐ）は、前記カウンタ（Ｗｃ）のクリア入力端子に入力される。
この構成により、前記動的色フィルタ（Ｏｆ）がその時点で発現している色情報は、前記カウンタ（Ｗｃ）の２ビットの計数値出力である色コード信号（ＷｅＡ，ＷｅＢ）によって追跡することができる。ただし、ここでは、前記動的色フィルタ（Ｏｆ）が、例えばＲ，Ｇ，Ｂ，Ｗの、４色の領域から構成されていると仮定している。

前記色コード信号（ＷｅＡ，ＷｅＢ）は、例えばＳＮ７４ＨＣ１３９などの汎用ＩＣを用いて構成したデコーダ（Ｗｄ）に入力され、その出力である４本の色情報選択信号（Ｗｆ０，Ｗｆ１，Ｗｆ２，Ｗｆ３）のうちの、その時点で発現している色情報に対応した１本のみが活性化される。前記色情報選択信号（Ｗｆ０，Ｗｆ１，Ｗｆ２，Ｗｆ３）は、それぞれ対応して設けられた、例えばＳＮ７４ＨＣ２４４などの汎用ＩＣを用いて構成したトライステートゲート（Ｗｇ０，Ｗｇ１，Ｗｇ２，Ｗｇ３）の制御入力端子に入力される。

前記トライステートゲート（Ｗｇ０，Ｗｇ１，Ｗｇ２，Ｗｇ３）の入力データ端子には、グランドへの接続の開閉を設定するためのそれぞれ４個のスイッチからなるスイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）がそれぞれ接続され、これらは、合計１６個の抵抗からなる抵抗アレイ（Ｗｒａ）で電源端子（Ｗｔｐ）にプルアップされている。なお、それぞれの前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）のスイッチ数が４であるのは、前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）を４ビット深さとしたことによるためであり、変調に必要な分解能に応じて、適宜増減することができる。この構成により、前記トライステートゲート（Ｗｇ０，Ｗｇ１，Ｗｇ２，Ｗｇ３）のうちその時点で発現している色情報に対応した１個のみの入力データが出力データ端子に現れ、それ以外のものの出力データ端子は高インピーダンスに保たれるため、前記トライステートゲート（Ｗｇ０，Ｗｇ１，Ｗｇ２，Ｗｇ３）のそれぞれ対応するビットの出力データを接続することにより変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）を生成することができる。

すなわち、図１５に記載の変調信号生成回路（Ｕｎ）は、動的色フィルタ（Ｏｆ）の動作に基づいて生成される前記変調切換タイミング信号（Ｓｏ）および前記変調周期初期化信号（Ｓｏｐ）に従って、動的色フィルタ（Ｏｆ）においてその時点で発現している色情報に対応した、前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）のうちのどれか１個のもののスイッチ開閉状態の設定が選択されて、ディジタル値としての前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）を生成することができる。具体的には、前記変調切換タイミング信号（Ｓｏ）を受信すると、前記スイッチアレイ（Ｗｓ０）の設定に従う前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）が生成され、次に前記変調切換タイミング信号（Ｓｏ）を受信すると、前記スイッチアレイ（Ｗｓ１）の設定に従う前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）が、さらに次に前記変調切換タイミング信号（Ｓｏ）を受信すると、前記スイッチアレイ（Ｗｓ２）の設定に従う前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）が、さらに次に前記変調切換タイミング信号（Ｓｏ）を受信すると、前記スイッチアレイ（Ｗｓ３）の設定に従う前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）がそれぞれ生成され、以降、この動作を繰り返す。そして、この変調信号生成回路（Ｕｎ）を前記した特開２００５−２６７９３３号に記載の技術における変調信号生成回路（Ｕｎ）として適用することにより、動的色フィルタを用いた色順次光束への変換動作に同期した、光源の明るさの高速変調が可能な放電ランプ点灯装置を実現することが、原理的には可能である。

しかしながら、図１５に記載の変調信号生成回路（Ｕｎ）には不利な点が存在する。先ず第１に、回路素子の数が多く、したがってコスト高になりがちな上に、回路基板の面積がかさむため、放電ランプ点灯装置の小型化に不利である。第２に、前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）の設定に従う前記変調信号（Ｍ０，Ｍ１，Ｍ２，Ｍ３）を、前記したように繰り返すものであるため、もし、変調のパターンを変更したい場合は、前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）に設定された開閉状態のパターンを変更する必要があり、したがって、プロジェクタの工場出荷後に変調のパターンを変更することは実質的に不可能である。

もし、ユーザの操作によって変調波形、すなわち変調のパターンを変更できるようにしたい場合は、前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）の４個の組を複数組実装し、これらから選択するようにする、もしくは、前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）を廃して、代わりに、前記トライステートゲート（Ｗｇ０，Ｗｇ１，Ｗｇ２，Ｗｇ３）の１６本の入力信号を、例えばマイクロプロセッサの出力ポートから供給する、などのように構成する必要があるが、何れの場合も回路が大規模になってしまう欠点がある。特に後者の場合、マイクロプロセッサから１６本分もの出力ポートを割り当てることは、非常に困難である。

これを回避するために、前記スイッチアレイ（Ｗｓ０，Ｗｓ１，Ｗｓ２，Ｗｓ３）の代わりに、例えばＳＮ７４ＨＣ１６４などの汎用ＩＣを用いて構成したパラレル出力付きシフトレジスタを実装し、マイクロプロセッサの出力ポートの１本をデータビットに、１本をシフトクロックに割り当てるように構成することにより、マイクロプロセッサの出力ポートの割り当ては解決するが、回路素子の数が多く、コスト高で、小型化に不利な点は改善されないため、これらを専用ＩＣ化するなどが必要となるが、この方法は、相当な大量生産を行う場合にしか適用できない。

特表平０８−５０５０３１号 特表２００４−５２６９９２号 特開２００５−２６７９３３号

本発明が解決しようとする課題は、動的色フィルタを有するプロジェクタにおいて、前記したように、動的色フィルタを用いた色順次光束への変換動作に同期させて、放電ランプの明るさの高速変調を行うことが可能であり、かつ電気的制御による変調のパターンの切換えが可能である放電ランプ点灯装置およびプロジェクタを提供することにある。

本発明の請求項１の放電ランプ点灯装置は、放電ランプにより発生された光束（Ｏｘ１）を動的色フィルタ（Ｏｆ）により色順次光束（Ｏｘ２）に変換し前記色順次光束（Ｏｘ２）を利用して画像を投影表示するプロジェクタにおいて前記放電ランプ（Ｌｄ）を始動し点灯するための放電ランプ点灯装置（Ｅｘ）であって、前記放電ランプ点灯装置は、前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、ランプ電圧（ＶＬ）を検出しランプ電圧検出信号（Ｓｖ）を生成するためのランプ電圧検出手段（Ｖｘ）と、ランプ電流（ＩＬ）を検出しランプ電流検出信号（Ｓｉ）を生成するためのランプ電流検出手段（Ｉｘ）と、前記ランプ電流検出信号（Ｓｉ）を変換するためのランプ電流検出信号変換回路（Ａｉ）と、前記ランプ電流検出信号変換回路（Ａｉ）からのランプ電流相関信号（Ｓｊ）と前記放電ランプ（Ｌｄ）に流す電流の大きさを示すランプ電流目標信号（Ｓｔ）との差異が小さくなるように、前記給電回路（Ｕｘ）をフィードバック制御する給電能力制御回路（Ｕｄ）と、前記ランプ電圧検出信号（Ｓｖ）に依存して前記放電ランプ（Ｌｄ）に投入されている負荷電力値ＰＬが予め定めた目標電力値ＰＴになるように前記ランプ電流目標信号（Ｓｔ）を更新する電力制御回路（Ｕｐ）と、複数ビットの２値の変調信号（Ｍ０，Ｍ１，…）を生成する変調信号生成回路（Ｕｎ）を有し、前記ランプ電流検出信号変換回路（Ａｉ）は、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ素子（Ｚ０，Ｚ１，…）を含み、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽の組み合せによってゲインが可変であり、前記変調信号生成回路（Ｕｎ）は、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットを保持するための変調信号レジスタ（Ｆ０，Ｆ１，…）と、前記変調信号レジスタ（Ｆ０，Ｆ１，…）に設定する原変調信号（Ｋ０，Ｋ１，…）を生成する原変調信号生成回路（Ｕｋ）を有し、前記原変調信号生成回路（Ｕｋ）は、前記原変調信号（Ｋ０，Ｋ１，…）として発現するためのビット値の組である原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）を前記動的色フィルタ（Ｏｆ）の各色に対応して記憶する変調ビット集合記憶部（Ｕｋｍ）を有し、前記変調信号生成回路（Ｕｎ）は、変調状態を切換えるタイミングを規定するために前記動的色フィルタ（Ｏｆ）の動作に基づいて生成され入力される変調切換タイミング信号（Ｓｏ）に同期して前記原変調信号（Ｋ０，Ｋ１，…）を前記変調信号レジスタ（Ｆ０，Ｆ１，…）に設定し、前記原変調信号生成回路（Ｕｋ）は、前記変調切換タイミング信号（Ｓｏ）の受信カウント数をカウントする変調切換カウント部（Ｕｋｃ）を有しており、前記変調切換タイミング信号（Ｓｏ）を受けて、次回に前記変調切換タイミング信号（Ｓｏ）が入力されたときに前記変調信号レジスタ（Ｆ０，Ｆ１，…）に設定するための値となるように、前記変調ビット集合記憶部（Ｕｋｍ）の前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）から、前記変調切換カウント部（Ｕｋｃ）のカウント値に応じたビット集合を選択して前記原変調信号（Ｋ０，Ｋ１，…）を更新するとともに、前記変調切換カウント部（Ｕｋｃ）のカウント値を更新することを特徴とするものである。ここで、原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…）や原変調ビット集合（Ｊ０Ｂ・Ｊ１Ｂ・…）は、それぞれ、原変調ビット（Ｊ０Ａ，Ｊ１Ａ，…）からなる集合、原変調ビット（Ｊ０Ｂ，Ｊ１Ｂ，…）からなる集合を表す。

本発明の請求項２の放電ランプ点灯装置は、請求項１の発明において、色順次周期における位相を特定するために動的色フィルタ（Ｏｆ）の動作に基づいて、前記変調切換タイミング信号（Ｓｏ）には変調が施されて入力され、前記変調信号生成回路（Ｕｎ）は、前記変調切換タイミング信号（Ｓｏ）に変調が施されているか否かを識別する初期化情報復調回路（Ｕｏｄ）を有し、前記初期化情報復調回路（Ｕｏｄ）が、前記変調切換タイミング信号（Ｓｏ）に変調が施されていることを識別したときは、前記変調切換カウント部（Ｕｋｃ）のカウント値を初期化する動作を設定することを特徴とするものである。

本発明の請求項３の放電ランプ点灯装置は、請求項１から２の発明において、前記原変調信号生成回路（Ｕｋ）は、動的色フィルタ（Ｏｆ）の色順次周期における特定の前記変調切換タイミング信号（Ｓｏ）から、次の前記変調切換タイミング信号（Ｓｏ）までの期間内において、電流目標更新許可信号（Ｓｅ）を生成し、前記電流目標更新許可信号（Ｓｅ）が非活性状態のときは、前記ランプ電流目標信号（Ｓｔ）を更新しないように構成されたことを特徴とするものである。

本発明の請求項４の放電ランプ点灯装置は、請求項１から３の発明において、前記放電ランプ（Ｌｄ）に印加する電圧を極性反転して前記放電ランプ（Ｌｄ）を交流駆動するためのインバータ（Ｕｉ）と、前記インバータ（Ｕｉ）の動作を制御するインバータ制御回路（Ｕｆ）をさらに有し、前記インバータ制御回路（Ｕｆ）は、動的色フィルタ（Ｏｆ）の色順次における特定の条件の前記変調切換タイミング信号（Ｓｏ）を受信したときに前記インバータ（Ｕｉ）に極性反転せしめるように構成されたことを特徴とするものである。

本発明の請求項５の放電ランプ点灯装置は、請求項４の発明において、前記インバータ制御回路（Ｕｆ）は、前記インバータ（Ｕｉ）の極性状態に対応するビット信号であるインバータ極性信号（Ｓｆｓ）を保持するインバータ極性レジスタ（Ｕｆｓ）と、前記インバータ極性レジスタ（Ｕｆｓ）に設定する原インバータ極性信号（Ｓｆｒ）を生成する原インバータ極性信号生成回路（Ｕｆｒ）を有し、変調切換タイミング信号（Ｓｏ）に同期して前記原インバータ極性信号（Ｓｆｒ）を前記インバータ極性レジスタ（Ｕｆｓ）に設定し、前記原インバータ極性信号生成回路（Ｕｆｒ）は、前記変調切換タイミング信号（Ｓｏ）を受けて、前記原インバータ極性信号（Ｓｆｒ）を、次回に前記変調切換タイミング信号（Ｓｏ）が入力されたときに前記インバータ極性レジスタ（Ｕｆｓ）に設定するための値となるように、更新することを特徴とするものである。

本発明の請求項６のプロジェクタは、放電ランプにより発生された光束（Ｏｘ１）を動的色フィルタ（Ｏｆ）により色順次光束（Ｏｘ２）に変換し前記色順次光束（Ｏｘ２）を利用して画像を投影表示するプロジェクタであって、前記放電ランプ（Ｌｄ）を始動し点灯するための放電ランプ点灯装置が請求項１から５に記載の放電ランプ点灯装置（Ｅｘ）であることを特徴とするものである。

請求項１の発明によれば、前記ランプ電流検出信号変換回路（Ａｉ）は、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ素子（Ｚ０，Ｚ１，…）を含み、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽の組み合せによってゲインが可変であるように構成したことにより、放電ランプの明るさの高速変調が可能であり、また、前記変調切換タイミング信号（Ｓｏ）を受けて、前記変調ビット集合記憶部（Ｕｋｍ）の前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）から、前記変調切換カウント部（Ｕｋｃ）のカウント値に応じたビット集合を選択して前記原変調信号（Ｋ０，Ｋ１，…）を更新するように構成したことにより、少ない部品点数で、しかも高速な素子を使用せずとも、変調切換タイミング信号（Ｓｏ）に対する動作の遅れやジッタを生ずることなく、動的色フィルタを用いた色順次光束への変換動作に同期させた変調を行うことができ、しかも電気的制御による変調のパターンの切換えが可能となる。すなわち、結果として、動的色フィルタを用いた色順次光束への変換動作に同期させて、放電ランプの明るさの高速変調を行うことが可能であり、かつ電気的制御による変調のパターンの切換えが可能である放電ランプ点灯装置およびプロジェクタを提供することができる。

請求項２の発明によれば、前記変調切換タイミング信号（Ｓｏ）に変調が施されているか否かを識別する初期化情報復調回路（Ｕｏｄ）を有するように構成したことにより、変調周期初期化信号を別に設けることなく、色順次光束の発現の周期と変調パターンの周期とを整合させることを達成した放電ランプ点灯装置を提供することができる。

請求項３の発明によれば、電流目標更新許可信号（Ｓｅ）を生成し、前記電流目標更新許可信号（Ｓｅ）が非活性状態のときは、前記ランプ電流目標信号（Ｓｔ）を更新しないように構成したことにより、ランプ電流の変調に起因して生じる可能性のある、ランプ電力制御の不安定性の増加を回避することを達成した放電ランプ点灯装置を提供することができる。

請求項４の発明によれば、動的色フィルタ（Ｏｆ）の色順次における特定の条件の前記変調切換タイミング信号（Ｓｏ）を受信したときに前記インバータ（Ｕｉ）に極性反転せしめるように構成したことにより、放電ランプにとって望ましい極性反転の周波数を維持しながら、極性反転時の発光の瞬断やオーバーシュートなどが生じて表示画像に悪影響を及ぼす問題を回避することを達成した放電ランプ点灯装置を提供することができる。

請求項５の発明によれば、前記原インバータ極性信号生成回路（Ｕｆｒ）は、前記変調切換タイミング信号（Ｓｏ）を受けて、前記原インバータ極性信号（Ｓｆｒ）を、次回に前記変調切換タイミング信号（Ｓｏ）が入力されたときに前記インバータ極性レジスタ（Ｕｆｓ）に設定するための値となるように、更新するように構成したことにより、極性反転の仕方の柔軟な設定を達成した放電ランプ点灯装置を提供することができる。

請求項６の発明によれば、前記放電ランプ（Ｌｄ）を始動し点灯するための放電ランプ点灯装置が請求項１から５に記載の放電ランプ点灯装置（Ｅｘ）であるように構成したことにより、動的色フィルタを用いた色順次光束への変換動作に同期させて、放電ランプの明るさの高速変調を行うことが可能であり、かつ電気的制御による変調のパターンの切換えが可能であることが達成され、色再現性能の向上、もしくは所望の色再現性能への改善ことを達成したプロジェクタを提供することができる。

先ず、本発明の放電ランプ点灯装置を簡略化して示すブロック図である図１および図２を用いて、本発明を実施するための形態について説明する。
図１において、放電ランプ（Ｌｄ）には、その放電始動のためのスタータ（Ｕｓ）が接続してある。この図の場合は、前記放電ランプ（Ｌｄ）の封体の外部に設けた補助電極（Ｅｔ）に高電圧を印加する、いわゆる外部トリガ方式の場合を示すが、トリガ方式は、本発明の本質には無関係である。給電回路（Ｕｘ）は、前記放電ランプ（Ｌｄ）の主放電のための電極（Ｅ１，Ｅ２）を介して前記放電ランプ（Ｌｄ）に給電するように接続する。

前記給電回路（Ｕｘ）の出力電流、すなわちランプ電流（ＩＬ）はランプ電流検出手段（Ｉｘ）により検出され、ランプ電流検出信号（Ｓｉ）が生成されてランプ電流検出信号変換回路（Ａｉ）に入力され、ランプ電流相関信号（Ｓｊ）に変換されて出力される。前記ランプ電流検出信号変換回路（Ａｉ）は、（例えば図１０に記載のもののように）その内部に複数個のスイッチ素子（Ｚ０，Ｚ１，…）を含み、それぞれのオン状態とオフ状態の組み合せによって前記ランプ電流検出信号変換回路（Ａｉ）のゲイン、すなわち前記ランプ電流検出信号変換回路（Ａｉ）の入力信号である前記ランプ電流検出信号（Ｓｉ）の大きさに対する出力信号である前記ランプ電流相関信号（Ｓｊ）の大きさの比が可変であるように構成されている。ここで、前記スイッチ素子（Ｚ０，Ｚ１，…）のそれぞれに対応して、２値の変調信号（Ｍ０，Ｍ１，…）が変調信号生成回路（Ｕｎ）により生成され、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽（または偽と真）に対応して、前記スイッチ素子（Ｚ０，Ｚ１，…）のそれぞれのオン状態とオフ状態が制御される。すなわち、前記ランプ電流検出信号変換回路（Ａｉ）のゲインは、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽の組み合わせにより可変である。

したがって、前記ランプ電流検出信号変換回路（Ａｉ）は、入力である前記ランプ電流検出信号（Ｓｉ）に対し、前記変調信号（Ｍ０，Ｍ１，…）の状態で決まるゲインを付与した前記ランプ電流相関信号（Ｓｊ）を出力する。このとき、前記変調信号（Ｍ０，Ｍ１，…）の各ビットの真と偽との変化により生じるゲインの変化量、すなわち各ビットの重みは、前記変調信号（Ｍ０，Ｍ１，…）の各ビットごとに異なり、各ビットの重みを適当に選択して構成することにより、少ない前記変調信号（Ｍ０，Ｍ１，…）の数、すなわちビット数で、多くの階調のゲインを設定することができる。例えば、前記変調信号が３ビットであれば、ゲインの階調は８階調となる。なお、前記ランプ電流検出信号変換回路（Ａｉ）は、普通は増幅器として構成されるが、減衰器であってもよい。

給電能力制御回路（Ｕｄ）には、前記ランプ電流相関信号（Ｓｊ）と、この信号の制御目標値であるランプ電流目標信号（Ｓｔ）とが入力され、前記給電能力制御回路（Ｕｄ）は、これら２つの信号を比較する。そして、もし前記前記ランプ電流相関信号（Ｓｊ）が前記ランプ電流目標信号（Ｓｔ）より小さい場合は、前記ランプ電流（ＩＬ）が増加するように、逆に前記前記ランプ電流相関信号（Ｓｊ）が前記ランプ電流目標信号（Ｓｔ）より大きい場合は、前記ランプ電流（ＩＬ）が減少するように、前記給電回路（Ｕｘ）へのゲート駆動信号（Ｓｇ）の出力をフィードバック制御することにより、前記ランプ電流相関信号（Ｓｊ）と前記ランプ電流目標信号（Ｓｔ）とが一致するように制御する。

一方、給電回路（Ｕｘ）の出力電圧、すなわちランプ電圧（ＶＬ）はランプ電圧検出手段（Ｖｘ）により検出され、ランプ電圧検出信号（Ｓｖ）が生成されて電力制御回路（Ｕｐ）に入力される。
前記電力制御回路（Ｕｐ）は、前記ランプ電圧検出信号（Ｓｖ）を用いて、前記放電ランプ（Ｌｄ）に投入されている負荷電力値ＰＬが予め定めた目標電力値ＰＴになるように前記ランプ電流目標信号（Ｓｔ）を更新する機能を有する。

本発明の放電ランプ点灯装置がこのように構成されていることにより、前記変調信号生成回路（Ｕｎ）は、前記変調信号（Ｍ０，Ｍ１，…）を所望の組み合せを生成することにより、前記ランプ電流検出信号変換回路（Ａｉ）のゲインを直接に変調することができ、この結果は、前記給電能力制御回路（Ｕｄ）のはたらきにより、直ちに前記給電回路（Ｕｘ）をフィードバック制御して前記ランプ電流（ＩＬ）を変調するため、光源の明るさの高速な変調を実現することができる。

図２は、前記変調信号生成回路（Ｕｎ）の構成を示す図である。
変調状態を切換えるタイミングを規定するために前記動的色フィルタ（Ｏｆ）の動作に基づいて、変調切換タイミング信号（Ｓｏ）が、例えばプロジェクタの画像処理部で生成され入力される。
原変調信号生成回路（Ｕｋ）のなかの変調切換カウント部（Ｕｋｃ）は、前記変調切換タイミング信号（Ｓｏ）を受信する度に保持値をインクリメント、すなわち前記変調切換タイミング信号（Ｓｏ）をカウントする。また、変調周期初期化信号（Ｓｏｐ）が、前記変調切換タイミング信号（Ｓｏ）と同様に生成され入力され、前記変調切換カウント部（Ｕｋｃ）は、この信号受信することにより保持値をクリア、すなわち初期化する。

このとき、前記動的色フィルタ（Ｏｆ）の色順次の１周期内の前記変調切換タイミング信号（Ｓｏ）の数と、前記変調切換カウント部（Ｕｋｃ）の進数を合わせておく。例えば、前記動的色フィルタ（Ｏｆ）の色順次の１周期内の前記変調切換タイミング信号（Ｓｏ）の数が４、すなわち、色順次周期が４色である場合は、前記変調切換カウント部（Ｕｋｃ）は４進カウンタとして構成する。

変調ビット集合記憶部（Ｕｋｍ）には、前記変調切換カウント部（Ｕｋｃ）のカウント値のそれぞれ、すなわち、前記動的色フィルタ（Ｏｆ）が発現している各色に対応して、原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）が記憶されている。例えば、前記変調切換カウント部（Ｕｋｃ）のカウントの、ある値に対しては原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…）が、次の値に対しては原変調ビット集合（Ｊ０Ｂ・Ｊ１Ｂ・…）が、…、というように、色毎に、それぞれ必要なビット数を有するビット集合からなるデータが記憶されている。通常は、それぞれの前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）は、それぞれ例えば１バイトのデータとして記憶される。

そして、前記変調切換カウント部（Ｕｋｃ）のカウント値に応じて、前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…）、あるいは前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…）、…、が選択され、原変調信号（Ｋ０，Ｋ１，…）として前記原変調信号生成回路（Ｕｋ）から出力し、変調信号レジスタ（Ｆ０，Ｆ１，…）に入力される。なお、図２においては、前記変調切換カウント部（Ｕｋｃ）のカウント値に応じて前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）から対応するビット集合を選択する機能を、前記変調切換カウント部（Ｕｋｃ）のカウント値（Ｓｋｃ）をデコードして、選択信号（ＳｋｄＡ，ＳｋｄＢ，…）のうちの１本を活性化するデコーダ（Ｕｋｄ）によって表している。

Ｄフリップフロップにより構成される前記変調信号レジスタ（Ｆ０，Ｆ１，…）のそれぞれには、前記変調切換タイミング信号（Ｓｏ）がデータ設定クロックパルスとして入力されている。このため、前記変調信号生成回路（Ｕｎ）は、前記変調切換タイミング信号（Ｓｏ）を受信する直前までに入力されていた前記原変調信号（Ｋ０，Ｋ１，…）のそれぞれのビット値を、前記変調切換タイミング信号（Ｓｏ）を受信したときに保持して、直ちに前記変調信号（Ｍ０，Ｍ１，…）として出力するように動作する。したがって、前記原変調信号生成回路（Ｕｋ）が前記変調切換タイミング信号（Ｓｏ）を受信し、前記変調切換カウント部（Ｕｋｃ）のカウント値をインクリメントした結果に基づいて前記変調ビット集合記憶部（Ｕｋｍ）から選択して出力した前記原変調信号（Ｋ０，Ｋ１，…）は、その次に前記変調切換タイミング信号（Ｓｏ）を受信したときに前記変調信号（Ｍ０，Ｍ１，…）として前記変調信号生成回路（Ｕｎ）から出力されることになる。

通常、前記動的色フィルタ（Ｏｆ）が発現する色の切換わりまでの時間、すなわち前記変調切換タイミング信号（Ｓｏ）の時間間隔は１ミリ秒の程度であるから、前記原変調信号生成回路（Ｕｋ）が前記変調切換タイミング信号（Ｓｏ）を受信してから１ミリ秒以内に前記原変調信号（Ｋ０，Ｋ１，…）の出力を完了すればよいことがわかる。したがって、前記原変調信号生成回路（Ｕｋ）を構成するに際しては、高速な動作を行う素子は必要ではなく、また、前記変調切換タイミング信号（Ｓｏ）を受信してから前記原変調信号（Ｋ０，Ｋ１，…）の出力を完了までの時間のバラツキ、すなわちジッタがあっても構わない。これに対し、前記変調信号（Ｍ０，Ｍ１，…）の更新は、前記変調信号レジスタ（Ｆ０，Ｆ１，…）によって、前記変調切換タイミング信号（Ｓｏ）に同期して全てのビットに対して一斉に行われるため、前記変調切換タイミング信号（Ｓｏ）の受信からの有意な遅れやジッタは生じない。

前記図１５の回路と比較して、回路構成が簡略化され、少ない部品点数で実現できることがわかる。さらに、同時に複数の色に対する変調信号データを出力する必要がないため、前記変調ビット集合記憶部（Ｕｋｍ）は、変調に必要な分解能に応じ必要とされるビット深さを満足する、ＲＡＭやＲＯＭなどのＩＣメモリをそのまま使用することができる。この場合、ＩＣメモリのアドレス入力には、前記変調切換カウント部（Ｕｋｃ）の前記カウント値（Ｓｋｃ）をそのまま入力すればよく、ＩＣメモリからの読み出しに関しては、前記デコーダ（Ｕｋｄ）を設ける必要は無い。また、変調波形、すなわち変調のパターンを複数保持し、切換えて使いたい場合は、変調のパターン番号をディジタル数値として、前記カウント値（Ｓｋｃ）の上位ビットに割り当てることにより、容易に実現することが可能である。

さらに、前記したように、前記原変調信号生成回路（Ｕｋ）は、高速な動作が必要ではなく、またジッタがあっても構わないため、マイクロプロセッサを用いて構成することができる。このような構成の場合は、さらに回路が簡略化される上に、変調のパターンとして、複数のものを保持し、切換えられることはもちろん、例えばＵＡＲＴ（非同期シリアル通信用の素子）を用いた通信機能などを使って、任意のパターンをプロジェクタの画像処理部からロードして実現させることも可能である。

このように、本発明によれば、放電ランプの明るさの高速変調が可能であり、また、少ない部品点数で、しかも高速な素子を使用せずとも、変調切換タイミング信号（Ｓｏ）に対する動作の遅れやジッタを生ずることなく、動的色フィルタを用いた色順次光束への変換動作に同期させた変調を行うことができ、しかも電気的制御による変調のパターンの切換えが可能となる。

先述の前記変調周期初期化信号（Ｓｏｐ）に関する説明の部分においては、この信号の生成元から伝送されて来る経路については、具体的に述べなかった。当然、前記変調切換タイミング信号（Ｓｏ）とは独立の経路を設けて伝送されるようにしてもよいが、前記変調切換タイミング信号（Ｓｏ）と同じ経路を使って前記変調周期初期化信号（Ｓｏｐ）を伝送することにより、信号線の本数を節約することができる。そのために、前記変調周期初期化信号（Ｓｏｐ）を活性化する場合は、例えばプロジェクタの画像処理部において前記変調切換タイミング信号（Ｓｏ）に変調を施して送るようにする。ただし、ここで言う前記変調切換タイミング信号（Ｓｏ）に施す「変調」と、本発明の主題である放電ランプの明るさに施す「変調」とは対象と形態が異なるため、混同無きよう注意されたい。

前記変調切換タイミング信号（Ｓｏ）に施す変調方法として、変調が施されているか否かが簡単に識別できる、すなわち簡単に復調して前記変調周期初期化信号（Ｓｏｐ）を再現できる方法であれば、任意の変調方法を採用することができる。例えば、前記変調切換タイミング信号（Ｓｏ）のパルス幅に短いものと長いものが送信されるとし、規定の時間幅よりも長いものが受信された場合は、単に前記変調切換タイミング信号（Ｓｏ）が受信されたとして処理し、逆に短いものが受信された場合は、変調が施されているものとして識別し、前記変調切換タイミング信号（Ｓｏ）とともに前記変調周期初期化信号（Ｓｏｐ）をも受信されたとして処理するように復調することができる。

図３のａは、このような初期化情報復調回路（Ｕｏｄ）の構成を簡略化して示す図である。前記変調切換タイミング信号（Ｓｏ）は、モノステーブルマルチバイブレータ（Ａ１１）に入力され、前記モノステーブルマルチバイブレータ（Ａ１１）は、入力信号の立ち上がりを受けて一定の時間幅（τ１１）のパルス信号（Ｓｏａ）を出力する。前記変調切換タイミング信号（Ｓｏ）および前記パルス信号（Ｓｏａ）は、論理ゲート（Ａ１２）に入力され、この論理ゲート（Ａ１２）は、前記変調切換タイミング信号（Ｓｏ）がローレベルかつ前記パルス信号（Ｓｏａ）がハイレベルのときにローレベルの前記変調周期初期化信号（Ｓｏｐ）を生成する。

図３のｂ，ｃ，ｄは、前記初期化情報復調回路（Ｕｏｄ）の動作を簡略化して示すタイミング図で、ｂは前記変調切換タイミング信号（Ｓｏ）、ｃは前記パルス信号（Ｓｏａ）、ｄは前記変調周期初期化信号（Ｓｏｐ）を表す。時点（ｔ１１）では、パルス幅の長い前記変調切換タイミング信号（Ｓｏ）を受信しているが、このパルスの終了の時点では、同じく前記時点（ｔ１１）で発生した前記パルス信号（Ｓｏａ）が既にローレベルに戻ってしまっているため、前記変調周期初期化信号（Ｓｏｐ）はハイレベルのままである。一方、時点（ｔ１２）では、パルス幅の短い前記変調切換タイミング信号（Ｓｏ）を受信しているが、このパルスの終了の時点（ｔ１３）では、同じく前記時点（ｔ１２）で発生した前記パルス信号（Ｓｏａ）はまだハイレベルに留まっているため、前記パルス信号（Ｓｏａ）の、前記時点（ｔ１３）からの前記時間幅（τ１１）の残りの時間に等しいローレベルの時間幅を有する前記変調周期初期化信号（Ｓｏｐ）が生成される。

あるいは、前記変調切換タイミング信号（Ｓｏ）に施す変調方法として、例えば、前記変調切換タイミング信号（Ｓｏ）のパルスが単発であるものと複数パルスのバーストであるものが送信されるとし、規定の時間幅内に１個のパルスが受信された場合は、単に前記変調切換タイミング信号（Ｓｏ）が受信されたとして処理し、逆に複数のパルスが受信された場合は、変調が施されているものとして識別し、前記変調切換タイミング信号（Ｓｏ）とともに前記変調周期初期化信号（Ｓｏｐ）をも受信されたとして処理するように復調することができる。

図４のａは、このような初期化情報復調回路（Ｕｏｄ’）の構成を簡略化して示す図である。
前記変調切換タイミング信号（Ｓｏ）は、モノステーブルマルチバイブレータ（Ａ２１）に入力され、前記モノステーブルマルチバイブレータ（Ａ２１）は、入力信号の立ち上がりを受けて一定の時間幅（τ２１）のパルス信号（Ｓｏ’）を出力する。前記変調切換タイミング信号（Ｓｏ）および前記パルス信号（Ｓｏ’）は、論理積ゲート（Ａ２３）に入力され、この論理積ゲート（Ａ２３）は、前記パルス信号（Ｓｏ’）がハイレベルのときに前記変調切換タイミング信号（Ｓｏ）の立ち上がりを通過させてモノステーブルマルチバイブレータ（Ａ２２）に入力し、前記モノステーブルマルチバイブレータ（Ａ２２）は、入力信号の立ち上がりを受けて一定の時間幅（τ２２）のローレベルの前記変調周期初期化信号（Ｓｏｐ）を生成する。

図４のｂ，ｃ，ｄは、前記初期化情報復調回路（Ｕｏｄ’）の動作を簡略化して示すタイミング図で、ｂは前記変調切換タイミング信号（Ｓｏ）、ｃは前記パルス信号（Ｓｏ’）、ｄは前記変調周期初期化信号（Ｓｏｐ）を表す。時点（ｔ２１）では、単発の前記変調切換タイミング信号（Ｓｏ）を受信しているが、同じく前記時点（ｔ２１）で発生した前記パルス信号（Ｓｏ’）がローレベルに戻る前に、後続の前記変調切換タイミング信号（Ｓｏ）を受信しなかったため、前記変調周期初期化信号（Ｓｏｐ）はハイレベルのままである。一方、時点（ｔ２２）では、複数パルスからなる前記変調切換タイミング信号（Ｓｏ）の先頭部を受信しているが、２番目のパルスを受信した時点（ｔ２３）では、同じく前記時点（ｔ２２）で発生した前記パルス信号（Ｓｏ’）はまだハイレベルに留まっているため、前記論理ゲート（Ａ２３）によって前記モノステーブルマルチバイブレータ（Ａ２２）が活性化され、ローレベルの時間幅（τ２２）を有する前記変調周期初期化信号（Ｓｏｐ）が生成される。放電ランプ点灯装置の他の回路部においては、前記変調切換タイミング信号（Ｓｏ）の代わりとして、前記パルス信号（Ｓｏ’）を使用すればよい。

なお、前記したように前記原変調信号生成回路（Ｕｋ）をマイクロプロセッサを用いて構成する場合は、ここで述べた初期化情報復調回路（Ｕｏｄ）についても同じマイクロプロセッサに構成することが好適である。このような本発明の構成により、変調周期初期化信号を別に設けることなく、色順次光束の発現の周期と変調パターンの周期とを整合させることが可能になる。

ランプの温度変化に伴うランプ電圧変化や、ランプ寿命の消耗にかかわる長期間的視野でのランプ電圧変化は別として、ＨＩＤランプには、定常点灯時の短期間的視野では、ランプ電流が変化してもそのランプ電圧はあまり変化しない、という独特の特徴がある。すなわち、近似的にはツェナダイオードのように、流す電流とは無関係に、ランプ電圧を一定と見なすことができる（ツェナダイオード近似）。したがって、本発明の放電ランプ点灯装置によって点灯が行われている放電ランプの電流は、変調によって常に変化しているが、予め定めた目標電力値を実現できる前記ランプ電流目標信号（Ｓｔ）を決定するために行う前記ランプ電圧検出信号（Ｓｖ）の取得タイミングは、ランプ電流の変調状態に無頓着でよいことになる。

しかしながら、前記のツェナダイオード近似は、あくまでも近似であり、厳密には、ランプ電流の変調を行うと、ランプ電圧も少々変化するため、変調状態に無頓着に前記ランプ電圧検出信号（Ｓｖ）の取得を行った場合は、取得された前記ランプ電圧検出信号（Ｓｖ）の値には、ランプ電流の変調に起因した、様々な値のランプ電圧の擾乱が重畳されていることになる。このため、決定された前記ランプ電流目標信号（Ｓｔ）にはバラツキが含まれてしまい、ランプ電力制御の不安定性が多少増す傾向がある。この不安定性を改善するためには、ランプ電流の変調が特定の状態の期間、すなわち前記変調信号生成回路（Ｕｎ）が生成している前記変調信号（Ｍ０，Ｍ１，…）が同じ値である期間に限定して、前記ランプ電圧検出信号（Ｓｖ）の取得を行うようにすることが効果的である。

具体的には、前記原変調信号生成回路（Ｕｋ）は、前記変調切換カウント部（Ｕｋｃ）のカウント値が特定の値である期間のみ活性化される電流目標更新許可信号（Ｓｅ）を生成し、電力制御回路（Ｕｐ）は、前記電流目標更新許可信号（Ｓｅ）が非活性状態のときは、前記ランプ電流目標信号（Ｓｔ）を更新しないように構成する。なお、前記電流目標更新許可信号（Ｓｅ）の生成方法に関しては、前記選択信号（ＳｋｄＡ，ＳｋｄＢ，…）のうちの適当なものを選んで流用することにより、簡単に実現することができる。図２においては、前記選択信号（ＳｋｄＡ）を前記電流目標更新許可信号（Ｓｅ）として利用するものを描いてある。このような本発明の構成により、ランプ電流の変調に起因して生じる可能性のある、ランプ電力制御の不安定性の増加を回避することができる。

本発明は、直流駆動方式および交流駆動方式の放電ランプ点灯装置の両方に対して適用できるが、前記したように、交流駆動方式の放電ランプ点灯装置の場合は、極性反転時の発光の瞬断やオーバーシュートなどが生じて表示画像に悪影響を及ぼす可能性があるため、動的色フィルタ（Ｏｆ）における発現色の切換わり目のタイミングで極性反転を行うことが望ましい。ただし、極性反転時の発光の瞬断やオーバーシュートなどの現象は、インバータ（Ｕｉ）の後段に存在するインダクタンス成分の大きさに依存して発生するため、このインダクタンス成分を小さくするなどにより、極性反転時の発光の瞬断やオーバーシュートなどを小さく抑えることができれば、色の切り変わり目での極性反転に限定する必要は無い。

動的色フィルタ（Ｏｆ）における発現色の切換わり目のタイミングで極性反転を行う場合でも、色の切換わり目の全てのタイミングにおいて極性反転を行うこともできるが、色の切換わり目の発生する周波数、すなわち前記変調切換タイミング信号（Ｓｏ）の周波数が、放電ランプにとって望ましい極性反転の周波数よりも高過ぎる場合には、例えばランプの寿命が短くなるなどの問題が生ずる可能性がある。このような場合は、動的色フィルタ（Ｏｆ）の色順次における特定の条件の前記変調切換タイミング信号（Ｓｏ）を受信したときに前記インバータ（Ｕｉ）に極性反転せしめるようにすることによって極性反転周波数を減じ、この問題を回避することができる。

図５は、インバータ制御回路（Ｕｆ）の構成を簡略化して示す図である。
インバータ制御回路（Ｕｆ）は、前記インバータ（Ｕｉ）の極性状態に対応するビット信号であるインバータ極性信号（Ｓｆｓ）を保持する、Ｄフリップフロップを用いて構成されたインバータ極性レジスタ（Ｕｆｓ）を有している。なお、前記インバータ極性信号（Ｓｆｓ）がハイレベルのときは、インバータは一方の極性、ローレベルのときは他方の極性となるように前記インバータ（Ｕｉ）が構成される。前記インバータ極性レジスタ（Ｕｆｓ）には、原インバータ極性信号生成回路（Ｕｆｒ）で生成された原インバータ極性信号（Ｓｆｒ）が入力される。

前記原インバータ極性信号生成回路（Ｕｆｒ）には、前記変調切換タイミング信号（Ｓｏ）が、また必要に応じて前記変調周期初期化信号（Ｓｏｐ）が入力されており、例えば、前記変調切換カウント部（Ｕｋｃ）と同様の構成を内部に有し、これのカウント値によって、前記動的色フィルタ（Ｏｆ）がその時点で発現している色情報を追跡することができる。そして、この色情報に基づいて、極性を維持すべきであるか、極性を反転すべきであるかを決定し、新しい前記原インバータ極性信号（Ｓｆｒ）を決定し出力する。

前記インバータ極性レジスタ（Ｕｆｓ）には、前記変調切換タイミング信号（Ｓｏ）と概ね等価な極性反転タイミング信号（Ｓｏ２）がデータ設定クロックパルスとして入力されている。このため、前記インバータ制御回路（Ｕｆ）は、前記変調切換タイミング信号（Ｓｏ）を受信する直前までに入力されていた前記原インバータ極性信号（Ｓｆｒ）の値を、前記変調切換タイミング信号（Ｓｏ）を受信したときに保持して、直ちに前記インバータ極性信号（Ｓｆｓ）として出力するように動作する。したがって、前記原インバータ極性信号生成回路（Ｕｆｒ）が前記変調切換タイミング信号（Ｓｏ）を受信して決定した前記原インバータ極性信号（Ｓｆｒ）は、その次に前記変調切換タイミング信号（Ｓｏ）を受信したときに前記インバータ極性信号（Ｓｆｓ）として前記インバータ制御回路（Ｕｆ）において設定されることになる。

ところで、前記原インバータ極性信号（Ｓｆｒ）の生成に関しては、前記した原変調信号（Ｋ０，Ｋ１，…）の生成と同時に行うことが回路構成の簡略化の観点から有利である。そのため、前記図２には、前記原インバータ極性信号（Ｓｆｒ）を生成する仕組みを追加して記載してあり、したがって、この図の原変調信号生成回路（Ｕｋ）は、前記原インバータ極性信号生成回路（Ｕｆｒ）を兼ねている。ここでは、前記変調ビット集合記憶部（Ｕｋｍ）に、前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）に加えて、前記原インバータ極性信号（Ｓｆｒ）として使用する原インバータ極性ビット（ＪｉＡ，ＪｉＢ，…）をも記憶させている。そして、前記変調ビット集合記憶部（Ｕｋｍ）からは、Ｊ０Ａ・Ｊ１Ａ・…・ＪｉＡあるいはＪ０Ｂ・Ｊ１Ｂ・…・ＪｉＢなどの形式で原変調ビット集合が読み出され、前記原インバータ極性ビット（ＪｉＡ，ＪｉＢ，…）のみが分離されて前記原インバータ極性信号（Ｓｆｒ）として出力される。

例えば前記変調ビット集合記憶部（Ｕｋｍ）のビット長が８ビットであるとして、原変調信号（Ｋ０，Ｋ１，…）のビット深さが６ビットである場合を考えると、前記した前記原インバータ極性ビット（ＪｉＡ，ＪｉＢ，…）の追加記憶は、元々余っていた２ビット分の記憶域に追加するだけであるから、これによる記憶容量の増加や、読み出しのための回路構造やシーケンスの複雑化などの不都合が生ずること無しに、前記原変調信号生成回路（Ｕｋ）に前記原インバータ極性信号生成回路（Ｕｆｒ）の機能を追加できる。当然ながら、原変調信号生成回路（Ｕｋ）と、前記原インバータ極性信号生成回路（Ｕｆｒ）と複合せずに別に構成しても構わない。

なお、例えば、前記原インバータ極性ビット（ＪｉＡ，ＪｉＢ，…）の真・偽を、それぞれ前記原インバータ極性信号（Ｓｆｒ）のハイレベル・ローレベルに対応させてもよいが、例えば、前記原インバータ極性ビット（ＪｉＡ，ＪｉＢ，…）の真・偽を、それぞれ前記原インバータ極性信号（Ｓｆｒ）を反転させる・反転させないに対応させてもよい。後者の場合は、前記インバータ極性信号（Ｓｆｓ）、または前回の前記変調切換タイミング信号（Ｓｏ）の受信の際に生成した前記原インバータ極性信号（Ｓｆｒ）と、読み出された前記原インバータ極性ビットとの排他的論理和演算により、新しい前記原インバータ極性信号（Ｓｆｒ）を生成すればよい。

ところで、前記極性反転タイミング信号（Ｓｏ２）は、前記変調切換タイミング信号（Ｓｏ）と、タイミング信号補完回路（Ｕｆｍ）で生成された極性反転タイミング信補完信号（Ｓｏ１）とを論理和ゲート（Ａ３１）にて合成して生成している。これは、もし、プロジェクタの画像処理部から送信されて来るはずの前記変調切換タイミング信号（Ｓｏ）が途絶えた場合には、交流点灯用のランプを直流点灯することになって破損してしまうため、前記タイミング信号補完回路（Ｕｆｍ）は、適正な時間間隔を有するパルス信号としての前記変調切換タイミング信号（Ｓｏ）が入力されているかどうかを常時監視し、もし入力されていない場合は、代用の信号としての極性反転タイミング信補完信号（Ｓｏ１）を出力することによって、ランプが直流点灯されることを回避するために設けたものである。なお、前記論理和ゲート（Ａ３１）は、前記変調切換タイミング信号（Ｓｏ）と前記極性反転タイミング信補完信号（Ｓｏ１）との何れかを選択するデータセレクタとしてもよい。

当然ながら、前記変調切換タイミング信号（Ｓｏ）が正常に入力されている限り、インバータ極性信号（Ｓｆｓ）の更新は、前記インバータ極性レジスタ（Ｕｆｓ）によって、前記変調切換タイミング信号（Ｓｏ）に同期して行われるため、前記変調切換タイミング信号（Ｓｏ）の受信からの有意な遅れやジッタは生じない。したがって、前記原変調信号生成回路（Ｕｋ）に関して述べたことと同様に、前記原インバータ極性信号生成回路（Ｕｆｒ）や前記タイミング信号補完回路（Ｕｆｍ）についても高速な動作が必要ではないため、マイクロプロセッサを用いて構成することができる。

このような本発明の構成により、前記インバータ極性信号（Ｓｆｓ）の生成に関しては、前記原インバータ極性信号生成回路（Ｕｆｒ）が前記変調切換タイミング信号（Ｓｏ）を受信して前記原インバータ極性信号（Ｓｆｒ）を生成するまでに十分な時間を利用できるため、例えば、前記した前記原変調信号生成回路（Ｕｋ）に変調のパターンを複数保持し、切換えて使う場合に、極性反転を行う色の切換わり目の条件、すなわち極性反転のパターンについても最適なものに切換えるなど、極性反転の仕方の柔軟な設定が可能となる。さらに、例えば、放電ランプの電極の消耗や成長を制御するためなどに、例えば、前記インバータ（Ｕｉ）の極性反転周期の長い期間を周期的に挿入する技術（例えばＥＰ１５９４１５６に記載の技術）なども容易に併用して実現できる。

図６は、本発明のプロジェクタの一つの形態を簡略化して示すブロック図である。
本発明の放電ランプ点灯装置（Ｅｘ）によって始動・点灯される放電ランプ（Ｌｄ）から発せられた光束（Ｏｘ１）は、必要に応じて設けられる、凹面鏡や集光レンズ等を含むコンデンサ光学系（Ｏｃ）を通過した光束（Ｏｘ１’）を経て、回転カラーホイールなどの動的色フィルタ（Ｏｆ）により色順次光束（Ｏｘ２）に変換される。前記色順次光束（Ｏｘ２）は、ＤＭＤ(TM)やＬＣＤ、ＬＣＯＳ（反射型の液晶表示パネル）などを用いた空間変調素子（Ｏｍ）によって色順次の画像光束（Ｏｘ３）に変調され、投影レンズ（Ｏｐ）によって、プロジェクタと一体の、あるいはプロジェクタの外部に設けられたスクリーン（Ｏｓ）に投影画像が形成される。

プロジェクタの画像処理部（Ｏｘ）は、ロータリエンコーダなどの動的色フィルタ（Ｏｆ）が発現している色情報に対応するセンサからの信号（Ｓｏｃ）に基づいて、前記変調切換タイミング信号（Ｓｏ）を生成し、放電ランプ点灯装置（Ｅｘ）に送信するように構成される。前記放電ランプ（Ｌｄ）は本発明の放電ランプ点灯装置（Ｅｘ）によって点灯されるため、動的色フィルタを用いた色順次光束への変換動作に同期させて、放電ランプの明るさの高速変調を行うことが可能であり、かつ電気的制御による変調のパターンの切換えが可能である。結果として、色再現性能の向上、もしくは所望の色再現性能への改善が可能となる。

次に、発明を実施するための形態について、より具体的な構成を示した図面を用いて説明する。
図７は、直流駆動方式による、本発明の放電ランプ点灯装置（Ｅｘ）の構成の、簡略化された一例を示すものである。

本発明の放電ランプ点灯装置（Ｅｘ）において、降圧チョッパ回路を基本とした給電回路（Ｕｘ）は、ＰＦＣ等のＤＣ電源（Ｍｘ）より電圧の供給を受けて動作し、放電ランプ（Ｌｄ）への給電量調整を行う。前記給電回路（Ｕｘ）においては、ＦＥＴ等のスイッチ素子（Ｑｘ）によってＤＣ電源（Ｍｘ）よりの電流をオン・オフし、チョークコイル（Ｌｘ）を介して平滑コンデンサ（Ｃｘ）に充電が行われ、この電圧が放電ランプ（Ｌｄ）に印加され、放電ランプ（Ｌｄ）に電流を流すことができるように構成されている。なお、前記スイッチ素子（Ｑｘ）がオン状態の期間は、スイッチ素子（Ｑｘ）を通じた電流により、直接的に平滑コンデンサ（Ｃｘ）への充電と負荷である放電ランプ（Ｌｄ）への電流供給が行われるとともに、チョークコイル（Ｌｘ）に磁束の形でエネルギーを蓄え、前記スイッチ素子（Ｑｘ）がオフ状態の期間は、チョークコイル（Ｌｘ）に磁束の形で蓄えられたエネルギーによって、フライホイールダイオード（Ｄｘ）を介して放電ランプ（Ｌｄ）への電流供給が行われる。

前記降圧チョッパ型の給電回路（Ｕｘ）においては、前記スイッチ素子（Ｑｘ）の動作周期に対する、前記スイッチ素子（Ｑｘ）がオン状態の期間の比、すなわちデューティサイクル比により、前記放電ランプへの給電量を調整することができる。ここでは、あるデューティサイクル比を有するゲート駆動信号（Ｓｇ）が給電制御回路（Ｆｘ）によって生成され、ゲート駆動回路（Ｇｘ）を介して、前記スイッチ素子（Ｑｘ）のゲート端子を制御することにより、前記したＤＣ電源（Ｍｘ）よりの電流のオン・オフが制御される。

スタータ（Ｕｓ’）においては、抵抗（Ｒｉ）を介して、ランプ電圧（ＶＬ）によってコンデンサ（Ｃｉ）が充電される。ゲート駆動回路（Ｇｉ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｉ）が導通することにより、前記コンデンサ（Ｃｉ）がトランス（Ｋｉ）の１次側巻線（Ｐｉ）を通じて放電し、２次側巻線（Ｈｉ）に高電圧パルスを発生する。スタータ（Ｕｓ’）の２次側巻線（Ｈｉ）に発生した高電圧は、給電回路（Ｕｘ）の出力電圧に重畳されて電極（Ｅ１，Ｅ２）間に印加され、放電ランプ（Ｌｄ）の放電を始動することができる。この図のトリガ方式は、前記図１のトリガ方式とは異なるが、トリガ方式は、本発明の本質には無関係である。

前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間を流れるランプ電流（ＩＬ）と、電極（Ｅ１，Ｅ２）間に発生するランプ電圧（ＶＬ）とは、ランプ電流検出手段（Ｉｘ）と、ランプ電圧検出手段（Ｖｘ）とによって、検出できるように構成される。なお、前記ランプ電流検出手段（Ｉｘ）については、シャント抵抗を用いて、また前記ランプ電圧検出手段（Ｖｘ）については、分圧抵抗を用いて簡単に実現することができる。前記ランプ電流検出手段（Ｉｘ）よりのランプ電流検出信号（Ｓｉ）、および前記ランプ電圧検出手段（Ｖｘ）よりのランプ電圧検出信号（Ｓｖ）は、前記給電制御回路（Ｆｘ）に入力される。

図８は、前記図７に記載の前記給電制御回路（Ｆｘ）の簡略化された構成を示すものである。
前記ランプ電圧検出信号（Ｓｖ）は、電力制御回路（Ｕｐ）のなかのＡＤ変換器（Ａｄｃ）に入力されて、適当な桁数を有するディジタルのランプ電圧データ（Ｓｘｖ）に変換され、マイクロプロセッサユニット（Ｍｐｕ）に入力される。ここで、マイクロプロセッサユニット（Ｍｐｕ）は、ＣＰＵやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタ、ディジタル信号の入出力のためのＩＯ制御器などを含む。

マイクロプロセッサユニット（Ｍｐｕ）は、前記ランプ電圧データ（Ｓｘｖ）を参照した計算や、その時点の系の状態に応じた条件判断に基づき、後述する給電能力制御回路（Ｕｄ）のための、チョッパ能力制御目標データ（Ｓｘｔ）を生成する。前記チョッパ能力制御目標データ（Ｓｘｔ）は、ＤＡ変換器（Ｄａｃ）によって、アナログのランプ電流目標信号（Ｓｔ）に変換され、給電能力制御回路（Ｕｄ）に入力される。さらに、許容されるランプ電流（ＩＬ）の上限値ＩＬｍａｘを規定するためのランプ電流上限信号（Ｓｋ）が、ランプ電流上限信号発生回路（Ｕｃ）により発生され、給電能力制御回路（Ｕｄ）に入力される。

前記給電能力制御回路（Ｕｄ）内においては、前記ランプ電流目標信号（Ｓｔ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ１）とダイオード（Ｄｄ１）を介して、さらに、前記ランプ電流上限信号（Ｓｋ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ２）とダイオード（Ｄｄ２）を介して、ともにプルアップ抵抗（Ｒｄ１）の一端に接続され、チョッパ駆動目標信号（Ｓｄ２）が生成される。なお、前記プルアップ抵抗（Ｒｄ１）の他端は適当な電圧を有する基準電圧源（Ｖｄ１）に接続される。したがって前記チョッパ駆動目標信号（Ｓｄ２）は、前記ランプ電流目標信号（Ｓｔ）に対応する信号（Ｓｄ３）または前記ランプ電流上限信号（Ｓｋ）に対応する信号（Ｓｄ４）のうちの、何れか大きくない方が選択された信号となる。

すなわち、前記電力制御回路（Ｕｐ）が、例えば、定格電力に対応する定数を前記ランプ電圧データ（Ｓｘｖ）で除算して、定格電力を達成するためのランプ電流（ＩＬ）の値を算出し、この値に対応するものとして生成するなど、何らかの方法で前記ランプ電流目標信号（Ｓｔ）を生成したとして、仮にこれが不適当であった場合でも、前記給電能力制御回路（Ｕｄ）内において、ハードウェア的に、ランプ電流（ＩＬ）が前記ランプ電流上限信号（Ｓｋ）を超えないように、前記チョッパ駆動目標信号（Ｓｄ２）が制限されることになる。

因みに、前記したＡＤ変換器（Ａｄｃ）やマイクロプロセッサユニット（Ｍｐｕ）を介した制御は、動作速度が遅い（もしくは速いものとすると高コストとなる）ため、例えばランプの放電状態が急変するなどの事態が生じた場合には、その動作遅れによって、前記したランプ電流目標信号（Ｓｔ）の不適当が発生し得るため、このような電流制限機能をハードウェア的に構成することは、ランプや給電装置の保護の観点からも有益なことである。

一方、前記ランプ電流検出信号（Ｓｉ）は、ランプ電流検出信号変換回路（Ａｉ）によって、変調信号（Ｍ０，Ｍ１，…）に基づき変換され、必要に応じて設ける増幅器またはバッファ（Ａｄ３）とダイオード（Ｄｄ３）を介して、一端がグランド（Ｇｎｄｘ）に接続されたプルダウン抵抗（Ｒｄ５）の他端に接続され、制御対象信号（Ｓｄ５）が生成される。

さらに、前記ランプ電圧検出信号（Ｓｖ）は、比較器（Ｃｍｖ）によって、前記した無負荷開放電圧に対応する電圧を有する基準電圧源（Ｖｄ２）の電圧と比較され、もし、前記ランプ電圧検出信号（Ｓｖ）が、無負荷開放電圧より高い場合は、トランジスタ（Ｑｄ１）がオフまたは能動状態になり、適当な電圧源（Ｖｄ３）から、抵抗（Ｒｄ４）とダイオード（Ｄｄ４）を介して、前記プルダウン抵抗（Ｒｄ５）に電流を流すことにより、前記制御対象信号（Ｓｄ５）の水準を上げるように動作する。逆に前記ランプ電圧検出信号（Ｓｖ）が、無負荷開放電圧より低い場合は、前記トランジスタ（Ｑｄ１）がオン状態になるため、前記電圧源（Ｖｄ３）からの電流は短絡され、前記制御対象信号（Ｓｄ５）は、前記ランプ電流検出信号（Ｓｉ）に対応するものとなる。何となれば、前記のプルダウン抵抗（Ｒｄ５）とダイオード（Ｄｄ３）、ダイオード（Ｄｄ４）よりなる回路は、各ダイオードのアノード側の信号（Ｓｄ６）と信号（Ｓｄ７）の何れか小さくない方に対応する電圧が選択されてプルダウン抵抗（Ｒｄ５）に発生するからである。このように構成したことにより、たとえ出力電流がほとんど停止して、前記ランプ電流検出信号（Ｓｉ）がほとんど入らない状態であっても、前記ランプ電圧検出信号（Ｓｖ）が、前記無負荷開放電圧より高くなろうとすると、前記制御対象信号（Ｓｄ５）が急速に上昇することにより、ランプ電圧（ＶＬ）は、概略無負荷開放電圧以下に、常にハードウェア的に制限される。

前記チョッパ駆動目標信号（Ｓｄ２）は、抵抗（Ｒｄ２）と抵抗（Ｒｄ３）で分圧されて、演算増幅器（Ａｄｅ）の反転入力端子に入力される。一方、前記制御対象信号（Ｓｄ５）は、前記演算増幅器（Ａｄｅ）の非反転入力端子に入力される。そして、前記演算増幅器（Ａｄｅ）の出力信号（Ｓｄ１）は、積分コンデンサ（Ｃｄ１）とスピードアップ抵抗（Ｒｄ６）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｄｅ）は、前記チョッパ駆動目標信号（Ｓｄ２）の抵抗（Ｒｄ２）と抵抗（Ｒｄ３）による分圧電圧に対する、前記制御対象信号（Ｓｄ５）の電圧の差を積分する、誤差積分回路としてはたらく。

時定数を決めるための抵抗（Ｒｄ０）とコンデンサ（Ｃｄ０）が接続された発振器（Ｏｓｃ）は、図９のａに示すような鋸歯状波信号（Ｓｄ０）を発生し、この鋸歯状波信号（Ｓｄ０）と、前記誤差積分回路の出力信号（Ｓｄ１）とは、比較器（Ｃｍｇ）で比較される。ただし比較に際しては、前記誤差積分回路の出力信号（Ｓｄ１）に対してオフセット電圧（Ｖｄ４）を加えた信号（Ｓｄ８）と前記鋸歯状波信号（Ｓｄ０）とが比較される。前記鋸歯状波信号（Ｓｄ０）の電圧が前記信号（Ｓｄ８）の電圧よりも高い期間においてハイレベルとなる前記ゲート駆動信号（Ｓｇ）が生成され、前記給電能力制御回路（Ｕｄ）から出力される。前記したように、前記信号（Ｓｄ８）は誤差積分回路の出力信号（Ｓｄ１）にオフセットを加えたものであるため、前記誤差積分回路の出力信号（Ｓｄ１）が仮に零であったとしても、前記ゲート駆動信号（Ｓｇ）のデューティサイクル比は、１００％より小さいある最大値、すなわち最大デューティサイクル比ＤＸｍａｘ以下になるように構成されている。図９のａおよびｂには、前記誤差積分回路の出力信号（Ｓｄ１）、およびこれに対してオフセットを加えた信号（Ｓｄ８）、前記鋸歯状波信号（Ｓｄ０）と前記ゲート駆動信号（Ｓｇ）の関係が示されている。

前記給電制御回路（Ｆｘ）から出力された前記ゲート駆動信号（Ｓｇ）が、前記ゲート駆動回路（Ｇｘ）に入力されることにより、結果として、前記ランプ電流検出信号（Ｓｉ）および前記ランプ電圧検出信号（Ｓｖ）が、スイッチ素子（Ｑｘ）の動作にフィードバックされたフィードバック制御系が完成する。なお、図８に記載の給電能力制御回路（Ｕｄ）の構成に際しては、前記演算増幅器（Ａｄｅ）や発振器（Ｏｓｃ）、比較器（Ｃｍｇ）などが集積された市販の集積回路として、テキサスインスツルメンツ社製ＴＬ４９４などを利用することができる。

図８においては、前記原変調信号生成回路（Ｕｋ）において生成された前記電流目標更新許可信号（Ｓｅ）が、前記ランプ電流目標信号（Ｓｔ）の生成を司る前記マイクロプロセッサユニット（Ｍｐｕ）に入力されるように描いてある。先に、前記電流目標更新許可信号（Ｓｅ）の生成方法に関しては、前記選択信号（ＳｋｄＡ，ＳｋｄＢ，…）のうちの適当なものを選んで流用することが可能である旨を記載したが、前記した、前記変調ビット集合記憶部（Ｕｋｍ）に、前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）に加えて、前記原インバータ極性信号（Ｓｆｒ）として使用する原インバータ極性ビット（ＪｉＡ，ＪｉＢ，…）をも記憶させる技術と同様に、前記電流目標更新許可信号（Ｓｅ）として使用する許可ビットをも記憶させるようにしてもよい。なお、前記原変調信号生成回路（Ｕｋ）を前記マイクロプロセッサユニット（Ｍｐｕ）が兼ねる場合は、このような前記電流目標更新許可信号（Ｓｅ）の生成と活用は、プログラム上の動作となる。

図１０は、前記図８に記載の前記ランプ電流検出信号変換回路（Ａｉ）の簡略化された構成を示すものである。この図のランプ電流検出信号変換回路は、演算増幅器（Ａａｉ）による非反転増幅回路を基本として、前記ランプ電流検出信号（Ｓｉ）が、前記演算増幅器（Ａａｉ）により増幅され、その出力信号としてランプ電流相関信号（Ｓｊ）が生成される。

前記演算増幅器（Ａａｉ）の出力は、抵抗（Ｒｆｃ）と、抵抗（Ｒａｃ）やこれに並列接続されてグランドに接続されている抵抗との合成抵抗と、により分圧されて前記演算増幅器（Ａａｉ）の反転入力端子に接続されるため、この非反転増幅回路のゲインは、この分圧比により規定される。抵抗（Ｒａｃ）に並列接続されている抵抗（Ｒａ０，Ｒａ１，Ｒａ２）とグランドとの間には、トランジスタによるスイッチ素子（Ｚ０，Ｚ１，Ｚ２）がそれぞれ挿入されているため、スイッチ素子（Ｚ０，Ｚ１，Ｚ２）それぞれのオンまたはオフにより、それぞれの抵抗（Ｒａ０，Ｒａ１，Ｒａ２）が接続状態または非接続状態を切換えられるため、この非反転増幅回路のゲインを可変することができる。

スイッチ素子（Ｚ０，Ｚ１，Ｚ２）は、それぞれのベース端子がそれぞれベース抵抗（Ｒｍ０，Ｒｍ１，Ｒｍ２）を介して変調信号（Ｍ０，Ｍ１，Ｍ２）に接続されているため、スイッチ素子（Ｚ０，Ｚ１，Ｚ２）は、前記変調信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御され、結果として、前記変調信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれのビットの真と偽の組み合せによってこの非反転増幅回路のゲインを可変することができる。

ここで、抵抗（Ｒａ０，Ｒａ１，Ｒａ２）の抵抗値の関係として、抵抗（Ｒａ０）を抵抗（Ｒａ１）の２倍、抵抗（Ｒａ１）を抵抗（Ｒａ２）の２倍に設定することにより、変調信号（Ｍ０）を最下位ビット、変調信号（Ｍ２）を最上位ビットとした３ビットの２進数データとしてこの非反転増幅回路のゲインを可変することができる。ただし、非反転増幅回路のゲインと２進数データとは直線関係には無い。なおここでは、一例として３ビットの場合を示したが、必要に応じてビット数を増減して同様に構成することができる。

前記図１０には、演算増幅器による非反転増幅回路を基本とした前記ランプ電流検出信号変換回路（Ａｉ）の一例を示したが、図１１に、同じく演算増幅器による非反転増幅回路を基本としたランプ電流検出信号変換回路の一例を示す。前記図１０のものにおいては並列接続されていた抵抗（Ｒａｃ，Ｒａ０，Ｒａ１，Ｒａ２）を、図１１のものにおいては直列接続の抵抗（Ｒａ０’，Ｒａ１’，Ｒａ２’，Ｒａｃ’）とし、抵抗（Ｒａ０’，Ｒａ１’，Ｒａ２’）それぞれを、フォトカプラを構成するトランジスタによるスイッチ素子（Ｚ０’，Ｚ１’，Ｚ２’）それぞれのオンまたはオフにより短絡状態または非短絡状態を切換えられるため、この非反転増幅回路のゲインを可変することができるようにしたものである。前記スイッチ素子（Ｚ０’，Ｚ１’，Ｚ２’）それぞれのオンまたはオフを制御するフォトカプラのＬＥＤ（Ｄｆｉ，Ｄｍ０，Ｄｍ１，Ｄｍ２）は、電源端子（Ｔｃ）と抵抗（Ｒｍ１０，Ｒｍ１１，Ｒｍ１２）を介して前記変調信号（Ｍ０，Ｍ１，Ｍ２）によって駆動される。

同様に、図１２に、同じく演算増幅器による非反転増幅回路を基本としたランプ電流検出信号変換回路の一例を示す。前記図１１のものにおいてはグランドに接続される側の合成抵抗を変更することによって非反転増幅回路のゲインを可変としたが、図１２のものにおいてはグランドに接続される側の抵抗（Ｒａｃ”）は不変とし、帰還側の抵抗を、抵抗（Ｒａ０”，Ｒａ１”，Ｒａ２”，Ｒｆｃ”）とし、抵抗（Ｒａ０”，Ｒａ１”，Ｒａ２”）それぞれを、フォトカプラを構成するトランジスタによるスイッチ素子（Ｚ０”，Ｚ１”，Ｚ２”）それぞれのオンまたはオフにより短絡状態または非短絡状態を切換えられるため、この非反転増幅回路のゲインを可変することができるようにしたものである。

このように、本発明の放電ランプ点灯装置においては、前記ランプ電流検出信号変換回路（Ａｉ，Ａｉ’，Ａｉ”）の構成については、種々の方式ものが可能で、ここで示した非反転増幅器を基本としたもの以外にも、反転増幅器を基本としたものや、増幅器を使用しないものなどが使用できる。ここまでの説明においては、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ素子（Ｚ０，Ｚ１，…）を含むものとして、前記変調信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれに、１個づつのスイッチ素子がそれぞれ対応して設けられた、すなわち、前記変調信号（Ｍ０）の真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ０）、前記変調信号（Ｍ１）の真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ１）、前記変調信号（Ｍ２）の真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ２）を含むものを例示したが、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれに、複数個づつのスイッチ素子がそれぞれ対応して設けられたものでもよい。

例えば、図１３に示すような、前記変調信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれに、２個づつのスイッチ素子がそれぞれ対応して設けられた、すなわち、前記変調信号（Ｍ０）の真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ０ａ，Ｚ０ｂ）、前記変調信号（Ｍ１）の真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ１ａ，Ｚ１ｂ）、前記変調信号（Ｍ２）の真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ２ａ，Ｚ２ｂ）を含むものでもよい。

図１３に示すランプ電流検出信号変換回路（Ａｉ０）の場合、前記変調信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ０ａ，Ｚ１ａ，Ｚ２ａ）に対し、スイッチ素子（Ｚ０ｂ，Ｚ１ｂ，Ｚ２ｂ）のベースにはインバータ（Ｉ０，Ｉ１，Ｉ２）が挿入されているため、スイッチ素子（Ｚ０ａ）とスイッチ素子（Ｚ０ｂ）とは一方がオン状態であれば他方はオフ状態に、スイッチ素子（Ｚ１ａ）とスイッチ素子（Ｚ１ｂ）とは一方がオン状態であれば他方はオフ状態に、スイッチ素子（Ｚ２ａ）とスイッチ素子（Ｚ２ｂ）とは一方がオン状態であれば他方はオフ状態に、それぞれなる。また、図１３に示すように、例えばラダー抵抗ネットワーク（ＲＡ０）を利用したり、ＤＡ変換用ＩＣを使用して構成することも可能である。

放電ランプの始動時、および始動直後のランプ電圧が低い期間では、放電が安定しないため、前記変調切換タイミング信号（Ｓｏ）がプロジェクタの画像処理部から送信されて来ても、前記変調信号生成回路（Ｕｎ）は、前記変調信号（Ｍ０，Ｍ１，…）として一定の条件のものを生成して、実質的にランプ電流の変調が行われないようにすることが望ましい。なお、前記図７においては、降圧チョッパ型のＤＣ−ＤＣコンバータを基本とした給電回路（Ｕｘ）を示したが、昇圧チョッパ型や反転（または昇降圧）チョッパ型などの他の方式のコンバータや、トランスや共振回路を用いたものなど、任意の電力供給回路により構成することができる。

本発明の放電ランプ点灯装置の一つの形態を簡略化して示す図である図１４を用いて、本発明を実施するための形態について説明する。本図は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ）を設けるものを示す。

インバータ（Ｕｉ）は、ＦＥＴ等のスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を用いたフルブリッジ回路により構成してある。それぞれのスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）は、それぞれのゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）により駆動され、前記ゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）は、一方の対角要素の前記スイッチ素子（Ｑ１）と前記スイッチ素子（Ｑ３）がオン状態の位相においては、他方の対角要素の前記スイッチ素子（Ｑ２）と前記スイッチ素子（Ｑ４）はオフ状態に維持され、逆に他方の対角要素の前記スイッチ素子（Ｑ２）と前記スイッチ素子（Ｑ４）がオン状態の位相においては、一方の対角要素の前記スイッチ素子（Ｑ１）と前記スイッチ素子（Ｑ３）はオフ状態に維持されるよう、インバータ制御回路（Ｕｆ）により生成されるインバータ制御信号（Ｓｆ１，Ｓｆ２）により制御される。前記した２つの位相の切換えを行うときは、前記スイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の全てがオフ状態になる、デッドタイムと呼ばれる期間が挿入される。

なお、前記スイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）が例えばＭＯＳＦＥＴである場合は、ソース端子からドレイン端子に向かって順方向となる寄生ダイオードが素子自体に内蔵されている（図示を省略）が、バイポーラトランジスタのような、前記寄生ダイオードが存在しない素子の場合は、前記した位相の切換え時、またはデッドタイムの期間において、インバータ（Ｕｉ）の後段に存在しているインダクタンス成分に起因する誘導電流が流れようとすることにより、逆電圧の発生により素子が破損される恐れがあるため、前記寄生ダイオードに相当するダイオードを、逆並列に接続することが望ましい。

トリガ駆動回路（Ｕｓ１）においては、抵抗（Ｒｅ）を介して、前記給電回路（Ｕｘ）の出力電圧によってコンデンサ（Ｃｅ）が充電される。例えば、マイクロプロセッサユニット（Ｍｐｕ）などで生成されるトリガ信号（図示を省略）を受けてゲート駆動回路（Ｇｅ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｅ）が導通することにより、前記コンデンサ（Ｃｅ）が高電圧トランス（Ｔｅ）の１次側巻線（Ｐｅ）を通じて放電し、２次側巻線（Ｈｅ）に高電圧パルスを発生する。前記２次側巻線（Ｈｅ）に発生した高電圧は、放電ランプ（Ｌｄ）の補助電極（Ｅｔ）に印加され、前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間の放電を始動することができる。

また、高電圧トランス（Ｔｅ）が作動したときに主たる放電のための前記電極（Ｅ１，Ｅ２）に印加される、無負荷開放電圧を増強するためのトランス（Ｔｈ）を追加することにより、放電ランプ（Ｌｄ）の点灯性を改善する工夫を施してある。トリガ駆動回路（Ｕｓ１）に対し、コンデンサ（Ｃｈ）が追加されて、コンデンサ（Ｃｅ）とともに抵抗（Ｒｅ）とスイッチ素子（Ｑｅ）との接続ノードに接続され、前記トランス（Ｔｈ）の１次側巻線（Ｐｈ）を介して前記コンデンサ（Ｃｈ）が充電されるように構成されている。

したがって、高電圧トランス（Ｔｅ）の１次側巻線（Ｐｅ）にパルス電流が流れて補助電極（Ｅｔ）に高電圧パルスが印加されるときは、同様に前記トランス（Ｔｈ）の前記１次側巻線（Ｐｈ）にパルス電流が流れて、２次側巻線（Ｓｈ）に電圧が発生し、給電回路（Ｕｘ）から前記電極（Ｅ１，Ｅ２）に印加される無負荷開放電圧に重畳される。その結果、放電ランプ（Ｌｄ）の点灯性が改善される。

交流駆動方式の放電ランプ点灯装置においては、ランプ電圧検出手段（Ｖｘ）およびランプ電流検出手段（Ｉｘ）は、図１４に示すように前記インバータ（Ｕｉ）よりも前段に設け、ランプ電圧検出信号（Ｓｖ）およびランプ電流検出信号（Ｓｉ）は、それぞれランプ電圧とランプ電流の絶対値に対応する信号として取得することが好適である。

前記インバータ制御回路（Ｕｆ）による前記インバータ制御信号（Ｓｆ１，Ｓｆ２）の生成は、前記図５に記載のように、前記インバータ極性信号（Ｓｆｓ）およびその論理反転信号であるインバータ極性信号論理反転信号（Ｓｆｓ＊）を元にして行う。ただし、前記インバータ極性レジスタ（Ｕｆｓ）のクロック信号である前記極性反転タイミング信号（Ｓｏ２）は、前記したデッドタイム期間を挿入するために、モノステーブルマルチバイブレータ（Ａ３２）に入力され、前記モノステーブルマルチバイブレータ（Ａ３２）は、入力信号の立ち上がりを受けて一定の時間幅のデッドタイム信号（Ｓｄｔ）を生成する。ＮＯＲ論理ゲート（Ａ３３，Ａ３４）には、前記インバータ極性信号（Ｓｆｓ）、前記インバータ極性信号論理反転信号（Ｓｆｓ＊）が入力され、またそれぞれにデッドタイム信号（Ｓｄｔ）が入力されるため、互いにデッドタイム期間で隔てられた前記インバータ制御信号（Ｓｆ１，Ｓｆ２）が生成される。

本明細書に記載の回路構成は、本発明の光源装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、説明した回路構成や動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計時に遂行されることを前提としている。

とりわけ過電圧や過電流、過熱などの破損要因から給電装置のＦＥＴ等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。本発明になる放電ランプ点灯装置の構成は、本明細書に記載の回路方式のものに限定されるものではなく、また、記載の波形やタイミング図に限定されるものではない。

さらに、例えば、前記図１における前記給電制御回路（Ｆｘ）の前記電力制御回路（Ｕｐ）は、ランプ電圧（ＶＬ）に対応する前記ランプ電圧検出信号（Ｓｖ）をＡＤ変換し、これに基づいて前記ランプ電流目標信号（Ｓｔ）を設定するものとしたが、ランプ電流（ＩＬ）に対応する前記ランプ電流検出信号（Ｓｉ）についてもこれをＡＤ変換し、得られた電流値が目標電流値に一致するように前記ランプ電流目標信号（Ｓｔ）を補正して設定することにより、各回路素子パラメータのバラツキの影響を補正するような高精度化や高機能化、あるいは逆に、例えば、前記マイクロプロセッサユニット（Ｍｐｕ）を廃して、より単純な制御回路に代えるような簡素化などの光源装置の構成の多様化のもとでも、本発明の効果は良好に発揮される。

本発明の放電ランプ点灯装置の一形態を簡略化して示すブロック図を表す。 本発明の放電ランプ点灯装置の一部の一形態を簡略化して示すブロック図を表す。 本発明の放電ランプ点灯装置の一部の一形態を簡略化して示す図とタイミング図を表す。 本発明の放電ランプ点灯装置の一部の一形態を簡略化して示す図とタイミング図を表す。 本発明の放電ランプ点灯装置の一部の一形態を簡略化して示す図を表す。 本発明のプロジェクタの一形態の簡略化されたブロック図を表す。 本発明の放電ランプ点灯装置の実施例の一形態を簡略化して示す図を表す。 本発明の放電ランプ点灯装置の実施例の一部の一形態を簡略化して示す図を表す。 本発明の放電ランプ点灯装置の実施例の一部の動作の一形態を簡略化して示すタイミング図を表す。 本発明の放電ランプ点灯装置の実施例の一部の動作の一形態を簡略化して示す図を表す。 本発明の放電ランプ点灯装置の実施例の一部の動作の一形態を簡略化して示す図を表す。 本発明の放電ランプ点灯装置の実施例の一部の動作の一形態を簡略化して示す図を表す。 本発明の放電ランプ点灯装置の実施例の一部の動作の一形態を簡略化して示す図を表す。 本発明の放電ランプ点灯装置の実施例の一形態を簡略化して示す図を表す。 放電ランプ点灯装置の一部の一形態を簡略化して示す図を表す。

符号の説明

Ａ１１ モノステーブルマルチバイブレータ
Ａ１２ 論理ゲート
Ａ２１ モノステーブルマルチバイブレータ
Ａ２２ モノステーブルマルチバイブレータ
Ａ２３ 論理ゲート
Ａ２３ 論理積ゲート
Ａ３１ 論理和ゲート
Ａ３２ モノステーブルマルチバイブレータ
Ａ３３ ＮＯＲ論理ゲート
Ａ３４ ＮＯＲ論理ゲート
Ａａｉ 演算増幅器
Ａｄ１ バッファ
Ａｄ２ バッファ
Ａｄ３ バッファ
Ａｄｃ ＡＤ変換器
Ａｄｅ 演算増幅器
Ａｉ ランプ電流検出信号変換回路
Ａｉ’ ランプ電流検出信号変換回路
Ａｉ” ランプ電流検出信号変換回路
Ａｉ０ ランプ電流検出信号変換回路
Ｃｄ０ コンデンサ
Ｃｄ１ 積分コンデンサ
Ｃｅ コンデンサ
Ｃｈ コンデンサ
Ｃｉ コンデンサ
Ｃｍｇ 比較器
Ｃｍｖ 比較器
Ｃｘ 平滑コンデンサ
Ｄａｃ ＤＡ変換器
Ｄｄ１ ダイオード
Ｄｄ２ ダイオード
Ｄｄ３ ダイオード
Ｄｄ４ ダイオード
Ｄｆｉ ＬＥＤ
Ｄｍ０ ＬＥＤ
Ｄｍ１ ＬＥＤ
Ｄｍ２ ＬＥＤ
Ｄｘ フライホイールダイオード
Ｅ１ 電極
Ｅ２ 電極
Ｅｔ 補助電極
Ｅｘ 放電ランプ点灯装置
Ｆ０ 変調信号レジスタ
Ｆ１ 変調信号レジスタ
Ｆｘ 給電制御回路
Ｇ１ ゲート駆動回路
Ｇ２ ゲート駆動回路
Ｇ３ ゲート駆動回路
Ｇ４ ゲート駆動回路
Ｇｅ ゲート駆動回路
Ｇｉ ゲート駆動回路
Ｇｎｄｘ グランド
Ｇｘ ゲート駆動回路
Ｈｅ ２次側巻線
Ｈｉ ２次側巻線
Ｉ０ インバータ
Ｉ１ インバータ
Ｉ２ インバータ
ＩＬ ランプ電流
Ｉｘ ランプ電流検出手段
Ｊ０Ａ 原変調ビット
Ｊ０Ａ・Ｊ１Ａ・… 原変調ビット集合
Ｊ０Ｂ 原変調ビット
Ｊ０Ｂ・Ｊ１Ｂ・… 原変調ビット集合
Ｊ１Ａ 原変調ビット
Ｊ１Ｂ 原変調ビット
ＪｉＡ 原インバータ極性ビット
ＪｉＢ 原インバータ極性ビット
Ｋ０ 原変調信号
Ｋ１ 原変調信号
Ｋｉ トランス
Ｌｄ 放電ランプ
Ｌｘ チョークコイル
Ｍ０ 変調信号
Ｍ１ 変調信号
Ｍ２ 変調信号
Ｍ３ 変調信号
Ｍｐｕ マイクロプロセッサユニット
Ｍｘ ＤＣ電源
Ｏｃ コンデンサ光学系
Ｏｆ 動的色フィルタ
Ｏｍ 空間変調素子
Ｏｐ 投影レンズ
Ｏｓ スクリーン
Ｏｓｃ 発振器
Ｏｘ 画像処理部
Ｏｘ１ 光束
Ｏｘ１’ 光束
Ｏｘ２ 色順次光束
Ｏｘ３ 画像光束
Ｐｅ １次側巻線
Ｐｈ １次側巻線
Ｐｉ １次側巻線
Ｑ１ スイッチ素子
Ｑ２ スイッチ素子
Ｑ３ スイッチ素子
Ｑ４ スイッチ素子
Ｑｄ１ トランジスタ
Ｑｅ スイッチ素子
Ｑｉ スイッチ素子
Ｑｘ スイッチ素子
ＲＡ０ ラダー抵抗ネットワーク
Ｒａ０ 抵抗
Ｒａ０’ 抵抗
Ｒａ０” 抵抗
Ｒａ１ 抵抗
Ｒａ１’ 抵抗
Ｒａ１” 抵抗
Ｒａ２ 抵抗
Ｒａ２’ 抵抗
Ｒａ２” 抵抗
Ｒａｃ 抵抗
Ｒａｃ’ 抵抗
Ｒａｃ” 抵抗
Ｒｄ０ 抵抗
Ｒｄ１ プルアップ抵抗
Ｒｄ２ 抵抗
Ｒｄ３ 抵抗
Ｒｄ４ 抵抗
Ｒｄ５ プルダウン抵抗
Ｒｄ６ スピードアップ抵抗
Ｒｅ 抵抗
Ｒｆｃ 抵抗
Ｒｆｃ” 抵抗
Ｒｉ 抵抗
Ｒｍ０ ベース抵抗
Ｒｍ１ ベース抵抗
Ｒｍ１０ 抵抗
Ｒｍ１１ 抵抗
Ｒｍ１２ 抵抗
Ｒｍ２ ベース抵抗
Ｓｄ０ 鋸歯状波信号
Ｓｄ１ 出力信号
Ｓｄ２ チョッパ駆動目標信号
Ｓｄ３ 信号
Ｓｄ４ 信号
Ｓｄ５ 制御対象信号
Ｓｄ６ 信号
Ｓｄ７ 信号
Ｓｄ８ 信号
Ｓｄｔ デッドタイム信号
Ｓｅ 電流目標更新許可信号
Ｓｆ１ インバータ制御信号
Ｓｆ２ インバータ制御信号
Ｓｆｒ 原インバータ極性信号
Ｓｆｓ インバータ極性信号
Ｓｆｓ＊ インバータ極性信号論理反転信号
Ｓｇ ゲート駆動信号
Ｓｈ ２次側巻線
Ｓｉ ランプ電流検出信号
Ｓｊ ランプ電流相関信号
Ｓｋ ランプ電流上限信号
Ｓｋｃ カウント値
ＳｋｄＡ 選択信号
ＳｋｄＢ 選択信号
Ｓｏ 変調切換タイミング信号
Ｓｏ’ パルス信号
Ｓｏ１ 極性反転タイミング信補完信号
Ｓｏ２ 極性反転タイミング信号
Ｓｏａ パルス信号
Ｓｏｃ 信号
Ｓｏｐ 変調周期初期化信号
Ｓｔ ランプ電流目標信号
Ｓｖ ランプ電圧検出信号
Ｓｘｔ チョッパ能力制御目標データ
Ｓｘｖ ランプ電圧データ
Ｔ１１ ノード
Ｔ１２ ノード
Ｔ２１ ノード
Ｔ２２ ノード
Ｔ３１ ノード
Ｔ３２ ノード
Ｔ４１ ノード
Ｔ４２ ノード
Ｔｃ 電源端子
Ｔｅ 高電圧トランス
Ｔｈ トランス
Ｕｃ ランプ電流上限信号発生回路
Ｕｄ 給電能力制御回路
Ｕｆ インバータ制御回路
Ｕｆｍ タイミング信号補完回路
Ｕｆｒ 原インバータ極性信号生成回路
Ｕｆｓ インバータ極性レジスタ
Ｕｉ インバータ
Ｕｋ 原変調信号生成回路
Ｕｋｃ 変調切換カウント部
Ｕｋｄ デコーダ
Ｕｋｍ 変調ビット集合記憶部
Ｕｎ 変調信号生成回路
Ｕｏｄ 初期化情報復調回路
Ｕｏｄ’ 初期化情報復調回路
Ｕｐ 電力制御回路
Ｕｓ スタータ
Ｕｓ’ スタータ
Ｕｓ１ トリガ駆動回路
Ｕｘ 給電回路
ＶＬ ランプ電圧
Ｖｄ１ 基準電圧源
Ｖｄ２ 基準電圧源
Ｖｄ３ 電圧源
Ｖｄ４ オフセット電圧
Ｖｘ ランプ電圧検出手段
Ｗｃ カウンタ
Ｗｄ デコーダ
ＷｅＡ 色コード信号
ＷｅＢ 色コード信号
Ｗｆ０ 色情報選択信号
Ｗｆ１ 色情報選択信号
Ｗｆ２ 色情報選択信号
Ｗｆ３ 色情報選択信号
Ｗｇ０ トライステートゲート
Ｗｇ１ トライステートゲート
Ｗｇ２ トライステートゲート
Ｗｇ３ トライステートゲート
Ｗｒａ 抵抗アレイ
Ｗｓ０ スイッチアレイ
Ｗｓ１ スイッチアレイ
Ｗｓ２ スイッチアレイ
Ｗｓ３ スイッチアレイ
Ｗｔｐ 電源端子
Ｚ０ スイッチ素子
Ｚ０’ スイッチ素子
Ｚ０” スイッチ素子
Ｚ０ａ スイッチ素子
Ｚ０ｂ スイッチ素子
Ｚ１ スイッチ素子
Ｚ１’ スイッチ素子
Ｚ１” スイッチ素子
Ｚ１ａ スイッチ素子
Ｚ１ｂ スイッチ素子
Ｚ２ スイッチ素子
Ｚ２’ スイッチ素子
Ｚ２” スイッチ素子
Ｚ２ａ スイッチ素子
Ｚ２ｂ スイッチ素子
ｔ１１ 時点
ｔ１２ 時点
ｔ１３ 時点
ｔ２１ 時点
ｔ２２ 時点
ｔ２３ 時点
τ１１ 時間幅
τ２１ 時間幅
τ２２ 時間幅

Claims (6)

1. 放電ランプにより発生された光束（Ｏｘ１）を動的色フィルタ（Ｏｆ）により色順次光束（Ｏｘ２）に変換し前記色順次光束（Ｏｘ２）を利用して画像を投影表示するプロジェクタにおいて前記放電ランプ（Ｌｄ）を始動し点灯するための放電ランプ点灯装置（Ｅｘ）であって、
   前記放電ランプ点灯装置は、
   前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、
   ランプ電圧（ＶＬ）を検出しランプ電圧検出信号（Ｓｖ）を生成するためのランプ電圧検出手段（Ｖｘ）と、
   ランプ電流（ＩＬ）を検出しランプ電流検出信号（Ｓｉ）を生成するためのランプ電流検出手段（Ｉｘ）と、
   前記ランプ電流検出信号（Ｓｉ）を変換するためのランプ電流検出信号変換回路（Ａｉ）と、
   前記ランプ電流検出信号変換回路（Ａｉ）からのランプ電流相関信号（Ｓｊ）と前記放電ランプ（Ｌｄ）に流す電流の大きさを示すランプ電流目標信号（Ｓｔ）との差異が小さくなるように、前記給電回路（Ｕｘ）をフィードバック制御する給電能力制御回路（Ｕｄ）と、
   前記ランプ電圧検出信号（Ｓｖ）に依存して前記放電ランプ（Ｌｄ）に投入されている負荷電力値ＰＬが予め定めた目標電力値ＰＴになるように前記ランプ電流目標信号（Ｓｔ）を更新する電力制御回路（Ｕｐ）と、
   複数ビットの２値の変調信号（Ｍ０，Ｍ１，…）を生成する変調信号生成回路（Ｕｎ）を有し、
   前記ランプ電流検出信号変換回路（Ａｉ）は、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ素子（Ｚ０，Ｚ１，…）を含み、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽の組み合せによってゲインが可変であり、
   前記変調信号生成回路（Ｕｎ）は、前記変調信号（Ｍ０，Ｍ１，…）のそれぞれのビットを保持するための変調信号レジスタ（Ｆ０，Ｆ１，…）と、前記変調信号レジスタ（Ｆ０，Ｆ１，…）に設定する原変調信号（Ｋ０，Ｋ１，…）を生成する原変調信号生成回路（Ｕｋ）を有し、
   前記原変調信号生成回路（Ｕｋ）は、前記原変調信号（Ｋ０，Ｋ１，…）として発現するためのビット値の組である原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）を前記動的色フィルタ（Ｏｆ）の各色に対応して記憶する変調ビット集合記憶部（Ｕｋｍ）を有し、
   前記変調信号生成回路（Ｕｎ）は、変調状態を切換えるタイミングを規定するために前記動的色フィルタ（Ｏｆ）の動作に基づいて生成され入力される変調切換タイミング信号（Ｓｏ）に同期して前記原変調信号（Ｋ０，Ｋ１，…）を前記変調信号レジスタ（Ｆ０，Ｆ１，…）に設定し、
   前記原変調信号生成回路（Ｕｋ）は、前記変調切換タイミング信号（Ｓｏ）の受信カウント数をカウントする変調切換カウント部（Ｕｋｃ）を有しており、前記変調切換タイミング信号（Ｓｏ）を受けて、
   次回に前記変調切換タイミング信号（Ｓｏ）が入力されたときに前記変調信号レジスタ（Ｆ０，Ｆ１，…）に設定するための値となるように、
   前記変調ビット集合記憶部（Ｕｋｍ）の前記原変調ビット集合（Ｊ０Ａ・Ｊ１Ａ・…，Ｊ０Ｂ・Ｊ１Ｂ・…，…）から、前記変調切換カウント部（Ｕｋｃ）のカウント値に応じたビット集合を選択して前記原変調信号（Ｋ０，Ｋ１，…）を更新するとともに、前記変調切換カウント部（Ｕｋｃ）のカウント値を更新することを特徴とする放電ランプ点灯装置。
2. 色順次周期における位相を特定するために動的色フィルタ（Ｏｆ）の動作に基づいて、前記変調切換タイミング信号（Ｓｏ）には変調が施されて入力され、前記変調信号生成回路（Ｕｎ）は、前記変調切換タイミング信号（Ｓｏ）に変調が施されているか否かを識別する初期化情報復調回路（Ｕｏｄ）を有し、前記初期化情報復調回路（Ｕｏｄ）が、前記変調切換タイミング信号（Ｓｏ）に変調が施されていることを識別したときは、前記変調切換カウント部（Ｕｋｃ）のカウント値を初期化する動作を設定することを特徴とする請求項１に記載の放電ランプ点灯装置。
3. 前記原変調信号生成回路（Ｕｋ）は、動的色フィルタ（Ｏｆ）の色順次周期における特定の前記変調切換タイミング信号（Ｓｏ）から、次の前記変調切換タイミング信号（Ｓｏ）までの期間内において、電流目標更新許可信号（Ｓｅ）を生成し、前記電流目標更新許可信号（Ｓｅ）が非活性状態のときは、前記ランプ電流目標信号（Ｓｔ）を更新しないように構成されたことを特徴とする請求項１から２に記載の放電ランプ点灯装置。
4. 前記放電ランプ（Ｌｄ）に印加する電圧を極性反転して前記放電ランプ（Ｌｄ）を交流駆動するためのインバータ（Ｕｉ）と、前記インバータ（Ｕｉ）の動作を制御するインバータ制御回路（Ｕｆ）をさらに有し、前記インバータ制御回路（Ｕｆ）は、動的色フィルタ（Ｏｆ）の色順次における特定の条件の前記変調切換タイミング信号（Ｓｏ）を受信したときに前記インバータ（Ｕｉ）に極性反転せしめるように構成されたことを特徴とする請求項１から３に記載の放電ランプ点灯装置。
5. 前記インバータ制御回路（Ｕｆ）は、前記インバータ（Ｕｉ）の極性状態に対応するビット信号であるインバータ極性信号（Ｓｆｓ）を保持するインバータ極性レジスタ（Ｕｆｓ）と、前記インバータ極性レジスタ（Ｕｆｓ）に設定する原インバータ極性信号（Ｓｆｒ）を生成する原インバータ極性信号生成回路（Ｕｆｒ）を有し、
   変調切換タイミング信号（Ｓｏ）に同期して前記原インバータ極性信号（Ｓｆｒ）を前記インバータ極性レジスタ（Ｕｆｓ）に設定し、
   前記原インバータ極性信号生成回路（Ｕｆｒ）は、前記変調切換タイミング信号（Ｓｏ）を受けて、前記原インバータ極性信号（Ｓｆｒ）を、次回に前記変調切換タイミング信号（Ｓｏ）が入力されたときに前記インバータ極性レジスタ（Ｕｆｓ）に設定するための値となるように、更新することを特徴とする請求項４に記載の放電ランプ点灯装置。
6. 放電ランプにより発生された光束（Ｏｘ１）を動的色フィルタ（Ｏｆ）により色順次光束（Ｏｘ２）に変換し前記色順次光束（Ｏｘ２）を利用して画像を投影表示するプロジェクタであって、前記放電ランプ（Ｌｄ）を始動し点灯するための放電ランプ点灯装置が請求項１から５に記載の放電ランプ点灯装置（Ｅｘ）であることを特徴とするプロジェクタ。

Images