JP2007192919A - 画像表示装置 - Google Patents

Abstract

【課題】画素シフトによるフリッカが目立たないようにした画像表示装置を提供する。
【解決手段】入力映像信号のフレームを画素シフト数に応じて複数のサブフィールドに分割し、そのサブフィールドの映像信号を空間光変調部２に供給して光源部１からの光を空間変調するとともに、サブフィールドの映像信号に同期して画素シフト部３により空間光変調部２の画素をシフトして画像を表示する画像表示装置において、入力映像信号のフレームレートをＦＤ、空間光変調部２の光変調デバイスレートをＭ、サブフィールド分割数をＳ、空間光変調部２におけるフィールドシーケンシャルレートをＦＳ、色分離数をＣとするとき、ＦＤ×２^ｎ＝Ｍ／Ｓ、または、ＦＤ×２^ｎ＝ＦＳ／Ｃ／Ｓ、（ただし、ｎは画素シフト数が４のときは０、画素シフト数が２のときは１）、を満足するように、入力映像信号と空間光変調部２に供給する映像信号とを調整する画像処理部５を有する。
【選択図】図１

Description

本発明は、プロジェクタ、ＦＭＤ（フェイスマウントディスプレイ）、ＨＭＤ（ヘッドマウントディスプレイ）、電子ビューアなどの画像表示装置に関するものである。

従来、光源からの光を透過型または反射型の液晶パネルやＤＭＤ（デジタル・マイクロミラー・デバイス）などの空間光変調デバイスにより表示すべき映像に応じて変調し、その変調された光を投影光学系によりスクリーン上に拡大投影する画像表示装置として、１枚の空間光変調デバイスを用いてＲＧＢのカラー画像を面順次で表示する単板面順次方式のものや、ＲＧＢの各色専用の空間光変調デバイスを用いてＲＧＢのカラー画像を同時に表示する多板式のものなどが知られている。

また、このような画像表示装置として、空間光変調デバイスの表示画素位置を、例えば液晶セルと複屈折板とを有する画素シフト手段により選択的に画素シフトして、見かけ上の画素数を増大させることにより、高解像度化を図ったものも種々提案されている（例えば、特許文献１参照）。

特開２００５−５７４５７号公報

ところで、上記のような画素シフトを行う画像表示装置では、入力映像信号の１フレームを画素シフト数に応じて複数のサブフィールドに分割して表示することになる。このため、サブフィールドの分割レートが低いと、画素シフトによるフリッカが目立って画質が低下することになる。

ここで、本発明者らは、どの程度の表示フレームレートになると、画素シフトによるフリッカが目立たなくなるかの実験を行ったところ、下表の結果を得た。なお、実験は、ＬＥＤアレイを作成し、ＬＥＤの各々を画素シフトにより得た画素とみたてて個別に点灯させて目視評価を行った。

上記の実験結果から、画素シフトによるフリッカを目立たなくするには、表示フレームレートを最低でも４０Ｈｚ以上にする必要があることが分かる。

しかし、画素シフトによるフリッカが目立たないようにするために、単に、表示フレームレートの高い空間光変調デバイスを用いて、サブフィールドの分割レートを高くして画素シフトを高速で行おうとしても、表示フレームレートと入力映像信号のフレームレートとが合わなくなって画像を表示できない期間が生じる恐れがある。

一方、単板面順次方式の場合には、各画素シフト位置でＲＧＢのカラー画像を面順次で作成する必要があるため、その面順次の映像の書き換えレートすなわちフィールドシーケンシャルレートが低いと、カラーブレイクが生じて画質の低下を招くことになる。

したがって、かかる事情に鑑みてなされた本発明の目的は、特に画素シフトによるフリッカが目立たないように、画質の良好な画像を常に表示できる画像表示装置を提供することにある。

上記目的を達成する請求項１に係る発明は、入力映像信号のフレームを画素シフト数に応じて複数のサブフィールドに分割し、そのサブフィールドの映像信号を空間光変調部に供給して光源部からの光を空間変調するとともに、上記サブフィールドの映像信号に同期して画素シフト部により上記空間光変調部の画素をシフトして画像を表示するようにした画像表示装置において、
入力映像信号のフレームレートをＦＤ、上記空間光変調部の光変調デバイスレートをＭ、サブフィールド分割数をＳ、上記空間光変調部におけるフィールドシーケンシャルレートをＦＳ、色分離数をＣとするとき、
ＦＤ×２^ｎ＝Ｍ／Ｓ、または、ＦＤ×２^ｎ＝ＦＳ／Ｃ／Ｓ、（ただし、ｎは画素シフト数が４のときは０、画素シフト数が２のときは１）、を満足するように、入力映像信号と上記空間光変調部に供給する映像信号とを調整する画像処理部を有することを特徴とするものである。

請求項２に係る発明は、請求項１に記載の画像表示装置において、上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも高い場合は映像信号を追加し、上記表示フレームレートが上記ＦＤよりも低い場合は映像信号を間引くことを特徴とするものである。

請求項３に係る発明は、請求項２または３に記載の画像表示装置において、上記画像処理部は、入力映像信号をフレーム単位で格納するメモリと、該メモリのアクセスをコントロールするメモリコントローラと、上記メモリに格納されたフレームを分割するサブフィールド分割部と、入力映像信号のフレームレートを測定するフレームレート測定部と、該フレームレート測定部で測定されたフレームレートに基づいて画素ずらしレートを判断する画素ずらしレート判断部と、該画素ずらしレート判断部で判断された画素ずらしレートに基づいて上記メモリコントローラによる上記メモリのアクセスおよび上記サブフィールド分割部におけるサブフィールドの分割レートを制御する基準クロックを生成するクロック生成部とを有することを特徴とするものである。

請求項４に係る発明は、請求項１乃至３のいずれか一項に記載の画像表示装置において、上記光源部は色面順次をするための面順次射出光源であり、上記空間光変調部は１つの空間光変調デバイスを有して、面順次でカラー画像を表示することを特徴とするものである。

請求項５に係る発明は、請求項２乃至４のいずれか一項に記載の画像表示装置において、上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも高い場合は、フィールド区間毎に映像信号を追加して入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とするものである。

請求項６に係る発明は、請求項２乃至４のいずれか一項に記載の画像表示装置において、上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも高い場合は、一定区間毎に映像信号を追加して入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とするものである。

請求項７に係る発明は、請求項２乃至４のいずれか一項に記載の画像表示装置において、上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも低い場合は、一定区間毎に映像信号を間引いて入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とするものである。

請求項８に係る発明は、請求項２乃至４のいずれか一項に記載の画像表示装置において、上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも低い場合は、フィールド区間毎に映像信号を間引いて入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とするものである。

請求項９に係る発明は、請求項３乃至８のいずれか一項に記載の画像表示装置において、上記クロック生成部は、入力映像信号から抽出したクロックをソースとして上記基準クロックを生成することを特徴とするものである。

請求項１０に係る発明は、請求項３乃至８のいずれか一項に記載の画像表示装置において、上記画像処理部は内部発振器を有し、上記クロック生成部は上記内部発振器が発生するクロックをソースとして上記基準クロックを生成することを特徴とするものである。

請求項１１に係る発明は、請求項４に記載の画像表示装置において、上記空間光変調デバイスのフィールドシーケンシャルレートが４８０Ｈｚであることを特徴とするものである。

請求項１２に係る発明は、請求項４に記載の画像表示装置において、上記空間光変調デバイスのフィールドシーケンシャルレートが５４０Ｈｚであることを特徴とするものである。

本発明によれば、ＦＤ×２^ｎ＝Ｍ／Ｓ、または、ＦＤ×２^ｎ＝ＦＳ／Ｃ／Ｓ、を満足するように、入力映像信号と空間光変調部に供給する映像信号とを調整するようにしたので、特に画素シフトによるフリッカが目立たないように、画質の良好な画像を常に表示することが可能となる。

以下、本発明の画像表示装置について、図を参照して説明する。

図１は、本発明に係る画像表示装置の基本的構成を示すブロック図である。図１に示す画像表示装置は、光源部１、空間光変調部２、画素シフト部３および投影光学系４を有しているとともに、空間光変調部２および画素シフト部３を制御する画像処理部５を有しており、光源部１から出射される照明光は、空間光変調部２において画像処理部５に入力する映像信号に基づいて空間変調された後、画素シフト部３において選択的に画素シフトされて投影光学系４により図示しないスクリーン等に画像が投影表示されるようになっている。

画像処理部５は、メモリ５１、メモリコントローラ５２、サブフィールド分割部５３、フレームレート測定部５４、画素ずらしレート判断部５５、およびクロック生成部５６を有している。

具体的には、光源部１は、多板式の場合には、例えば、超高圧水銀（ＵＨＰ）ランプやハロゲンランプなどの白色光源とダイクロイックミラーなどの色分離素子とを有して構成するか、あるいは３色（Ｒ，Ｇ，Ｂ）以上のＬＥＤ光源を有して構成し、単板式の場合には、白色光源とカラーホイールなどの色分離素子とを有して構成するか、あるいは複数色のＬＥＤ光源を有して構成する。

また、空間光変調部２は、例えば、透過型あるいは反射型の液晶（ＬＣＤ）やＤＭＤ（デジタル・マイクロミラー・デバイス）の空間光変調デバイスを、多板式では例えば３枚、単板式では１枚用いて構成し、画素シフト部３は、例えば、偏光回転素子であるＴＮ液晶や強誘電性液晶などの液晶セルと、光路偏向素子である水晶、ニオブ酸リチウム、ルチル、方解石、チリ硝石などの異方性結晶からなる複屈折板とを有して構成する。

次に、本発明に係る画像表示装置の具体的な実施の形態について説明する。

（第１実施の形態）
図２は、第１実施の形態に係る画像表示装置の概略構成図である。この画像表示装置は、一枚の空間光変調デバイスで３原色を面順次で表示する単板面順次方式のもので、光源部は、ＵＨＰランプなどからなる白色光源１１、反射傘１２、フライアイレンズなどを使用した図示しないインテグレータ照明光学系、白色光をＲＧＢの３原色に面順次で変換するために回転駆動されるカラーホイール１３、インテグレータ照明光学系を経た白色光をカラーホイール１３に効率よく入射させるための図示しないレンズ、カラーホイール１３からの射出光の偏光面を揃える偏光変換素子としてのＰ／Ｓコンバータ１４を有している。

空間光変調部は、空間光変調デバイスとして一括書き込み型の透過型ＬＣＤ１６を用いて構成され、画像処理部５から出力される面順次データを書き込んで表示するようになっている。

ここで、透過型ＬＣＤ１６としては、フィールドシーケンシャルレートが３６０Ｈｚ、４８０Ｈｚ、５４０Ｈｚ、７２０Ｈｚなどのものが知られており、カラーブレイクを有効に低減するには、レートの高いものを用いるのが好ましいが、７２０Ｈｚのものは高価で入手し難いため、ここでは比較的安価で入手し易い４８０Ｈｚのものを用いる。

また、画素シフト部は、ここでは液晶セル１７Ａおよび複屈折板１８Ａを有する水平方向の画素シフトセットと、液晶セル１７Ｂおよび複屈折板１８Ｂを有する垂直方向の画素シフトセットとを備えて、水平および垂直方向に４点画素シフトするように構成され、この画素シフト部および投影光学系４を経て、透過型ＬＣＤ１６に表示された画像がスクリーン１９に投影表示されるようになっている。

図３は、図２に示す画像処理部５の要部の構成を示すブロック図である。この画像処理部５は、メモリ５１、メモリコントローラ５２、サブフィールド分割部５３、フレームレート測定部５４、画素ずらしレート判断部５５、クロック生成部５６の他に、入力映像信号を受けて、クロックや水平同期信号（以下、ＨＤとも言う）、垂直同期信号（以下、ＶＤとも言う）およびデータなどを抽出する入力インタフェース（以下、入力Ｉ／Ｆとも言う）５７、サブフィールド分割部５３で分割されたサブフィールドの画像データをＲＧＢの各色のデータに分割する面順次変換部５８、サブフィールドに同期して画素シフト部の液晶セル１７Ａ，１７Ｂの駆動を制御する液晶セル制御部５９などを有している。

すなわち、この画像処理部５では、入力Ｉ／Ｆ５７において入力映像信号からクロック、ＨＤ、ＶＤおよびデータなどを抽出してメモリ５１に書き込み、このメモリ５１からフレームの画像データをサブフィールド分割部５３に送出して、各フレームデータを４つのサブフィールドに分割し、そのサブフィールドの画像データを面順次変換部５８でＲＧＢの各色のデータに分割して図示しない透過型ＬＣＤコントローラを経て透過型ＬＣＤ１６に供給するとともに、サブフィールドに同期した信号を液晶セル制御部５９に供給して、画素シフト部の液晶セル１７Ａ，１７Ｂの駆動を制御するようにしている。

なお、メモリ５１は、例えば３フレーム分のバッファを有しており、メモリコントローラ５２によって書き込みおよび読み出しが制御されるようになっている。また、画像処理部５は、図示しないが、面順次変換部５８での各色のデータ分割に同期してカラーホイール１３の回転を制御するカラーホイール制御部を有している。

一方、入力Ｉ／Ｆ５７で抽出されたＶＤは、フレームレート測定部５４にも供給され、ここで順次のＶＤに基づいて入力フレームレート（フレーム周波数、以下ＦＤとも言う）が測定され、その測定結果が画素ずらしレート判断部５５に転送される。

画素ずらしレート判断部５５は、画素ずらしレートとして、透過型ＬＣＤ１６のフィールドシーケンシャルレート、カラーホイール１３による色分離数、サブフィールド分割部５３でのサブフィールド分割数、およびフレームレート測定部５４で測定されたＦＤに基づいて、入力Ｉ／Ｆ５７で抽出された入力映像信号の受信クロックの逓倍数を演算し、その演算結果をクロック生成部５６に供給するようになっている。

クロック生成部５６では、入力Ｉ／Ｆ５７で抽出された受信クロックを、画素ずらしレート判断部５５からのクロック逓倍数で逓倍し、その逓倍した受信クロックに同期したクロックを基準クロックとしてメモリ５１、メモリコントローラ５２、サブフィールド分割部５３および面順次変換部５８に供給されるようになっている。

また、画素ずらしレート判断部５５では、フィールドシーケンシャルレートおよび色分離数に基づいてサブフィールドフレームレートを演算するとともに、サブフィールドフレームレートおよびサブフィールド分割数に基づいて表示フレームレートを演算し、これらサブフィールドフレームレートおよび表示フレームレートの演算結果を、メモリコントローラ５２、サブフィールド分割部５３および面順次変換部５８に供給するようになっている。

なお、図示しないが、入力Ｉ／Ｆ５７とメモリ５１との間には映像信号を補間する補間処理部が設けられており、また、メモリ５１とサブフィールド分割部５３との間にはエンハンス・ガンマ処理などの画像データを加工するデータ処理部が設けられているが、これらについては、公知技術であるので説明を省略する。

以下、本実施の形態の動作について、入力映像信号が１０８０ｉ、透過型ＬＣＤ１６の有効サイズがＸＧＡの場合を例にとって説明する。なお、１０８０ｉは、有効画素サイズが１９２０×１０８０で６０Ｈｚのインターレースの映像信号を意味している。また、映像信号は、１０８０ｉ以外にも適用できることは容易であるため、ここでは１０８０ｉ以外については説明を省略する。

先ず、入力Ｉ／Ｆ５７において、１０８０ｉの奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドとの映像信号を交互に受信し、それらを有効画素サイズ１９２０×１０８０の１枚の映像信号としてメモリ５１に書き込む。この処理は、入力Ｉ／Ｆ５７とメモリ５１との間にメモリを追加して行ってもよいし、ＩＰ変換コントローラを使用して行ってもかまわない。

次に、メモリ５１に書き込まれた１９２０×１０８０の映像信号を、サブフィールド分割部５３で、図４に示すように、１つのサブフィールドが９６０×５４０サイズの４つのサブフィールドＡ〜Ｄに分割する。

ここで、透過型ＬＣＤ１６は、ＸＧＡ（１０２４×７６８）サイズであるので、１９２０×１０８０の映像信号を４つのサブフィールドＡ〜Ｄに分割すると、入力画像の有効画素よりも透過型ＬＣＤ１６の有効画素の方が多くなってしまう。そこで、本実施の形態では、図４に示すように、黒にマスクしたデータを埋めこみながらサブフィールドを生成している。その後、生成したサブフィールドＡ〜Ｄを面順次変換部５８に送信し、ここでＲＧＢの各色のデータに分割して透過型ＬＣＤ１６へ送信する。なお、透過型ＬＣＤ１６の足りない画素を埋めるデータは、黒マスクデータに限らず、例えばサブフィールド分割部５３の前段に配置してある図示しない補間処理部を使うことにより、任意のデータとして表示することもできる。

一方、フレームレート測定部５４では、入力Ｉ／Ｆ５７からのＶＤおよびフィールド情報から、入力映像信号が１０８０ｉで６０Ｈｚのインターレースであることを測定し認識することで、奇数フィールドと偶数フィールドとを合わせた入力フレームレート（ＦＤ）が３０Ｈｚであるという情報を得る。このフレームレートの測定結果（３０Ｈｚ）は、画素ずらしレート判断部５５に送られる。

画素ずらしレート判断部５５では、下記の（１）、（２）および（３）式により、入力映像信号のクロック逓倍数、サブフィールドフレームレートおよび表示フレームレートをそれぞれ演算する。

本実施の形態の場合には、ＦＤ＝３０、Ｓ＝４、ＦＳ＝４８０Ｈｚ、Ｃ＝３、ｎ＝０であるから、上記（１）、（２）および（３）式の演算結果は、以下のようになる。なお、フィールドシーケンシャルレートは、各表示色についての概算値であり、カラーホイール１３の面積比とは一致しない。つまり、実際には、Ｒの光を長く射出し、Ｇの光をＲの光より短い時間で射出たりすることもあるが、これとは一致せず、ＲＧＢを等しい時間とした概算値である。

画素ずらしレート判断部５５で演算したクロック逓倍数（４／３）は、クロック生成部５６に供給して、入力Ｉ／Ｆ５７で抽出された入力映像信号の受信クロックを４／３逓倍して、その逓倍した受信クロックに同期するクロックを基準クロックとしてメモリ５１、メモリコントローラ５２、サブフィールド分割部５３および面順次変換部５８に供給する。また、画素ずらしレート判断部５５で演算したサブフィールドフレームレートおよび表示フレームレートは、メモリコントローラ５２、サブフィールド分割部５３および面順次変換部５８に供給する。

なお、フレームレート測定部５４および画素ずらしレート判断部５５は、ＣＰＵを使ったマイコンなどを用いて容易に構成することができ、また、クロック生成部５６はＰＬＬ回路を使用して容易に構成することができる。

図５は、本実施の形態における画像表示装置の動作を示すタイミングチャートである。

図５において、ＦＤ＝３０Ｈｚ、サブフィールドフレームレート（サブフィールド分割レート）＝１６０Ｈｚ、フィールドシーケンシャルレート＝４８０Ｈｚ、表示フレームレート（表示フレーム信号）＝４０Ｈｚである。

また、本実施の形態では、メモリ５１は３フレーム分のバッファを有しているが、メモリコントローラ５２はクロック生成部５６で生成された受信クロックより速い速度（４／３倍）のクロックでメモリ５１を読み出しているため、表示する画像が足りなくなる。そこで、図５では、「Ｍｏｖｉｅ３」を２回読み出して、表示するフレームレートとの調整を行っている（以下、このようなつじつま合わせに埋め込む画像データを、「ＰＡＤＤＩＮＧ ＤＡＴＡ」と称する）。

なお、図５では、３フレームメモリの区間で、表示フレームレートとの調整を行っているが、より大きなフレームメモリを持たせて調整することもできる。また、「ＰＡＤＤＩＮＧ ＤＡＴＡ」は、「Ｍｏｖｉｅ３」を２回読み出す場合に限らず、表示画像に合わせて、ある入力映像（例えば、Ｍｏｖｉｅ２）を２回読み出すようにしてもよい。

図６（ａ）〜（ｄ）は、本実施の形態による４点画素シフトを説明するための図である。図６（ａ）の状態は、水平方向画素シフト用の液晶セル１７Ａおよび垂直方向画素シフト用の液晶セル１７ＢがともにＯＦＦ状態にある。この状態では、透過型ＬＣＤ１６を経た光の偏光面が水平方向にあるとすると、液晶セル１７Ａで９０°回転されて垂直方向の偏光面となって複屈折板１８Ａで画素シフトされることなくそのまま透過し、さらに液晶セル１７Ｂで９０°回転されて水平方向の偏光面となって複屈折板１８Ｂで画素シフトされることなくそのまま透過する。したがって、画素シフト手段を透過した後の画素位置は、透過前の画素位置と同じ位置、すなわち一つの画素に注目すると位置Ａとなる。

その後、液晶セル１７Ａ，１７ＢがともにＯＮになると、図６（ｂ）に示すように、透過型ＬＣＤ１６からの光は、液晶セル１７Ａで偏光面を回転されることなく透過して、複屈折板１８Ａで水平方向に半画素ピッチシフトされ、さらに液晶セル１７Ｂでは偏光面を回転されることなく水平方向の偏光面のまま透過するので、複屈折板１８Ｂでは画素シフトされることなく透過する。したがって、画素シフト部を透過した後の画素位置は、水平方向に半画素ピッチずれた位置Ｂとなる。

次に、液晶セル１７ＢがＯＦＦになると、図６（ｃ）に示すように、複屈折板１８Ａで水平方向に半画素ピッチシフトされた水平方向の偏光面は、液晶セル１７Ｂで９０°回転されて垂直方向の偏光面となるので、複屈折板１８Ｂで垂直方向に半画素ピッチシフトされることになる。したがって、画素シフト部を透過した後の画素位置は、水平および垂直方向に半画素ピッチずれた位置Ｃとなる。

その後、液晶セル１７ＡがＯＦＦ、液晶セル１７ＢがＯＮになると、透過型ＬＣＤ１６からの光は液晶セル１７Ａで偏光面が９０°回転されて垂直方向の偏光面となって複屈折板１８Ａで画素シフトされることなくそのまま透過し、さらに液晶セル１７Ｂを垂直方向の偏光面のまま透過するので、複屈折板１８Ｂで垂直方向に半画素ピッチシフトされることになる。したがって、画素シフト部を透過した後の画素位置は、垂直方向に半画素ピッチずれた位置Ｄとなる。

以上の動作により、透過型ＬＣＤ１６の各画素位置が水平および垂直方向に半画素ピッチシフトした４点画素シフトを行うことにより、解像度を向上させることができる。

このように、本実施の形態では、空間光変調部を比較的安価で入手し易いフィールドシーケンシャルレートが４８０Ｈｚの透過型ＬＣＤ１６を用いて構成して、画素シフト部により画素シフトを行うようにしたので、画素シフトによるサブフィールド分割レートを高くでき、ウォブリング（画素シフト）によるフリッカを目立たなくすることができる。また、透過型ＬＣＤ１６に対しては、ある一定の区間で、表示するフレームとの調整を行うようにして画像を表示するようにしたので、カラーブレイクを低減することができる。

（第２実施の形態）
図７は、本発明の第２実施の形態に係る画像表示装置における画像処理部の要部の構成を示すブロック図である。

本実施の形態は、画像処理部５に水晶発振器を有する内部発振器６０を設け、画素ずらしレート判断部５５で演算したクロック逓倍数に基づいて内部発振器６０の発振出力を分周して所望のＨＤ相当の信号を発生させ、その信号をクロック生成部５６に供給して基準クロックを生成するようにしたもので、その他の構成および動作は第１実施の形態と同様である。

このように、内部発振器６０を設け、その出力を画素ずらしレート判断部５５での演算結果に基づいて逓倍して基準クロックを生成するようにすれば、第１実施の形態におけるように、入力映像信号から抽出したクロックを逓倍して基準クロックを生成する場合と比較して、ジッタの少ない基準クロックを生成することができるので、より鮮明な映像を表示することができる。

（第３実施の形態）
図８は、本発明の第３実施の形態に係る画像表示装置における画像処理部の要部の構成を示すブロック図である。

本実施の形態は、第１実施の形態において、画像処理部５を、メモリ５１、メモリコントローラ５２、サブフィールド分割部５３、フレームレート測定部５４、画素ずらしレート判断部５５、クロック生成部５６および入力Ｉ／Ｆ５７を有する第１画像処理部５ａと、面順次変換部５８および液晶セル制御部５９を有する第２画像処理部５ｂとに分離して、両者を図示しない接続ケーブルで接続可能にしたものである。

このように構成すれば、画像表示装置の本体側に第２画像処理部５ｂを設け、第１画像処理部５ａは画像表示装置から分離して設けることができるので、画像表示装置の小型化および低コスト化が図れる利点がある。

なお、この第３実施の形態は、第２実施の形態にも適用することができる。この場合、内部発振器６０は、第１画像処理部５ａに設ければよい。

（第４実施の形態）
図９は、本発明の第４実施の形態に係る画像表示装置の動作を示すタイミングチャートである。

本実施の形態は、第１実施の形態で説明したように、「ＰＡＤＤＩＮＧ ＤＡＴＡ」をフレーム単位で挿入するのではなく、サブフィールド単位で挿入して、一定区間毎に表示する画像を調整して画素シフトとの関係を成立させるようにしたものである。

このように、サブフィールド単位で、メモリ５１に書き込んだ画像データを「ＰＡＤＤＩＮＧ ＤＡＴＡ」として挿入すれば、特に動きのある画像を表示する場合に、画像を違和感なく表示することが可能となる。

（第５実施の形態）
図１０は、本発明の第５実施の形態に係る画像表示装置の動作を示すタイミングチャートである。

本実施の形態は、第１実施の形態において、透過型ＬＣＤ１６としてフィールドシーケンシャルレートが４８０Ｈｚよりも高く、しかも比較的安価で入手し易い５４０Ｈｚのものを用いたものである。

したがって、本実施の形態の場合には、画像処理部５の画素ずらしレート判断部５５で演算されるクロック逓倍数、サブフィールドフレームレートおよび表示フレームレートは、以下のようになる。

このように、本実施の形態の場合には、クロック逓倍数が３／２倍となるので、図１０では、「Ｍｏｖｉｅ２」を２回読み出して表示することで、入力映像信号との調整を行っている。

本実施の形態によれば、透過型ＬＣＤ１６としてフィールドシーケンシャルレートが５４０Ｈｚのものを用いたので、表示フレーム信号を４５Ｈｚとすることができる。したがって、画素シフトによるフリッカをより目立たなくすることができるとともに、カラーブレイクもより低減することができる。

（第６実施の形態）
図１１は、本発明の第６実施の形態に係る画像表示装置の動作を示すタイミングチャートである。

本実施の形態は、第１実施の形態において、入力映像信号のフレームレートＦＤが、ＰＣ用途などのように６０Ｈｚの場合である。この場合、画像処理部５の画素ずらしレート判断部５５で演算されるクロック逓倍数、サブフィールドフレームレートおよび表示フレームレートは、以下のようになる。

したがって、本実施の形態の場合には、表示フレーム信号が４０Ｈｚで、入力フレームレートの６０Ｈｚよりも低いので、図１１に示すように、同様なシーケンスでクロックを生成して、「Ｍｏｖｉｅ３」を間引いて表示しないようにすることで、入力映像信号と表示フレームとを調整する。

なお、図示しないが、入力映像信号のＦＤが７５Ｈｚの場合には、メモリを使用して追い越し制御を行うことで、表示フレーム信号と入力映像信号との調整を行ってもよく、より具体的には、７５Ｈｚの入力を６０Ｈｚにする追い越し制御をメモリにて行えばよい。

（第７実施の形態）
図１２は、本発明の第７実施の形態に係る画像表示装置における画像処理部の要部の構成を示すブロック図である。

本実施の形態では、第１実施の形態において、画像処理部５を、フレームレート測定部５４、画素ずらしレート判断部５５、およびクロック生成部５６を省略して、メモリ５１、メモリコントローラ５２、サブフィールド分割部５３、入力Ｉ／Ｆ５７、面順次変換部５８、液晶セル制御部５９、内部発振器６０およびＩＰ変換部６１で構成し、透過型ＬＣＤ１６はフィールドシーケンシャルレートが５４０Ｈｚとしたものである。

以下、入力映像信号が１０８０ｉであり、ＩＰ変換部６１が動き適用型である場合を例にとって説明する。１０８０ｉの入力映像信号は、入力Ｉ／Ｆ５７で受信されて、そのまま６０Ｈｚのインターレースの映像信号（６０ｉ）として出力され、ＩＰ変換部６１で６０Ｈｚのプログレッシブ信号（６０Ｐ）に変換されてメモリ５１に書き込まれる。

一方、内部発振器６０は、５４０Ｈｚのフィールドシーケンシャルレートに合わせたドットクロックを発振し、このクロックでメモリ５１は読み出され、面順次変換部５８では３倍にされて透過型ＬＣＤ１６に転送される。

図１３は、この場合の動作を示すタイミングチャートであり、各フレームにおいて４つのサブフィールドの１つが間引かれて、表示フレーム信号と入力映像信号とが調整されている。

本実施の形態によれば、上記実施の形態と比較して、画像処理部５を簡単かつ安価に構成できる利点がある。

（第８実施の形態）
図１４乃至図１６は本発明の第８実施の形態を示すもので、図１４は画像表示装置の概略構成図、図１５は画像処理部の構成を示すブロック図、図１６は動作を示すタイミングチャートである。

この画像表示装置は、３枚の透過型ＬＣＤを用いる３板式のもので、図１４に示すように、白色光源１１および反射傘１２を有する光源部からの照明光を、ダイクロイックミラー３２に入射させ、ここでＲ光を反射させ、他の光は透過させて、分離されたＲ光をミラー３３で反射させてＲ用透過型ＬＣＤ１６Ｒに入射させ、ダイクロイックミラー３２を透過した照明光はダイクロイックミラー３４でＧ光を反射させ、Ｂ光は透過させて、Ｇ光をＧ用透過型ＬＣＤ１６Ｇに入射させ、Ｂ光はミラー３５，３６を経てＢ用透過型ＬＣＤ１６Ｂに入射させている。なお、Ｐ／Ｓコンバータ等の照明光学系は図示を省略してある。

Ｒ用透過型ＬＣＤ１６Ｒ、Ｇ用透過型ＬＣＤ１６ＧおよびＢ用透過型ＬＣＤ１６Ｂでそれぞれ変調されて形成された画像は、合成プリズム３８で合成して、上述した実施の形態と同様に、液晶セル１７Ａおよび複屈折板１８Ａを有する水平方向の画素シフトセットと、液晶セル１７Ｂおよび複屈折板１８Ｂを有する垂直方向の画素シフトセットとを備える画素シフト部により水平および垂直方向に４点画素シフトするようにして、投影光学系４を経てスクリーン１９に投影表示する。

また、図１５に示すように、画像処理部５は、図３に示した構成において、面順次変換部５８に代えてＬＣＤコントローラ６２を設け、このＬＣＤコントローラ６２から透過型ＬＣＤ１６Ｒ，１６Ｇ，１６Ｂに画像データを同時に転送する。

以下、本実施の形態の動作について、透過型ＬＣＤ１６Ｒ，１６Ｇ，１６Ｂの動作（光変調デバイスレート）が１６０Ｈｚ、入力映像信号が１０８０ｉの場合を例にとって説明する。

先ず、入力Ｉ／Ｆ５７において、１０８０ｉの奇数フィールドと偶数フィールドとの映像信号を交互に受信して１枚の映像信号としてメモリ５１に書き込む。また、入力Ｉ／Ｆ５７では、クロック、ＨＤ、ＶＤを抽出して、フレームレート測定部５４において入力フレームレート（ＦＤ）が３０Ｈｚであることを測定し、画素ずらしレート判断部５５において、下記の（４）、（５）および（６）式により、入力映像信号のクロック逓倍数、サブフィールドフレームレートおよび表示フレームレートをそれぞれ演算する。

本実施の形態の場合は、クロック逓倍数が４／３、サブフィールドフレームレートが１６０Ｈｚ、表示フレームレートが４０Ｈｚとなる。

クロック生成部５６では、入力Ｉ／Ｆ５７で抽出された入力映像信号の受信クロックを、画素ずらしレート判断部５５で演算されたクロック逓倍数で逓倍して、その逓倍したクロックを基準クロックとしてメモリ５１、メモリコントローラ５２、サブフィールド分割部５３およびＬＣＤコントローラ６２に供給する。また、画素ずらしレート判断部５５で演算したサブフィールドフレームレートおよび表示フレームレートは、メモリコントローラ５２、サブフィールド分割部５３およびＬＣＤコントローラ６２に供給する。

このようにして、メモリ５１に書き込まれた映像信号を、クロック生成部５６からの基準クロックで読み出してサブフィールド分割部５３で４つのサブフィールドＡ〜Ｄに分割し、その分割されたサブフィールドの映像信号をＬＣＤコントローラ６２に転送して、透過型ＬＣＤ１６Ｒ，１６Ｇ，１６Ｂに同時に書き込む。

図１６は、本実施の形態における画像表示装置の動作を示すタイミングチャートである。

図１６において、ＦＤ＝３０Ｈｚ、サブフィールドフレームレート（サブフィールド分割レート）＝１６０Ｈｚ、表示フレームレート（表示フレーム信号）＝４０Ｈｚである。

また、本実施の形態では、第１実施の形態と同様に、メモリ５１は３フレーム分のバッファを有しているが、メモリコントローラ５２はクロック生成部５６で生成された受信クロックより速い速度（４／３倍）のクロックでメモリ５１を読み出しているため、表示する画像が足りなくなる。そこで、図１６では、第１実施の形態と同様に、「Ｍｏｖｉｅ３」を２回読み出して、表示するフレームレートとの調整を行っている。

なお、図１６では、３フレームメモリの区間で、表示フレームレートとの調整を行っているが、より大きなフレームメモリを持たせて調整することもできる。また、「ＰＡＤＤＩＮＧ ＤＡＴＡ」は、「Ｍｏｖｉｅ３」を２回読み出す場合に限らず、表示画像に合わせて、ある入力映像（例えば、Ｍｏｖｉｅ２）を２回読み出すようにしてもよい。

本実施の形態によれば、画素シフトによるサブフィールド分割レートを高くできるので、ウォブリング（画素シフト）によるフリッカを目立たなくすることができる。

なお、本発明は、上記実施の形態に限定されるものではなく、幾多の変形または変更が可能である。例えば、第７実施の形態においては、図８に示した第３実施の形態と同様に、画像処理部５の面順次変換部５８および液晶セル制御部５９を他の構成要素から分離することもできる。同様に、図１５においても、画像処理部５のＬＣＤコントローラ６２および液晶セル制御部５９を他の構成要素から分離することもできる。また、図１５においては、内部発振器を設けて基準クロックを生成するようにすることもできる。

さらに、上記実施の形態では、画像処理部５の画素ずらしレート判断部５５において、クロック逓倍数、サブフィールドフレームレートおよび表示フレームレートを演算するようにしたが、使用する空間光変調デバイスのフィールドシーケンシャルレート（単板面順次方式の場合）や光変調デバイスレート（多板式の場合）が既知であれば、クロック逓倍数のみを演算すればよい。このようにすれば、画像処理部５の回路規模を縮小でき、コストダウンが図れる。

また、空間光変調デバイスは、フィールドシーケンシャルレートが４８０Ｈｚや５４０Ｈｚのものに限らず、６００Ｈｚや８４０Ｈｚのものも有効に使用することができる。

さらに、上記実施の形態では、画素シフト手段によって４点画素シフトを行うようにしたが、２点画素シフトを行う場合にも本発明を有効に適用することができる。さらに、空間光変調デバイスも透過型ＬＣＤに限らず、反射型ＬＣＤやＤＭＤなどを用いることができるとともに、多板式とする場合でも、３板に限らず、２板や４板以上の場合でも有効に適用することができる。また、画素シフト部も液晶セルと複屈折板との組み合わせに限らず、例えば特開２００３−２７９９２４号公報に開示されている公知の構成や、メカ構成による画素シフト手段などを使用することもできる。

さらに、本発明は、カラー表示に限らず、白黒表示する場合にも有効に適用することができる。

また、画素シフト部の応答速度が遅く、空間光変調デバイスに書き込まれるデータが不足する場合には、サブフィールド単位でデータの調整を行うことによりカラーブレイクを低減することができる。例えば、図２に示した構成において、画素シフト部を構成する液晶セル１７Ａ，１７Ｂの応答速度が遅い場合には、図１７にタイミングチャートを示すように、表示フレーム信号を入力フレームレートと同じ（３０Ｈｚ）とし、受信クロックよりも４／３倍速い基準クロックでメモリ５１を読み出すことによって生じる透過型ＬＣＤ１６への書き込みデータ不足分を、斜線で示すようにサブフィールド単位で白または黒のデータからなる「ＰＡＤＤＩＮＧ ＤＡＴＡ」を埋め込む。なお、この場合においても、基準クロックは、受信クロックから生成してもよいし、内部発振器から生成してもよい。

このように、サブフィールド単位で白または黒の「ＰＡＤＤＩＮＧ ＤＡＴＡ」を埋め込んで入力映像信号との調整を計れば、第１実施の形態とは異なり、大きなフレームメモリが不要となるので、安価な構成でカラーブレイクを低減することができる。

また、白または黒の「ＰＡＤＤＩＮＧ ＤＡＴＡ」に代えて、図１８に示すように、面順次色の該当色を「１／２」して書き込み調整を計ることにより、カラーブレイクを低減することもできる。すなわち、サブフィールドの最初に書きこむデータが「Ｒ」の場合には、これを「１／２」にした「ｒ」のデータを書き込み、次の「Ｒ」の書き込みタイミングで、さらに「１／２」の「ｒ」のデータを書き込む。「Ｇ」および「Ｂ」についても、同様に制御する。

この場合には、画像処理部５の面順次変換部５８にフィールドメモリを設ける必要があるが、第１実施の形態のように大きなフレームメモリを設けるよりもコスト的には有利になる。

また、画素シフト部の応答速度を予め画像処理部５の画素ずらしレート判断部５５に記憶させておき、入力映像映像に応じて上述した制御を適宜選択するように構成することもできる。

本発明に係る画像表示装置の基本的構成を示すブロック図である。 第１実施の形態に係る画像表示装置の概略構成図である。 図２に示す画像処理部の要部の構成を示すブロック図である。 図３に示すサブフィールド分割部でのサブフィールドの分割例を示す図である。 第１実施の形態における画像表示装置の動作を示すタイミングチャートである。 第１実施の形態による４点画素シフトを説明するための図である。 第２実施の形態に係る画像表示装置における画像処理部の要部の構成を示すブロック図である。 第３実施の形態に係る画像表示装置における画像処理部の要部の構成を示すブロック図である。 第４実施の形態に係る画像表示装置の動作を示すタイミングチャートである。 第５実施の形態に係る画像表示装置の動作を示すタイミングチャートである。 第６実施の形態に係る画像表示装置の動作を示すタイミングチャートである。 第７実施の形態に係る画像表示装置における画像処理部の要部の構成を示すブロック図である。 第７実施の形態の動作を示すタイミングチャートである。 第８実施の形態に係る画像表示装置の概略構成図である。 第８実施の形態における画像処理部の構成を示すブロック図である。 第８実施の形態の動作を示すタイミングチャートである。 本発明とともに開発した画像表示装置の動作を示すタイミングチャートである。 同じく、本発明とともに開発した画像表示装置の動作を示すタイミングチャートである。

符号の説明

１ 光源部
２ 空間光変調部
３ 画素シフト部
４ 投影光学系
５ 画像処理部
５ａ 第１画像処理部
５ｂ 第２画像処理部
１１ 白色光源
１２ 反射傘
１３ カラーホイール
１４ Ｐ／Ｓコンバータ
１６ 透過型ＬＣＤ
１６Ｒ Ｒ用透過型ＬＣＤ
１６Ｇ Ｇ用透過型ＬＣＤ
１６Ｂ Ｂ用透過型ＬＣＤ
１７Ａ，１７Ｂ 液晶セル
１８Ａ，１８Ｂ 複屈折板
１９ スクリーン
５１ メモリ
５２ メモリコントローラ
５３ サブフィールド分割部
５４ フレームレート測定部
５５ 画素ずらしレート判断部
５６ クロック生成部
５７ 入力インタフェース（Ｉ／Ｆ）
５８ 面順次変換部
５９ 液晶セル制御部
６０ 内部発振器
６１ ＩＰ変換部
６２ ＬＣＤコントローラ

Claims (12)

1. 入力映像信号のフレームを画素シフト数に応じて複数のサブフィールドに分割し、そのサブフィールドの映像信号を空間光変調部に供給して光源部からの光を空間変調するとともに、上記サブフィールドの映像信号に同期して画素シフト部により上記空間光変調部の画素をシフトして画像を表示するようにした画像表示装置において、
   入力映像信号のフレームレートをＦＤ、上記空間光変調部の光変調デバイスレートをＭ、サブフィールド分割数をＳ、上記空間光変調部におけるフィールドシーケンシャルレートをＦＳ、色分離数をＣとするとき、
   ＦＤ×２^ｎ＝Ｍ／Ｓ、または、ＦＤ×２^ｎ＝ＦＳ／Ｃ／Ｓ、（ただし、ｎは画素シフト数が４のときは０、画素シフト数が２のときは１）、を満足するように、入力映像信号と上記空間光変調部に供給する映像信号とを調整する画像処理部を有することを特徴とする画像表示装置。
2. 上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも高い場合は映像信号を追加し、上記表示フレームレートが上記ＦＤよりも低い場合は映像信号を間引くことを特徴とする請求項１に記載の画像表示装置。
3. 上記画像処理部は、入力映像信号をフレーム単位で格納するメモリと、該メモリのアクセスをコントロールするメモリコントローラと、上記メモリに格納されたフレームを分割するサブフィールド分割部と、入力映像信号のフレームレートを測定するフレームレート測定部と、該フレームレート測定部で測定されたフレームレートに基づいて画素ずらしレートを判断する画素ずらしレート判断部と、該画素ずらしレート判断部で判断された画素ずらしレートに基づいて上記メモリコントローラによる上記メモリのアクセスおよび上記サブフィールド分割部におけるサブフィールドの分割レートを制御する基準クロックを生成するクロック生成部とを有することを特徴とする請求項２または３に記載の画像表示装置。
4. 上記光源部は色面順次をするための面順次射出光源であり、上記空間光変調部は１つの空間光変調デバイスを有して、面順次でカラー画像を表示することを特徴とする請求項１乃至３のいずれか一項に記載の画像表示装置。
5. 上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも高い場合は、フィールド区間毎に映像信号を追加して入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とする請求項２乃至４のいずれか一項に記載の画像表示装置。
6. 上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも高い場合は、一定区間毎に映像信号を追加して入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とする請求項２乃至４のいずれか一項に記載の画像表示装置。
7. 上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも低い場合は、一定区間毎に映像信号を間引いて入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とする請求項２乃至４のいずれか一項に記載の画像表示装置。
8. 上記画像処理部は、上記空間光変調部における表示フレームレートが上記ＦＤよりも低い場合は、フィールド区間毎に映像信号を間引いて入力映像信号と上記空間光変調部に供給する映像信号とを調整することを特徴とする請求項２乃至４のいずれか一項に記載の画像表示装置。
9. 上記クロック生成部は、入力映像信号から抽出したクロックをソースとして上記基準クロックを生成することを特徴とする請求項３乃至８のいずれか一項に記載の画像表示装置。
10. 上記画像処理部は内部発振器を有し、上記クロック生成部は上記内部発振器が発生するクロックをソースとして上記基準クロックを生成することを特徴とする請求項３乃至８のいずれか一項に記載の画像表示装置。
11. 上記空間光変調デバイスのフィールドシーケンシャルレートが４８０Ｈｚであることを特徴とする請求項４に記載の画像表示装置。
12. 上記空間光変調デバイスのフィールドシーケンシャルレートが５４０Ｈｚであることを特徴とする請求項４に記載の画像表示装置。
    
    

Images