JP2007134795A

JP2007134795A - Transmission/reception chip package, mounting method and manufacturing method thereof, transmission/reception module using transmission/reception chip package and transmission/reception duplexer package

Info

Publication number: JP2007134795A
Application number: JP2005323644A
Authority: JP
Inventors: Hiroaki Hosokawa; 広陽細川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-11-08
Filing date: 2005-11-08
Publication date: 2007-05-31

Abstract

PROBLEM TO BE SOLVED: To provide a transmission/reception chip package capable of achieving miniaturization of a portable communication device and cost reduction thereof without deteriorating isolation or heat radiation characteristic. SOLUTION: Transmission/reception packages 12, 14 are configured so that transmission chips 12T, 14T each having a filter for transmission and reception chips 12R, 14R each having a filter for reception are laminated and joined. The transmission chips 12T, 14T of the transmission/reception packages 12, 14 are mounted on an interposer substrate 16 having a built-in impedance matching circuit 18 so that heat radiation characteristic may not be deteriorated. COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、携帯電話など携帯通信機器に関し、特に、送信、受信のためのフィルタが形成された送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージに関する。 The present invention relates to a mobile communication device such as a mobile phone, and in particular, a transmission / reception chip package formed with a filter for transmission and reception, a mounting method and a manufacturing method thereof, and a transmission / reception module and a transmission / reception duplexer package using the transmission / reception chip package About.

近年、携帯電話など携帯通信機器の小型化の進展により、これら機器に搭載される部品には、より小型、高密度で低価格の部品が強く要求されてきている。これに伴い、半導体ＩＣパッケージは飛躍的に小型化、高密度化が進んできており、最近では、パッケージ（Package、以下ＰＫＧと略記する。）単品のＩＣパッケージではなく、複数のＩＣチップや受動部品、その他機能デバイスを内蔵したモジュールパッケージが多く提案されている。 In recent years, with the progress of miniaturization of portable communication devices such as mobile phones, parts mounted on these devices have been strongly demanded to be smaller, higher density and lower cost components. As a result, semiconductor IC packages have been drastically reduced in size and density. Recently, a package (hereinafter abbreviated as PKG) is not a single IC package but a plurality of IC chips and passive devices. Many module packages incorporating components and other functional devices have been proposed.

ウェーハ状態のままで、再配線、電極端子形成、樹脂封止等を行うことを可能とする半導体技術である、ウェーハレベルパッケージ（Wafer Level Package、以下ＷＬＰＫＧと略記する。）技術は、小型化、高性能実装が要求される、携帯電話、デジタルカメラ等の携帯情報機器に使用するチップ形態の部品の製造に好適とされている。このＷＬＰ技術を採用したチップサイズ（又はスケール）パッケージ（Chip Size(oｒ Scale) Package、以下、ＣＳＰＫＧと略記する。）は、半導体チップサイズとほぼ同等の外形サイズであり、小型化、軽量化が要求される携帯通信機器などの製作のために常用されている。 Wafer Level Package (hereinafter abbreviated as WLPKG) technology, which is a semiconductor technology that enables rewiring, electrode terminal formation, resin sealing, etc. in the wafer state, is downsized. It is suitable for the manufacture of chip-type components used in portable information devices such as mobile phones and digital cameras that require high-performance mounting. A chip size (or scale) package (hereinafter abbreviated as CSPKG) that employs the WLP technology has an outer size that is almost the same as the semiconductor chip size, and can be reduced in size and weight. It is commonly used for manufacturing required portable communication devices.

モジュールパッケージのうち、表面弾性波（Surface Acoustic Wave、以下ＳＡＷと略記する。）フィルタやバルク音響波（bulk Acoustic wave、以下ＢＡＷと略記する。）フィルタを用いた代表的なフィルタデバイスには、中空気密構造を必要とするものが多く、モジュール内蔵化に工夫が行われてきている。また、受信周波数用と送信周波数用の２つのフィルタデバイスを内蔵し、アンテナから入出力される受信電波と送信電波とを分離する送受信用のデュプレクサ（Duplexer、以下ＤＰＸと略記する。）の検討が行われてきている。 Among module packages, typical filter devices using a surface acoustic wave (hereinafter abbreviated as SAW) filter or a bulk acoustic wave (hereinafter abbreviated as BAW) filter include Many of them require an airtight structure and have been devised to incorporate modules. In addition, a duplexer (hereinafter abbreviated as DPX) for transmission / reception that incorporates two filter devices for reception frequency and transmission frequency and separates reception radio waves and transmission radio waves input / output from an antenna is studied. Has been done.

ＣＤＭＡ(Code Division Multiple Access、符号分割多元接続)方式の携帯端末において、送信系、受信系を分ける送受同時通話を可能としたアンテナに繋がるフロントエンド部品に用いられるＳＡＷアンテナ分波器(ＤＰＸ)に関する報告がある（例えば、後記する非特許文献１を参照。）。非特許文献１では、携帯電話に用いられるアンテナ分波器のほとんどは送受信同時通話可能なフィルタでなければならないため、送信信号の受信回路への漏洩、受信信号の送信信号への漏洩が少なくなるように設計されている。なお、ＳＡＷデバイス及びその製造方法に関しては多くの報告がある（例えば、後記する特許文献１を参照。）。 The present invention relates to a SAW antenna demultiplexer (DPX) used for a front-end component connected to an antenna that enables simultaneous transmission and reception calls for dividing a transmission system and a reception system in a CDMA (Code Division Multiple Access) type portable terminal. There is a report (for example, see Non-Patent Document 1 described later). In Non-Patent Document 1, most of the antenna duplexers used in mobile phones must be filters capable of simultaneous transmission and reception, so that leakage of transmission signals to reception circuits and leakage of reception signals to transmission signals are reduced. Designed to be There are many reports on SAW devices and their manufacturing methods (for example, see Patent Document 1 described later).

ＢＡＷフィルタは、ＡｌＮ、ＺｎＯ等の圧電膜をＭｏ等の電極層で挟み込んだ構造の共振器を使うフィルタであり、バルク弾性波と呼ぶ圧電膜自体の共振振動を利用するフィルタである。このフィルタは各種の基板上に形成できる。ＢＡＷフィルタの代表的なものとして、下部に空洞を有し圧電膜を自由に振動させる構成をもつ薄膜バルク音響共振器（Film Bulk Acoustic Resonator、以下、ＦＢＡＲと略記する。）がある（例えば、後記する特許文献２を参照。）。ＦＢＡＲとこれを用いるＤＰＸに関しては多くの報告がある（例えば、後記する特許文献３、特許文献４、特許文献５を参照。）。ＦＢＡＲとこれを用いるＤＰＸについては、図１３、図１４、図１７で説明する。 The BAW filter is a filter that uses a resonator having a structure in which a piezoelectric film such as AlN or ZnO is sandwiched between electrode layers such as Mo, and uses a resonance vibration of the piezoelectric film itself called a bulk acoustic wave. This filter can be formed on various substrates. As a typical BAW filter, there is a thin film bulk acoustic resonator (hereinafter abbreviated as FBAR) having a structure having a cavity in the lower portion and freely vibrating a piezoelectric film (for example, described later). (See Patent Document 2). There are many reports regarding FBAR and DPX using the same (for example, see Patent Document 3, Patent Document 4, and Patent Document 5 described later). The FBAR and DPX using the FBAR will be described with reference to FIG. 13, FIG. 14, and FIG.

なお、ＢＡＷフィルタの他の例として、ＦＢＡＲのように下部に空洞を設けず、高低の音響インピーダンスの層を交互に設けて形成した音響多層膜をデバイスの下部に設け弾性波を反射させる構成をもつ固定実装型共振器（Solidly mounted Resonator、以下ＳＭＲと略記する。）がある（例えば、特許文献２の段落００１１を参照。）。 As another example of the BAW filter, a configuration in which an acoustic multilayer film formed by alternately providing high and low acoustic impedance layers is provided below the device to reflect an elastic wave without providing a cavity below the FBAR is provided. There is a fixedly mounted resonator (hereinafter abbreviated as SMR) (see, for example, paragraph 0011 of Patent Document 2).

現在、ＳＡＷフィルタは、小型、低コストなどの理由で携帯電話に広く使用されているが、近年、ＦＢＡＲフィルタは、小型、高性能な弾性波フィルタとして注目されている。ＳＡＷと比較した時のＦＢＡＲの利点は、ファインパターンがないため、高周波化しやすく、電極の耐電力性も大きくとれる点、共振器の鋭さをあらわす指標であるＱ(Quality Factor)が高くフィルタを構成した場合、損失が少ない点、Ｓｉ等の半導体基板上に形成できるため、ＲＦ回路モノシリック化の可能性がある点とされている（例えば、後記する非特許文献２）。 Currently, SAW filters are widely used in mobile phones because of their small size and low cost, but in recent years, FBAR filters have attracted attention as small and high-performance elastic wave filters. The advantage of FBAR compared to SAW is that there is no fine pattern, it is easy to increase the frequency and the power durability of the electrode can be greatly increased, and the Q (Quality Factor) that indicates the sharpness of the resonator is high, and the filter is configured. In this case, it is considered that there is a possibility that the RF circuit is monolithic because it can be formed on a semiconductor substrate such as Si, with little loss (for example, Non-Patent Document 2 described later).

図１２は、従来技術における、携帯電話用の送受信ＤＰＸＰＫＧ７０の構造を説明する図であり、（Ａ）は平面図、（Ｂ）Ｇ−Ｇ部の断面図である。 12A and 12B are diagrams for explaining the structure of a transmission / reception DPXPKG 70 for a mobile phone in the prior art, where FIG. 12A is a plan view and FIG. 12B is a cross-sectional view of a GG portion.

図１２に示すように、２ＧＨｚの通過帯域をもつ帯域通過フィルタが形成された送信チップ基板７７、及び、２ＧＨｚの通過帯域をもつ帯域通過フィルタが形成された受信チップ基板７８はそれぞれ、気密性の保持のためキャップ（又はカバー）基板７６と接合され、送信パッケージ７２、及び、受信パッケージ７４を構成している。 As shown in FIG. 12, the transmission chip substrate 77 formed with a bandpass filter having a passband of 2 GHz and the reception chip substrate 78 formed with a bandpass filter having a passband of 2 GHz are each airtight. It is joined to a cap (or cover) substrate 76 for holding, and constitutes a transmission package 72 and a reception package 74.

送信パッケージ７２、受信パッケージ７４は、インダクタ、キャパシタによって形成されたインピーダンス整合回路を内蔵し、外部接続端子１７をもつインターポーザ（中間）基板７５の電極パッド１５に、半田１９によって電気的に接続されている。送信パッケージ７２、受信パッケージ７４は、インターポーザ基板に並置されている。 The transmission package 72 and the reception package 74 incorporate an impedance matching circuit formed by an inductor and a capacitor, and are electrically connected to the electrode pads 15 of the interposer (intermediate) substrate 75 having the external connection terminals 17 by the solder 19. Yes. The transmission package 72 and the reception package 74 are juxtaposed on the interposer substrate.

図１３は、従来技術における、ＦＢＡＲＤＰＸ（ＦＢＡＲを用いたＤＰＸ）を用いた携帯電話用ＲＦモジュールの概略構成を説明する図である。 FIG. 13 is a diagram for explaining a schematic configuration of a mobile phone RF module using FBARDPX (DPX using FBAR) in the prior art.

図１３に示す携帯電話用ＲＦモジュールはＦＢＡＲＤＰＸモジュールを含んでおり、このモジュールは、低雑音増幅器（ＬＮＡ）、ＦＢＡＲにより構成されたＤＰＸであり、２ＧＨｚの通過帯域をもつ受信用及び送信用の２Ｇ帯域通過フィルタ、８００ＭＨｚの通過帯域をもつ受信用及び送信用の８００Ｍ帯域通過フィルタ、スィッチ（ＳＷ）、及び、図示しないインダクタ及びキャパシタを含むインピーダン整合回路や位相シフタから構成されている。 The mobile phone RF module shown in FIG. 13 includes an FBARDPX module, which is a DPX composed of a low noise amplifier (LNA) and an FBAR, and has a 2 GHz reception band and a transmission band of 2 GHz. A band pass filter, an 800 M band pass filter for reception and transmission having a pass band of 800 MHz, a switch (SW), an impedance matching circuit including an inductor and a capacitor (not shown), and a phase shifter are included.

なお、図１３において、ＰＡはパワーアンプを、２つのＲＦ−ＩＣはそれぞれ高周波回路を示し、送信（ＴＸ）用の信号処理、受信（ＲＸ）用の信号処理を行うためのものである。図１３において、２Ｇ帯域通過フィルタが形成されているチップ基板、８００Ｍ帯域通過フィルタが形成されているチップ基板は並置されている。 In FIG. 13, PA denotes a power amplifier, and two RF-ICs denote high-frequency circuits, respectively, for performing signal processing for transmission (TX) and signal processing for reception (RX). In FIG. 13, the chip substrate on which the 2G bandpass filter is formed and the chip substrate on which the 800M bandpass filter is formed are juxtaposed.

図１４は、従来技術における、ＦＢＡＲＤＰＸを用いた携帯電話用ＲＦモジュールの他の例の概略構成を説明する図である。 FIG. 14 is a diagram for explaining a schematic configuration of another example of an RF module for a mobile phone using FBARDPX in the prior art.

図１４に示す携帯電話用ＲＦモジュールは、３つのＤＰＸ、即ち、ＤＰＸ１、ＤＰＸ２、ＤＰＸ３を含んでおり、各ＤＰＸは、送信用のフィルタが形成された送信チップ基板、受送信用のフィルタが形成された受信チップ基板、インピーダンス整合や位相シフタなどを構成するインダクタやキャパシタから構成され、送信信号と受信信号の分離を行う機能をもっている。 The mobile phone RF module shown in FIG. 14 includes three DPXs, that is, DPX1, DPX2, and DPX3. Each DPX includes a transmission chip substrate on which a transmission filter is formed, and a reception and transmission filter. The reception chip substrate, the inductor and the capacitor constituting the impedance matching and phase shifter, etc., have the function of separating the transmission signal and the reception signal.

図１４に示す例では、ＤＰＸ１、ＤＰＸ２、ＤＰＸ３のそれぞれのＤＰＸに形成された送信用及び受信用のフィルタは、帯域通過フィルタであり互いに異なる通過帯域をもっている。ＤＰＸ１、ＤＰＸ２、ＤＰＸ３のうち、１つのＤＰＸでは、送信及び受信チップ基板は同時に動作しているが、他の２つのＤＰＸは休止している。図１４に示すＩＣ−Ｃｈｉｐは上記の各ＤＰＸを制御機能を含み、制御のためのコントロール端子、電源端子、アース端子を有している。上記の各ＤＰＸは、送信用出力端子及び受信用入力端子を有している。 In the example shown in FIG. 14, the transmission and reception filters formed in each of DPX1, DPX2, and DPX3 are bandpass filters and have different passbands. Among DPX1, DPX2, and DPX3, in one DPX, the transmission and reception chip substrates are operating simultaneously, while the other two DPXs are inactive. The IC-Chip shown in FIG. 14 includes a control function for each of the above DPXs, and has a control terminal for control, a power supply terminal, and a ground terminal. Each of the above DPXs has a transmission output terminal and a reception input terminal.

次に、特許文献１に記載の図４、図５、図１０に基づいて、ＳＡＷフィルタが形成された圧電基板と回路基板から構成されるＣＳＰＫＧを、ＷＬＰＫＧ技術によって製造する方法について、説明する。 Next, a method of manufacturing CSPKG composed of a piezoelectric substrate on which a SAW filter is formed and a circuit substrate based on FIGS. 4, 5, and 10 described in Patent Document 1 will be described using the WLPKG technology.

図１５は、従来技術における、ＷＬＰＫＧ技術によるＣＳＰＫＧ１０１の製造工程の概略を説明する図である。図１６は、従来技術における、ＳＡＷフィルタが形成された圧電基板と回路基板から構成されるＣＳＰＫＧの構造の概略を説明する図であり、（Ａ）はカバー基板の平面図、（Ｂ）は圧電基板の平面図、（Ｃ）はカバー基板及び圧電基板のＨ−Ｈ部の断面図、（Ｄ）はカバー基板と圧電基板との接合体のＨ−Ｈ部の断面図、（Ｅ）はこの接合体のＨ−Ｈ部の断面図である。 FIG. 15 is a diagram for explaining the outline of the manufacturing process of the CSPKG 101 by the WLPKG technology in the prior art. FIG. 16 is a diagram for explaining the outline of the structure of CSPKG composed of a piezoelectric substrate on which a SAW filter is formed and a circuit substrate in the prior art, (A) is a plan view of a cover substrate, and (B) is a piezoelectric diagram. (C) is a sectional view of the HH portion of the cover substrate and the piezoelectric substrate, (D) is a sectional view of the HH portion of the joined body of the cover substrate and the piezoelectric substrate, and (E) is this view. It is sectional drawing of the HH part of a joined body.

図１５に示すように、半導体ウェーハ８０と絶縁性ウェーハ８５を用意し、半導体ウェーハ８０にＳＡＷフィルタ９０をＡｌやＡｕ等の電極パターンなどで形成しておく。一方、絶縁性ウェーハ８５に、接着されるＳＡＷフィルタ９０の形状に合わせて、ＳＡＷフィルタ９０の電極パッド部１１２（図１６を参照）に該当する部分に貫通穴１２１を形成しておく。 As shown in FIG. 15, a semiconductor wafer 80 and an insulating wafer 85 are prepared, and a SAW filter 90 is formed on the semiconductor wafer 80 with an electrode pattern such as Al or Au. On the other hand, in accordance with the shape of the SAW filter 90 to be bonded to the insulating wafer 85, a through hole 121 is formed in a portion corresponding to the electrode pad portion 112 (see FIG. 16) of the SAW filter 90.

次に、半導体ウェーハ８０と絶縁性ウェーハ８５とを位置合わせして接着する。接着後、チップ１０１毎に切断する。この時、半導体ウェーハ８０と絶縁性ウェーハ８５と貼り合わせた後、ウェーハ状態のままで金属バンプ１３１（図１６を参照）を貫通穴１２１部に形成し、図１６に示す回路基板１３０が複数形成されたウェーハにフェースダウンボンディングした後に、パッケージ1００毎に切断してもよい。 Next, the semiconductor wafer 80 and the insulating wafer 85 are aligned and bonded. After bonding, each chip 101 is cut. At this time, after the semiconductor wafer 80 and the insulating wafer 85 are bonded together, the metal bump 131 (see FIG. 16) is formed in the through-hole 121 portion in the wafer state, and a plurality of circuit boards 130 shown in FIG. 16 are formed. After face-down bonding to the formed wafer, each package 100 may be cut.

図１６に示すように、圧電基板１１０には、櫛形電極パターン１１１とこれに繋がる電極パッド部１１２とを取り囲む周囲金属層１１３が形成されている。櫛形電極パターン１１１と電極パッド部１１２はＳＡＷフィルタを形成している。櫛形電極パターン１１１を密閉するカバー基板１２０には、電極パッド部１１２と外部の配線１３２との電気的接続を行うための貫通穴１２１と、櫛形電極パターン１１１の振動を可能にするための中空部分（内部空間）を作り出す中空部１２２とが設けられている。圧電基板１１０とカバー基板１２０とを重ね合わせることにより、ＳＡＷデバイスが組み込まれたチップ１０１が形成される。 As shown in FIG. 16, the piezoelectric substrate 110 is formed with a surrounding metal layer 113 surrounding the comb-shaped electrode pattern 111 and the electrode pad portion 112 connected thereto. The comb-shaped electrode pattern 111 and the electrode pad portion 112 form a SAW filter. The cover substrate 120 that seals the comb-shaped electrode pattern 111 includes a through-hole 121 for electrical connection between the electrode pad portion 112 and the external wiring 132, and a hollow portion that enables the comb-shaped electrode pattern 111 to vibrate. A hollow portion 122 that creates (internal space) is provided. By stacking the piezoelectric substrate 110 and the cover substrate 120, the chip 101 incorporating the SAW device is formed.

圧電基板１１０とカバー基板１２０とを接着する時、機械的な微小振動が生じる櫛形電極パターン１１１の上部にカバー基板１２０の窪み部分である中空部１２２が重なり、電極パッド部１１２にはカバー基板１２０の貫通穴１２１が重なるように、位置合わせを行う。圧電基板１１０とカバー基板１２０との接着には、中空部１２２を外気から遮断されたハーメチック状態とするため、金属（周囲金属層１１３）とガラスやセラミックスやＳｉ（カバー基板１２０）との直接接合が利用される。 When the piezoelectric substrate 110 and the cover substrate 120 are bonded to each other, a hollow portion 122 that is a hollow portion of the cover substrate 120 is overlapped with the upper portion of the comb-shaped electrode pattern 111 that generates mechanical minute vibrations, and the electrode substrate 112 is covered with the cover substrate 120. Alignment is performed so that the through holes 121 overlap. For bonding the piezoelectric substrate 110 and the cover substrate 120, the metal (the surrounding metal layer 113) is directly bonded to glass, ceramics, or Si (the cover substrate 120) so that the hollow portion 122 is hermetically shielded from the outside air. Is used.

圧電基板１１０とカバー基板１２０との接着後、カバー基板１２０の貫通穴１２１には金や半田による金属バンプ１３１が実装され、これにより貫通穴１２１は封止され中空部１２２の気密性が向上される。電極１３３が取り付けられたパッケージ用の回路基板１３０を、カバー基板１２０における金属バンプ１３１が実装された側から、電極１３３と金属バンプ１３１が接触するように取り付けることにより、電極パッド部１１２が外部の配線１３２と電気的に接続されたパッケージ１００が作成される。パッケージ１００をプラスチックまたはレジン等によるモールドで覆い、気密性をより向上させることもできる。 After bonding the piezoelectric substrate 110 and the cover substrate 120, metal bumps 131 made of gold or solder are mounted in the through holes 121 of the cover substrate 120, thereby sealing the through holes 121 and improving the airtightness of the hollow portion 122. The The circuit board 130 for the package to which the electrode 133 is attached is attached so that the electrode 133 and the metal bump 131 are in contact with each other from the side of the cover substrate 120 where the metal bump 131 is mounted. The package 100 electrically connected to the wiring 132 is created. The package 100 can be covered with a mold made of plastic or resin to further improve the airtightness.

このように、図１５、図１６では、ＳＡＷフィルタを気密性のある内部空間に保持し外部との電気的接続を担うカバー基板１２０を作製するための絶縁性ウェーハ８５は、気密性保持のための蓋として作用するキャップウェーハであり、ＳＡＷフィルタが形成された圧電基板１１０を作製するための半導体ウェーハ８０は、素子機能を果たすための基本となる基板ウェーハである。特許文献１では、このキャップウェーハと基板ウェーハとを接合してチップ又はパッケージを作製し、内部をハーメチック状態に保持している。 As described above, in FIGS. 15 and 16, the insulating wafer 85 for producing the cover substrate 120 that holds the SAW filter in the airtight internal space and performs electrical connection with the outside is used for airtightness maintenance. A semiconductor wafer 80 for producing a piezoelectric substrate 110 on which a SAW filter is formed is a substrate wafer serving as a base for performing an element function. In Patent Document 1, the cap wafer and the substrate wafer are joined to produce a chip or a package, and the inside is held in a hermetic state.

なお、特許文献１の段落００６４には、振動部を有し、その振動部にハーメチックシールを施す必要があるデバイス（例えば、ＳＡＷ共振子やＦＢＡＲ（薄膜共振器）やこれらを用いたＦＢＡＲフィルタ等）であれば、如何なるものでも適用することが可能であるとの記載がある。 In paragraph 0064 of Patent Document 1, a device (for example, a SAW resonator, an FBAR (thin film resonator), an FBAR filter using the same, or the like that has a vibrating portion and needs to be hermetically sealed to the vibrating portion, etc. ), Any statement can be applied.

図１７は、従来技術における、ＦＢＡＲの主要部の概略を説明する断面図である。図１７において、（Ａ）は特許文献２に記載に相当するもの、（Ｂ）は特許文献６に記載に相当するものである。 FIG. 17 is a cross-sectional view for explaining the outline of the main part of the FBAR in the prior art. In FIG. 17, (A) corresponds to the description in Patent Document 2, and (B) corresponds to the description in Patent Document 6.

図１７に示すように、ＦＢＡＲには、圧電薄膜３２を自由に振動させるための空洞（キャビティ）３５が形成されている。この空洞３５は、図１７（Ａ）では、高抵抗Ｓｉ基板３４に形成されており、図１７（Ｂ）では、高抵抗Ｓｉ基板３４の上部外側に形成されている。圧電薄膜３２は、上部電極３１と下部電極３３によって挟まれている。 As shown in FIG. 17, in the FBAR, a cavity (cavity) 35 for freely vibrating the piezoelectric thin film 32 is formed. The cavity 35 is formed in the high resistance Si substrate 34 in FIG. 17A, and is formed outside the upper portion of the high resistance Si substrate 34 in FIG. 17B. The piezoelectric thin film 32 is sandwiched between the upper electrode 31 and the lower electrode 33.

ＦＢＡＲは、圧電薄膜３２に交流電圧を印加した時、厚み方向に圧電薄膜が振動し圧電薄膜の持つ固有振動による電気的な共振特性を利用した共振器である。ＦＢＡＲの共振周波数は、基本的に圧電薄膜の厚みで決定される。 The FBAR is a resonator that utilizes an electrical resonance characteristic due to the natural vibration of the piezoelectric thin film that vibrates in the thickness direction when an AC voltage is applied to the piezoelectric thin film 32. The resonance frequency of the FBAR is basically determined by the thickness of the piezoelectric thin film.

ＦＢＡＲは、薄膜半導体プロセスにより作製することが可能であり、電波の振動を利用して必要とする周波数帯の電波だけを取り出すことができるため、デュプレクサやバンドパスフィルタの小型化、低コスト化を可能にし、携帯電話端末などに使われているフィルタなどの電子部品を小型化できる。 The FBAR can be manufactured by a thin film semiconductor process, and can extract only radio waves in the required frequency band by using radio wave vibration, thereby reducing the size and cost of duplexers and bandpass filters. This makes it possible to downsize electronic components such as filters used in mobile phone terminals.

なお、ＷＬＰＫＧ技術によるＦＢＡＲ素子及びその製造方法に関しては、特許文献４の段落００３０〜００３３、図３に記載されている。 The FBAR element based on the WLPKG technology and the manufacturing method thereof are described in paragraphs 0030 to 0033 of FIG. 3 and FIG.

特開２００４−８０２２１号公報（段落００５１〜００６５、段落００８９〜００９３）JP 2004-80221 A (paragraphs 0051 to 0065, paragraphs 0089 to 0093) 特開２００２−１４００７５号公報（段落００１１、段落００２５）JP 2002-140075 (paragraph 0011, paragraph 0025) 特開２００４−１２３３２７号公報（特許請求の範囲）JP 2004-123327 A (Claims) 特開２００５−９４７２８号公報（図２、図３、段落００２４〜００３３）Japanese Patent Laying-Open No. 2005-94728 (FIGS. 2, 3, paragraphs 0024 to 0033) 特開２００５−１１０１９９号公報（図２、図３、段落００２３〜００３２）Japanese Patent Laying-Open No. 2005-110199 (FIGS. 2, 3 and paragraphs 0023 to 0032) 特開２００５−４５６９４号公報（段落００９０）Japanese Patent Laying-Open No. 2005-45694 (paragraph 0090) 野口、寺田、坂本、駒崎、沖テクニカルレビュー、第１９０号, Vol.69, No.2,pp.54-57(2002)（「ＳＡＷアンテナ分波回路の設計」(p.55-p.57)）Noguchi, Terada, Sakamoto, Komazaki, Oki Technical Review, No. 190, Vol.69, No.2, pp.54-57 (2002) ("Design of SAW antenna demultiplexing circuit" (p.55-p.57 )) 上田政則、上田知史、FUJITSU, 56, 4, pp.333-339(07,2005)（「ＦＢＡＲの特徴」(p.334-p.335)）Masanori Ueda, Tomofumi Ueda, FUJITSU, 56, 4, pp.333-339 (07,2005) ("Features of FBAR" (p.334-p.335))

携帯電話など携帯通信機器の小型化を実現するためにはその特性の劣化を招いてはならない。通信機器に使用されるＤＰＸの代表的な特性値であるアイソレーションは、送信信号が受信経路へ、又はその逆への信号の回り込みの程度を表す。アイソレーションは高い（信号の回り込みが少ない）方がよい。このアイソレーションは、送信チップ基板、受信チップ基板の位置関係やＰＫＧの構造の影響を受ける。これは、高周波信号がＤＰＸＰＫＧ内で電磁界的に信号伝播を起こし、送受信経路間で信号が回り込む可能性があり、送信チップ基板と受信チップ基板との間の距離が小さいほど、また送受信の配線経路が近いほど、この傾向が強くなる。従って、ＤＰＸＰＫＧを小型化すると一般的にアイソレーションは悪化するという問題がある。 In order to reduce the size of mobile communication devices such as mobile phones, the characteristics must not be degraded. Isolation, which is a typical characteristic value of DPX used in communication equipment, represents the degree of signal sneaking into the reception path or vice versa. Higher isolation (less signal wraparound) is better. This isolation is affected by the positional relationship between the transmitting chip substrate and the receiving chip substrate and the structure of the PKG. This is because high-frequency signals may propagate electromagnetically in DPXPKG, and signals may circulate between transmission / reception paths. The smaller the distance between the transmission chip substrate and the reception chip substrate, the more the transmission / reception wiring The closer the route, the stronger this tendency. Therefore, when DPXPKG is downsized, there is a problem that isolation generally deteriorates.

小型で中空気密構造を実現するパッケージングの提案が出されている。例えば、特許文献１では、ＷＬＰＫＧ技術によって弾性波デバイスの小型化を意図しているが、図１５、図１６に示すように、そのＰＫＧ構造では、カバー基板１２０は、ＳＡＷフィルタを気密性のある内部空間に保持し外部との電気的接続を行う機能を有しているに過ぎず、例えば、携帯電話のアンテナ直下に置かれるＤＰＸとしてこのＰＫＧを採用した場合、図１２に示すように、インターポーザ基板に、送信チップ基板、受信チップ基板を並置して平置きするしかなく、ＤＰＸＰＫＧの小型化に限界があるという問題があった。 Proposals have been made for packaging that achieves a compact and medium airtight structure. For example, Patent Document 1 intends to reduce the size of an elastic wave device by using the WLPKG technology. However, as shown in FIGS. 15 and 16, in the PKG structure, the cover substrate 120 has an airtight SAW filter. For example, when this PKG is adopted as DPX placed directly under the antenna of a mobile phone, the interposer is held in the internal space and electrically connected to the outside as shown in FIG. There is only a problem that the transmitting chip substrate and the receiving chip substrate are placed side by side on the substrate, and there is a problem that there is a limit to downsizing of DXPKG.

本発明は、上述したような課題を解決するためになされたものであって、その目的は、携帯電話など携帯通信機器の特性劣化をきたすことなく小型化を可能とする、送信、受信のためのフィルタが形成された送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージを提供することにある。 The present invention has been made to solve the above-described problems, and its object is to enable transmission and reception that enables downsizing without deteriorating characteristics of mobile communication devices such as mobile phones. It is another object of the present invention to provide a transmission / reception chip package in which the filter is formed, a mounting method and a manufacturing method thereof, and a transmission / reception module and a transmission / reception duplexer package using the transmission / reception chip package.

即ち、本発明は、送信用のフィルタを有する送信チップと、受信用のフィルタを有する受信チップとを有し、前記送信チップと前記受信チップとを積層した、送受信パッケージに係るものである。 That is, the present invention relates to a transmission / reception package including a transmission chip having a transmission filter and a reception chip having a reception filter, and the transmission chip and the reception chip are laminated.

また、本発明は、前記送受信パッケージの実装構造であって、基板に前記送受信パッケージが搭載され、前記送信チップが前記受信チップと前記基板との間に配置され、前記基板に前記送信チップ及び前記受信チップが接続された、送受信パッケージの実装構造に係るものである。 Further, the present invention is a mounting structure of the transmission / reception package, wherein the transmission / reception package is mounted on a substrate, the transmission chip is disposed between the reception chip and the substrate, the transmission chip and the substrate on the substrate The present invention relates to a mounting structure of a transmission / reception package to which a receiving chip is connected.

また、本発明は、前記送受信パッケージの製造方法であって、第１ウェーハの複数の区画に送信用の帯域通過フィルタを形成する第１工程と、第２ウェーハの複数の区画に受信用の帯域通過フィルタを形成する第２工程と、前記複数の区画の各区画において前記第１及び第２ウェーハを積層して接合する第３工程と、接合された前記第１及び第２ウェーハを前記各区画毎に個片化して切断する第４工程とを有する、送受信パッケージの製造方法に係るものである。 Further, the present invention is a method for manufacturing the transmission / reception package, wherein a first step of forming a transmission band-pass filter in a plurality of sections of the first wafer, and a reception band in the plurality of sections of the second wafer. A second step of forming a pass filter; a third step of laminating and bonding the first and second wafers in each of the plurality of sections; and the bonding of the first and second wafers to each of the sections. The present invention relates to a method for manufacturing a transmission / reception package, which includes a fourth step of separating and cutting each piece.

また、本発明は、前記送受信パッケージと、インダクタ及びキャパシタを含むインピーダンス整合回路とを含む複数のデュプレクサと；前記複数のデュプレクサの動作を制御する制御回路と；を有する、送受信モジュールに係るものである。 The present invention also relates to a transmission / reception module comprising: a plurality of duplexers including the transmission / reception package; and an impedance matching circuit including an inductor and a capacitor; and a control circuit for controlling operations of the plurality of duplexers. .

また、本発明は、前記送受信パッケージと、インダクタとキャパシタを含むインピーダンス整合回路を内蔵している基板とを有し、前記送受信パッケージが前記基板に搭載され、前記送信チップが前記受信チップと前記基板との間に配置され、前記基板に前記送信チップ及び前記受信チップが接続された、送受信デュプレクパッケージの実装構造とするのがよい。 In addition, the present invention includes the transmission / reception package and a substrate incorporating an impedance matching circuit including an inductor and a capacitor, the transmission / reception package is mounted on the substrate, and the transmission chip is the reception chip and the substrate. It is preferable to have a mounting structure of a transmission / reception duplex package in which the transmission chip and the reception chip are connected to the substrate.

本発明によれば、送信チップと受信チップとを積層して電気的に接続させるので、小型化された送受信パッケージを提供でき、またこの送受信パッケージの送信チップの側で基板に実装するので、単純な構造をもち、しかも、アイソレーションや放熱特性を劣化させることのない送受信パッケージの実装構造を提供することができる。また、送受信パッケージをウェーハレベルパッケージ工程により製造することができるので、低価格の送受信パッケージを提供することができる。また、複数のデュプレクサ及びこれを制御する回路と送受信パッケージにより、安価で、小型な送受信モジュールを提供することができる。さらに、送受信パッケージを送信チップの側で、インピーダンス整合回路を内蔵している基板に搭載するので、アイソレーションや放熱特性を劣化させることのない送受信デュプレクサパッケージを提供することができる。 According to the present invention, since the transmission chip and the reception chip are stacked and electrically connected, a miniaturized transmission / reception package can be provided, and the transmission / reception package is mounted on the substrate on the side of the transmission chip. In addition, it is possible to provide a mounting structure for a transmission / reception package that has a simple structure and that does not deteriorate isolation and heat dissipation characteristics. Moreover, since the transmission / reception package can be manufactured by a wafer level package process, a low-cost transmission / reception package can be provided. In addition, an inexpensive and small transmission / reception module can be provided by a plurality of duplexers, a circuit for controlling the duplexer, and a transmission / reception package. Furthermore, since the transmission / reception package is mounted on the substrate having the impedance matching circuit on the side of the transmission chip, it is possible to provide a transmission / reception duplexer package that does not deteriorate isolation and heat dissipation characteristics.

本発明の送受信パッケージでは、前記送信用及び受信用のフィルタは、帯域通過フィルタとするのがよい。前記送信用及び受信用のフィルタとして、カットオフフィルタを使用することもできる。 In the transmission / reception package of the present invention, the transmission and reception filters may be bandpass filters. A cut-off filter may be used as the transmission and reception filters.

また、前記送信用及び受信用の帯域通過フィルタは、圧電膜とこれを挟む第１及び第２の電極層とからなる共振器を有する構成とするのがよい。前記共振器は空洞を有するフイルムバルク音響共振器(ＦＢＡＲ)である。ＦＢＡＲはＳｉ基板を用いて半導体技術により製作することができるので、Ｓｉ基板以外の特殊な基板を使用することなしに小型化、オンチップ化が可能となる。 The transmission and reception band-pass filters may include a resonator including a piezoelectric film and first and second electrode layers sandwiching the piezoelectric film. The resonator is a film bulk acoustic resonator (FBAR) having a cavity. Since the FBAR can be manufactured by a semiconductor technology using a Si substrate, the FBAR can be reduced in size and on-chip without using a special substrate other than the Si substrate.

なお、前記送信用及び受信用の帯域通過フィルタとして、表面弾性波を利用したＳＡＷ（表面弾性波）フィルタ、ＳＭＲ（固定実装型共振器）を用いたフィルタを使用することもできる。 Note that a SAW (surface acoustic wave) filter using surface acoustic waves and a filter using SMR (fixed mounting resonator) can be used as the transmission and reception band-pass filters.

また、前記送信チップに形成された前記共振器と前記受信チップに形成された前記共振器とを対向させて、前記送信チップと前記受信チップとを接合させるのがよい。この時、前記共振器の前記空洞が形成された前記送信チップ面と前記共振器の前記空洞が形成された前記受信チップ面とを対向させて、前記送信チップと前記受信チップとを接合させるのがよい。また、前記送信チップと前記受信チップとの間に配置され、前記送信チップと前記受信チップとをその両者の周辺部で接合する接合部材を有する構成とするのがよい。前記接合部材は、前記送信チップに形成された前記共振器及び前記受信チップに形成された前記共振器を取り囲むようにするのがよい。 In addition, the transmission chip and the reception chip may be joined with the resonator formed on the transmission chip and the resonator formed on the reception chip facing each other. At this time, the transmitting chip and the receiving chip are joined with the transmitting chip surface in which the cavity of the resonator is formed facing the receiving chip surface in which the cavity of the resonator is formed. Is good. Further, it is preferable to have a configuration in which a joining member is provided between the transmitting chip and the receiving chip and joins the transmitting chip and the receiving chip at the periphery of both. The joining member may surround the resonator formed on the transmitting chip and the resonator formed on the receiving chip.

共振器を取り囲むように接合部材を配置し、共振器の空洞が形成された面を対向させて送信チップと受信チップとを接合させるので、気密化を主目的とするチップ基板等を使用することなしに、共振器の振動部分を気密化された空間に配置することができる。 A bonding member is arranged so as to surround the resonator, and the surface on which the cavity of the resonator is formed is opposed so that the transmitting chip and the receiving chip are bonded. Therefore, a chip substrate or the like mainly used for airtightness should be used. Without, the vibrating part of the resonator can be placed in an airtight space.

また、前記送信チップに形成され、外部回路に電気的に接続される外部接続端子及び貫通ビアを有する構成にするのがよい。更に、前記送信チップに形成された中継電極パッドと、前記受信チップに形成された電極パッドとを接続させる構成とするのがよい。 Further, it is preferable that the transmitter chip has an external connection terminal and a through via that are electrically connected to an external circuit. Furthermore, it is preferable to connect the relay electrode pad formed on the transmission chip and the electrode pad formed on the reception chip.

送信チップの接合面に形成された中継電極パッドと、受信チップの接合面に形成された電極パッドとを、送信チップと受信チップとを接合する時に、電気的に接続させることができる。また、送信チップの接合面に形成された中継電極パッドは、送信チップの接合面の反対側に形成された外部接続端子と貫通ビアを介して電気的に接続されているので、送信チップの接合面の反対側の外部接続端子を用いて容易にはんだ付けで送受信チップを基板に搭載することができる。 The relay electrode pad formed on the joint surface of the transmission chip and the electrode pad formed on the joint surface of the reception chip can be electrically connected when the transmission chip and the reception chip are joined. Further, the relay electrode pad formed on the bonding surface of the transmission chip is electrically connected to the external connection terminal formed on the opposite side of the bonding surface of the transmission chip via the through via. The transmission / reception chip can be easily mounted on the substrate by soldering using the external connection terminal on the opposite side of the surface.

また、前記送信用の帯域通過フィルタの通過帯域と前記受信用の前記帯域通過フィルタの通過帯域とが異なる構成とし、更に、前記送信用の帯域通過フィルタ又は前記受信用の帯域通過フィルタが複数設けられ、これら通過帯域が互いに異なっており、これらのフィルタがより低周波の帯域通過フィルタの領域に配置される構成とするのがよい。この時、前記送信用の帯域通過フィルタ及び前記受信用の帯域通過フィルタの通過帯域が異なるように、前記送信チップと前記受信チップとを接合させる構成とするのがよい。 The transmission band-pass filter has a different pass band from the reception band-pass filter, and a plurality of the transmission band-pass filters or the reception band-pass filters are provided. These passbands are different from each other, and these filters are preferably arranged in the region of a lower frequency bandpass filter. At this time, the transmission chip and the reception chip may be joined so that the transmission band-pass filter and the reception band-pass filter have different pass bands.

異なる通過帯域をもつ帯域通過フィルタが形成された送信チップと受信チップとが接合されるので、アイソレーションの劣化を防止することができる。なお、前記送信用及び受信用の帯域通過フィルタの通過帯域が同じであってもよい。 Since the transmission chip and the reception chip on which bandpass filters having different passbands are formed are joined, deterioration of isolation can be prevented. The pass bands of the transmission and reception band pass filters may be the same.

本発明の送受信パッケージの実装構造では、前記基板はインダクタ及びキャパシタを含むインピーダンス整合回路を内蔵しており、デュプレクサとして機能する構成とするのがよい。また前記基板はインターポーザ基板であり、このインターポーザ基板はインダンクタ及びキャパシタを内蔵しており、デユプレクサとして機能する構成とするのがよい。 In the mounting structure of the transmission / reception package of the present invention, the substrate preferably includes an impedance matching circuit including an inductor and a capacitor, and functions as a duplexer. The substrate is an interposer substrate, and the interposer substrate preferably includes an inductor and a capacitor, and functions as a duplexer.

本発明の送受信パッケージの製造方法において、前記第１工程は、外部回路に電気的に接続される外部接続端子及び貫通ビアを前記第１ウェーハに形成する工程を含んでいる。また、前記第３の工程において、前記第１ウェーハに形成されている中継電極パッドと、前記第２ウェーハに形成されている電極パッドとを電気的に接続する。また、前記第１及び第２工程において、通過帯域の異なる複数の前記帯域通過フィルタを前記各区画毎に形成する。また、前記第３工程で前記第１及び第２ウェーハを積層して接合する際に、通過帯域の異なる前記送信用の帯域通過フィルタと前記受信用の帯域通過フィルタとが対向するように、前記第１及び第２工程において前記送信用及び受信用の帯域通過フィルタを形成する。この製造方法は、ウェーハレベルパッケージ技術（工程）に基づいているので、送受信パッケージを低コストで量産することができる。 In the method for manufacturing a transmission / reception package of the present invention, the first step includes a step of forming an external connection terminal and a through via electrically connected to an external circuit in the first wafer. In the third step, the relay electrode pad formed on the first wafer is electrically connected to the electrode pad formed on the second wafer. In the first and second steps, a plurality of the band pass filters having different pass bands are formed for each of the sections. In addition, when the first and second wafers are stacked and bonded in the third step, the transmission band-pass filter and the reception band-pass filter having different pass bands are opposed to each other. In the first and second steps, the transmission and reception band-pass filters are formed. Since this manufacturing method is based on the wafer level package technology (process), the transmission / reception package can be mass-produced at low cost.

以下の説明では、送信チップ基板を単に送信チップ、受信チップ基板を単に受信チップ、送受信チップサイズ（又はスケール）パッケージを単に送受信パッケージという。 In the following description, a transmission chip substrate is simply referred to as a transmission chip, a reception chip substrate is simply referred to as a reception chip, and a transmission / reception chip size (or scale) package is simply referred to as a transmission / reception package.

図１は、本発明の第１の実施の形態における、送受信ＰＫＧ１２、１４の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０の構造の概略を説明する図であり、（Ａ）は送受信ＤＰＸＰＫＧ２０の平面図、（Ｂ）はインポーザ基板１６の平面図、（Ｃ）は送受信ＤＰＸＰＫＧ２０のＡ−Ａ部の断面図である。 FIG. 1 is a diagram for explaining the outline of the structure of transmission / reception PKGs 12 and 14 and its mounting structure, and the structure of transmission / reception DPXPKG 20 in the first embodiment of the present invention. FIG. 1 (A) is a plan view of transmission / reception DPXPKG 20. B) is a plan view of the imposer substrate 16, and (C) is a cross-sectional view of the AA portion of the transmission / reception DPXPKG20.

図１に示すように、送信チップ１２Ｔ、１４Ｔには夫々２ＧＨｚ、１．７ＧＨｚの通過帯域をもつ送信用の帯域通過フィルタが形成され、受信チップ１２Ｒ、１４Ｒには夫々１．７ＧＨｚ、２ＧＨｚの通過帯域をもつ受信用の帯域通過フィルタが形成されている。受信チップ１２Ｒと送信チップ１２Ｔとが接合され送受信パッケージ１２が形成され、受信チップ１４Ｒと送信チップ１４Ｔとが接合され送受信パッケージ１４が形成されている。 As shown in FIG. 1, a transmission bandpass filter having a pass band of 2 GHz and 1.7 GHz is formed in each of the transmission chips 12T and 14T, and a pass of 1.7 GHz and 2 GHz is formed in each of the reception chips 12R and 14R. A band-pass filter for reception having a band is formed. The reception chip 12R and the transmission chip 12T are joined to form the transmission / reception package 12, and the reception chip 14R and the transmission chip 14T are joined to form the transmission / reception package 14.

送受信パッケージ１２、１４は、外部接続端子１７をもつインターポーザ基板１６の電極パッド１５に、半田１９によって電気的に接続され、全体として送受信ＤＰＸＰＫＧ２０を構成している。インターポーザ基板１６の側となるチップとして送信チップ１２Ｔ、１４Ｔを配置する。このとき、送受信パッケージ１２、１４の間の距離は、アイソレーションが劣化しないようにとる。 The transmission / reception packages 12, 14 are electrically connected to the electrode pads 15 of the interposer substrate 16 having the external connection terminals 17 by solder 19, and constitute a transmission / reception DPXPKG 20 as a whole. Transmission chips 12T and 14T are arranged as chips on the side of the interposer substrate 16. At this time, the distance between the transmission / reception packages 12 and 14 is set so that isolation does not deteriorate.

インターポーザ基板１６として、ＬＴＣＣ（Low Temperature Cofired Ceramic、低温焼成セラミック）基板を使用し、ＬＴＣＣ基板の内部には、インダクタ及びキャパシタを含むインピーダン整合回路や位相シフタから構成され、デュプレクシング機能を行う回路が内部に多層で形成されている。 As the interposer substrate 16, an LTCC (Low Temperature Cofired Ceramic) substrate is used, and the LTCC substrate includes an impedance matching circuit including an inductor and a capacitor and a phase shifter, and a circuit that performs a duplexing function. It is formed in multiple layers inside.

送受信パッケージ１２、１４の高さは約３００μｍであり、送受信ＤＰＸＰＫＧ２０をモジュール基板（図示せず）に搭載して得られるＤＰＸモジュールの高さは１ｍｍ以下である。 The height of the transmission / reception packages 12 and 14 is about 300 μm, and the height of the DPX module obtained by mounting the transmission / reception DXP KG 20 on a module substrate (not shown) is 1 mm or less.

本実施の形態では、後述するように、送信用及び受信用の帯域通過フィルタを、ＳＡＷフィルタで使用する特殊な基板ではなく、Ｓｉ基板上に形成できるＦＢＡＲを用いて構成する例を示している。本実施の形態は、１．７ＧＨｚ、２ＧＨｚの２周波数を対象とする送受信ＤＰＸＰＫＧである。図１２に示す２ＧＨｚの単一周波数を対象とするＤＰＸしか実現できていなかった従来技術と比較すると、本実施の形態では、図１２に示すキャップ基板７６に代えて２ＧＨｚ以外の送信用の帯域通過フィルタが形成された受信チップ１２Ｒを、２ＧＨｚの送信用の帯域通過フィルタが形成された送信チップ１２Ｔに接合しており、受信チップ１２Ｒが気密性を保持するキャップ基板７６の機能を兼用している。 In the present embodiment, as will be described later, an example is shown in which the transmission and reception band-pass filters are configured using FBARs that can be formed on a Si substrate, not a special substrate used in a SAW filter. . This embodiment is a transmission / reception DPXPKG intended for two frequencies of 1.7 GHz and 2 GHz. Compared with the prior art that can only realize DPX for a single frequency of 2 GHz shown in FIG. 12, in this embodiment, instead of the cap substrate 76 shown in FIG. 12, a band pass for transmission other than 2 GHz is used. The reception chip 12R on which the filter is formed is joined to the transmission chip 12T on which a bandpass filter for 2 GHz transmission is formed, and the reception chip 12R also functions as a cap substrate 76 that maintains airtightness. .

即ち、本実施の形態では、帯域通過フィルタを構成するＦＢＡＲを対向させ、上部チップを受信チップとする構成とし、且つ、上部チップを下部チップの気密構造を保持するための蓋（キャップ、カバー）として機能させることによって、パッケージの小型化を図っている。 That is, in the present embodiment, the FBARs constituting the band pass filter are opposed to each other, the upper chip is used as a receiving chip, and the upper chip is a lid (cap, cover) for holding the airtight structure of the lower chip. As a result, the size of the package is reduced.

これにより、本実施の形態では、２つの周波数を対象とする送受信パッケージを搭載し１ＰＫＧ化した送受信ＤＰＸＰＫＧを、単一周波数しか対象とできない従来技術における送受信ＤＰＸＰＫＧと同じサイズで実現可能とし、同じサイズで２周波数分の機能が集積できる。従って、ＤＰＸＰＫＧの実装面積を１／２以下に小型化することができる。 As a result, in this embodiment, a transmission / reception DPXPKG that is equipped with a transmission / reception package for two frequencies and is made into 1 PKG can be realized with the same size as the transmission / reception DPXPKG in the prior art that can target only a single frequency. Thus, functions for two frequencies can be integrated. Therefore, the mounting area of DPXPKG can be reduced to 1/2 or less.

また、アイソレーションを悪化させないために、異なる周波数を対象とする送受信チップを帯域通過フィルタが形成された面を対向させて接合し、更に、放熱が必要である送信チップをインターポーザ基板側に実装することにより、ＤＰＸＰＫＧのサイズを小型にしたにもかかわらずアイソレーションや放熱特性を劣化させることがない。 In addition, in order not to deteriorate the isolation, the transmitting and receiving chips for different frequencies are joined with the surface on which the band-pass filter is formed facing each other, and the transmitting chip that requires heat dissipation is mounted on the interposer substrate side. As a result, although the size of DPXPKG is reduced, the isolation and heat dissipation characteristics are not deteriorated.

図２は、本実施の形態における、送受信ＰＫＧ１２、１４の製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０の概略を説明する斜視図である。 FIG. 2 is a perspective view for explaining the outline of the manufacturing process and mounting process of the transmission / reception PKGs 12 and 14 and the transmission / reception DPXPKG 20 in the present embodiment.

図２に示すように、受信チップ１２Ｒと送信チップ１２Ｔ、及び、受信チップ１４Ｒと送信チップ１４Ｔをそれぞれ、帯域通過フィルタを構成するＦＢＡＲを対向させて接合して、送受信パッケージ１２、１４を形成し、これらの送信チップ１２Ｔ、１４Ｔをインターポーザ基板１６に電気的に接続して搭載することによって、送受信ＤＰＸＰＫＧを得ることができる。 As shown in FIG. 2, the receiving chip 12R and the transmitting chip 12T, and the receiving chip 14R and the transmitting chip 14T are joined with the FBARs constituting the bandpass filter facing each other to form the transmitting and receiving packages 12 and 14. These transmission chips 12T and 14T are electrically connected to and mounted on the interposer substrate 16 to obtain a transmission / reception DPXPKG.

図３は、本実施の形態における、送受信ＰＫＧ１０の構造を説明する図であり、（Ａ）は受信チップ１０Ｒの送信チップ１０−Ｔとの接合面の平面図及びＦＢＡＲ３０の主要部の断面図、（Ｂ）は送受信ＰＫＧ１０のＢ−Ｂ部の断面図、（Ｃ）は送受信ＰＫＧ１０のＣ−Ｃ部の断面図である。 FIG. 3 is a diagram illustrating the structure of the transmission / reception PKG 10 according to the present embodiment. FIG. 3A is a plan view of a joint surface of the reception chip 10R with the transmission chip 10-T and a cross-sectional view of the main part of the FBAR 30. (B) is sectional drawing of the BB part of transmission / reception PKG10, (C) is sectional drawing of CC part of transmission / reception PKG10.

図４は、本実施の形態における、送受信ＰＫＧの構造を説明する図であり、（Ａ）は送信チップ１０Ｔの受信チップ１０Ｒとの接合面の平面図、（Ｂ）は送信チップ１０Ｔのインターポーザ基板への実装面の平面図である。 4A and 4B are diagrams illustrating the structure of the transmission / reception PKG in the present embodiment, where FIG. 4A is a plan view of a joint surface of the transmission chip 10T with the reception chip 10R, and FIG. 4B is an interposer substrate of the transmission chip 10T. It is a top view of the mounting surface.

図３及び図４において、送受信ＰＫＧ１０は第１、第２、第３の実施の形態における送受信パッケージを、送信チップ１０Ｔは第１、第２、第３の実施の形態における送信チップを、受信チップ１０Ｒは第１、第２、第３の実施の形態における受信チップをそれぞれ指している。本実施の形態では、ＦＢＡＲを用いて送信用及び受信用の帯域通過フィルタを形成する例を示す。 3 and 4, the transmission / reception PKG 10 is the transmission / reception package in the first, second, and third embodiments, the transmission chip 10T is the transmission chip in the first, second, and third embodiments, and the reception chip. 10R indicates the receiving chip in the first, second, and third embodiments, respectively. In this embodiment, an example in which bandpass filters for transmission and reception are formed using FBAR is shown.

ＦＢＡＲＤＰＸ（ＦＢＡＲを用いるＤＰＸ）とＳＡＷＤＰＸ（ＳＡＷを用いるＤＰＸ）とを比較すると、高周波化は、ＳＡＷを使用する場合約３ＧＨｚまで、ＦＢＡＲを使用する場合約１０ＧＨｚまでの高周波化が可能であり、Ｑ値は、ＳＡＷを使用する場合３５０程度、ＦＢＡＲを使用する場合１５００を超え、また、耐電力性、温度係数はＦＢＡＲの方がＳＡＷより優れ、ＦＢＡＲはＳＡＷよりも小型化ができしかもオンチップ化しやすいという利点をもっている。 When FBARDPX (DPX using FBAR) and SAWDPX (DPX using SAW) are compared, the frequency can be increased up to about 3 GHz when using SAW, and up to about 10 GHz when using FBAR. The value is about 350 when using SAW and over 1500 when using FBAR. Also, FBAR is superior to SAW in terms of power durability and temperature coefficient, and FBAR can be made smaller than SAW and on-chip. It has the advantage of being easy.

ＦＢＡＲとしては、図１７に示す構成と同じである、図３（Ａ）に示す、（Ａ−１）及び（Ａ−２）を使用することができる。ＦＢＡＲの形状は必要に応じて所望の形状、例えば、円形、楕円形、角形等の形状をとることができる。また、ＦＢＡＲに代えて、ＳＡＷやＳＭＲ（固体実装型共振器）を使用できることは言うまでもない。 As the FBAR, (A-1) and (A-2) shown in FIG. 3A, which are the same as the configuration shown in FIG. 17, can be used. The shape of the FBAR can take a desired shape, for example, a circular shape, an elliptical shape, a rectangular shape, or the like as necessary. Further, it goes without saying that SAW or SMR (solid mounted resonator) can be used instead of FBAR.

ＦＢＡＲは、単体又は複数組み合わせて帯域通過フィルタを構成するために使用することができる。本実施の形態では、図３、図４に示すように、６個のＦＢＡＲを電気的に接続して所望のフィルタ応答特性をもつ送信用及び受信用の帯域通過フィルタを形成する例を示している。受信チップ１０Ｒの接合面の側には、６個のＦＢＡＲ３０及び内部配線３７が形成された点線で示す共振器領域３６があり、電極パッド１５Ａ及びこれに延びる内部配線３７と共振器領域３６とを取り囲むように接合（シールリング）部材４１が形成されている。 The FBAR can be used to form a bandpass filter by itself or in combination. In this embodiment, as shown in FIGS. 3 and 4, an example is shown in which six FBARs are electrically connected to form a band pass filter for transmission and reception having desired filter response characteristics. Yes. On the bonding surface side of the receiving chip 10R, there is a resonator region 36 indicated by a dotted line in which six FBARs 30 and internal wirings 37 are formed. The electrode pad 15A and the internal wiring 37 and the resonator region 36 extending therethrough are connected. A joining (seal ring) member 41 is formed so as to surround it.

図３（Ｂ）に示すように、送信チップ１０Ｔの中継電極パッド１５Ｂの直下に貫通ビア４３が形成されており、外部接続端子１７Ａと電気的な導通がとられている。図３（Ｃ）に示すように、受信チップ１０Ｒの電極パッド１５Ａは、送信チップ１０Ｔの中継電極パッド１５Ｂに接続され、貫通ビア４３を経て外部接続端子１７Ａに電気的に接続されている。 As shown in FIG. 3B, a through via 43 is formed immediately below the relay electrode pad 15B of the transmission chip 10T, and is electrically connected to the external connection terminal 17A. As shown in FIG. 3C, the electrode pad 15A of the receiving chip 10R is connected to the relay electrode pad 15B of the transmitting chip 10T, and is electrically connected to the external connection terminal 17A via the through via 43.

接合部材（シーリング材）４１は、例えば、Ａｕメッキされており、後述する図５に示すように、ウェーハ状態で接合部材同士が加熱圧着され、金属接合されることによって気密封止される。従って、送受信パッケージ１０において、受信チップ１０Ｒ及び送信チップ１０Ｔの共振器領域３６は、気密封止された内部空間に置かれることになる。 The joining member (sealing material) 41 is, for example, Au-plated, and as shown in FIG. 5 to be described later, the joining members are thermocompression bonded in a wafer state and are hermetically sealed by metal joining. Therefore, in the transmission / reception package 10, the resonator regions 36 of the reception chip 10R and the transmission chip 10T are placed in an airtightly sealed internal space.

図５は、本実施の形態における、ＷＬＰＫＧ技術（工程）による送受信ＰＫＧ５５の製造工程の概略を説明する図である。なお、図５において、送受信ＰＫＧ５５は、第１、第２、第３の実施の形態における送受信パッケージを指している。 FIG. 5 is a diagram for explaining the outline of the manufacturing process of the transmission / reception PKG 55 by the WLPKG technique (process) in the present embodiment. In FIG. 5, a transmission / reception PKG 55 indicates the transmission / reception package in the first, second, and third embodiments.

図５に示すように、Ｓｉウェーハ５０、５１を用意する。ウェーハ５０の行列に区画された受信区画５２の各区画に、複数のＦＢＡＲ３０、内部配線３７、接合部材４１、電極パッド１５Ａ等を形成する。ウェーハ５１の行列に区画された送信区画５３の各区画に、複数のＦＢＡＲ３０、内部配線３７、接合部材４１、貫通ビア３４、電極パッド１５Ｂ、外部接続端子１７Ａ等を形成する。 As shown in FIG. 5, Si wafers 50 and 51 are prepared. A plurality of FBARs 30, internal wirings 37, bonding members 41, electrode pads 15 A, and the like are formed in each section of the reception section 52 partitioned into a matrix of wafers 50. A plurality of FBARs 30, internal wirings 37, bonding members 41, through vias 34, electrode pads 15 B, external connection terminals 17 A, and the like are formed in each section of the transmission section 53 partitioned into a matrix of wafers 51.

次に、Ｓｉウェーハ５０、５１の受信区画５２と送信区画５３とを位置合わせして接合してウェーハ接合体５４を得る。ウェーハ接合体５４を、精密加装置(ダイサ)を用いて、受信区画５２又は送信区画５３の間で切断して個片化することにより、送受信ＰＫＧ５５を得ることができる。 Next, the reception section 52 and the transmission section 53 of the Si wafers 50 and 51 are aligned and bonded to obtain a wafer bonded body 54. The wafer bonded body 54 is cut and separated into pieces between the receiving section 52 or the transmitting section 53 using a precision processing device (Dicer), whereby a transmission / reception PKG 55 can be obtained.

この時、Ｓｉウェーハ５０、５１の接合後に、接合されたウェーハ状態のままで、デュプレクシング機能を行う回路が複数個形成されたウェーハにフェーズボンディングした後に、送受信ＤＰＸＰＫＧ毎に切断してもよい。 At this time, after the Si wafers 50 and 51 are bonded, they may be cut for each transmission / reception DPXPKG after being phase bonded to a wafer on which a plurality of circuits performing a duplexing function are formed in the bonded wafer state.

このようにして、ＷＬＰＫＧ技術による製造工程によって工程を単純化し、送受信ＰＫＧ又は送受信ＤＰＸＰＫＧを量産することができるので、低価格化が実現できる。 In this manner, the manufacturing process using the WLPKG technology can be simplified, and the transmission / reception PKG or the transmission / reception DPXPKG can be mass-produced, so that the price can be reduced.

図６は、本実施の形態における変形例であり、送受信ＰＫＧ６０の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０Ａの構造の概略を説明する図であり、（Ａ）は送受信ＤＰＸＰＫＧ２０Ａの平面図、（Ｂ）インターポーザ基板１６の平面図、（Ｃ）送受信ＤＰＸＰＫＧ２０ＡのＤ−Ｄ部の断面図である。 FIG. 6 is a modified example of the present embodiment, and is a diagram for explaining the outline of the structure of the transmission / reception PKG 60, its mounting structure, and the structure of the transmission / reception DPXPKG 20A, (A) a plan view of the transmission / reception DPXPKG 20A, and (B) an interposer. It is a top view of the board | substrate 16, (C) It is sectional drawing of the DD section of transmission / reception DPXPKG20A.

図７は、本実施の形態における変形例であり、送受信ＰＫＧの製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０Ａの概略を説明する斜視図である。 FIG. 7 is a perspective view for explaining the outline of the transmission / reception PKG manufacturing process and its mounting process, and the transmission / reception DPXPKG 20A, which is a modification of the present embodiment.

本変形例は、送信チップ１２Ｔ、１４Ｔを１つの送信チップ６０Ｔによって構成し、受信チップ１２Ｒ、１４Ｒを１つの送信チップ６０Ｒによって構成して、送信チップ６０Ｒと送信チップ６０Ｔとを接合して送受信ＰＫＧ６０を形成し、送受信ＰＫＧ６０を構成する送信チップ６０Ｔをインターポーザ基板１６に搭載して送受信パッケージ２０Ａを構成する。 In this modification, the transmission chips 12T and 14T are configured by one transmission chip 60T, the reception chips 12R and 14R are configured by one transmission chip 60R, and the transmission chip 60R and the transmission chip 60T are joined to each other to transmit / receive PKG60. And the transmission chip 60T constituting the transmission / reception PKG 60 is mounted on the interposer substrate 16 to configure the transmission / reception package 20A.

図６及び図７に示す点線で示す領域にそれぞれ、受信チップ１２Ｒ、１４Ｒ及び送信チップ１２Ｔ、１４Ｔの構成が作られそれらの機能が満たされる。なお、送受信ＰＫＧ６０は、図５に示すＷＬＰＫＧ技術による製造工程によって作製する。 The structures of the receiving chips 12R and 14R and the transmitting chips 12T and 14T are made in the regions indicated by the dotted lines shown in FIGS. 6 and 7, respectively, and their functions are satisfied. The transmission / reception PKG 60 is manufactured by a manufacturing process using the WLPKG technique shown in FIG.

本変形例においても、アイソレーションや放熱特性を劣化させることなく小型化されたＤＰＸＰＫＧを低価格で製作することができる。 Also in this modified example, a downsized DPXPKG can be manufactured at a low price without deteriorating isolation and heat dissipation characteristics.

第２の実施の形態
図８は、本発明の第２の実施の形態における、送受信ＰＫＧ６２の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０Ｂの構造の概略を説明する図であり、（Ａ）は平面図、（Ｂ）はＥ−Ｅ部の断面図である。 Second Embodiment FIG. 8 is a diagram for explaining the outline of the structure of the transmission / reception PKG 62 and its mounting structure, the structure of the transmission / reception DPXPKG 20B in the second embodiment of the present invention, (A) is a plan view, (B) is sectional drawing of the EE part.

図９は、本実施の形態における、送受信ＰＫＧの製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０Ｂの概略を説明する斜視図である。 FIG. 9 is a perspective view for explaining the outline of the transmission / reception PKG manufacturing process and its mounting process, and transmission / reception DPXPKG 20B in the present embodiment.

図８及び図９に示す送受信ＤＰＸＰＫＧ２０Ｂは、８００ＭＨｚ、１．７ＧＨｚ、２ＧＨｚの３周波数を対象としており、３周波数分を集積したＰＫＧである。ＦＢＡＲデバイスは、周波数が低いほど共振子面積が大きくなるため、一般的にチップサイズも大きくなる。 The transmission / reception DPXPKG 20B shown in FIGS. 8 and 9 is a PKG in which three frequencies of 800 MHz, 1.7 GHz, and 2 GHz are targeted and integrated for three frequencies. In the FBAR device, since the resonator area increases as the frequency decreases, the chip size generally increases.

このため、第１の実施の形態の変形例と同じようにして、１．７ＧＨｚ及び２ＧＨｚの受信のための受信チップ６０ＡＲ、１．７ＧＨｚ及び２ＧＨｚの送信のための送信チップ６０ＡＴを、それぞれ１つのチップとして作製すると共に、８００ＭＨｚの受信のための受信チップ６２Ｒ、８００ＭＨｚの送信のための送信チップ６２Ｔを作製する。 For this reason, in the same manner as in the modification of the first embodiment, a reception chip 60AR for reception of 1.7 GHz and 2 GHz, and a transmission chip 60AT for transmission of 1.7 GHz and 2 GHz, In addition to manufacturing as a chip, a reception chip 62R for 800 MHz reception and a transmission chip 62T for 800 MHz transmission are manufactured.

受信チップ６２Ｒと送信チップ６０ＡＴ、及び、受信チップ６０ＡＲと送信チップ６２Ｔをそれぞれ接合して、送受信パッケージ６２、６０Ａを作製し、これらを構成する送信チップ６０ＡＴ、６２Ｔをインターポーザ基板１６Ａに搭載して送受信ＤＰＸＰＫＧ２０Ｂを得ることができる。なお、送受信ＰＫＧ６２、６２Ａは、図５に示すＷＬＰＫＧ技術による製造工程によって作製する。 The reception chip 62R and the transmission chip 60AT, and the reception chip 60AR and the transmission chip 62T are joined to produce the transmission / reception packages 62 and 60A, and the transmission chips 60AT and 62T constituting these are mounted on the interposer substrate 16A for transmission / reception. DPXPKG20B can be obtained. The transmission / reception PKGs 62 and 62A are manufactured by a manufacturing process using the WLPKG technique shown in FIG.

本実施の形態においても、アイソレーションや放熱特性を劣化させることなく小型化されたＤＰＸＰＫＧを低価格で製作することができる。 Also in the present embodiment, a downsized DPXPKG can be manufactured at a low price without deteriorating isolation and heat dissipation characteristics.

第３の実施の形態
図１０は、本発明の第３の実施の形態における、送受信ＰＫＧ６４の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０Ｃの構造の概略を説明する図であり、（Ａ）は平面図、（Ｂ）はＦ−Ｆ部の断面図である。 Third Embodiment FIG. 10 is a diagram for explaining the outline of the structure of a transmission / reception PKG 64 and its mounting structure, and the structure of a transmission / reception DPXPKG 20C in the third embodiment of the present invention. (B) is sectional drawing of the FF part.

図１１は、本実施の形態における、送受信ＰＫＧの製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０Ｃの概略を説明する斜視図である。 FIG. 11 is a perspective view for explaining the outline of the transmission / reception PKG manufacturing process and its mounting process, and transmission / reception DPXPKG20C in the present embodiment.

本実施の形態は第２の実施の形態の変形例であり、第１の実施の形態の変形例と同様にして、送信チップ６４Ｒ、受信チップ６４Ｔをそれぞれ、１つのチップで構成し、これらを接合して送受ＰＫＧ６４を作製する。送受ＰＫＧ６４の受信チップ６４Ｔをインターポーザ基板１６Ａに搭載して送受信ＤＰＸＰＫＧ２０Ｃを作製する。なお、送受信ＰＫＧ６４は、図５に示すＷＬＰＫＧ技術による製造工程によって作製する。 This embodiment is a modification of the second embodiment. Like the modification of the first embodiment, each of the transmission chip 64R and the reception chip 64T is composed of one chip, and The transmission / reception PKG 64 is manufactured by bonding. A reception chip 64T of the transmission / reception PKG 64 is mounted on the interposer substrate 16A to produce a transmission / reception DPXPKG 20C. The transmission / reception PKG 64 is manufactured by a manufacturing process using the WLPKG technique shown in FIG.

以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to the above-mentioned embodiment, Various deformation | transformation based on the technical idea of this invention is possible.

例えば、実施の形態の説明では、送信チップ及び受信チップに形成する帯域通過フィルタの数を１、２、３の場合について説明したが、これに限定されるものではなく４以上でもよい。また、送信チップ及び受信チップの共振器領域に形成するＦＢＡＲの数、ＦＢＡＲを構成する圧電薄膜の厚さ、ＦＢＡＲによる回路構成等は、必要に応じて任意に変更可能である。 For example, in the description of the embodiment, the case where the number of band-pass filters formed in the transmission chip and the reception chip is 1, 2, and 3 has been described, but is not limited thereto, and may be four or more. In addition, the number of FBARs formed in the resonator regions of the transmission chip and the reception chip, the thickness of the piezoelectric thin film constituting the FBAR, the circuit configuration using the FBAR, and the like can be arbitrarily changed as necessary.

また、インダクタ、キャパシタ等を含みデュプレクシング機能を行う回路をインターポーザ基板の内部に多層で形成することなく、デュプレクシング機能を行う回路をチップ化して、これを送信チップ及び受信チップにそれぞれ電気的接続して接合して一体化させた構成としてもよい。この場合、インターポーザ基板として、ＬＴＣＣ基板以外に、ＰＣＢ（Printed Circuit Board）基板等を使用することができる。 In addition, a circuit that performs a duplexing function including an inductor, a capacitor, and the like is formed in multiple layers inside the interposer substrate, and the circuit that performs the duplexing function is formed into a chip and electrically connected to the transmitting chip and the receiving chip, respectively. Then, it may be configured to be joined and integrated. In this case, a PCB (Printed Circuit Board) substrate or the like can be used as the interposer substrate in addition to the LTCC substrate.

本発明によれば、特性劣化を伴うことはないので、携帯通信機器の小型化、低価格化を可能とするパッケージとして極めて有用である。 According to the present invention, since there is no characteristic deterioration, it is extremely useful as a package that enables downsizing and cost reduction of portable communication devices.

本発明の第１の実施の形態における、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）インポーザ基板の平面図、（Ｃ）Ａ−Ａ部の断面図である。The structure of the transmission / reception package and its mounting structure, the outline of the structure of the transmission / reception duplexer package in the first embodiment of the present invention will be described. (A) Plan view, (B) Plan view of the imposer substrate, (C) A It is sectional drawing of -A part. 同上、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。It is a perspective view explaining the outline of the manufacturing process and mounting process of a transmission / reception package same as the above. 同上、送受信パッケージの構造を説明する、（Ａ）受信チップの接合面の平面図及びＦＢＡＲの主要部の断面図、（Ｂ）Ｂ−Ｂ部の断面図、（Ｃ）Ｃ−Ｃ部の断面図である。The structure of the transmission / reception package is described above. (A) A plan view of the joint surface of the receiving chip, a cross-sectional view of the main part of the FBAR, (B) a cross-sectional view of the BB part, (C) a cross-section of the CC part FIG. 同上、送受信パッケージの構造を説明する、（Ａ）送信チップの接合面の平面図、（Ｂ）送信チップの（インターポーザ基板への）実装面の平面図である。The structure of a transmission / reception package is also described, (A) a plan view of a joint surface of a transmission chip, and (B) a plan view of a mounting surface (to an interposer substrate) of the transmission chip. 同上、ウェーハレベルパッケージ技術による送受信パッケージの製造工程の概略を説明する図である。It is a figure explaining the outline of the manufacturing process of the transmission / reception package by a wafer level package technique same as the above. 同上、変形例であり、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）インポーザ基板の平面図、（Ｃ）Ｄ−Ｄ部の断面図である。Same as the above, but is a modified example, explaining the outline of the structure of the transmission / reception package and its mounting structure, the structure of the transmission / reception duplexer package, (A) plan view, (B) plan view of the imposer substrate, (C) DD section It is sectional drawing. 同上、変形例であり、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。It is a perspective view explaining the outline of the manufacturing process of the transmission / reception package and its mounting process, which is a modified example. 本発明の第２の実施の形態における、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）Ｅ−Ｅ部の断面図である。It is (A) top view and (B) sectional drawing of the EE part explaining the outline of the structure of the transmission / reception package in the 2nd Embodiment of this invention, its mounting structure, and the structure of the transmission / reception duplexer package. 同上、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。It is a perspective view explaining the outline of the manufacturing process and mounting process of a transmission / reception package same as the above. 本発明の第３の実施の形態における、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）Ｆ−Ｆ部の断面図である。It is (A) top view and (B) sectional drawing of the FF part explaining the outline of the structure of the transmission / reception package in the 3rd Embodiment of this invention, its mounting structure, and the structure of a transmission / reception duplexer package. 同上、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。It is a perspective view explaining the outline of the manufacturing process and mounting process of a transmission / reception package same as the above. 従来技術における、デュプレクサパッケージの構造を説明する、（Ａ）平面図、（Ｂ）Ｇ−Ｇ部の断面図である。It is (A) top view explaining the structure of a duplexer package in a prior art, (B) It is sectional drawing of the GG part. 同上、ＦＢＡＲＤＰＸを用いた携帯電話用ＲＦモジュールの概略構成を説明する図である。It is a figure explaining schematic structure of RF module for mobile phones using FBARDPX same as the above. 同上、ＦＢＡＲＤＰＸを用いた携帯電話用ＲＦモジュールの他の例の概略構成を説明する図である。It is a figure explaining schematic structure of the other example of RF module for mobile phones using FBARDPX same as the above. 同上、ウェーハレベルパッケージ技術によるチップサイズパッケージの製造工程の概略を説明する図である。の製造工程の概略を説明する図である。It is a figure explaining the outline of the manufacturing process of the chip size package by a wafer level package technique same as the above. It is a figure explaining the outline of this manufacturing process. 同上、ＳＡＷフィルタが形成された圧電基板と回路基板から構成されるチップサイズパッケージの構造の概略を説明する、（Ａ）カバー基板の平面図、（Ｂ）圧電基板の平面図、（Ｃ）カバー基板及び圧電基板のＨ−Ｈ部の断面図、（Ｄ）接合体のＨ−Ｈ部の断面図、（Ｅ）接合体のＨ−Ｈ部の断面図である。Same as above, (A) a plan view of a cover substrate, (B) a plan view of the piezoelectric substrate, (C) a cover, explaining the outline of the structure of a chip size package comprising a piezoelectric substrate on which a SAW filter is formed and a circuit board. It is sectional drawing of the HH part of a board | substrate and a piezoelectric substrate, (D) Sectional drawing of the HH part of a joined body, (E) Sectional drawing of the HH part of a joined body. 同上、ＦＢＡＲの主要部の概略を説明する断面図である。It is sectional drawing explaining the outline of the principal part of FBAR same as the above.

Explanation of symbols

２０、２０Ａ、２０Ｂ、２０Ｃ…送受信デュプレクサパッケージ、
１０、１２、１４、６０、６０Ａ、６２、６４…送受信パッケージ、
１０Ｒ、１２Ｒ、１４Ｒ、６０Ｒ、６０ＡＲ、６２Ｒ、６４Ｒ…受信チップ、
１０Ｔ、１２Ｔ、１４Ｔ、６０Ｔ、６０ＡＴ、６２Ｔ、６４Ｔ…送信チップ、
１５、１５Ａ…電極パッド、１５Ｂ、…中継電極パッド、
１６、１６Ａ…インターポーザ基板、１７、１７Ａ…外部接続端子、
１８、１８Ａ…インピーダンス整合回路、３０…ＦＢＡＲ、３１…上部電極、
３２…圧電薄膜、３３…下部電極、３４…高抵抗Ｓｉ基板、３５…空洞、
３６…共振器領域、３７…内部配線、４１…接合部材、４３…貫通ビア、
５０、５１…ウェーハ、５２…受信区画、５３…受信区画、５４…ウェーハ接合体、
５５…送受信チップパッケージ 20, 20A, 20B, 20C ... transmission / reception duplexer package,
10, 12, 14, 60, 60A, 62, 64 ... transmission / reception package,
10R, 12R, 14R, 60R, 60AR, 62R, 64R ... receiving chip,
10T, 12T, 14T, 60T, 60AT, 62T, 64T ... transmission chip,
15, 15A ... electrode pad, 15B, ... relay electrode pad,
16, 16A ... interposer substrate, 17, 17A ... external connection terminals,
18, 18A ... impedance matching circuit, 30 ... FBAR, 31 ... upper electrode,
32 ... Piezoelectric thin film, 33 ... Lower electrode, 34 ... High resistance Si substrate, 35 ... Cavity,
36 ... Resonator region, 37 ... Internal wiring, 41 ... Joining member, 43 ... Through-via,
50, 51 ... wafer, 52 ... receiving section, 53 ... receiving section, 54 ... wafer assembly,
55. Transmit / receive chip package

Claims

A transmission chip having a filter for transmission;
A transmission / reception package including a reception chip having a reception filter, wherein the transmission chip and the reception chip are stacked.

The transmission / reception package according to claim 1, wherein the transmission and reception filters are band-pass filters.

The transmission / reception package according to claim 2, wherein the transmission and reception band-pass filters include a resonator including a piezoelectric film and first and second electrode layers sandwiching the piezoelectric film.

The transmission / reception package according to claim 3, wherein the resonator is a film bulk acoustic resonator having a cavity.

The transmission / reception package according to claim 4, wherein the resonator formed on the transmission chip and the resonator formed on the reception chip are opposed to each other, and the transmission chip and the reception chip are joined.

The transmitting chip and the receiving chip are bonded to each other with the transmitting chip surface in which the cavity of the resonator is formed facing the receiving chip surface in which the cavity of the resonator is formed. 5. The transmission / reception package according to 5.

The transmission / reception package according to claim 5, further comprising a joining member that is disposed between the transmission chip and the reception chip and joins the transmission chip and the reception chip at a peripheral portion thereof.

The transmission / reception package according to claim 7, wherein the bonding member surrounds the resonator formed in the transmission chip and the resonator formed in the reception chip.

The transmission / reception package according to claim 1, further comprising an external connection terminal and a through via formed in the transmission chip and electrically connected to an external circuit.

The transmission / reception package according to claim 9, wherein a relay electrode pad formed on the transmission chip and an electrode pad formed on the reception chip are connected.

The transmission / reception package according to claim 2, wherein a pass band of the transmission band pass filter and a pass band of the reception band pass filter are different.

A plurality of the band-pass filters for transmission or the band-pass filters for reception are provided, the pass bands are different from each other, and these filters are arranged in a region of a lower-frequency band-pass filter; Item 12. The transmission / reception package according to item 11.

The transmission / reception package according to claim 12, wherein the transmission chip and the reception chip are joined so that pass bands of the transmission band-pass filter and the reception band-pass filter are different.

It is the mounting structure of the transmission / reception package of any one of Claims 1-13,
A transmission / reception package mounting structure in which the transmission / reception package is mounted on a substrate, the transmission chip is disposed between the reception chip and the substrate, and the transmission chip and the reception chip are connected to the substrate.

The mounting structure of the transmission / reception package according to claim 14, wherein the substrate includes an impedance matching circuit including an inductor and a capacitor.

The mounting structure of the transmission / reception package according to claim 15, which functions as a duplexer.

The mounting structure of the transmission / reception package according to claim 14, wherein the substrate is an interposer substrate.

The transmission / reception package mounting structure according to claim 17, wherein the interposer substrate includes an inductor and a capacitor.

The mounting structure of the transmission / reception package according to claim 18, which functions as a duplexer.

It is a manufacturing method of the transmission-and-reception package of any one of Claims 1-13,
A first step of forming a bandpass filter for transmission in a plurality of sections of the first wafer;
A second step of forming a receiving band-pass filter in a plurality of sections of the second wafer;
A third step of laminating the first and second wafers in each of the plurality of sections;
And a fourth step of cutting the bonded first and second wafers into individual sections for each of the sections.

21. The method of manufacturing a transmission / reception package according to claim 20, wherein the first step includes a step of forming an external connection terminal and a through via electrically connected to an external circuit in the first wafer.

The manufacturing of the transmission / reception package according to claim 21, wherein in the third step, the relay electrode pad formed on the first wafer and the electrode pad formed on the second wafer are electrically connected. Method.

21. The method of manufacturing a transmission / reception package according to claim 20, wherein, in the first and second steps, a plurality of band pass filters having different pass bands are formed for each of the sections.

When the first and second wafers are stacked and bonded in the third step, the first band-pass filter for transmission and the first band-pass filter for reception are opposed to each other. 21. The method of manufacturing a transmission / reception package according to claim 20, wherein the transmitting and receiving band-pass filters are formed in the second step.

A transmission / reception package according to any one of claims 1 to 13, and a plurality of duplexers including an impedance matching circuit including an inductor and a capacitor; a control circuit for controlling operations of the plurality of duplexers; , Transceiver module.