[go: up one dir, main page]

JP2007116164A - 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 - Google Patents

薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 Download PDF

Info

Publication number
JP2007116164A
JP2007116164A JP2006284321A JP2006284321A JP2007116164A JP 2007116164 A JP2007116164 A JP 2007116164A JP 2006284321 A JP2006284321 A JP 2006284321A JP 2006284321 A JP2006284321 A JP 2006284321A JP 2007116164 A JP2007116164 A JP 2007116164A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
insulating film
protective film
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006284321A
Other languages
English (en)
Other versions
JP5120828B2 (ja
Inventor
Shunki Ryu
春 基 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007116164A publication Critical patent/JP2007116164A/ja
Application granted granted Critical
Publication of JP5120828B2 publication Critical patent/JP5120828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/02Materials and properties organic material

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は有機膜と無機膜と間の分離現象を防止することができる薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法を提供する。
【解決手段】本発明による薄膜トランジスタ基板は、ゲートライン及びデータラインと接続された薄膜トランジスタと、薄膜トランジスタを保護する有機保護膜と、ゲートラインとデータラインとの間に形成され有機保護膜との接触面と、有機保護膜との非接触面が異なる形態で形成された無機絶縁膜と、を具備する。
【選択図】図3

Description

本発明は薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法に関し、特に、有機膜と無機膜との間の分離現象を防止することができる薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法に関する。
通常、液晶表示装置は液晶表示パネルのマトリックス形態に配列された液晶セルそれぞれがビデオ信号に従って光透過率を調節することで画像を表示する。
このような液晶表示装置は図1に示すように、液晶を間において合着剤48によって合着される薄膜トランジスタ基板40及びカラーフィルタ基板42を具備する。
カラーフィルタ基板42は光漏れ防止のためのブラックマトリックスと、カラー具現のためにカラーフィルタと、画素電極と垂直電界を成す共通電極と、それらの上に液晶配向のために塗布された上部配向膜と、を含む。
薄膜トランジスタ基板40は下部基板1上に互いに交差されるように形成されたゲートライン及びデータラインと、それらの交差部に形成された薄膜トランジスタTFTと、薄膜トランジスタと接続された画素電極と、それらの上に配向のために塗布された下部配向膜と、を含む。
ここで、薄膜トランジスタは無機保護膜26及び有機保護膜18によって保護される。有機保護膜18は無機保護膜26上に開口率を高くするために形成される。即ち、低誘電率の有機保護膜18を間において形成される画素電極と信号ラインと間の寄生キャパシタの容量値は高誘電率の無機保護膜を間において形成されるこれらの間の寄生キャパシタの容量値に比べて小さくなる。このような有機保護膜18によって画素電極と信号ラインとを重畳することができ開口率が高くなる。
しかし、無機保護膜26と有機保護膜18はこれらの間の接合力が相対的に低下する。特に、接着剤と重畳する領域で無機保護膜26と有機保護膜18とが分離される場合が発生する。
このような問題点を解決するために、合着剤と重畳する領域の有機保護膜を選択的に除去した液晶表示パネルが提案された。しかし、下部基板上に薄膜トランジスタを用いて駆動回路部を形成する場合、合着剤と重畳する駆動回路部は透明導電膜のパターニングの際浸食される場合が発生するという問題点がある。また、有機保護膜が除去された領域に合着剤を形成する場合、合着剤を通じて薄膜トランジスタ基板に加えられる圧力を無機保護膜では耐えられなく駆動回路部が損傷される場合が発生するという問題点がある。
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、有機膜と無機膜と間の分離現象を防止することができる薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法を提供することにある。
上記目的を達成するためになされた本発明による薄膜トランジスタ基板は、カラーフィルタ基板と合着剤によって合着され、基板上に形成されゲートライン及びデータラインと接続された薄膜トランジスタと、前記薄膜トランジスタを保護する有機保護膜と、前記ゲートラインとデータラインとの間に形成され前記合着剤と重畳する領域で前記有機保護膜との接触面が凸凹形態で形成された無機絶縁膜と、を具備することを特徴とする。
ここで、前記凸凹形態で形成された無機膜の凹部及び凸部のうち少なくともいずれか一つの高さは約100Å乃至1000Åであることを特徴とする。
一方、前記薄膜トランジスタは、前記基板上に形成されたアクティブ層と、前記アクティブ層を覆うように形成されたゲート絶縁膜上に前記ゲートラインと接続されたゲート電極と、前記ゲート電極を覆うように形成された層間絶縁膜上に前記データラインと接続されたソース電極と、前記ソース電極とアクティブ層を間に置いて向き合うドレイン電極と、を含む。
その際、前記無機絶縁膜は、前記データライン、前記ソース電極、及び前記ドレイン電極との接触面の形態と、前記有機保護膜との接触面の形態とが異なる前記層間絶縁膜である。
そして、前記層間絶縁膜は前記データライン、前記ソース電極、及び前記ドレイン電極との接触面が平坦な表面を有する。
一方、前記薄膜トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜上に形成された活性層と、前記活性層のチャンネル領域を露出させるように形成されたオーミック接触層と、前記チャンネル領域を間に置いて向き合うソース電極及びドレイン電極と、を含むことを特徴とする。
その際、前記無機絶縁膜は、前記活性層、前記オーミック接触層、前記ソース電極、及び前記ドレイン電極のうちの少なくともいずれか一つとの接触面の形態と、前記有機保護膜との接触面の形態とが異なる前記ゲート絶縁膜であることを特徴とする。
そして、前記ゲート絶縁膜は、前記データライン、前記ソース電極、及び前記ドレイン電極との接触面が平坦な表面を有することを特徴とする。
一方、前記データライン、前記ソース電極、及び前記ドレイン電極と同一のパターンでそれらの上に形成された無機保護膜をさらに具備することを特徴とする。
また、上記目的を達成するためになされた本発明による薄膜トランジスタ基板は、ゲートライン及びデータラインと接続された薄膜トランジスタ、前記薄膜トランジスタを保護する有機保護膜、及び前記ゲートラインとデータラインとの間に形成され前記有機保護膜との接触面と、前記有機保護膜との非接触面が異なる形態に形成された無機絶縁膜を具備することを特徴とする。
ここで、前記データライン、前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極の上にこれらと同一のパターンで形成される無機保護膜をさらに具備することを特徴とする。
一方、前記無機絶縁膜は、前記有機保護膜との接触面が凸凹形態で、前記有機膜との非接触面が平坦に形成されることを特徴とする。
上記目的を達成するためになされた本発明による薄膜トランジスタ基板の製造方法は、基板上にゲートライン電極及びゲートラインを含む第1導電パターングループを形成する段階と、前記第1導電パターングループを覆うように無機絶縁膜を形成する段階と、前記無機絶縁膜上にデータライン、ソース電極、及びドレイン電極を含む第2導電パターングループを形成すると共に前記無機絶縁膜を該第2導電パターングループと重畳する領域と重畳しない領域の表面形態が異なるように表面処理する段階と、前記第2導電パターングループを覆うように有機保護膜を形成する段階と、前記有機保護膜上に画素電極を含む第3導電パターングループを形成する段階と、を有することを特徴とする。
前記第2導電パターングループを形成すると共に前記無機絶縁膜を表面処理する段階は、前記第2導電パターングループ上に前記第2導電パターングループと同一パターンの無機保護膜を形成する段階を含む。
一方、前記第2導電パターングループを形成すると共に前記無機絶縁膜を表面処理する段階は、前記無機絶縁膜上にデータ金属層及び無機保護膜を順次に積層する段階と、前記無機保護膜上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンを用いて前記無機保護膜及びデータ金属層の一部を1次エッチングする段階と、前記フォトレジストパターンを用いて前記データ金属層を2次エッチングして前記第2導電パターングループを形成すると共に該2次エッチングの際用いられたエッチングガスを用いて前記無機絶縁膜を表面処理する段階と、を含む。
その際、前記2次エッチングの際に用いられたエッチングガスは、Cl、O、Cl+Oのエッチングガスであることを特徴とする。
上記目的を達成するためになされた本発明による液晶表示パネルは、薄膜トランジスタを保護する有機保護膜との接触面が凸凹形態の表面を有し、該有機保護膜との非接触面が平坦な表面を有する無機絶縁膜を含む薄膜トランジスタ基板と、前記薄膜トランジスタ基板と液晶を間に置いて対向するカラーフィルタ基板と、前記有機保護膜と接触する前記凸凹形態の表面を有する無機絶縁膜と重畳する領域に形成され前記薄膜トランジスタ基板とカラーフィルタ基板とを合着させる合着剤と、を具備することを特徴とする。
上記目的を達成するためになされた本発明による液晶表示パネルの製造方法は、カラーフィルタ基板を備える段階と、薄膜トランジスタを保護する有機保護膜との接触面が凸凹形態の表面を有し、該有機保護膜との非接触面が平坦な表面を有する無機絶縁膜を含む薄膜トランジスタ基板を備える段階と、前記有機保護膜と接触する前記凸凹形態の表面を有する無機絶縁膜と重畳する領域に形成される合着剤を用いて前記カラーフィルタ基板と前記薄膜トランジスタ基板とを合着する段階と、を有することを特徴とする。
本発明による薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法によれば、データ金属層のエッチングガスを用いて層間絶縁膜及びゲート絶縁膜のうち少なくともいずれか一つの無機絶縁膜を表面処理することにより、無機絶縁膜と有機保護膜と間の接触界面が増大して無機絶縁膜と有機保護膜との間の分離現象が防止される。
次に、本発明に係る薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法を実施するための最良の形態の具体例を、図2乃至図16を参照しながら説明する。
図2は、本発明の第1実施例による液晶表示パネルを示す平面図であり、図3は、図2のI−I‘、II−II‘線に沿って切断した液晶表示パネルを示す断面図である。
図2及び図3に示すように、本発明による液晶表示パネルは、薄膜トランジスタ基板140、カラーフィルタ基板142、及び薄膜トランジスタ基板140とカラーフィルタ基板142とを合着するための合着剤148を具備する。
カラーフィルタ基板142には、光漏れ防止のためのブラックマトリックスと、カラー具現のためにカラーフィルタと、画素電極122と垂直電界を成す共通電極を含むカラーフィルタアレイが上部基板上に形成される。
薄膜トランジスタ基板140は、ゲートライン102及びデータライン104と接続されたTFT(薄膜トランジスタ)130と、TFT130を保護する無機保護膜128及び有機保護膜118と、TFT130と接続された画素電極122と、を具備する。ここで、TFT130はN型またはP型で形成されるが、以下ではN型で形成された場合のみを説明する。
ゲートライン102はゲートパッド150を通じてゲートドライバ(図示せず)と接続される。データライン104はデータパッド160を通じてデータドライバ(図示せず)と接続される。
TFT130は画素電極122にビデオ信号を充填する。このために、TFT130は、ゲートライン102と接続されたゲート電極106、データライン104と接続されたソース電極108、無機保護膜128及び有機保護膜118を貫通する画素コンタクトホール120を通じて画素電極122と接続されたドレイン電極110、及びゲート電極106によってソース電極108とドレイン電極110との間にチャンネルを形成するアクティブ層114を具備する。
アクティブ層114はバッファ膜116を間に置いて下部基板101上に形成される。ゲートライン102と接続されたゲート電極106は、アクティブ層114のチャンネル領域114Cとゲート絶縁膜112を間に置いて重畳するように形成される。
ソース電極108及びドレイン電極110はゲート電極106と層間絶縁膜126を間において絶縁されるように形成される。そして、データライン104と接続されたソース電極108と、ドレイン電極110は、層間絶縁膜126及びゲート絶縁膜112を貫通するソースコンタクトホール124S及びドレインコンタクトホール124Dそれぞれを通じてn+不純物が注入されたアクティブ層114のソース領域114S及びドレイン領域114Dそれぞれと接続される。また、アクティブ層114は、オフ電流を減少させるためにチャンネル領域114Cとソース及びドレイン領域114S、114Dの間にn−不純物が注入されたLDD(Lightly Doped Drain)領域(図示せず)をさらに具備する。
無機保護膜128は、ソース電極108、ドレイン電極110、及びデータライン104上にこれらソース電極108、ドレイン電極110、及びデータライン104と同一パターンで形成される。無機保護膜128と重畳する領域の層間絶縁膜126は平坦な表面を有するように形成される。無機保護膜128と重畳しない領域の層間絶縁膜126は凸凹形態の表面を有するように形成される。その際、図4に示すように凸凹形態で形成された層間絶縁膜126の凹部及び凸部のうち少なくともいずれか一つの高さHは例えば、約100Å〜1000Åである。そして、層間絶縁膜126は無機保護膜128と同一のSiNx、SiOなどのような無機絶縁物質から形成される。
有機保護膜118は開口率を高くするように無機保護膜128が形成された下部基板101上に形成される。この有機保護膜118は凸凹形態の層間絶縁膜126と接触する。特に、有機保護膜118は合着剤148と対応する領域で凸凹形態の層間絶縁膜126と接触するので、有機保護膜118と層間絶縁膜126との間の接合力が相対的に向上する。これにより、合着剤148と対応する領域で有機保護膜118と層間絶縁膜126と間の分離現象が改善される。
このように本実施例による液晶表示パネルは凸凹形態の層間絶縁膜126と有機保護膜118が接触するので、合着剤148と対応する領域で薄膜間分離現象が防止される。
また、本実施例による液晶表示パネルは薄膜トランジスタ130を用いて下部基板101上に形成された駆動回路部が有機保護膜によって保護されるので、透明導電膜パターニングの際に駆動回路部が浸食されることが防止される。
また、本実施例による液晶表示パネルは合着剤148を通じて薄膜トランジスタ130に加えられる圧力を有機保護膜118で耐えるので、駆動回路部の損傷が防止される。
図5乃至図11は、本発明の第1実施例による液晶表示パネルの製造方法を説明するための断面図である。
図5に示すように、下部基板101上にバッファ膜116が形成され、その上にアクティブ層114が形成される。
バッファ膜116は下部基板101上にSiOなどのような無機絶縁物質が全面蒸着されて形成される。
アクティブ層114は、バッファ膜116上にアモルファスシリコンを蒸着した後アモルファスシリコンをレーザーで結晶化してポリシリコンにし、その後、ポリシリコンをフォトリソグラフィ工程とエッチング工程でパターニングすることで形成される。
図6に示すように、アクティブ層114が形成されたバッファ膜116上にゲート絶縁膜112が形成され、その上にゲート電極106及びゲートライン102を含む第1導電パターングループが形成される。
ゲート絶縁膜112はアクティブ層114が形成されたバッファ膜116上にSiOなどのような無機絶縁物質が全面蒸着されて形成される。
ゲート電極106及びゲートライン102を含む第1導電パターングループは、ゲート絶縁膜112上にゲート金属層を形成した後、そのゲート金属層をフォトリソグラフィ工程及びエッチング工程でパターニングすることで形成される。
そして、ゲート電極106をマスクとして用いてアクティブ層114にn+不純物を注入してゲート電極106と重畳しないアクティブ層114のソース領域114S及びドレイン領域114Dが形成される。このようなアクティブ層114のソース及びドレイン領域114S、114Dは、ゲート電極106と重畳するチャンネル領域114Cを間に置いて向き合う。
図7に示すように、第1導電パターングループが形成されたゲート絶縁膜112上に層間絶縁膜126が形成され、層間絶縁膜126及びゲート絶縁膜112を貫通するソース及びドレインコンタクトホール124S、124Dが形成される。
層間絶縁膜126はゲートライン102及びゲート電極106を含む第1導電パターングループが形成されたゲート絶縁膜112上にSiNx、SiOなどのような無機絶縁物質が全面蒸着されて形成される。
続いて、フォトリソグラフィ工程及びエッチング工程で層間絶縁膜126及びゲート絶縁膜112を貫通してアクティブ層114のソース及びドレイン領域114S、114Dをそれぞれ露出させるソース及びドレインコンタクトホール124S、124Dが形成される。
図8に示すように、層間絶縁膜126上にデータライン104、ソース電極108、及びドレイン電極110を含む第2導電パターングループと、第2導電パターングループと同一パターンの無機保護膜128が形成される。これについて、図12及び図14を参照して詳細に説明する。
図12に示すように、層間絶縁膜126上にデータ金属層162と無機絶縁膜164が順次に蒸着される。データ金属層162はMo、W、Al、Cu、Cr、MoWなどの単一層またはこれらを用いた多層構造に形成される。無機絶縁膜164はSiNx、SiOxなどのような無機絶縁物質が用いられる。
その後、無機絶縁膜164上にフォトレジストを全面塗布した後フォトマスクを用いてフォトレジストを露光及び現像することでフォトレジストパターン166が形成される。フォトレジストパターン166をマスクとして無機絶縁膜164及びデータ金属層162を1次乾式エッチングする。1次乾式エッチングの際、SF、O、SF+Oなどのエッチングガスが用いられる。それにより、無機絶縁膜164がパターニングされることで図13に示すようにデータ金属層162上に無機保護膜128が形成される。そして、データ金属層162は無機保護膜128パターニングの際に用いられるエッチングガスに反応してフォトレジストパターンに従って一部パターニングされる。
その後、フォトレジストパターン166をマスクとしてデータ金属層162が2次乾式エッチングされる。2次乾式エッチングの際Cl、O、Cl+Oなどのエッチングガスが用いられる。それにより、図14に示すように、データライン104、ソース電極108、及びドレイン電極110を含む第2導電パターングループが形成される。その際、層間絶縁膜126は2次乾式エッチングの際に使用されたガスによってスパッタリングされ凸凹形態の表面を有する。これにより、層間絶縁膜126の表面積は相対的に広くなって後で形成される有機保護膜118との接触界面が増大する。
一方、乾式エッチングガスの代わりにTMAH(テトラメチルアンモニウムハイドロオキシド)溶液を用いたブラシ洗浄工程によって有機保護膜と接触する無機保護膜の表面を凸凹形態で形成することもできる。この場合、無機保護膜を形成した後無機保護膜の表面を凸凹形態に形成するために約10分以上の洗浄工程が必要である。反面、乾式エッチング工程を用いる場合、データ金属層162のパターニングと同時に層間絶縁膜126の表面がスパッタリングされるので別途の工程が不必要である。
また、洗浄工程を用いて凸凹形態で形成された無機保護膜の凹部及び凸部の大きさは乾式エッチング工程を用いて凸凹形態で形成された層間絶縁膜の凸凹形態の凸部及び凹部の大きさより小さい。これにより、乾式エッチング工程を用いて凸凹形態に形成された層間絶縁膜126は、洗浄工程を用いて凸凹形態に形成された無機保護膜に比べて有機保護膜118との接合力が増大する。
図9に示すように、第2導電パターングループが形成された層間絶縁膜126上に有機保護膜118が形成され、無機保護膜128及び有機保護膜118を貫通する画素コンタクトホール120が形成される。
有機保護膜118はデータライン104及びドレイン電極110が形成された層間絶縁膜126上にフォトアクリルなどのような有機絶縁物質が全面蒸着されて形成される。
続いて、フォトリソグラフィ工程及びエッチング工程で有機保護膜118及び無機保護膜128を貫通する画素コンタクトホール120が形成される。画素コンタクトホール120は無機保護膜128及び有機保護膜118を貫通してTFT130のドレイン電極110を露出させる。
図10に示すように、有機保護膜118上に画素電極122を含む第3導電パターングループが形成される。
画素電極122を含む第3導電パターングループは、有機保護膜118上にITOなどの透明導電膜を蒸着した後、その透明導電膜をフォトリソグラフィ工程及び乾式エッチング工程でパターニングすることで形成される。
図11に示すように、画素電極122が形成された薄膜トランジスタ基板140が、合着剤148によって別途に備えられたカラーフィルタ基板142と合着される。
図15は、本発明の第2実施例による薄膜トランジスタ基板を示す断面図である。
図15に示す薄膜トランジスタ基板は、図2及び図3に示した薄膜トランジスタ基板と対比してポリシリコン型薄膜トランジスタの代わりにアモルファスシリコン型薄膜トランジスタを用いることを除いては同一の構成要素を具備する。
アモルファスシリコン型薄膜トランジスタ基板101上に形成されゲートラインと接続されたゲート電極206と、データラインと接続されたソース電極208と、画素電極222と接続されたドレイン電極210と、ソース電極208及びドレイン電極210の間のチャンネルを形成する活性層214と、ソース及びドレイン電極208、210それぞれと活性層214とのオーミック接触のためのオーミック接触層216と、を具備する。
ソース電極208、ドレイン電極210、及びデータライン104上にはそれらと同一パターンの無機保護膜228が形成される。無機保護膜228と重畳する領域のゲート絶縁膜212は平坦な表面を有するように形成される。無機保護膜228と重畳しない領域のゲート絶縁膜212は凸凹形態の表面を有するように形成される。この際、凸凹形態に形成されたゲート絶縁膜212の凹部及び凸部のうち少なくともいずれか一つの高さは例えば、約100Å〜1000Åである。そして、ゲート絶縁膜212は無機保護膜228と同一のSiNxなどのような無機絶縁物質から形成される。
有機保護膜218は開口率を高くするように無機保護膜228が形成された下部基板101上にフォトアクリルのような有機絶縁物質から形成される。このような有機保護膜218は凸凹形態のゲート絶縁膜212と接触する。特に、有機保護膜218は合着剤148と対応する領域で凸凹形態のゲート絶縁膜212と接触するので、有機保護膜218とゲート絶縁膜212との間の接合力が相対的に向上する。これにより、合着剤148と対応する領域で有機保護膜218とゲート絶縁膜212との間の分離現象が改善される。
このように、本実施例による液晶表示パネルは凸凹形態のゲート絶縁膜212と有機保護膜218が接触するので、合着剤148と対応する領域で薄膜間分離現象が防止される。
また、本実施例による液晶表示パネルは薄膜トランジスタを用いて下部基板101上に形成された駆動回路部が有機保護膜218によって保護されるので、透明導電膜パターニングの際、駆動回路部が浸食されることを防止する。
また、本実施例による液晶表示パネルは合着剤を通じて薄膜トランジスタに加えられる圧力を有機保護膜218で耐えるので駆動回路部の損傷が防止される。
図16は、従来と本発明による液晶表示パネルの薄膜間の接合力を比較した図面である。図16で横軸は従来例A、Bと本発明による液晶表示パネルCの各種類を示し、縦軸は無機膜と有機膜と間の接合力を示す。
図16に示すように、本発明による液晶表示パネルCは従来有機膜と無機膜が接触する従来液晶表示パネルAに比べて相対的に接合力が増大する。また、本発明による液晶表示パネルCは合着剤の面積を増大させた従来の液晶表示パネルBと比べても有機膜と無機膜との間の接合力が増大することがわかる。
以上、本発明の薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる
従来液晶表示パネルを示す断面図である。 本発明の第1実施例による液晶表示パネルを示す平面図である。 図2のI−I‘、II−II‘線に沿って切断した液晶表示パネルを示す断面図である。 図3に示す‘A’領域を拡大した拡大図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図3に示す液晶表示パネルの製造方法を説明するための断面図である。 図8に示す第2導電パターングループ及び無機保護膜の製造方法を具体的に説明するための断面図である。 図8に示す第2導電パターングループ及び無機保護膜の製造方法を具体的に説明するための断面図である。 図8に示す第2導電パターングループ及び無機保護膜の製造方法を具体的に説明するための断面図である。 本発明の第2実施例による液晶表示パネルを示す断面図である。 従来と本発明による液晶表示パネルの薄膜間接合力を示す断面図である。
符号の説明
1、101 基板
18、118、218 有機保護膜
26、128、228 無機保護膜
40、140 薄膜トランジスタ基板
42、142 カラーフィルタ基板
48、148 合着剤
102 ゲートライン
104 データライン
106、206 ゲート電極
108、208 ソース電極
110、210 ドレイン電極
112、212 ゲート絶縁膜
114 アクティブ層
114C チャンネル領域
114S ソース領域
114D ドレイン領域
116 バッファ膜
122、222 画素電極
120、124S、124D、220 コンタクトホール
126 層間絶縁膜
130 TFT(薄膜トランジスタ)
150 ゲートパッド
160 データパッド
162 データ金属層
164 無機絶縁膜
166 フォトレジストパターン
214 活性層
216 オーミック接触層

Claims (19)

  1. ゲートライン及びデータラインと接続された薄膜トランジスタと、
    前記薄膜トランジスタを保護する有機保護膜と、
    前記ゲートラインとデータラインとの間に形成され前記有機保護膜との接触面と、前記有機保護膜との非接触面が異なる形態で形成された無機絶縁膜と、を具備することを特徴とする薄膜トランジスタ基板。
  2. 前記データライン、前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極の上にこれらと同一パターンで形成される無機保護膜をさらに具備することを特徴とする請求項1記載の薄膜トランジスタ基板。
  3. 前記無機絶縁膜は、
    前記有機保護膜との接触面が凸凹形態で、前記有機保護膜との非接触面が平坦に形成されることを特徴とする請求項1記載の薄膜トランジスタ基板。
  4. カラーフィルタ基板と合着剤によって合着される薄膜トランジスタ基板において、
    基板上に形成されゲートライン及びデータラインと接続された薄膜トランジスタと、
    前記薄膜トランジスタを保護する有機保護膜と、
    前記ゲートラインとデータラインとの間に形成され前記合着剤と重畳する領域で前記有機保護膜との接触面が凸凹形態で形成された無機絶縁膜と、を具備することを特徴とする薄膜トランジスタ基板。
  5. 前記凸凹形態に形成された無機絶縁膜の凹部及び凸部のうち少なくともいずれか一つの高さは約100乃至1000Åであることを特徴とする請求項4記載の薄膜トランジスタ基板。
  6. 前記薄膜トランジスタは、
    前記基板上に形成されたアクティブ層と、
    前記アクティブ層を覆うように形成されたゲート絶縁膜上に前記ゲートラインと接続されたゲート電極と、
    前記ゲート電極を覆うように形成された層間絶縁膜上に前記データラインと接続されたソース電極と、
    前記層間絶縁膜上に形成され前記ソース電極とアクティブ層を間に置いて向き合うドレイン電極と、を含むことを特徴とする請求項4記載の薄膜トランジスタ基板。
  7. 前記無機絶縁膜は、前記データライン、前記ソース電極、及び前記ドレイン電極との接触面の形態と、前記有機保護膜との接触面の形態とが異なる前記層間絶縁膜であることを特徴とする請求項6記載の薄膜トランジスタ基板。
  8. 前記層間絶縁膜は、前記データライン、前記ソース電極、及び前記ドレイン電極との接触面が平坦な表面を有することを特徴とする請求項7記載の薄膜トランジスタ基板。
  9. 前記データライン、前記ソース電極、及び前記ドレイン電極と同一のパターンでそれらの上に形成された無機保護膜をさらに具備することを特徴とする請求項6記載の薄膜トランジスタ基板。
  10. 前記薄膜トランジスタは、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極を覆うように形成されたゲート絶縁膜上に形成されたアモルファスシリコン形活性層と、
    前記活性層のチャンネル領域を露出させるように形成されたオーミック接触層と、
    前記チャンネル領域を間に置いて向き合うソース電極及びドレイン電極と、を含むことを特徴とする請求項4記載の薄膜トランジスタ基板。
  11. 前記無機絶縁膜は、前記活性層、前記オーミック接触層、前記ソース電極、及び前記ドレイン電極のうちの少なくともいずれか一つとの接触面の形態と、前記有機保護膜との接触面の形態とが異なる前記ゲート絶縁膜であることを特徴とする請求項10記載の薄膜トランジスタ基板。
  12. 前記ゲート絶縁膜は、前記データライン、前記ソース電極、及び前記ドレイン電極との接触面が平坦な表面を有することを特徴とする請求項11記載の薄膜トランジスタ基板。
  13. 前記データライン、前記ソース電極、及び前記ドレイン電極と同一のパターンでそれらの上に形成された無機保護膜をさらに具備することを特徴とする請求項10記載の薄膜トランジスタ基板。
  14. 基板上にゲートライン電極及びゲートラインを含む第1導電パターングループを形成する段階と、
    前記第1導電パターングループを覆うように無機絶縁膜を形成する段階と、
    前記無機絶縁膜上にデータライン、ソース電極、及びドレイン電極を含む第2導電パターングループを形成すると共に前記無機絶縁膜を該第2導電パターングループと重畳する領域と重畳しない領域の表面形態が異なるように表面処理する段階と、
    前記第2導電パターングループを覆うように有機保護膜を形成する段階と、
    前記有機保護膜上に画素電極を含む第3導電パターングループを形成する段階と、を有することを特徴とする薄膜トランジスタ基板の製造方法。
  15. 前記第2導電パターングループを形成すると共に前記無機絶縁膜を表面処理する段階は、前記第2導電パターングループ上に前記第2導電パターングループと同一パターンの無機保護膜を形成する段階を含むことを特徴とする請求項14記載の薄膜トランジスタ基板の製造方法。
  16. 前記第2導電パターングループを形成すると共に前記無機絶縁膜を表面処理する段階は、
    前記無機絶縁膜上にデータ金属層及び無機保護膜を順次に積層する段階と、
    前記無機保護膜上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンを用いて前記無機保護膜及びデータ金属層の一部を1次エッチングする段階と、
    前記フォトレジストパターンを用いて前記データ金属層を2次エッチングして前記第2導電パターングループを形成すると共に該2次エッチングの際に用いられたエッチングガスを用いて前記無機絶縁膜を表面処理する段階と、を含むことを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
  17. 前記2次エッチングの際に用いられたエッチングガスは、Cl、O、Cl+Oのエッチングガスであることを特徴とする請求項16記載の薄膜トランジスタ基板の製造方法。
  18. 薄膜トランジスタを保護する有機保護膜との接触面が凸凹形態の表面を有し、該有機保護膜との非接触面が平坦な表面を有する無機絶縁膜を含む薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板と液晶を間に置いて対向するカラーフィルタ基板と、
    前記有機保護膜と接触する前記凸凹形態の表面を有する無機絶縁膜と重畳する領域に形成され前記薄膜トランジスタ基板とカラーフィルタ基板とを合着させる合着剤と、を具備することを特徴とする液晶表示パネル。
  19. カラーフィルタ基板を備える段階と、
    薄膜トランジスタを保護する有機保護膜との接触面が凸凹形態の表面を有し、該有機保護膜との非接触面が平坦な表面を有する無機絶縁膜を含む薄膜トランジスタ基板を備える段階と、
    前記有機保護膜と接触する前記凸凹形態の表面を有する無機絶縁膜と重畳する領域に形成される合着剤を用いて前記カラーフィルタ基板と前記薄膜トランジスタ基板とを合着する段階と、
    を有することを特徴とする液晶表示パネルの製造方法。
JP2006284321A 2005-10-18 2006-10-18 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 Active JP5120828B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0097923 2005-10-18
KR1020050097923A KR101272488B1 (ko) 2005-10-18 2005-10-18 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법

Publications (2)

Publication Number Publication Date
JP2007116164A true JP2007116164A (ja) 2007-05-10
JP5120828B2 JP5120828B2 (ja) 2013-01-16

Family

ID=37947803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284321A Active JP5120828B2 (ja) 2005-10-18 2006-10-18 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法

Country Status (4)

Country Link
US (1) US20070085939A1 (ja)
JP (1) JP5120828B2 (ja)
KR (1) KR101272488B1 (ja)
CN (1) CN1953186B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR100933686B1 (ko) * 2008-08-29 2009-12-23 주식회사 하이닉스반도체 전하저장회로 및 그를 이용한 전압 안정화 회로, 전하저장방법
KR20100030865A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US8791578B2 (en) * 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
KR20140091346A (ko) * 2013-01-11 2014-07-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105428365B (zh) * 2014-09-10 2019-07-05 群创光电股份有限公司 薄膜晶体管基板
CN105759477A (zh) * 2016-03-24 2016-07-13 京东方科技集团股份有限公司 增加薄膜粘附力的薄膜制备方法、显示基板及其制造方法
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106898617B (zh) * 2017-03-20 2020-06-30 合肥京东方光电科技有限公司 基板及其制备方法、显示面板和显示装置
CN108646487B (zh) * 2018-05-15 2020-12-25 Tcl华星光电技术有限公司 Ffs型阵列基板的制作方法及ffs型阵列基板
KR20210079614A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 유기발광 표시장치
CN111599751B (zh) * 2020-06-24 2022-08-05 武汉华星光电技术有限公司 Ltps tft基板的制造方法及ltps tft基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628516A (ja) * 1985-07-05 1987-01-16 Sony Corp 半導体薄膜の熱処理方法
JPS62153830A (ja) * 1985-12-27 1987-07-08 Hitachi Ltd 液晶表示素子の製造方法
JPH02304530A (ja) * 1989-05-19 1990-12-18 Matsushita Electric Ind Co Ltd カラー液晶表示素子
JPH04144171A (ja) * 1990-10-05 1992-05-18 Canon Inc 半導体装置の製造方法
JPH06267912A (ja) * 1993-03-15 1994-09-22 Matsushita Electric Ind Co Ltd 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
JPH09107101A (ja) * 1995-10-09 1997-04-22 Fujitsu Ltd 半導体装置の製造方法
JP2000241832A (ja) * 1999-02-23 2000-09-08 Sharp Corp 液晶表示装置およびその製造方法
JP2003188385A (ja) * 2001-12-18 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ基板及びその製造方法
JP2004277882A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd 窒化炭素組成物、当該窒化炭素組成物を有する薄膜トランジスタ並びに当該薄膜トランジスタを有する表示装置、及びそれらの作製方法
JP2004349539A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 積層体の剥離方法、積層体の製造方法、電気光学装置及び電子機器
JP2005115362A (ja) * 2003-09-19 2005-04-28 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2005173615A (ja) * 2003-12-12 2005-06-30 Samsung Electronics Co Ltd アレイ基板及びその製造方法、並びにこれを有する液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536898B1 (en) * 1991-09-10 1997-07-02 Sharp Kabushiki Kaisha Reflection type liquid crystal display device and method of manufacturing the same
JP2768313B2 (ja) * 1995-06-13 1998-06-25 日本電気株式会社 反射型液晶表示装置
US5866919A (en) * 1996-04-16 1999-02-02 Lg Electronics, Inc. TFT array having planarized light shielding element
TW375689B (en) * 1997-03-27 1999-12-01 Toshiba Corp Liquid crystal display device and method for manufacturing the same
JP3376308B2 (ja) * 1998-03-16 2003-02-10 株式会社東芝 反射板および液晶表示装置
JP3904752B2 (ja) * 1999-01-26 2007-04-11 アルプス電気株式会社 反射型液晶表示装置およびその製造方法
US6194249B1 (en) * 1999-11-01 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of assembly stress protection
KR100315208B1 (ko) * 1999-12-17 2001-11-26 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR100586240B1 (ko) * 2000-05-18 2006-06-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100764273B1 (ko) * 2001-05-31 2007-10-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 제조방법
KR100870660B1 (ko) * 2001-12-31 2008-11-26 엘지디스플레이 주식회사 패널의 합착력이 향상된 액정표시소자 및 제조방법
JP2003302742A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp マスク、光反射膜付き基板、光反射膜の製造方法、および液晶表示装置、並びに電子機器
JP2004061775A (ja) * 2002-07-26 2004-02-26 Alps Electric Co Ltd アクティブマトリクス型表示装置
KR100906723B1 (ko) * 2002-12-31 2009-07-07 엘지디스플레이 주식회사 반사판을 가진 액정표시장치용 어레이기판의 제조방법
KR100972148B1 (ko) * 2002-12-31 2010-07-23 엘지디스플레이 주식회사 씰패턴 하부의 적층구조에 특징을 가지는 액정표시장치
KR100770472B1 (ko) * 2003-03-27 2007-10-26 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 제조방법
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
TWI313367B (en) * 2003-11-04 2009-08-11 Innolux Display Corp A liquid crystal display device
KR100611768B1 (ko) * 2004-10-11 2006-08-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628516A (ja) * 1985-07-05 1987-01-16 Sony Corp 半導体薄膜の熱処理方法
JPS62153830A (ja) * 1985-12-27 1987-07-08 Hitachi Ltd 液晶表示素子の製造方法
JPH02304530A (ja) * 1989-05-19 1990-12-18 Matsushita Electric Ind Co Ltd カラー液晶表示素子
JPH04144171A (ja) * 1990-10-05 1992-05-18 Canon Inc 半導体装置の製造方法
JPH06267912A (ja) * 1993-03-15 1994-09-22 Matsushita Electric Ind Co Ltd 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
JPH09107101A (ja) * 1995-10-09 1997-04-22 Fujitsu Ltd 半導体装置の製造方法
JP2000241832A (ja) * 1999-02-23 2000-09-08 Sharp Corp 液晶表示装置およびその製造方法
JP2003188385A (ja) * 2001-12-18 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ基板及びその製造方法
JP2004277882A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd 窒化炭素組成物、当該窒化炭素組成物を有する薄膜トランジスタ並びに当該薄膜トランジスタを有する表示装置、及びそれらの作製方法
JP2004349539A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 積層体の剥離方法、積層体の製造方法、電気光学装置及び電子機器
JP2005115362A (ja) * 2003-09-19 2005-04-28 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2005173615A (ja) * 2003-12-12 2005-06-30 Samsung Electronics Co Ltd アレイ基板及びその製造方法、並びにこれを有する液晶表示装置

Also Published As

Publication number Publication date
KR20070042249A (ko) 2007-04-23
JP5120828B2 (ja) 2013-01-16
CN1953186A (zh) 2007-04-25
CN1953186B (zh) 2015-08-19
KR101272488B1 (ko) 2013-06-07
US20070085939A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP4420462B2 (ja) 液晶表示装置及びその製造方法
JP4560005B2 (ja) 液晶表示パネル及びその製造方法
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
JP5384088B2 (ja) 表示装置
JP2004310043A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
US20120307173A1 (en) Display device and method for fabricating the same
US6825497B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
JP2008165242A (ja) 液晶表示装置及びその製造方法
JP4115761B2 (ja) アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP5243310B2 (ja) 液晶表示パネル及びその製造方法
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP2006189777A (ja) 液晶表示装置及びその製造方法
JP2008225514A (ja) 液晶表示装置及びその製造方法
KR101023715B1 (ko) 액정표시장치의 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100404329B1 (ko) 액정 표시장치의 데이터 패드부 및 그 형성방법
KR20050003898A (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101557805B1 (ko) 액정표시장치
KR101186514B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5120828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250